JPH10327076A - １ビット信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 １ビット信号を圧縮する１ビット信号処理装
置を提供する。 【解決手段】 エンコーダ１２は、１ビット信号のビッ
トストリームをｎビットのワードに分割し、ワードの発
生確率に基づいてワードを符号化することにより、ビッ
トストリームを圧縮する。ヒストグラム回路１３は、ワ
ードの発生頻度のヒストグラムを作成して、ワードの発
生確率を求め、エンコーダ１２に供給する。符号化され
たビットストリームは、記録再生装置１４に供給され、
記録媒体に記録される。１ビット信号を符号化すること
により、必要とされる記録媒体の記録容量を削減するこ
とができる。デコーダ１５及びヒストグラム回路１６
は、符号化処理に対応した逆の処理により、記録再生装
置１４から供給される符号化たワードを復号化して、１
ビット信号を再生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１ビット信号処理
装置に関する。また、本発明は、ｎ（≧１）次のデルタ
−シグマ変調器を備えた１ビット信号処理装置に関す
る。なお、本発明の実施例では、音声信号処理装置につ
いて述べているが、本発明は、音声信号処理装置に限定
されるものではない。

【０００２】

【従来の技術】アナログ信号を、ナイキスト周波数以上
の周波数でサンプリングし、得られるサンプルの振幅を
ｍビットで量子化することによって、アナログ信号をデ
ィジタル信号に変換することが知られている。例えばｍ
＝８のときは、サンプル値は、８ビットの精度で量子化
される。一般的に、ｍは１以上とされる。

【０００３】アナログ信号を１ビットのディジタル信号
に量子化するアナログ／ディジタル変換器（以下、Ａ／
Ｄ変換器という。）として、「シグマ−デルタＡ／Ｄ変
換器」又は「デルタ−シグマＡ／Ｄ変換器」が知られて
いる。ここでは、「デルタ−シグマ」の用語を用いる。
そのようなデルタ−シグマＡ／Ｄ変換器は、例えば、ク
レイグ・マービン（Craig Marven）、ギリアン・イーワ
ース（Gillian Ewers）著、１９９３年、テキサスイン
ストルメント（Texas Instruments)出版の「ディジタル
信号処理への簡単なアプローチ（A Simple Approach to
Digital Signal Processing）」（ISBN 0-904.047-00-
8)に記述されている。

【０００４】デルタ−シグマＡ／Ｄ変換器では、図４に
示すように、アナログ入力信号と、１ビットの出力信号
の積分値（シグマ）との差分（デルタ）が加算器１０１
によって求められ、１ビット量子化器１０２に供給され
る。出力信号は、論理０と論理１のビットよりなるが、
論理０と論理１は、実際の値としては−１と＋１をそれ
ぞれ表している。積分器１０３は、１ビットの出力信号
を累積し、アナログ入力信号の値に追従する累積値を出
力する。１ビット量子化器１０２は、生成するビット毎
に、累積値を増加（＋１）又は減少（−１）させる。デ
ルタ−シグマＡ／Ｄ変換器のサンプリング周波数は、累
積値がアナログ入力信号に追従するような出力ビットス
トリームを生成することができるように、高い周波数と
される。

【０００５】特許請求の範囲及び以下の説明で用いてい
る「１ビット」信号の用語は、例えばデルタ−シグマＡ
／Ｄ変換器によって生成され、１ディジタルビットの精
度で量子化された信号を意味する。

【０００６】デルタ−シグマ変調器（以下、ＤＳＭとい
う。）は、１ビット信号を直接処理するｎ次のフィルタ
として構成され、このｎ次のフィルタは、１９９３年１
０月７日〜１０日に行われた第９５回ＡＥＳ（Audio En
gineering Society)会議でエヌ．エム．ケーシー（N.M.
Casey）、ジェームス エー．エス．アンガス（James
A.S. Angus）によって発表された論文「音声信号の１ビ
ットディジタル処理（One Bit Digital Processing of
Audio Signals）」−信号処理：音声研究グループ、電
気部門、ヨーク大学、ヘスリングトン、ヨークＹ０１
５ＤＤ 英国（Signal Processing : Audio Research G
roup, The Electronics Department, The University o
f York, Heslington, York YO1 5DD England）で提案さ
れたものである。図５は、ＤＳＭの３（ｎ＝３）次のフ
ィルタ部分の構成を示すブロック図である。

【０００７】ＤＳＭは、図５に示すように、１ビット信
号が入力される入力端子１１１と、処理された１ビット
信号を出力する出力端子１１７とを備える。１ビット信
号の各ビットは、ＤＳＭ全体において所定のクロック
（図示せず）に同期して処理される。出力ビット信号
は、例えば閾値が０の比較器からなる１ビット量子化器
１１５によって生成される。ＤＳＭは、入力端子１１１
に接続された１ビット乗算器１１２₁，１１２₂，１１２
₃と、出力端子１１７に接続された１ビット乗算器１１
６₁，１１６₂，１１６₃と、加算器１１３₁，１１３₂，
１１３₃と、積分器１１４₁，１１４₂，１１４₃とを備え
ている。

【０００８】１ビット乗算器１１２₁〜１１２₃は、入力
端子１１１を介して供給される１ビット信号にｐビット
からなる係数Ａ₁〜Ａ₃をそれぞれ乗算し、得られるｐビ
ットの乗算値を加算器１１３₁〜１１３₃にそれぞれ供給
し、１ビット乗算器１１６₁〜１１６₃は、出力信号にｐ
ビットの係数Ｃ₁〜Ｃ₃をそれぞれ乗算し、得られるｐビ
ットの乗算値を加算器１１３₁〜１１３₃にそれぞれ供給
する。加算器１１３₁〜１１３₃は、それらの乗算値をそ
れぞれ加算し、得られる加算値を積分器１１４₁〜１１
４₃に供給する。また、中間段の加算器１１３₂，１１３
₃は、前段の積分器１１４₁，１１４₂の出力もそれぞれ
加算する。最終段は、入力端子１１１に接続された１ビ
ット乗算器１１２₄と、加算器１１３₄とを備え、１ビッ
ト乗算器１１２₄は、入力１ビット信号にｐビットの係
数Ａ₄を乗算し、加算器１１３₄は、この乗算値に前段の
積分器１１４₃の出力を加算する。そして、得られる加
算値は、１ビット量子化器１１５に供給される。

【０００９】ＤＳＭでは、正及び負のｐビットの数を表
すために２の補数計算が用いられる。１ビット量子化器
１１５は、正の値が入力されると、それを＋１（論理
１）に量子化し、負の値が入力されると、それを−１
（論理０）に量子化して出力する。

【００１０】ケーシー及びアンガス著の論文には、「１
ビットの処理装置は、雑音により許容できないほど不明
瞭な音声信号を含む１ビットの出力信号を生成するの
で、・・・量子化雑音を適切に除去しなければならな
い。」との記載がある。音声信号を不明瞭にする雑音
は、１ビット量子化器１１５によって発生する量子化雑
音である。

【００１１】１ビット量子化器１１５は、音声信号が供
給される第１の入力端子と、音声信号と実質的に相関が
ないランダムビットストリーム（量子化雑音）が供給さ
れる第２の入力端子とを有する加算器と見なすことがで
きる。このモデルでは、入力端子１１１を介して入力さ
れる音声信号は、１ビット乗算器１１２₁〜１１２₄によ
って出力端子１１７にフィードフォワードされるととも
に、１ビット乗算器１１６₁〜１１６₃によってフィード
バックされる。したがって、フィードフォワードパスに
おける係数Ａ₁〜Ａ₄は、音声信号の伝達関数のｚ変換に
おける零点を定め、フィードバックパスにおける係数Ｃ
₁〜Ｃ₃は、伝達関数のｚ変換における極を定めている。

【００１２】一方、雑音信号は、１ビット量子化器１１
５から１ビット乗算器１１６₁〜１１６₃によってフィー
ドバックされ、係数Ｃ₁〜Ｃ₃は、雑音信号の伝達関数の
極を定めている。雑音信号の伝達関数は、入力信号の伝
達関数とは異なっている。

【００１３】係数Ａ₁〜Ａ₄，Ｃ₁〜Ｃ₃は、他の所望の特
性の中で回路安定度が得られるように定められる。

【００１４】係数Ｃ₁〜Ｃ₃は、例えば図６に実線１２０
で示すように、音声帯域内における量子化雑音を除去し
て最小にするように定められる。

【００１５】係数Ａ₁〜Ａ₄，Ｃ₁〜Ｃ₃は、また所望の音
声信号特性が得られるように定められる。

【００１６】係数Ａ₁〜Ａ₄，Ｃ₁〜Ｃ₃は、以下のように
して定めることができる。

【００１７】ａ）例えば雑音除去機能を有する所望のフ
ィルタ特性の伝達関数をｚ変換してＨ(ｚ)を求める。

【００１８】ｂ）Ｈ(ｚ)を係数に変換する。

【００１９】これは、「５次のシグマ−デルタＡ／Ｄ変
換器の理論と実践（Theory and Practical Implementat
ion of a Fifth Order Sigma-Delta A/D Converte
r）」、オーディオ・エンジニアリング・ソサィティ・
ジャーナル、３９巻、Ｎｏ．７／８、１９９１年、７月
／８月、アール．ダブル．アダムス等著（Journal of A
udioEngineering Society, Volume 39, no. 7/8, 1991
July/August by R.W Adamset al.）、及びアンガスとケ
ーシーの上述した論文に記述されている方法を用いて、
行うことができる。

【００２０】ここで、係数を定める具体的な方法につい
て説明する。

【００２１】５次のＤＳＭを解析する過程と、所望のフ
ィルタ特性が得られる係数を計算する過程とを概説す
る。

【００２２】５次のＤＳＭは、図７に示すように、係数
ａ〜ｆの乗算器１２１₁〜１２１₆と、加算器１２２₁〜
１２２₅と、積分器１２３₁〜１２３₅と、係数Ａ〜Ｅの
乗算器１２５₁〜１２５₅とを備えている。積分器１２３
₁〜１２３₅は、それぞれ単位遅延時間を有する。積分器
１２３₁〜１２３₅は、それぞれ信号ｓ[ｎ]，ｔ[ｎ]，ｕ
[ｎ]，ｖ[ｎ]，ｗ[ｎ]を出力する。ＤＳＭには、信号ｘ
[ｎ]が入力される。ここで、[ｎ]は、クロックに同期し
た連続のサンプルにおける１つのサンプルを表してい
る。量子化器１２４は、信号ｙ[ｎ]を出力し、この信号
ｙ[ｎ]は、ＤＳＭの出力信号でもある。量子化器１２４
を信号にランダム雑音を加える単なる加算器として動作
すると見なしたモデルに基づいて解析する。したがっ
て、量子化器１２４は、この解析では無視される。

【００２３】サンプル[ｎ]における出力信号ｙ[ｎ]は、
入力信号ｘ[ｎ]に係数ｆを乗算し、それに前段の積分器
１２３₅の出力信号ｗ[ｎ]を加算したものであり、例え
ばｙ[ｎ]＝ｆｘ[ｎ]＋ｗ[ｎ]で表される。

【００２４】同じ原理を積分器１２３₁〜１２３₄の各出
力信号に適用すると、下記式１が得られる。

【００２５】 ｙ[ｎ]＝ｆｘ[ｎ]＋ｗ[ｎ] ｗ[ｎ]＝ｗ[ｎ−１]＋ｅｘ[ｎ−１]＋Ｅｙ[ｎ−１]＋ｖ[ｎ−１] ｖ[ｎ]＝ｖ[ｎ−１]＋ｄｘ[ｎ−１]＋Ｄｙ[ｎ−１]＋ｕ[ｎ−１] ｕ[ｎ]＝ｕ[ｎ−１]＋ｃｘ[ｎ−１]＋Ｃｙ[ｎ−１]＋ｔ[ｎ−１] ｔ[ｎ]＝ｔ[ｎ−１]＋ｂｘ[ｎ−１]＋Ｂｙ[ｎ−１]＋ｓ[ｎ−１] ｓ[ｎ]＝ｓ[ｎ−１]＋ａｘ[ｎ−１]＋Ａｙ[ｎ−１] ・・・式１ これらの式１をｚ変換すると、下記式２が得られる。

【００２６】 Ｙ(ｚ)＝ｆＸ(ｚ)＋Ｗ(ｚ) Ｗ(ｚ)(１−ｚ^-1)＝ｚ^-1(ｅＸ(ｚ)＋ＥＹ(ｚ)＋Ｖ(ｚ)) Ｖ(ｚ)(１−ｚ^-1)＝ｚ^-1(ｄＸ(ｚ)＋ＤＹ(ｚ)＋Ｕ(ｚ)) Ｕ(ｚ)(１−ｚ^-1)＝ｚ^-1(ｃＸ(ｚ)＋ＣＹ(ｚ)＋Ｔ(ｚ)) Ｔ(ｚ)(１−ｚ^-1)＝ｚ^-1(ｂＸ(ｚ)＋ＢＹ(ｚ)＋Ｓ(ｚ)) Ｓ(ｚ)(１−ｚ^-1)＝ｚ^-1(ａＸ(ｚ)＋ＡＹ(ｚ)) ・・・式２ ｚ変換式２において、Ｙ(ｚ)をＸ(ｚ)の単一関数として
解くと、下記式３が得られる。

【００２７】

【数１】

【００２８】ＤＳＭの伝達関数は、Ｙ(ｚ)／Ｘ(ｚ)であ
り、下記式４に示すように、ｚの級数で表される。この
式４の右辺の１行目は、式３に基づいて２行目に示すよ
うに表すことができる。

【００２９】

【数２】

【００３０】式４において、所望の伝達関数を満足する
ように係数α_n，β_nを決め、係数α₀〜α₅から係数ｆ〜
ａを、係数β₀〜β₅から係数Ｅ〜Ａを導く。

【００３１】右辺の２行目の分子におけるｚ⁰の項はｆ
だけであり、したがって、ｆ＝α₀である。

【００３２】次に、右辺の１行目の分子からα₀(１−ｚ
^-1)⁵を引くと、α₀＋α₁ｚ^-1・・・＋・・・α₅ｚ^-5−
α₀(１−ｚ^-1)⁵が得られる。

【００３３】同様に、右辺の２行目の分子からｆ(１−
ｚ^-1)⁵を引く。このとき、ｚ^-1の項はｅだけであり、こ
のｅは、右辺の１行目の対応したα₁と等しい。

【００３４】以上の処理を、式４の分子の全ての項に対
して繰り返して、係数ｄ〜ａを求める。また、この処理
を式４の分母の全ての項に対して繰り返して、係数Ｅ〜
Ａを求める。

【００３５】

【発明が解決しようとする課題】ところで、ＤＳＭによ
って生成された１ビット信号のビットストリームは、０
と１がランダムに連続したものに近いため、１ビット信
号には冗長性や相関性が余り無いと考えられており、１
ビット信号を圧縮のために符号化することは行われてい
なかった。

【００３６】本発明の目的は、１ビット信号を符号化し
て圧縮する１ビット信号処理装置を提供することであ
る。

【００３７】

【課題を解決するための手段】本発明に係る１ビット信
号処理装置は、１ビット信号のストリームをｎ（＞＞
１）ビットからなるワードに分割する分割手段と、ｎビ
ットのワードを符号化して、ｎビットよりも少ないビッ
ト数が少ない符号化ワードを生成する符号化手段とを備
える。

【００３８】１ビット信号のビットストリーム、特にＤ
ＳＭにより生成された１ビット信号のビットストリーム
は、０と１がランダムに連続したものに近いため、信号
が有する冗長性及び／又は相関性を利用した圧縮技術に
は適していないように思われる。しかし、本発明による
と、あるビットの連続は、他のビットの連続よりも発生
する頻度が少なく、実際に、そのようなビットの連続
は、発生することがあったとしても、非常に希である。
例えば、＋１又は−１が長く続く連続は、信号の正又は
負の最大振幅を表すため、非常に発生しにくい。したが
って、本発明では、ビットストリームをｎビットからな
るワードに分割し、発生確率に基づいてワードを符号化
することにより、ビットストリームを圧縮する。

【００３９】１ビットのビットストリームを圧縮するに
は、他の符号化、例えば予測符号化を用いることができ
る。すなわち、（ｎ−１）ビットの長さのウィンドウを
用い、このウィンドウの内の（ｎ−１）ビットに基づい
て、次の第ｎ番目のビットを予測符号化する。

【００４０】また、本発明に係る１ビット信号処理装置
は、少なくとも１段の積分手段を有するｎ（≧１）次の
デルタ−シグマ変調手段（以下、ＤＳＭという。）と、
デルタ−シグマ変調手段の各積分手段のデータ量に基づ
いて、１ビット信号のビットレートを低減する符号化手
段とを備える。

【００４１】信号の連続は、信号に施される処理に依存
するため、１ビット信号の符号化は、１ビット信号を生
成するプロセッサの情報に基づいて効率よく行うことが
できる。ＤＳＭの積分手段に累積された値として表され
るＤＳＭの状態変数を用いることにより、符号化を効率
よく行うことができる。

【００４２】また、本発明に係る１ビット信号処理装置
では、１ビット信号のサンプリング周波数を高めること
により、量子化雑音の電力をより広い帯域に拡散し、信
号帯域における雑音を減少させる。符号化手段は、より
高いサンプリング周波数の１ビット信号を符号化して、
１ビット信号のデータ量を減少させる。これにより、例
えばテープ又はディスク等の信号を記録する記録媒体上
のデータ量を減少させる。

【００４３】

【発明の実施の形態】以下、本発明に係る１ビット信号
処理装置について図面を参照しながら説明する。

【００４４】図１に示すように、１ビット信号が、入力
端子１１を介してエンコーダ１２に供給される。エンコ
ーダ１２は、ビットストリームをｎビットのワードに分
割し、ワードの発生確率に基づいてワードを符号化する
ことにより、ビットストリームを圧縮する。発生確率の
評価は、ヒストグラム回路１３によって行われ、このヒ
ストグラム回路１３は、ワードの発生頻度のヒストグラ
ムを作成する。

【００４５】符号化されたビットストリームは、例えば
テープレコーダやディスクプレーヤ等の記録再生装置１
４に供給される。１ビット信号を符号化することによ
り、必要とされる記録媒体の記録容量を削減することが
できる。

【００４６】デコーダ１５とヒストグラム回路１６は、
符号化処理に対応した逆の処理により、記録再生装置１
４から供給される符号化されたワードを復号化する。

【００４７】１ビット信号は、図２に示すように、デル
タ−シグマ変調器（以下、ＤＳＭという。）２０や、関
連出願（英国出願番号９６２４６７４．９、９６２４６
７１．５、９６２４６７３．１）に記載のデルタ−シグ
マ変調器によって処理される。ＤＳＭ２０は、図２に示
すように、少なくとも１つの積分器２１₁，２１₂・・・
（以下、単に積分器２１という。）を備え、各積分器２
１は、加算器２１ａと、加算器２１ａの出力を単位時間
遅延して加算器２１ａにフィードバックする遅延器２１
ｂとからなる。そして、加算器２１ａは、１ビット信号
を累積（積分）する。各積分器２１の加算器２１ａの値
は、ＤＳＭの状態変数である。この実施例では、状態変
数は、エンコーダ２３に供給され、符号化処理が施され
る。エンコーダ２３は、ＤＳＭの状態変数に基づいて、
ビットストリームを圧縮する。

【００４８】図３において、入力端子３１を介して供給
される１ビット信号のサンプリング周波数は、６４ｆ_s
である。ここで、ｆ_sは、ディジタルオーディオ信号の
標準のサンプリング周波数であり、ｆ_s＝４４．１ｋＨ
ｚ又は４８ｋＨｚである。

【００４９】アップコンバータ３２は、ビットストリー
ム中にサンプル値を重複させて挿入したり、０のサンプ
ル値を挿入することにより、サンプリング周波数を例え
ば１２８ｆｓに高める。サンプリング周波数を高くする
ことにより、雑音の電力は広い帯域に拡散する。

【００５０】図３の具体例では、１ビット信号は、縦続
接続された１つ以上のＤＳＭ３３，３４により処理さ
れ、図２を用いて説明したのと同様にデータを圧縮する
ために、ＤＳＭ３４状態変数に基づいてエンコーダ３５
によって符号化される。

【００５１】符号化された信号は、図２を用いて説明し
たのと同様に、記録再生装置１４に供給される。

【００５２】記録再生装置１４により再生された信号
は、エンコーダ３５に対応したデコーダ３６により復号
化される。

【００５３】

【発明の効果】本発明に係る１ビット信号処理装置は、
１ビット信号のストリームをｎ（＞＞１）ビットからな
るワードに分割する分割手段と、ｎビットのワードを符
号化して、ｎビットよりもビット数が少ない符号化ワー
ドを生成する符号化手段とを備え、１ビット信号を符号
化して圧縮する。これにより、記録媒体の記録容量を削
減したり、１ビット信号を伝送する際のビットレートを
低減することができる。

【図面の簡単な説明】

【図１】本発明に係る１ビット信号処理装置の具体的な
構成を示すブロック図である。

【図２】本発明に係る１ビット信号処理装置の他の具体
的な構成を示すブロック図である。

【図３】本発明に係る１ビット信号処理装置の他の具体
的な構成を示すブロック図である。

【図４】従来のデルタ−シグマ変調器の構成を示すブロ
ック図である。

【図５】ｎ次のフィルタとして構成されたデルタ−シグ
マ変調器の構成を示すブロック図である。

【図６】雑音除去特性を示す図である。

【図７】５次のデルタ−シグマ変調器の構成を示すブロ
ック図である。

【符号の説明】

１２ エンコーダ、１３ ヒストグラム回路、１４ 記
録再生装置、１５ デコーダ

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ９６２４６７３．１ (32)優先日 1996年11月27日 (33)優先権主張国 イギリス（ＧＢ） (72)発明者 イースティ ピーター チャールズ イギリス国 ケーティー13 ０エックスダ ブリュー サリー ウェイブリッジ ブル ックランズ ザ ハイツ（番地なし） ソ ニー ユナイテッド キングダム リミテ ッド 内 (72)発明者 スライト クリストファー イギリス国 ケーティー13 ０エックスダ ブリュー サリー ウェイブリッジ ブル ックランズ ザ ハイツ（番地なし） ソ ニー ユナイテッド キングダム リミテ ッド 内 (72)発明者 ソープ ピーター ダミアン イギリス国 ケーティー13 ０エックスダ ブリュー サリー ウェイブリッジ ブル ックランズ ザ ハイツ（番地なし） ソ ニー ユナイテッド キングダム リミテ ッド 内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 １ビット信号のストリームをｎ（＞＞
   １）ビットからなるワードに分割する分割手段と、 上記ｎビットのワードを符号化して、ｎビットよりもビ
   ット数が少ない符号化ワードを生成する符号化手段と、 を備える１ビット信号処理装置。
2. 【請求項２】 上記符号化手段は、上記ワードを、その
   発生確率に基づいて符号化する、 ことを特徴とする請求項１記載の１ビット信号処理装
   置。
3. 【請求項３】 上記ワードの発生頻度のヒストグラムを
   生成するヒストグラム生成手段を備え、 上記符号化手段は、上記ヒストグラムに基づいて、上記
   ワードを符号化する、ことを特徴とする請求項２記載の
   １ビット信号処理装置。
4. 【請求項４】 少なくとも１段の積分手段を有するｎ
   （≧１）次のデルタ−シグマ変調手段と、 上記デルタ−シグマ変調手段の各積分手段のデータ量に
   基づいて、１ビット信号のビットレートを低減する符号
   化手段と、 を備える１ビット信号処理装置。
5. 【請求項５】 更に、１ビット信号のサンプリング周波
   数を高める手段を備え、 上記デルタ−シグマ変調手段は、サンプリング周波数が
   高められた１ビット信号を処理し、上記符号化手段は、
   １ビット信号のデータ量を低減する、 ことを特徴とする請求項４記載の１ビット信号処理装
   置。
6. 【請求項６】 請求項１乃至３のいずれか１項記載の１
   ビット信号処理装置で符号化された符号化ワードを復号
   化する復号化手段を備える１ビット信号処理装置。
7. 【請求項７】 上記符号化ワードの発生頻度のヒストグ
   ラムを生成するヒストグラム生成手段を備え、 上記復号化手段は、上記ヒストグラムに基づいて、符号
   化ワードを復号化する、 ことを特徴とする請求項６記載の１ビット信号処理装
   置。
8. 【請求項８】 請求項４又は５記載の１ビット信号処理
   装置で符号化された符号化１ビット信号を復号化する復
   号化手段と、 少なくとも１段の積分手段を有するデルタ−シグマ変調
   手段と、 を備え、 上記復号化手段は、各積分手段のデータ量に基づいて符
   号化１ビット信号を復号化する、 １ビット信号処理装置。
9. 【請求項９】 上記１ビット信号は、音声信号からな
   る、 ことを特徴とする請求項１乃至８のいずれか１項記載の
   １ビット信号処理装置。