JPH10326965A - Manufacture of multilayered wiring board - Google Patents

Manufacture of multilayered wiring board

Info

Publication number
JPH10326965A
JPH10326965A JP9133909A JP13390997A JPH10326965A JP H10326965 A JPH10326965 A JP H10326965A JP 9133909 A JP9133909 A JP 9133909A JP 13390997 A JP13390997 A JP 13390997A JP H10326965 A JPH10326965 A JP H10326965A
Authority
JP
Japan
Prior art keywords
layer
solder
organic resin
resin insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9133909A
Other languages
Japanese (ja)
Other versions
JP3071723B2 (en
Inventor
Katsuyuki Takeuchi
勝幸 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9133909A priority Critical patent/JP3071723B2/en
Publication of JPH10326965A publication Critical patent/JPH10326965A/en
Application granted granted Critical
Publication of JP3071723B2 publication Critical patent/JP3071723B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a multilayered wiring board, wherein an electronic component such as a semiconductor element and a capacitance element can be rigidly connected with a bonding pad without changing the characteristics. SOLUTION: Organic resin insulating layers and thin film wiring conductor layers 3 are alternately laminated on a board, and the thin film wiring conductor layers 3 positioned in the upper part and the lower part are electrically connected via a through hole conductor formed on the organic resin insulating layers. A bonding pad 11 which is electrically connected with the thin film wiring conductor layer 3, and with which an electrode of an external electronic component is connected is formed in a hole 10 formed on an organic resin insulating layer 2a of the uppermost layer. A copper layer 13 is stuck on the bonding pad 11. Nonelectrolytic solder plating wherein solder is substituted for copper is performed to the copper layer 13, and the copper layer 13 is changed to a first solder layer 15. Finally, a second solder layer 16 is stuck on the first solder layer 15 by using an electrolytic plating method, and a solder bump is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は多層配線基板に関
し、より詳細には混成集積回路装置や半導体素子を収容
する半導体素子収納用パッケージ等に使用される多層配
線基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board used for a hybrid integrated circuit device, a semiconductor element housing package for housing a semiconductor element, and the like.

【0002】[0002]

【従来の技術】従来、混成集積回路装置や半導体素子収
納用パッケージ等に使用される多層配線基板はその配線
導体がMoーMn法等の厚膜形成技術によって形成され
ている。
2. Description of the Related Art Conventionally, a multilayer wiring board used for a hybrid integrated circuit device, a package for accommodating a semiconductor element, or the like, has its wiring conductor formed by a thick film forming technique such as the Mo-Mn method.

【0003】このMoーMn法は通常、タングステン、
モリブデン、マンガン等の高融点金属粉末に有機溶剤、
溶媒を添加混合し、ペースト状となした金属ペーストを
生セラミック体の外表面にスクリーン印刷法により所定
パターンに印刷塗布し、次にこれを複数枚積層するとと
もに還元雰囲気中で焼成し、高融点金属粉末と生セラミ
ック体とを焼結一体化させる方法である。
[0003] This Mo-Mn method is generally used for tungsten,
Organic solvents for high melting point metal powders such as molybdenum and manganese,
A solvent is added and mixed, and a paste-like metal paste is applied by printing on the outer surface of the green ceramic body in a predetermined pattern by a screen printing method. This is a method of sintering and integrating a metal powder and a green ceramic body.

【0004】なお、前記配線導体が形成されるセラミッ
ク体としては通常、酸化アルミニウム質焼結体やムライ
ト質焼結体等の酸化物系セラミックス、或いは表面に酸
化物膜を被着させた窒化アルミニウム質焼結体や炭化珪
素質焼結体等の非酸化物系セラミックスが使用される。
The ceramic body on which the wiring conductor is formed is usually an oxide ceramic such as an aluminum oxide sintered body or a mullite sintered body, or an aluminum nitride having an oxide film deposited on the surface. Non-oxide ceramics such as a porous sintered body and a silicon carbide sintered body are used.

【0005】しかしながら、このMoーMn法を用いて
配線導体を形成した場合、配線導体は金属ペーストをス
クリーン印刷することにより形成されることから微細化
が困難で配線導体を高密度に形成することができないと
いう欠点を有していた。
However, when the wiring conductor is formed by using the Mo-Mn method, the wiring conductor is formed by screen-printing a metal paste. Had the drawback that it could not be done.

【0006】そこで上記欠点を解消するために配線導体
を従来の厚膜形成技術で形成するのに変えて微細化が可
能な薄膜形成技術を用いて高密度に形成した多層配線基
板が使用されるようになってきた。
In order to solve the above-mentioned drawbacks, a multi-layer wiring board formed using a thin film forming technique capable of miniaturization instead of forming the wiring conductor by the conventional thick film forming technique is used. It has become.

【0007】かかる配線導体を薄膜形成技術により形成
した多層配線基板は、ビスマレイミドトリアジン樹脂や
ガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて
形成されるガラスエポキシ樹脂等から成る基板の上面
に、スピンコート法及び熱硬化処理等によって形成され
るエポキシ樹脂から成る有機樹脂絶縁層と、銅やアルミ
ニウム等の金属を無電解めっき法や蒸着法等の薄膜形成
技術及びフォトリソグラフイー技術を採用することによ
って形成される薄膜配線導体層とを交互に積層させると
ともに、上下に位置する薄膜配線導体層を有機樹脂絶縁
層に設けたスルーホールの内壁に被着されるスルーホー
ル導体を介して電気的に接続した構造を有しており、最
上層の有機樹脂絶縁層上面に、前記薄膜配線導体層と電
気的に接続するボンディングパッドを形成しておき、該
ボンディングパッドに半導体素子等の能動部品や容量素
子、抵抗器等の受動部品の電極を半田を介し接続させる
ようになっている。
A multilayer wiring board in which such wiring conductors are formed by a thin film forming technique is provided on a substrate made of a glass epoxy resin or the like formed by impregnating a cloth woven with a bismaleimide triazine resin or glass fiber with an epoxy resin. Adopt organic resin insulation layer made of epoxy resin formed by spin coating method and thermosetting treatment, and thin film forming technology such as electroless plating and vapor deposition of metal such as copper and aluminum, and photolithography technology. And the thin film wiring conductor layers formed by the above are alternately laminated, and the upper and lower thin film wiring conductor layers are electrically connected via the through-hole conductors attached to the inner walls of the through holes provided in the organic resin insulating layer. Having a connection structure, and a bonding pad electrically connected to the thin film wiring conductor layer on the upper surface of the uppermost organic resin insulating layer. Forming a Ingupaddo advance, so as to connect through the active component, a capacitor such as a semiconductor element, the passive components of the electrode of the resistor such as solder on the bonding pads.

【0008】なお、前記多層配線基板のボンディングパ
ッドと電子部品の電極との接続は、ボンディングパッド
表面及び電子部品の電極表面に予め半田からなるバンプ
を形成しておき、多層配線基板のボンディングパッドに
被着させた半田バンプ上に電子部品の半田バンプを当接
させ、しかる後、これを加熱処理し、両方の半田バンプ
を溶融させることによって行われている。
The connection between the bonding pad of the multilayer wiring board and the electrode of the electronic component is performed by forming a bump made of solder in advance on the surface of the bonding pad and the electrode surface of the electronic component, and connecting the bonding pad of the multilayer wiring board to the bonding pad. This is performed by bringing the solder bumps of the electronic component into contact with the solder bumps that have been applied, and then subjecting the solder bumps to heat treatment to melt both solder bumps.

【0009】また前記多層配線基板におけるボンディン
グパッド表面への半田バンプの被着は、特開平1−19
6196号公報に記載されている方法、具体的には、ま
ずボンディングパッドの形成されている最上層の有機樹
脂絶縁層上にソルダーレジストをボンディングパッドを
残して被着させ、次に前記ソルダーレジストの表面及び
ボンディングパッドの表面に化学めっき法により銅層を
被着させるとともにソルダーレジスト表面に被着されて
いる銅層をメッキレジストで被覆し、次にボンディング
パッド上に被着させた銅層上に電解めっき法により半田
を被着させ、最後にメッキレジスト及びソルダーレジス
ト表面に被着されている銅層を除去することによって行
われている。
Also, the method of applying solder bumps to the bonding pad surface of the multilayer wiring board is disclosed in
No. 6196, specifically, first, a solder resist is applied onto the uppermost organic resin insulating layer on which the bonding pads are formed, leaving the bonding pads, and then the solder resist is applied. A copper layer is applied on the surface and the surface of the bonding pad by a chemical plating method, and the copper layer applied on the solder resist surface is covered with a plating resist, and then on the copper layer applied on the bonding pad. This is performed by depositing solder by electrolytic plating and finally removing the copper layer deposited on the surfaces of the plating resist and the solder resist.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上述の
多層配線基板においては、ボンディングパッドに被着さ
れている半田バンプは化学めっき法により形成された銅
層の表面に半田を電解めっき法により被着させることに
よって形成されており、半田バンプを加熱溶融させて多
層配線基板のボンディングパッドと電子部品の電極とを
接続させる際、下地の銅が半田に拡散して半田バンプの
融点を上昇させるとともに半田バンプの機械的強度を脆
弱なものとしてしまい、その結果、半田バンプを加熱溶
融させる熱によって電子部品の特性に変化を来し、電子
部品を誤動作させてしまうとともにボンディングパッド
に電子部品を接続した後、電子部品に外力が印加される
と該外力によってボンディングパッドと電子部品とを接
続する半田に破損を生じ、電子部品のボンディングパッ
ドへの接続の信頼性が大きく低下するという欠点を有す
る。
However, in the above-described multilayer wiring board, the solder bumps attached to the bonding pads are formed by applying a solder to the surface of a copper layer formed by a chemical plating method by an electrolytic plating method. When the solder bumps are heated and melted to connect the bonding pads of the multilayer wiring board to the electrodes of the electronic component, the underlying copper diffuses into the solder, increasing the melting point of the solder bumps and increasing the solder bumps. The mechanical strength of the bumps is weakened, and as a result, the heat of heating and melting the solder bumps changes the characteristics of the electronic components, causing the electronic components to malfunction and after connecting the electronic components to the bonding pad When an external force is applied to the electronic component, the external force may damage the solder connecting the bonding pad and the electronic component. Occurs, has the disadvantage that the reliability of connection to the bonding pads of the electronic components is significantly reduced.

【0011】本発明は上記欠点に鑑み案出されたもの
で、その目的はボンディングパッドに半導体素子や容量
素子等の電子部品を特性に変化をきたすことなく強固に
接続することができる多層配線基板の製造方法を提供す
ることにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and has as its object to provide a multilayer wiring board capable of firmly connecting electronic components such as semiconductor elements and capacitance elements to bonding pads without causing a change in characteristics. It is to provide a manufacturing method of.

【0012】[0012]

【課題を解決するための手段】本発明は基板上に、有機
樹脂絶縁層と薄膜配線導体層とを交互に積層するととも
に上下に位置する薄膜配線導体層を有機樹脂絶縁層に設
けたスルーホール導体を介して電気的に接続してなり、
かつ最上層の有機樹脂絶縁層に設けた穴部内に、前記薄
膜配線導体層と電気的に接続し、外部の電子部品の電極
が接続されるボンディングパッドを形成した多層配線基
板であって、前記ボンディングパッドに下記(a)乃至
(f)の工程により半田バンプを被着させたことを特徴
とするものである。
According to the present invention, there is provided a through-hole in which an organic resin insulating layer and a thin film wiring conductor layer are alternately laminated on a substrate, and thin film wiring conductor layers positioned vertically above and below are provided in the organic resin insulating layer. Electrically connected through conductors,
And a multilayer wiring board in which a bonding pad electrically connected to the thin film wiring conductor layer and an electrode of an external electronic component is formed in a hole provided in the uppermost organic resin insulating layer. A solder bump is applied to the bonding pad by the following steps (a) to (f).

【0013】(a)最上層の有機樹脂絶縁層の上面及び
穴部内面の表面粗さを中心線平均粗さ(Ra)で0.0
5μm≦Ra≦5μmとなるように粗化処理をする工程
と、(b)前記粗化処理された有機樹脂絶縁層の上面及
び穴部内面と、有機樹脂絶縁層の穴部内に露出するボン
ディングパッドの表面に無電解めっき法により銅層を被
着させる工程と、(c)前記最上層の有機樹脂絶縁層の
上面に被着されている銅層をめっきレジスト膜で被覆す
る工程と、(d)前記最上層の有機樹脂絶縁層に設けた
穴部内面及び穴部内に露出しているボンディングパッド
の表面に被着された銅層に対し、銅と半田の置換による
無電解半田めっきを施し、銅層に変えて第1半田層を被
着させる工程と、(e)前記第1半田層の表面に、該第
1半田層とめっきレジスト膜で被覆されている銅層とを
電極線として電解めっき法により第2半田層を被着させ
る工程と、(f)前記めっきレジスト膜及び最上層の有
機樹脂絶縁層の上面に被着されている銅層を除去する工
程。
(A) The surface roughness of the upper surface of the uppermost organic resin insulating layer and the inner surface of the hole is defined as a center line average roughness (Ra) of 0.0
A step of performing a roughening treatment so that 5 μm ≦ Ra ≦ 5 μm; and (b) a bonding pad exposed in the upper surface and the inner surface of the hole of the roughened organic resin insulating layer and in the hole of the organic resin insulating layer. (C) coating a copper layer on the upper surface of the uppermost organic resin insulating layer with a plating resist film, and A) performing electroless solder plating by replacing copper with solder on the copper layer adhered to the inner surface of the hole provided in the uppermost organic resin insulating layer and the surface of the bonding pad exposed in the hole; Applying a first solder layer instead of a copper layer, and (e) electrolytically forming the first solder layer and the copper layer covered with a plating resist film on the surface of the first solder layer as electrode wires. A step of applying a second solder layer by a plating method; Removing the copper layer deposited on the upper surfaces of the plating resist film and the uppermost organic resin insulating layer.

【0014】本発明の多層配線基板の製造方法によれ
ば、ボンディングパッド上に銅層を被着し、次にこの銅
層に対して銅と半田の置換による無電解半田めっきを施
して銅層を第1半田層に変え、最後に前記第1半田層上
に電解めっき法により第2半田層を被着させることによ
ってボンディングパッドに半田バンプを形成しており、
第2半田層の下地には半田の融点を上げ、機械的強度を
脆弱とする銅はなく、第2半田層と同様の半田のみが存
在することから半田バンプは融点が低いものに維持さ
れ、且つ機械的強度も靱性のあるものに維持される。従
って、この多層配線基板では、半田バンプを加熱溶融さ
せてボンディングパッドと半導体素子や容量素子等の電
極とを接続すると半田バンプの加熱溶融温度は低いこと
から電子部品を特性に変化を来すことなくボンディング
パッドに接続することができ、また同時にボンディング
パッドに電子部品を接続した後、電子部品に外力が印加
されてもボンディングパッドと電子部品とを接続する半
田は靱性を有することから破損を生じることは殆どな
く、電子部品のボンディングパッドへの接続の信頼性が
極めて高いものとなる。
According to the method of manufacturing a multilayer wiring board of the present invention, a copper layer is deposited on a bonding pad, and then the copper layer is subjected to electroless solder plating by replacing copper with solder. To a first solder layer, and finally, a second solder layer is applied on the first solder layer by electrolytic plating to form a solder bump on a bonding pad.
There is no copper that raises the melting point of the solder on the base of the second solder layer and weakens the mechanical strength, and only the same solder as the second solder layer exists, so that the solder bump is maintained at a low melting point, In addition, the mechanical strength is maintained to be tough. Therefore, in this multilayer wiring board, when the solder bump is heated and melted to connect the bonding pad to an electrode such as a semiconductor element or a capacitor element, the characteristics of the electronic component change due to the low heat melting temperature of the solder bump. Can be connected to the bonding pad without any damage. Also, after connecting the electronic component to the bonding pad at the same time, even if an external force is applied to the electronic component, the solder connecting the bonding pad and the electronic component has toughness, and thus is damaged. This is very rare, and the reliability of the connection of the electronic component to the bonding pad is extremely high.

【0015】[0015]

【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は、本発明の多層配線基板の一実施
例を示し、1は基板、2は有機樹脂絶縁層、3は薄膜配
線導体層である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment of a multilayer wiring board according to the present invention, wherein 1 is a substrate, 2 is an organic resin insulating layer, and 3 is a thin-film wiring conductor layer.

【0016】前記基板1はその上面に有機樹脂絶縁層2
と薄膜配線導体層3とから成る多層配線部4が配設され
ており、該多層配線部4を支持する支持部材として作用
する。
The substrate 1 has an organic resin insulating layer 2 on its upper surface.
And a thin-film wiring conductor layer 3, and a multilayer wiring portion 4 is provided, and functions as a support member for supporting the multilayer wiring portion 4.

【0017】前記基板1は酸化アルミニウム質焼結体や
ムライト質焼結体等の酸化物系セラミックス、或いは表
面に酸化物膜を有する窒化アルミニウム質焼結体、炭化
珪素質焼結体等の非酸化物系セラミックス、更にはガラ
ス繊維を織り込んだ布にエポキシ樹脂を含浸させたガラ
スエポキシ樹脂等の電気絶縁材料で形成されており、例
えば、酸化アルミニウム質焼結体で形成されている場合
には、アルミナ、シリカ、カルシア、マグネシア等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれを従来周知のドクターブレード法やカ
レンダーロール法を採用することによってセラミックグ
リーンシート(セラミック生シート)を形成し、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施し、所定形状となすとともに高温(約1600
℃)で焼成することによって、或いはアルミナ等の原料
粉末に適当な有機溶剤、溶媒を添加混合して原料粉末を
調整するとともに該原料粉末をプレス成形機によって所
定形状に成形し、最後に前記成形体を約1600℃の温
度で焼成することによって製作され、またガラスエポキ
シ樹脂から成る場合は、例えばガラス繊維を織り込んだ
布にエポキシ樹脂の前駆体を含浸させるとともに該エポ
キシ樹脂前駆体を所定の温度で熱硬化させることによっ
て製作される。
The substrate 1 is made of an oxide ceramic such as an aluminum oxide sintered body or a mullite sintered body, or a non-conductive body such as an aluminum nitride sintered body or a silicon carbide sintered body having an oxide film on the surface. Oxide ceramics, and further made of an electrically insulating material such as glass epoxy resin impregnated with epoxy resin in a cloth woven with glass fiber, for example, when formed of aluminum oxide sintered body , Alumina, silica, calcia, magnesia, etc., an appropriate organic solvent and a solvent are added and mixed to form a slurry, and the ceramic green sheet is formed by employing a conventionally known doctor blade method or calendar roll method. Ceramic green sheet), and after that, the ceramic green sheet is subjected to an appropriate punching process to obtain a predetermined shape. Hot together form (about 1600
C) or by mixing a raw material powder such as alumina with an appropriate organic solvent and solvent to adjust the raw material powder and form the raw material powder into a predetermined shape by a press molding machine. If the body is made by firing the body at a temperature of about 1600 ° C. and is made of glass epoxy resin, for example, a cloth woven with glass fiber is impregnated with the epoxy resin precursor and the epoxy resin precursor is heated to a predetermined temperature. It is manufactured by heat curing.

【0018】また前記基板1には上下両面に貫通する孔
径が例えば、300μm〜500μmの貫通孔5が形成
されており、該貫通孔5の内壁には両端が基板1の上下
両面に導出する導電層6が被着されている。
The substrate 1 is formed with a through hole 5 having a diameter of, for example, 300 μm to 500 μm, which penetrates the upper and lower surfaces of the substrate 1. Layer 6 has been applied.

【0019】前記貫通孔5は後述する基板1の上面に形
成される多層配線部4の薄膜配線導体層3と外部電気回
路とを電気的に接続する、或いは基板1の上下両面に多
層配線部4を形成した場合には両面の多層配線部4の薄
膜配線導体層同士を電気的に接続する導電層6を形成す
るための形成孔として作用し、基板1にドリル孔あけ加
工法を施すことによって基板1の所定位置に所定形状に
形成される。
The through hole 5 electrically connects the thin-film wiring conductor layer 3 of the multilayer wiring portion 4 formed on the upper surface of the substrate 1 and an external electric circuit to be described later, or the multilayer wiring portion is formed on both upper and lower surfaces of the substrate 1. When the substrate 1 is formed, it acts as a forming hole for forming a conductive layer 6 for electrically connecting the thin film wiring conductor layers of the multilayer wiring portion 4 on both surfaces, and the substrate 1 is subjected to a drilling method. Thereby, a predetermined shape is formed at a predetermined position on the substrate 1.

【0020】更に前記貫通孔5の内壁及び基板1の上下
両面に被着形成されている導電層6は例えば、銅やニッ
ケル等の金属材料から成り、従来周知のめっき法及びエ
ッチング法を採用することによって貫通孔5の内壁に両
端を基板1の上下両面に導出させた状態で被着形成され
る。
The conductive layer 6 formed on the inner wall of the through-hole 5 and on the upper and lower surfaces of the substrate 1 is made of a metal material such as copper or nickel, and employs well-known plating and etching methods. As a result, it is formed on the inner wall of the through hole 5 with both ends being led out to the upper and lower surfaces of the substrate 1.

【0021】前記基板1にはまた上面に有機樹脂絶縁層
2と薄膜配線導体層3とが交互に多層に配設されて形成
される多層配線部4が被着されており、該多層配線部4
を構成する有機樹脂絶縁層2は上下に位置する薄膜配線
導体層3の電気的絶縁を図る作用をなし、また薄膜配線
導体層3は電気信号を伝達するための伝達路として作用
する。
On the upper surface of the substrate 1, a multilayer wiring portion 4 formed by alternately arranging an organic resin insulating layer 2 and a thin film wiring conductor layer 3 in multiple layers is attached. 4
The organic resin insulating layer 2 has a function of electrically insulating the thin film wiring conductor layers 3 located above and below, and the thin film wiring conductor layer 3 functions as a transmission path for transmitting electric signals.

【0022】前記多層配線部4の有機樹脂絶縁層2は、
エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリフ
ェニレンエーテル樹脂、ふっ素樹脂等の有機樹脂から成
り、例えば、エポキシ樹脂から成る場合、ビスフェノー
ルA型エポキシ樹脂、ノボラック型エポキシ樹脂、グリ
シジルエステル型エポキシ樹脂等にアミン系硬化剤、イ
ミダゾール系硬化剤、酸無水物系硬化剤等の硬化剤を添
加混合してペースト状のエポキシ樹脂前駆体を得るとと
もに該エポキシ樹脂前駆体を基板1の上部にスピンコー
ト法により被着させ、しかる後、これを80〜200℃
の熱で0.5〜3時間熱処理し、熱硬化させることによ
って形成される。
The organic resin insulating layer 2 of the multilayer wiring section 4
It is made of an organic resin such as an epoxy resin, a bismaleimide triazine resin, a polyphenylene ether resin, and a fluorine resin. And a curing agent such as an imidazole-based curing agent and an acid anhydride-based curing agent are added and mixed to obtain a paste-like epoxy resin precursor, and the epoxy resin precursor is applied to the upper portion of the substrate 1 by spin coating. After that, this is heated to 80-200 ° C.
Is formed by heat-treating with heat of 0.5 to 3 hours.

【0023】更に前記多層配線部4の有機樹脂絶縁層2
はその各々の所定位置に最小径が有機樹脂絶縁層2の厚
みに対して約1.5倍程度のスルーホール8が形成され
ており、該スルーホール8は後述する有機樹脂絶縁層2
を介して上下に位置する薄膜配線導体属3の各々を電気
的に接続するスルーホール導体9を形成するための形成
孔として作用する。
Further, the organic resin insulating layer 2 of the multilayer wiring section 4
Has a through hole 8 having a minimum diameter of about 1.5 times the thickness of the organic resin insulating layer 2 at each predetermined position.
And serves as a forming hole for forming a through-hole conductor 9 for electrically connecting each of the thin-film wiring conductor groups 3 located above and below via.

【0024】前記有機樹脂絶縁層2に設けるスルーホー
ル8は有機樹脂絶縁層2に従来周知のフォトリソグラフ
イー技術を採用することによって所定の径に形成され
る。
The through hole 8 provided in the organic resin insulating layer 2 is formed in the organic resin insulating layer 2 to have a predetermined diameter by employing a conventionally known photolithography technique.

【0025】また前記各有機樹脂絶縁層2の上面には所
定パターンの薄膜配線導体層3が、更に各有機樹脂絶縁
層2に設けたスルーホール8の内壁にはスルーホール導
体9が各々配設されており、スルーホール導体9によっ
て間に有機樹脂絶縁層2を挟んで上下に位置する各薄膜
配線導体層3の各々が電気的に接続されるようになって
いる。
A thin-film wiring conductor layer 3 having a predetermined pattern is provided on the upper surface of each organic resin insulating layer 2, and a through-hole conductor 9 is provided on the inner wall of a through hole 8 provided in each organic resin insulating layer 2. Each of the thin-film wiring conductor layers 3 located above and below the organic resin insulating layer 2 with the through-hole conductor 9 therebetween is electrically connected.

【0026】前記各有機樹脂絶縁層2の上面及びスルー
ホール8の内壁に配設される薄膜配線導体層3及びスル
ーホール導体9は銅、ニッケル、金、アルミニウム等の
金属材料を無電解めっき法や蒸着法、スパッタリング法
等の薄膜形成技術及びフォトリソグラフイー技術を採用
することによって形成され、例えば、銅で形成されてい
る場合には、有機樹脂絶縁層2の上面及びスルーホール
8の内表面に、硫酸銅0.06モル/リットル、ホルマ
リン0.3モル/リットル、水酸化ナトリウム0.35
モル/リットル、エチレンジアミン四酢酸0.35モル
/リットルから成る無電解銅めっき浴を用いて厚さ1μ
m乃至40μmの銅層を被着させ、しかる後、前記銅層
をフォトリソグラフイー技術により所定パターンに加工
することによって各有機樹脂絶縁層2間、及びスルーホ
ール8内壁に配設される。この場合、薄膜配線導体層3
及びスルーホール導体9は薄膜形成技術により形成され
ることから配線の微細化が可能であり、これによって薄
膜配線導体層3を極めて高密度に形成することが可能と
なる。
The thin-film wiring conductor layer 3 and the through-hole conductor 9 disposed on the upper surface of each of the organic resin insulating layers 2 and the inner wall of the through-hole 8 are made of a metal material such as copper, nickel, gold, or aluminum by electroless plating. For example, in the case of being formed of copper, the upper surface of the organic resin insulating layer 2 and the inner surface of the through hole 8 are formed by employing a thin film forming technique such as a vapor deposition method or a sputtering method and a photolithographic technique. 0.06 mol / l copper sulfate, 0.3 mol / l formalin, 0.35 sodium hydroxide
Mol / liter, and an electroless copper plating bath consisting of 0.35 mol / liter of ethylenediaminetetraacetic acid.
A copper layer having a thickness of m to 40 μm is applied, and then the copper layer is processed into a predetermined pattern by photolithography technology to be disposed between the organic resin insulating layers 2 and on the inner wall of the through hole 8. In this case, the thin film wiring conductor layer 3
In addition, since the through-hole conductor 9 is formed by a thin-film forming technique, it is possible to miniaturize the wiring, whereby the thin-film wiring conductor layer 3 can be formed at an extremely high density.

【0027】なお、前記有機樹脂絶縁層2と薄膜配線導
体層3とを交互に多層に配設して形成される多層配線部
4は各有機樹脂絶縁層2の上面を中心線平均粗さ(R
a)で0・05μm≦Ra≦5μmの粗面としておくと
有機樹脂絶縁層2と薄膜配線導体層3との接合及び上下
に位置する有機樹脂絶縁層2同士の接合を強固となすこ
とができる。従って、前記多層配線部4の各有機樹脂絶
縁層2はその上面をエツチング加工技術等によって粗
し、中心線平均粗さ(Ra)で0.05μm≦Ra≦5
μmの粗面としておくことが好ましい。
The multilayer wiring portion 4 formed by alternately arranging the organic resin insulating layers 2 and the thin film wiring conductor layers 3 in a multilayer structure has a center line average roughness (upper surface) of each organic resin insulating layer 2. R
If a rough surface of 0.05 μm ≦ Ra ≦ 5 μm is set in a), the bonding between the organic resin insulating layer 2 and the thin film wiring conductor layer 3 and the bonding between the organic resin insulating layers 2 located above and below can be made strong. . Accordingly, the upper surface of each organic resin insulating layer 2 of the multilayer wiring portion 4 is roughened by an etching technique or the like, and the center line average roughness (Ra) is 0.05 μm ≦ Ra ≦ 5.
It is preferable that the surface be roughened to a thickness of μm.

【0028】また前記有機樹脂絶縁層2はその表面の
2.5mmの長さにおける凹凸の高さ(Pc)のカウン
ト値を、1μm≦Pc≦10μmが500個以上、0.
1μm≦Pc≦1μmが2500個以上、0.01μm
≦Pc≦0.1μmが12500個以上としておくと有
機樹脂絶縁層2と薄膜配線導体層3との接合及び上下に
位置する有機樹脂絶縁層2同士の接合がより強固とな
る。従って、前記有機樹脂絶縁層2はその表面の2.5
mmの長さにおける凹凸の高さ(Pc)のカウント値
を、1μm≦Pc≦10μmが500個以上、0.1μ
m≦Pc≦1μmが2500個以上、0.01μm≦P
c≦0.1μmが12500個以上としておくことが好
ましい。
The count value of the height (Pc) of the unevenness at a length of 2.5 mm on the surface of the organic resin insulating layer 2 is 500 or more for 1 μm ≦ Pc ≦ 10 μm.
2500 μm of 1 μm ≦ Pc ≦ 1 μm, 0.01 μm
If ≦ Pc ≦ 0.1 μm is set to 12,500 or more, the bonding between the organic resin insulating layer 2 and the thin-film wiring conductor layer 3 and the bonding between the organic resin insulating layers 2 located above and below become stronger. Therefore, the organic resin insulating layer 2 has a thickness of 2.5
The count value of the height (Pc) of the unevenness in the length of mm is 1 μm ≦ Pc ≦ 10 μm.
2500 or more m ≦ Pc ≦ 1 μm, 0.01 μm ≦ P
It is preferable that c ≦ 0.1 μm is set to 12,500 or more.

【0029】前記有機樹脂絶縁層2上面の中心線平均粗
さ(Ra)及び2.5mmの長さにおける凹凸の高さ
(Pc)のカウント値は、有機樹脂絶縁層2の表面を原
子間力顕微鏡(Digital Instruments Inc.製のDimensio
n 300-Nano ScopeIII) で50μm角の対角(70μ
m)に走査させてその表面状態を検査測定し、その測定
結果より各々の数値を出した。
The count value of the center line average roughness (Ra) of the upper surface of the organic resin insulating layer 2 and the height of the unevenness (Pc) at a length of 2.5 mm are obtained by measuring the surface of the organic resin insulating layer 2 with an atomic force. Microscope (Dimensio manufactured by Digital Instruments Inc.
n 300-Nano Scope III)
m), the surface condition was inspected and measured, and each numerical value was obtained from the measurement result.

【0030】また前記中心線平均粗さ(Ra)が0.0
5μm≦Ra≦5μm、2.5mmの長さにおける凹凸
の高さ(Pc)のカウント値が、1μm≦Pc≦10μ
mが500個以上、0.1μm≦Pc≦1μmが250
0個以上、0.01μm≦Pc≦0.1μmが1250
0個以上の有機樹脂絶縁層2は、該有機樹脂絶縁層2の
上面にCHF3 、CF4 、Ar等のガスを吹きつけリア
クティブイオンエッチング処理をすることによって表面
が所定の粗さに粗される。
The center line average roughness (Ra) is 0.0
5 μm ≦ Ra ≦ 5 μm, the count value of the height of unevenness (Pc) at a length of 2.5 mm is 1 μm ≦ Pc ≦ 10 μm
m is 500 or more, and 0.1 μm ≦ Pc ≦ 1 μm is 250
0 or more, 0.01 μm ≦ Pc ≦ 0.1 μm is 1250
Zero or more organic resin insulating layers 2 are subjected to a reactive ion etching process by blowing a gas such as CHF 3 , CF 4 , Ar, etc. onto the upper surface of the organic resin insulating layers 2, whereby the surface is roughened to a predetermined roughness. Is done.

【0031】更に前記有機樹脂絶縁層2はその各々の厚
みが100μmを越えると有機樹脂絶縁属2にフォトリ
ソグラフイー技術を採用することによってスルーホール
8を形成する際、エッチング加工時間が長くなってスル
ーホール8を所望する鮮明な形状に形成するのが困難と
なり、また5μm未満となると有機樹脂絶縁層2の上面
に上下に位置する有機樹脂絶縁層2の接合強度を上げる
ための粗面加工を施す際、有機樹脂絶縁層2に不要な穴
が形成され上下に位直する薄膜配線導体層3に不要な電
気的短絡を招来してしまう危険性がある。従って、前記
有機樹脂絶縁層2はその各々の厚みを5μm〜100μ
mの範囲としておくことが好ましい。
Further, when the thickness of each of the organic resin insulating layers 2 exceeds 100 μm, the etching processing time becomes long when the through holes 8 are formed by adopting the photolithography technology for the organic resin insulating layers 2. It is difficult to form the through hole 8 into a desired clear shape, and if the thickness is less than 5 μm, rough surface processing for increasing the bonding strength of the organic resin insulating layer 2 located above and below the organic resin insulating layer 2 is performed. When applying, there is a risk that an unnecessary hole is formed in the organic resin insulating layer 2 and an unnecessary electrical short circuit is caused in the thin film wiring conductor layer 3 which is vertically shifted. Accordingly, the organic resin insulating layer 2 has a thickness of 5 μm to 100 μm.
It is preferable to set the range of m.

【0032】また更に前記多層配線部4の各薄膜配線導
体層3はその厚みが1μm未満であると各薄膜配線導体
層3の電気抵抗値が大きなものとなって各薄膜配線導体
層3に所定の電気信号を伝達させることが困難となり、
また40μmを越えると薄膜配線導体層3を有機樹脂絶
縁層2に被着させる際に薄膜配線導体層3の内部に大き
な応力が内在し、該大きな内在応力によって薄膜配線導
体層3が有機樹脂絶縁層2から剥離し易いものとなる。
従って、前記多層配線部4の各薄膜配線導体層3の厚み
は1μm〜40μmの範囲としておくことが好ましい。
Further, when the thickness of each thin-film wiring conductor layer 3 of the multilayer wiring portion 4 is less than 1 μm, the electric resistance of each thin-film wiring conductor layer 3 becomes large and a predetermined value is applied to each thin-film wiring conductor layer 3. It is difficult to transmit the electric signal of
If the thickness exceeds 40 μm, a large stress is present inside the thin-film wiring conductor layer 3 when the thin-film wiring conductor layer 3 is applied to the organic resin insulating layer 2, and the large intrinsic stress causes the thin-film wiring conductor layer 3 to break down the organic resin insulating layer. It becomes easy to peel off from the layer 2.
Therefore, it is preferable that the thickness of each thin-film wiring conductor layer 3 of the multilayer wiring portion 4 be in the range of 1 μm to 40 μm.

【0033】前記有機樹脂絶縁層2と薄膜配線導体層3
とを交互に多層に積層して形成される多層配線部4は更
に、最上層の有機樹脂絶縁層2aに穴部10が形成され
ており、該穴部10の内面には薄膜配線導体層3と電気
的に接続しているボンディングパッド11が形成されて
いる。
The organic resin insulating layer 2 and the thin film wiring conductor layer 3
The multilayer wiring portion 4 formed by alternately laminating a plurality of layers further has a hole 10 formed in the uppermost organic resin insulating layer 2a, and the thin film wiring conductor layer 3 is formed on the inner surface of the hole 10. A bonding pad 11 is formed which is electrically connected to the bonding pad 11.

【0034】前記最上層の有機樹脂絶縁層2aに形成さ
れている穴部10は薄膜配線導体層3に電気的接続をも
つボンディングパッド11を形成するための形成穴とし
て作用し、最上層の有機樹脂絶縁層2aに従来周知のフ
ォトリソグラフイー技術を採用することによって所定の
位置に所定の開口径に形成される。
The hole 10 formed in the uppermost organic resin insulating layer 2a acts as a forming hole for forming a bonding pad 11 having an electrical connection to the thin film wiring conductor layer 3, and the uppermost organic resin insulating layer 2a serves as a forming hole. The resin insulating layer 2a is formed at a predetermined position with a predetermined opening diameter by employing a conventionally known photolithography technique.

【0035】また前記最上層の有機樹脂絶縁層2aに設
けた穴部10の内面に形成されるボンディングパッド1
1は半導体素子や容量素子等の電子部品Aの電極を薄膜
配線導体層3に電気的に接続させる作用をなし、ボンデ
ィングパッド11には電子部品Aの各電極が半田を介し
て接続される。
The bonding pad 1 formed on the inner surface of the hole 10 provided in the uppermost organic resin insulating layer 2a
Reference numeral 1 denotes a function of electrically connecting electrodes of the electronic component A such as a semiconductor element and a capacitor to the thin-film wiring conductor layer 3. Each electrode of the electronic component A is connected to the bonding pad 11 via solder.

【0036】前記ボンディングパッド11は例えば、薄
膜配線導体層3と同じ金属材料、具体的には銅、ニッケ
ル、金、等の金属材料からなり、薄膜配線導体層3を形
成する方法と同様の方法によって最上層の有機樹脂絶縁
層2aに設けた穴部10内に前記薄膜配線導体層3と電
気的接続をもって形成される。
The bonding pad 11 is made of, for example, the same metal material as the thin film wiring conductor layer 3, specifically, a metal material such as copper, nickel, gold or the like. Thus, the thin film wiring conductor layer 3 is formed in the hole 10 provided in the uppermost organic resin insulating layer 2a with electrical connection.

【0037】更に前記ボンディングパッド11は、その
表面に半田バンプ12が被着されており、該半田バンプ
12は電子部品Aの半田バンプaとで電子部品Aの電極
をボンディングパッド11に電気的に接続させる作用を
なす。
Further, the bonding pad 11 has a solder bump 12 attached to the surface thereof. The solder bump 12 electrically connects the electrode of the electronic component A to the bonding pad 11 with the solder bump a of the electronic component A. Acts to connect.

【0038】前記半田バンプ12は後述する方法によっ
てボンディングパッド11の表面に被着される。
The solder bump 12 is attached to the surface of the bonding pad 11 by a method described later.

【0039】かくして上述の多層配線基板によれば、最
上層の有機樹脂絶縁層2aに設けたボンディングパッド
11に半導体素子や容量素子等の電子部品Aの電極を半
田を介して接続させ、電子部品Aの電極をボンディング
パッド11を通して薄膜配線導体層3に電気的に接続さ
せれば半導体装置や混成集積回路装置となり、薄膜配線
導体層3の一部を外部電気回路に接続することによって
前記電子部品Aは外部電気回路に接続される。
Thus, according to the above-described multilayer wiring board, the electrodes of the electronic component A such as a semiconductor element and a capacitance element are connected to the bonding pad 11 provided on the uppermost organic resin insulating layer 2a via the solder. If the electrode A is electrically connected to the thin film wiring conductor layer 3 through the bonding pad 11, a semiconductor device or a hybrid integrated circuit device is obtained. By connecting a part of the thin film wiring conductor layer 3 to an external electric circuit, A is connected to an external electric circuit.

【0040】次に上述の多層配線基板において、ボンデ
ィングパッド11に半田バンプ12を形成する方法につ
いて図2に基づき説明する。まず図2(a)に示す如
く、多層配線部4の最上層の有機樹脂絶縁層2aの上面
及び穴部10の内面を粗化処理し、最上層の有機樹脂絶
縁層2aの上面及び穴部10の内面を中心線平均粗さ
(Ra)で0.05μm≦Ra≦5μm、好適には0.
05μm≦Ra≦3μmとする。この粗化処理としては
化学研磨処理や物理研磨処理があり、最上層の有機樹脂
絶縁層2aの上面及び穴部10の内面にエッチング等の
化学研磨処理やバフ研磨等の物理研磨処理を施すことに
よって所定の粗さに形成される。
Next, a method of forming the solder bumps 12 on the bonding pads 11 in the above-described multilayer wiring board will be described with reference to FIG. First, as shown in FIG. 2A, the upper surface of the uppermost organic resin insulating layer 2a of the multilayer wiring portion 4 and the inner surface of the hole portion 10 are roughened, and the upper surface and the hole portion of the uppermost organic resin insulating layer 2a are roughened. The inner surface of No. 10 has a center line average roughness (Ra) of 0.05 μm ≦ Ra ≦ 5 μm, preferably 0.1 μm.
05 μm ≦ Ra ≦ 3 μm. The roughening treatment includes a chemical polishing treatment and a physical polishing treatment. The upper surface of the uppermost organic resin insulating layer 2a and the inner surface of the hole 10 are subjected to a chemical polishing treatment such as etching or a physical polishing treatment such as buff polishing. Is formed to a predetermined roughness.

【0041】前記粗化処理された最上層の有機樹脂絶縁
層2aの上面及び穴部10の内面はその中心線平均粗さ
(Ra)が0.05μm未満となると後述する無電解め
っき法による銅層を接合強度を強固として被着させるこ
とができず、また5μmを超えると最上層の有機樹脂絶
縁層2aの機械的強度が大きく劣化し、外力が印加され
ると破損等を招来してしまう危険性がある。従って、最
上層の有機樹脂絶縁層2aの上面及び穴部10の内面を
粗化処理した場合、その表面の粗さは中心線平均粗さ
(Ra)で0.05μm≦Ra≦5μmの範囲に特定さ
れる。
When the center line average roughness (Ra) of the upper surface of the roughened uppermost organic resin insulating layer 2a and the inner surface of the hole 10 is less than 0.05 μm, the copper is formed by electroless plating described later. If the layer exceeds 5 μm, the mechanical strength of the uppermost organic resin insulating layer 2a is greatly deteriorated, and if an external force is applied, the layer may be damaged. There is a risk. Therefore, when the upper surface of the uppermost organic resin insulating layer 2a and the inner surface of the hole 10 are roughened, the surface roughness is in the range of 0.05 μm ≦ Ra ≦ 5 μm in center line average roughness (Ra). Specified.

【0042】次に図2(b)に示す如く、粗化処理され
た最上層の有機樹脂絶縁層2a上面及び穴部10内面
と、穴部10の内部に露出するボンディングパッド11
の表面に無電解めっき法により銅層13を被着させる。
Next, as shown in FIG. 2B, the upper surface of the roughened uppermost organic resin insulating layer 2a and the inner surface of the hole 10 and the bonding pad 11 exposed inside the hole 10 are formed.
A copper layer 13 is applied to the surface of the substrate by electroless plating.

【0043】前記銅層13は最上層の有機樹脂絶縁層2
aの上面及び穴部10の内面が粗化処理されているため
有機樹脂絶縁層2a上面、穴部10内面及び穴部10の
内部に露出するボンディングパッド11の表面に強固に
被着する。
The copper layer 13 is the uppermost organic resin insulating layer 2
Since the upper surface of a and the inner surface of the hole 10 are roughened, they are firmly adhered to the upper surface of the organic resin insulating layer 2a, the inner surface of the hole 10 and the surface of the bonding pad 11 exposed inside the hole 10.

【0044】前記無電解めっき法による銅層13の形成
は硫酸銅0.06モル/リットル、ホルマリン0.3モ
ル/リットル、水酸化ナトリウム0.35モル/リット
ル、エチレンジアミン四酢酸0.35モル/リットルか
ら成る無電解めっき液を準備し、これを最上層の有機樹
脂絶縁層2aの上面及び穴部10内に配することによっ
て行われる。
The copper layer 13 was formed by the electroless plating method at a rate of 0.06 mol / l of copper sulfate, 0.3 mol / l of formalin, 0.35 mol / l of sodium hydroxide, 0.35 mol / l of ethylenediaminetetraacetic acid. This is performed by preparing an electroless plating solution of 1 liter and disposing it in the upper surface of the uppermost organic resin insulating layer 2a and in the hole 10.

【0045】また前記銅層13はその厚みが0.1μm
未満であると、銅層13の電気抵抗が大きくなり、銅層
13を電極線として後述するボンディングパッド11の
表面に被着させた第1半田層15上に電解めっき法によ
り第2半田層16を被着させる場合、第2半田層16の
厚みに大きなばらつきを発生してしまう危険性があり、
また20μmを超えると最上層の有機樹脂絶縁層2aに
設けた穴部10の内面と穴部10内に露出しているボン
ディングパッド11に被着している銅層13を、銅と半
田の置換による無電解めっきにより第1半田層15に変
える際、銅層13の一部が残存し、これが半田に入り込
んで半田の融点を上昇させるとともに半田の機械的強度
を脆弱なものとしてしまう。従って、前記銅層13はそ
の厚みを0.1μm乃至20μmの範囲としておくこと
が好ましい。
The copper layer 13 has a thickness of 0.1 μm.
If it is less than 1, the electric resistance of the copper layer 13 increases, and the second solder layer 16 is formed by electrolytic plating on the first solder layer 15 that is adhered to the surface of a bonding pad 11 described later using the copper layer 13 as an electrode wire. When there is a risk that the thickness of the second solder layer 16 may vary greatly,
If the thickness exceeds 20 μm, the inner surface of the hole 10 provided in the uppermost organic resin insulating layer 2 a and the copper layer 13 covering the bonding pad 11 exposed in the hole 10 are replaced with copper and solder. When the first solder layer 15 is changed to the first solder layer 15 by electroless plating, a part of the copper layer 13 remains, and this enters the solder to increase the melting point of the solder and weaken the mechanical strength of the solder. Therefore, it is preferable that the thickness of the copper layer 13 be in the range of 0.1 μm to 20 μm.

【0046】次に図2(c)に示す如く、最上層の有機
樹脂絶縁層2aの上面に被着されている銅層13をめっ
きレジスト膜14で被覆する。
Next, as shown in FIG. 2C, the copper layer 13 deposited on the upper surface of the uppermost organic resin insulating layer 2a is covered with a plating resist film.

【0047】前記めっきレジスト膜14は例えば、アク
リル系の感光性フィルムから成り、銅層13が被着され
ている最上層の有機樹脂絶縁層2a上に熱圧着により被
着させるとともにこれに露光、現像を施すことによって
最上層の有機樹脂絶縁層2a上に被着されている銅層1
3表面に所定パターンに被着される。このめっきレジス
ト膜14は半田バンプを形成するための半田が不要な領
域に被着するのを防止するためのものである。
The plating resist film 14 is made of, for example, an acrylic photosensitive film. The plating resist film 14 is applied on the uppermost organic resin insulating layer 2a on which the copper layer 13 is applied by thermocompression bonding, and is exposed to light. The copper layer 1 deposited on the uppermost organic resin insulating layer 2a by performing development
Three surfaces are applied in a predetermined pattern. The plating resist film 14 is for preventing the solder for forming the solder bump from being attached to an unnecessary area.

【0048】次に図2(d)に示す如く、最上層の有機
樹脂絶縁層2aに設けた穴部10の内面及び穴部10内
に露出しているボンディングパッド11の表面に被着さ
れている銅層13に対し、銅と半田の置換による無電解
半田めっきを施し、銅層13を第1半田層15に変え
る。
Next, as shown in FIG. 2 (d), it is adhered to the inner surface of the hole 10 provided in the uppermost organic resin insulating layer 2a and the surface of the bonding pad 11 exposed in the hole 10. The copper layer 13 is subjected to electroless solder plating by replacement of copper and solder, and the copper layer 13 is changed to the first solder layer 15.

【0049】前記無電解半田めっきはホウフッ化鉛0.
03モル/リットル、ホウフッ化錫0.1モル/リット
ル、チオ尿素75グラム/リットルからなる無電解半田
めっき液を準備し、これを最上層の有機樹脂絶縁層2a
に設けた穴部10内に配することによって行われる。こ
の第1半田層15はボンディングパッド11に後述する
第2半田層16を被着させる際の下地金属層として作用
する。
The electroless solder plating is performed using lead borofluoride.
An electroless solder plating solution consisting of 03 mol / l, tin borofluoride 0.1 mol / l, and thiourea 75 g / l was prepared, and this was applied to the uppermost organic resin insulating layer 2a.
This is performed by arranging in the hole 10 provided in the above. The first solder layer 15 functions as a base metal layer when a second solder layer 16 described later is applied to the bonding pad 11.

【0050】次に図2(e)に示す如く、第1半田層1
5上に第2半田層16を被着させる。この第2半田層1
6は電解めっき法により形成され、脂肪族硫黄酸鉛化合
物0.08モル/リットル、脂肪族硫黄酸錫化合物0.
4モル/リットルからなる電解半田めっき浴中に浸漬す
るとともに第1半田層15にめっきレジスト膜14で被
覆されている銅層13を介して所定の電界を印加し、第
1半田層15上に半田を析出させることによって形成さ
れる。この場合、第2半田層16中に下地の第1半田層
15が拡散したとしても第1及び第2半田層15、16
はいずれも同様の半田で形成されていることから第2半
田層16の融点が上昇したり、機械的強度が脆弱となっ
てしまうことはなく、低い融点を維持し、且つ靱性を維
持することができる。
Next, as shown in FIG. 2E, the first solder layer 1
The second solder layer 16 is deposited on the fifth solder layer 5. This second solder layer 1
No. 6 was formed by an electrolytic plating method, and a lead aliphatic sulphate compound 0.08 mol / l and an aliphatic tin sulphate compound 0.1.
A predetermined electric field is applied to the first solder layer 15 via the copper layer 13 covered with the plating resist film 14 while being immersed in an electrolytic solder plating bath of 4 mol / liter. It is formed by depositing solder. In this case, even if the underlying first solder layer 15 diffuses into the second solder layer 16, the first and second solder layers 15, 16
Are made of the same solder, so that the melting point of the second solder layer 16 does not increase or the mechanical strength does not become weak, and the low melting point and the toughness are maintained. Can be.

【0051】そして最後に図2(f)に示す如く、前記
めっきレジスト膜14及び最上層の有機樹脂絶縁層2a
の上面に被着されている銅層13を除去し、しかる後、
これを熱処理して第1及び第2半田層15、16を加熱
溶融させ一体化すればボンディングパッド11上に所定
の半田バンプが形成される。この場合、第2半田層16
の下地には半田の融点を上げ、機械的強度を脆弱とする
銅はなく、第2半田層16と同様の第1半田層15のみ
が存在することから形成される半田バンプは融点が低い
ものに維持され、且つ機械的強度も靱性のあるものに維
持される。従って、この多層配線基板では、半田バンプ
を加熱溶融させてボンディングパッド11と半導体素子
や容量素子等の電子部品Aの電極とを接続すると半田バ
ンプの加熱溶融温度は低いことから電子部品Aを特性に
変化を来すことなくボンディングパッド11に接続する
ことができ、また同時にボンディングパッド11に電子
部品Aを接続した後、電子部品Aに外力が印加されても
ボンディングパッド11と電子部品Aとを接続する半田
は靱性を有することから破損を生じることは殆どなく、
電子部品Aのボンディングパッド11への接続の信頼性
が極めて高いものとなる。
Finally, as shown in FIG. 2F, the plating resist film 14 and the uppermost organic resin insulating layer 2a are formed.
The copper layer 13 deposited on the upper surface of the
If this is heat-treated to melt and integrate the first and second solder layers 15 and 16, a predetermined solder bump is formed on the bonding pad 11. In this case, the second solder layer 16
There is no copper which raises the melting point of the solder and weakens the mechanical strength on the base, and only the first solder layer 15 similar to the second solder layer 16 exists, so that the solder bump formed has a low melting point. , And the mechanical strength is also maintained tough. Therefore, in this multilayer wiring board, when the solder bump is heated and melted to connect the bonding pad 11 to the electrode of the electronic component A such as a semiconductor element or a capacitor, the electronic component A is characterized by a low heat melting temperature of the solder bump. Can be connected to the bonding pad 11 without any change in the electronic component A. Also, after the electronic component A is connected to the bonding pad 11 at the same time, even when an external force is applied to the electronic component A, the bonding pad 11 and the electronic component A can be connected. Since the solder to be connected has toughness, it hardly breaks,
The reliability of the connection of the electronic component A to the bonding pad 11 becomes extremely high.

【0052】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例において
は基板1の上面側のみに複数の有機樹脂絶縁層2と複数
の薄膜配線導体層3とを交互に積層して形成される多層
配線部4を被着させたが、該多層配線部4を基板1の下
面側のみに設けても、上下の両面に設けてもよい。
It should be noted that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. A multilayer wiring portion 4 formed by alternately laminating a plurality of organic resin insulating layers 2 and a plurality of thin film wiring conductor layers 3 is applied only on the side of the substrate 1. It may be provided only on the upper and lower surfaces.

【0053】[0053]

【発明の効果】本発明の多層配線基板の製造方法によれ
ば、ボンディングパッド上に銅層を被着し、次にこの銅
層に対して銅と半田の置換による無電解半田めっきを施
して銅層を第1半田層に変え、最後に前記第1半田層上
に電解めっき法により第2半田層を被着させることによ
ってボンディングパッドに半田バンプを形成しており、
電解めっき法によって形成される第2半田層の下地には
半田の融点を上げ、機械的強度を脆弱とする銅はなく、
第2半田層と同様の半田のみが存在することから半田バ
ンプは融点が低いものに維持され、且つ機械的強度も靱
性のあるものに維持される。従って、この多層配線基板
では、半田バンプを加熱溶融させてボンディングパッド
と半導体素子や容量素子等の電極とを接続すると半田バ
ンプの加熱溶融温度は低いことから電子部品を特性に変
化を来すことなくボンディングパッドに接続することが
でき、また同時にボンディングパッドに電子部品を接続
した後、電子部品に外力が印加されてもボンディングパ
ッドと電子部品とを接続する半田は靱性を有することか
ら破損を生じることは殆どなく、電子部品のボンディン
グパッドへの接続の信頼性が極めて高いものとなる。
According to the method of manufacturing a multilayer wiring board of the present invention, a copper layer is deposited on a bonding pad, and then the copper layer is subjected to electroless solder plating by replacing copper with solder. A copper bump is formed on a bonding pad by changing the copper layer to a first solder layer and finally depositing a second solder layer on the first solder layer by electrolytic plating.
There is no copper that raises the melting point of the solder and weakens the mechanical strength on the base of the second solder layer formed by the electrolytic plating method.
Since only the same solder as the second solder layer is present, the solder bumps are maintained at a low melting point, and the mechanical strength is maintained at a tough one. Therefore, in this multilayer wiring board, when the solder bump is heated and melted to connect the bonding pad to an electrode such as a semiconductor element or a capacitor element, the characteristics of the electronic component change due to the low heat melting temperature of the solder bump. Can be connected to the bonding pad without any damage. Also, after connecting the electronic component to the bonding pad at the same time, even if an external force is applied to the electronic component, the solder connecting the bonding pad and the electronic component has toughness, and thus is damaged. This is very rare, and the reliability of the connection of the electronic component to the bonding pad is extremely high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の製造方法によって製作される多層配線
基板の一実施例を示す断面図である。
FIG. 1 is a sectional view showing one embodiment of a multilayer wiring board manufactured by a manufacturing method of the present invention.

【図2】(a)乃至(f)は図1に示す多層配線基板の
半田バンプの形成を説明するための各工程毎の要部拡大
断面図である。
2 (a) to 2 (f) are enlarged cross-sectional views of main parts in each step for explaining formation of solder bumps of the multilayer wiring board shown in FIG.

【符号の説明】[Explanation of symbols]

1・・・基板 2・・・有機樹脂絶縁層 2a・・最上層の有機樹脂絶縁層 3・・・薄膜配線導体層 4・・・多層配線部 8・・・スルーホール 9・・・スルーホール導体 10・・最上層の有機樹脂絶縁層に設けた穴部 11・・ボンディングパッド 12・・半田バンプ 13・・銅層 14・・めっきレジスト膜 15・・第1半田層 16・・第2半田層 A・・・電子部品 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Organic resin insulation layer 2a ... The topmost organic resin insulation layer 3 ... Thin film wiring conductor layer 4 ... Multilayer wiring part 8 ... Through-hole 9 ... Through-hole Conductor 10: Hole provided in uppermost organic resin insulating layer 11: Bonding pad 12, Solder bump 13, Copper layer 14, Plating resist film 15, First solder layer 16, Second solder Layer A: Electronic components

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】基板上に、有機樹脂絶縁層と薄膜配線導体
層とを交互に積層するとともに上下に位置する薄膜配線
導体層を有機樹脂絶縁層に設けたスルーホール導体を介
して電気的に接続してなり、かつ最上層の有機樹脂絶縁
層に設けた穴部内に、前記薄膜配線導体層と電気的に接
続し、外部の電子部品の電極が接続されるボンディング
パッドを形成した多層配線基板であって、前記ボンディ
ングパッドに下記(a)乃至(f)の工程により半田バ
ンプを被着させたことを特徴とする多層配線基板の製造
方法。(a)最上層の有機樹脂絶縁層の上面及び穴部内
面の表面粗さを中心線平均粗さ(Ra)で0.05μm
≦Ra≦5μmとなるように粗化処理をする工程と、
(b)前記粗化処理された有機樹脂絶縁層の上面及び穴
部内面と、有機樹脂絶縁層の穴部内に露出するボンディ
ングパッドの表面に無電解めっき法により銅層を被着さ
せる工程と、(c)前記最上層の有機樹脂絶縁層の上面
に被着されている銅層をめっきレジスト膜で被覆する工
程と、(d)前記最上層の有機樹脂絶縁層に設けた穴部
内面及び穴部内に露出しているボンディングパッドの表
面に被着された銅層に対し、銅と半田の置換による無電
解半田めっきを施し、銅層に変えて第1半田層を被着さ
せる工程と、(e)前記第1半田層の表面に、該第1半
田層とめっきレジスト膜で被覆されている銅層とを電極
線として電解めっき法により第2半田層を被着させる工
程と、(f)前記めっきレジスト膜及び最上層の有機樹
脂絶縁層の上面に被着されている銅層を除去する工程
An organic resin insulating layer and a thin-film wiring conductor layer are alternately laminated on a substrate, and electrically connected via a through-hole conductor provided on the upper and lower thin-film wiring conductor layers in the organic resin insulating layer. A multi-layer wiring board formed with a bonding pad electrically connected to the thin-film wiring conductor layer and connected to an electrode of an external electronic component in a hole provided in the uppermost organic resin insulating layer and connected to the hole; Wherein a solder bump is applied to the bonding pad in the following steps (a) to (f). (A) The surface roughness of the upper surface of the uppermost organic resin insulating layer and the inner surface of the hole is 0.05 μm as a center line average roughness (Ra).
Performing a roughening treatment so as to satisfy ≦ Ra ≦ 5 μm;
(B) depositing a copper layer by electroless plating on the upper surface and the inner surface of the hole of the roughened organic resin insulating layer and the surface of the bonding pad exposed in the hole of the organic resin insulating layer; (C) a step of coating a copper layer deposited on the upper surface of the uppermost organic resin insulating layer with a plating resist film; and (d) a hole inner surface and a hole provided in the uppermost organic resin insulating layer. (C) subjecting the copper layer applied to the surface of the bonding pad exposed in the portion to electroless solder plating by replacing copper with solder, and applying a first solder layer instead of the copper layer; e) applying a second solder layer to the surface of the first solder layer by electrolytic plating using the first solder layer and the copper layer covered with the plating resist film as electrode wires; and (f) On the upper surface of the plating resist film and the uppermost organic resin insulating layer Removing the copper layer being deposited
JP9133909A 1997-05-23 1997-05-23 Method for manufacturing multilayer wiring board Expired - Fee Related JP3071723B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9133909A JP3071723B2 (en) 1997-05-23 1997-05-23 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9133909A JP3071723B2 (en) 1997-05-23 1997-05-23 Method for manufacturing multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH10326965A true JPH10326965A (en) 1998-12-08
JP3071723B2 JP3071723B2 (en) 2000-07-31

Family

ID=15115939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9133909A Expired - Fee Related JP3071723B2 (en) 1997-05-23 1997-05-23 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JP3071723B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103878A (en) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd Wiring board and manufacturing method thereof
US7247939B2 (en) * 2003-04-01 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filled semiconductor features with improved structural stability
JP2010153744A (en) * 2008-12-26 2010-07-08 Fujitsu Ltd Method of manufacturing circuit board and method of manufacturing semiconductor device
JP2012129368A (en) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd Wiring board and manufacturing method of the same
JP2013222729A (en) * 2012-04-12 2013-10-28 Shinko Electric Ind Co Ltd Method for forming bump
JP2014107427A (en) * 2012-11-28 2014-06-09 Shinko Electric Ind Co Ltd Wiring board, semiconductor device and wiring board manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247939B2 (en) * 2003-04-01 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filled semiconductor features with improved structural stability
JP2007103878A (en) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd Wiring board and manufacturing method thereof
JP2010153744A (en) * 2008-12-26 2010-07-08 Fujitsu Ltd Method of manufacturing circuit board and method of manufacturing semiconductor device
JP2012129368A (en) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd Wiring board and manufacturing method of the same
US8785786B2 (en) 2010-12-15 2014-07-22 Ngk Spark Plug Co., Ltd. Wiring board and method of manufacturing the same
JP2013222729A (en) * 2012-04-12 2013-10-28 Shinko Electric Ind Co Ltd Method for forming bump
JP2014107427A (en) * 2012-11-28 2014-06-09 Shinko Electric Ind Co Ltd Wiring board, semiconductor device and wiring board manufacturing method
US9380712B2 (en) 2012-11-28 2016-06-28 Shinko Electric Indstries Co., Ltd. Wiring substrate and semiconductor device

Also Published As

Publication number Publication date
JP3071723B2 (en) 2000-07-31

Similar Documents

Publication Publication Date Title
JP3071723B2 (en) Method for manufacturing multilayer wiring board
JPH09312472A (en) Multilayer wiring board and its manufacturing method
JPH10215042A (en) Multilayer wiring board
JPH10322032A (en) Manufacture of multilayered wiring board
JPH1093246A (en) Multilayer wiring board
JPH10340978A (en) Mounting structure for electronic component onto wiring board
JPH114080A (en) Multilayered wiring board
JPH1013036A (en) Multilayer wiring board
JPH10322026A (en) Multilayered wiring board
JPH11233679A (en) Multilayer wiring board
JPH10322031A (en) Manufacture of multilayered wiring board
JPH1126939A (en) Multilayered wiring board
JPH10322030A (en) Multilayered wiring board
JPH10326966A (en) Multilayered wiring board
JPH1041632A (en) Multilayer wiring board
JPH10163634A (en) Multilayer wiring board
JPH10150266A (en) Multilayer interconnection board
JPH1093248A (en) Multilayer wiring board
JPH11233909A (en) Wiring board
JPH10215070A (en) Multilayer wiring board
JPH10242325A (en) Multilayered wiring board
JPH10341078A (en) Multilayered wiring board
JPH114079A (en) Multilayered wiring board
JPH11186434A (en) Multi-layer wiring substrate
JPH10242650A (en) Multilayer wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees