JPH10325887A - 論理緩急回路 - Google Patents

Abstract

(57)【要約】 【課題】 水晶の２次温度特性に対する緩急量の調整を
行う論理緩急回路を、半導体プロセス上容易に実現す
る。 【解決手段】 水晶等の振動子を原振とする発振手段１
が基準クロックを出力し、分周手段２はその基準クロッ
クを順次２分の１の周波数に分周する。温度補正データ
生成手段３は、温度を検知して、温度変化に対する論理
緩急データを演算し、所定の周期ごとに論理緩急データ
を出力する。温度補正データ入力手段４は、温度補正デ
ータ生成手段３が出力する論理緩急データを受信し、論
理緩急手段５へ論理緩急データを出力する。論理緩急手
段５は、設定された論理緩急データをもとに所定の周期
ごとに分周手段２の状態を操作して、分周手段２の分周
出力信号の周期を所望の周期に一致するように制御す
る。この温度補正データ入力手段４により、従来、内蔵
されていた温度補正データ生成手段３を分離することが
可能となった。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、時間精度の微調整
を論理回路的に行う論理緩急回路、及びその論理緩急回
路を用いて高い時間精度を達成する電子時計等の電子機
器に関する。

【０００２】

【従来の技術】従来、発振回路の源振として使用される
水晶振動子の、製造上のバラツキに起因する発振周波数
のズレを補償するために、図９に示すような回路を用い
て分周クロックの一周期単位で論理緩急を行う方法が行
われていた。その論理緩急動作を図９及びタイミングチ
ャートを示した図１０をもとに簡単に説明する。水晶発
振回路５０１から出力される基準クロックａはＴ型フリ
ップフロップ（以後ＴＦＦと称す）５０２〜５０９で構
成される分周回路に入力され順次分周される。

【０００３】論理緩急動作を行わない場合は図１０のタ
イミングＡからタイミングＢの区間のように正確に１／
２分周される。ＩＣの端子５１１〜５１４はＩＣ内部で
論理緩急データ信号であるＤ１〜Ｄ４と接続し、またデ
ータ信号Ｄ１〜Ｄ４は抵抗によりプルアップされてい
る。論理緩急制御信号であるＶＣＷＸと論理緩急データ
信号であるＤ１〜Ｄ４を入力とするＯＲゲート５２１〜
５２４の出力はＴＦＦ５０３〜５０６のセット入力ＳＸ
に接続されている。

【０００４】論理緩急動作は通常１０秒周期で実行され
るが、そのとき図１０のタイミングＢでＴＦＦ５０７Ｑ
出力の立ち上がりに同期して、”Ｌ”レベルのパルス信
号ＶＣＷＸが発生する。信号ＶＣＷＸのパルス幅は基準
クロックの周期の半分である。この”Ｌ”レベルのパル
ス信号ＶＣＷＸによって、ＴＦＦ５０２〜５０６のうち
所定のＴＦＦを強制的にプリセットすることにより、所
定の量の論理緩急動作が行われる。例えば、ＩＣ端子５
１２〜５１４は、回路基板のパターンカットによりオー
プンで、ＩＣ端子５１１は回路基板の配線パターンでＶ
ＳＳに接続されている場合、論理緩急データ信号である
Ｄ２〜Ｄ４は”Ｈ”、Ｄ１は”Ｌ”となり、信号ＶＣＷ
Ｘに同期して、ＯＲゲート５２１〜５２４の出力信号
ｃ、ｄ、ｅ、ｆが、各々”Ｌ”、”Ｈ”、”Ｈ”、”
Ｈ”レベルで出力される。従って、この場合、ＴＦＦ５
０３のセット入力ＳＸに”Ｌ”レベルのパルス信号が印
加され、ＴＦＦ５０３のＱ出力は強制的に”Ｈ”レベル
となる（タイミングＢ）。ＴＦＦ５０２の分周クロック
ｂは連続してＴＦＦ５０３に入力されるため、図１０の
タイミングＣでＴＦＦ５０３のＱ出力信号は立ち下が
り、以降通常の１／２分周が行われる。

【０００５】この一連の動作によりＴＦＦ５０３のＱ出
力の”Ｌ”レベルの一区間、つまりＴＦＦ５０２の分周
クロックの一周期分の時間が省略されたことになる。Ｔ
ＦＦ５０６のＱ出力信号の立ち上がりタイミングで見れ
ば、本来、図１０のタイミングＥで立ち上がるはずであ
ったものが、図１０のタイミングＤで立ち上がったこと
になる。よって、結果的にＴＦＦ５０２のＱ出力の一周
期分の時間だけ進み方向に緩急されたことになる。

【０００６】以上のような方式により、所定のタイミン
グで分周回路の状態を適宜操作することによって、遅れ
又は進み方向の論理緩急を行うことが知られていた。

【０００７】

【発明が解決しようとする課題】従来の論理緩急方式で
は、論理緩急データ入力手段として用意される信号線を
工場出荷時に、回路基板のパターンカットにより緩急量
が決まってしまう。このため、水晶歩度の２次温度特性
に対する緩急量の調整を行おうとした場合、温度変化に
対する緩急量の調整手段をＩＣ内部に用意する必要があ
る。しかし、温度変化を検出するＩＣとロジックＩＣは
半導体プロセスが異なることが多いため、半導体プロセ
ス上の調整を行わなければならず、コスト高で、かつ開
発期間が長くなるという課題があった。

【０００８】

【課題を解決するための手段】水晶等の振動子を原振と
する発振手段１が基準クロックを出力し、分周手段２は
その基準クロックを順次２分の１の周波数に分周する。
温度補正データ生成手段３は、温度を検知して、温度変
化に対する論理緩急データを演算し、所定の周期ごとに
論理緩急データを出力する。温度補正データ入力手段４
は、温度補正データ生成手段３が出力する緩急データを
受信し、論理緩急手段５へ論理緩急データを出力する。
論理緩急手段５は、設定された論理緩急データをもとに
所定の周期ごとに分周手段２の状態を操作して、分周手
段２の分周出力信号の周期を所望の周期に一致するよう
に制御する。この温度補正データ入力手段４により、従
来、内蔵されていた温度補正データ生成手段３を分離す
ることが可能となった。

【０００９】

【発明の実施の形態】以下に、本発明の実施例を図面に
基づいて説明する。本発明の実施の形態を図１に基づい
て説明する。水晶等の振動子を原振とする発振手段１が
基準クロックを出力し、分周手段２はその基準クロック
を順次２分の１の周波数に分周する。 温度補正データ
生成手段３は、温度を検知して、温度変化に対する緩急
データを演算し、所定の周期ごとに緩急データを出力す
る。 温度補正データ入力手段４は、温度補正データ生
成手段３が出力するデータを受信し、論理緩急手段５へ
論理緩急データを出力する。この温度補正データ入力手
段４により、従来、内蔵されていた温度補正データ生成
手段３を分離することが可能となった。論理緩急手段５
は、設定された論理緩急データをもとに所定の周期ごと
に分周手段２の状態を操作して、分周手段２の分周出力
信号の周期を所望の周期に一致するように制御する。ま
た、分周手段２の分周出力信号を時間基準信号として、
その時間基準信号をもとに表示駆動手段６により、指
針、あるいは液晶表示装置、発光ダイオード等の光学的
表示装置を含む表示手段７を駆動するための表示駆動出
力信号を生成する。この構成により、時刻あるいは経過
時間のような時間情報を、論理回路的手段により正確に
調整可能な、電子時計等の電子機器を得ることができ
る。

【００１０】図２の水晶発振回路２０１は基準クロック
信号を出力する。本実施例では基準クロックの周波数を
３２ｋＨｚとする。分周回路２９９は、８段のＴＦＦ２
０２〜２０９で構成する。実際には表示駆動回路等を動
作させるための制御信号を合成するために、ＴＦＦ２０
９の後ろに数段のＴＦＦが接続されるが、ここでは省略
する。

【００１１】測温制御回路２９５は、分周回路２９９及
びＴＦＦ２０９の後段の分周出力を入力信号とし、温度
補正データ生成ＩＣの制御信号CEを端子２５０に出力す
る。ＡＮＤ２５２は、ＴＦＦ２０５の出力信号２ｋＱと
測温制御回路２９５の出力信号ＣＥを入力信号とし、Ｃ
Ｅが”Ｈ”であるとき、温度補正データ生成ＩＣの基準
クロックＣＬＫを端子２５１に出力する。

【００１２】緩急データ受信回路２９８は、端子２１
１、２１２と接続された、温度補正データ生成ＩＣから
出力される同期信号ＳＣＫと緩急データ信号ＳＤＡＴＡ
と、分周回路２９９の出力信号を合成した制御信号であ
るＲＤとを入力信号とし、ＲＤが”Ｈ”であるとき、Ｓ
ＣＫに同期してＳＤＡＴＡを受信し、論理緩急データ受
信信号ＤＢ１〜ＤＢ１０を出力する。論理緩急端子回路
２９７は、ＩＣ端子２２１〜２３０を入力とし、ＩＣ内
部で抵抗によりプルアップされ、論理緩急データ信号Ｄ
Ａ１〜ＤＡ１０を出力する。論理緩急端子回路２９７
は、ＩＣ端子２１１〜２２５をＶＳＳに接続した場合
は”Ｌ”レベルを、オープンの場合はプルアップ抵抗に
より”Ｈ”レベルを論理緩急データ信号ＤＡ１〜ＤＡ１
０に出力する。分周制御回路２９６は、緩急データ受信
回路２９８から出力されるＤＢ１〜ＤＢ１０と、論理緩
急端子回路２９７から出力されるＤＡ１〜ＤＡ１０と分
周回路２９９の出力信号を合成した制御信号であるＶＣ
ＷＡ、ＶＣＷＢ、ＶＣＷＣ、ＶＣＷＤとを入力信号と
し、ＤＡ１〜ＤＡ１０、ＤＢ１〜ＤＢ１０のいずれか１
つ以上の信号が”Ｈ”レベルのとき、ＶＣＷＡ、ＶＣＷ
Ｂ、ＶＣＷＣに同期して分周回路２９９内のＴＦＦ２０
２〜２０６をプリセットするための論理緩急動作信号Ｓ
１６ＫＸ、Ｓ８ＫＸ、Ｓ４ＫＸ、Ｓ２ＫＸ、Ｓ１ＫＸを
出力する。

【００１３】図３は温度補正データ生成手段３のブロッ
ク図で、図４は図中の３０８、３０９、３１０、３１１
及び３１２の内容を具体的に示した図であり、図５はそ
の動作を説明するためのタイミングチャート図である。
ＡＮＤ３０１は、図２の測温制御回路２９５が出力す
る、温度補正データ生成ＩＣの制御信号ＣＥと基準クロ
ックＣＬＫを入力信号とし、ＣＥが”Ｈ”であるとき、
クロックＣＬＫを分周回路３０２に出力する。

【００１４】感温発振回路３０４は温度に対して直線的
に変化する出力信号周波数ｆｓを出力する温度検出回路
である。感温発振回路３０４の出力はゲート回路３０７
に接続される。ゲート回路３０７の他方の入力にはゲー
ト信号発生回路３０６が接続される。ゲート信号発生回
路３０６の出力するゲート信号Ｗの時間幅は、傾き調整
回路３０５の傾き調整値Ａによって変化する。ゲート回
路３０７の出力にはゲート信号発生回路３０６の出力が
“Ｈ”の区間において、感温発振回路３０４の出力信号
が温度数値化カウンタ３０９に入力される。

【００１５】温度数値化カウンタ回路３０９の初期値は
オフセット調整回路３０８のオフセット調整値Ｂによっ
て設定される。この結果、温度数値化カウンタ３０９に
残る数値情報ｍは次の式で表すことができる。 ｍ＝Ａ×τ×ｆｓ＋Ｂ−２Ｌ×ｊ τは、ゲート信号発生回路３０６の出力するゲート信号
の単位時間、Ｌは温度数値化カウンタ３０９のビット数
を示し、ｆｓは感温発振回路３０４の出力周波数を示し
ている。

【００１６】ｊはオーバーフローの回数を示している。
温度数値化カウンタ３０９のビット数を１０ビットとす
るとｍは、０〜１０２３の間で変化する。このｍの中心
値である５１２を図２の発振回路２０１の水晶振動子の
零温度係数温度（以下Ｔｐと略称する）Ｔｐと合わせる
操作をＡとＢで行う。

【００１７】Ｔｐを中心にｍが高温低温で対称に変化す
るようにするために温度数値化カウンタ３０９の出力ｍ
を折り返し回路３１０で最上位ビットを見て反転し温度
データｎを作成する。この温度データｎは、図２の発振
回路２０１の水晶振動子のＴｐを中心にしてどれだけ温
度がずれているかという情報であるため、このｎを二乗
して、ある係数Ｋをかけてやれば温度補償データＲを計
算することができる。

【００１８】Ｒを計算する際、Ｔｐに対してＲが低温、
高温側で左右対称になるように、温度データｎに＋０．
５した値を二乗し整数化する。この様子を図６に示す。
緩急データ生成回路３１１は９ビットのアドレス、１０
ビットのデータのＲＯＭで構成され、計算した温度補償
データＲをデータとして記憶しており、折り返し回路３
１０が出力する９ビットの温度データｎを、ＲＯＭのア
ドレスとして入力し、１０ビットの温度補償データＲを
出力する。

【００１９】係数Ｋは緩急分解能と水晶振動子の二次温
度係数及び感温発振回路の温度係数によって決まる値で
あり、本実施例の場合は１／２５６となる。緩急データ
生成回路３１１は温度データｎから水晶振動子の二次温
度特性の温度補償データＲを出力する回路であるため、
二乗演算回路を用いて温度データｎから温度補償データ
Ｒを演算し出力する構成でも構わない。

【００２０】緩急データ送信回路は、緩急データ生成回
路３１１が出力する温度補償データＲを入力し、制御回
路３０３の同期信号ＳＣＫに従って、緩急データ信号Ｓ
ＤＡＴＡに緩急データをシリアル出力する。図４におい
て、オフセット調整回路３０８はオフセット調整値Ｂを
出力する。オフセット調整値Ｂは１０ビットで構成され
０から１０２３の値をとる。

【００２１】温度数値化カウンタ回路３０９は、１０個
のＴＦＦから成るカウンタとカウンタにオフセット調整
値Ｂをセットする１０個のＡＮＤゲートで構成される。
各ＡＮＤゲートはオフセット調整回路３０８の出力と制
御回路３０３の出力信号ＲＤ１を入力信号とし、ＲＤ１
が“Ｈ”の区間においてオフセット調整回路３０８の出
力を各ＴＦＦのセットに出力し、カウンタにオフセット
調整値Ｂがセットされる。温度数値化カウンタ回路３０
９は、図３のゲート３０７の出力ｆｃｔを入力とし、各
ＴＦＦの出力とその反転出力を折り返し回路３１０へ出
力する。

【００２２】折り返し回路３１０は、９個の信号選択回
路４０２で構成され、その信号選択回路は２組のトラン
スミッションゲ−トで構成される。折り返し回路３１０
は、温度数値化カウンタ３０９の下位９ビットのＴＦＦ
の出力と反転出力を入力とし、温度数値化カウンタ３０
９の最上位ビット出力により、温度数値化カウンタ３０
９の出力あるいは反転出力を選択し、温度データｎとし
て緩急データ生成回路３１１へ出力する。

【００２３】緩急データ生成回路３１１は、９ビットの
アドレス、１０ビットのデータのＲＯＭで構成され、計
算した温度補償データＲをデータとして記憶しており、
折り返し回路３１０が出力する９ビットの温度データｎ
を、ＲＯＭのアドレスとして入力し、１０ビットの温度
補償データＲを出力する。緩急データ送信回路３１２は
１０個のＤＦＦから成るシフトレジスタと、シフトレジ
スタに送信データをセットする１０個のＡＮＤゲートで
構成される。緩急データ生成回路３１１の１０ビットの
出力が各ＡＮＤゲートに接続され、他方の入力には制御
回路３０３の出力信号ＲＤ２が接続される。各ＡＮＤゲ
ートの出力は信号ＲＤ２が“Ｈ”の区間において、緩急
データ生成回路３１１の緩急データを出力し、シフトレ
ジスタにセットされる。緩急データ送信回路３１２のシ
フトレジスタは制御回路３０３の出力信号ＳＣＫＸを入
力とし、クロックの立ち上がりに同期して緩急データの
シリアル出力信号ＳＤＡＴＡへ緩急データを順次出力す
る。また信号ＳＣＫＸはインバータ４０１で反転し、緩
急データのシリアル出力信号ＳＤＡＴＡの同期信号ＳＣ
Ｋを出力する。

【００２４】次に図５のタイミングチャートに従い、温
度補正データ生成手段３の動作を説明する。温度測定す
べき時間がくると、図２の測温制御回路２９５の出力信
号ＣＥが“Ｈ”となると同時に、２ｋＨｚのクロック信
号ＣＬＫが入力される。信号ＣＥが“Ｈ”となった直後
に制御回路３０３は信号ＲＳＴを出力し、温度数値化カ
ウンタ３０９と緩急データ送信回路３１２を初期化す
る。分周回路３０２の１Ｈｚ出力信号１Ｑの立ち下がり
の直前に、図３の制御回路３０３は信号ＲＤ１を出力
し、傾き調整値Ａとオフセット調整値Ｂをセットする。
次に信号１Ｑの立ち下がりで図３の制御回路３０３は感
温発振回路３０４の動作信号ＴＯＮを出力し、感温発振
回路３０４が温度に対して直線的に変化する出力信号周
波数ｆｓを出力する。信号１Ｑの次の立ち上がりで図３
のゲート信号発生回路３０６は、傾き調整値Ａに従って
ゲート信号Ｗを出力する。ゲート信号Ｗが“Ｈ”の区間
において、感温発振回路３０４の出力信号周波数ｆｓ
が、温度数値化カウンタ３０９に入力される。信号１Ｑ
の次の立ち下がりでゲート信号Ｗが立ち下がり、温度数
値化カウンタ３０９へのクロック入力が停止し、同時に
感温発振回路３０４の動作信号ＴＯＮも立ち下がる。ゲ
ート信号Ｗが立ち下がった後、制御回路３０３は信号Ｒ
Ｄ２を出力し、緩急データ送信回路３１２に緩急データ
生成回路３１１から出力される緩急データがセットされ
る。次に制御回路３０３は信号ＳＣＫＸにクロックを出
力し、緩急データ送信回路３１２のシフトレジスタを動
作させて緩急データＳＤＡＴＡをシリアル出力し、ＳＣ
Ｋに同期信号を出力する。

【００２５】図７は本実施例の論理緩急データ受信動作
のタイミングチャートである。図３の温度補正データ生
成ＩＣからは、緩急データ信号ＳＤＡＴＡと同期信号Ｓ
ＣＫが出力される。論理緩急データ受信回路２９８はＤ
型フリップフロップ（以後ＤＦＦと称す）２４０〜２４
９とＡＮＤ２１７で構成され、信号ＲＤが”Ｈ”レベル
のとき、信号ＳＣＫに同期して、ＳＤＡＴＡのデータが
順次ＤＦＦ２４０〜２４９に保持され、論理緩急データ
信号ＤＢ１〜ＤＢ１０として出力し保持する。

【００２６】図８は論理緩急動作のタイミングチャート
である。制御信号ＶＣＷＡは３２０秒周期で分周回路２
９９が出力する１２８Ｈｚの立ち上がりに同期したタイ
ミングＡで”Ｈ”レベルのパルスが入力される。制御信
号ＶＣＷＢは１０秒周期で分周回路２９９が出力する１
２８Ｈｚの立ち上がりに同期したタイミングＡで”Ｈ”
レベルのパルスが入力される。制御信号ＶＣＷＣは３２
０秒周期で分周回路２９９が出力する１２８Ｈｚの立ち
上がりに同期したタイミングＣで”Ｈ”レベルのパルス
が入力される。制御信号ＶＣＷＤは１０秒周期で分周回
路２９９が出力する１２８Ｈｚの立ち上がりに同期した
タイミングＤで”Ｈ”レベルのパルスが入力される。但
し制御信号ＶＣＷＡ、ＶＣＷＢ、ＶＣＷＣ、ＶＣＷＤは
それぞれの信号出力タイミングが同一タイミングに重な
らないように出力される。分周制御回路２９６はＡＮＤ
−ＮＯＲゲート２３１〜２３５で構成され、制御信号Ｖ
ＣＷＡに同期して信号ＤＡ１〜ＤＡ５のデータを、制御
信号ＶＣＷＢに同期して信号ＤＡ６〜ＤＡ１０のデータ
を、制御信号ＶＣＷＣに同期して信号ＤＢ１〜ＤＢ５の
データを、制御信号ＶＣＷＤに同期して信号ＤＢ６〜Ｄ
Ｂ１０のデータを論理緩急動作信号、Ｓ１６Ｋ、Ｓ８
Ｋ、Ｓ４Ｋ、Ｓ２Ｋ、Ｓ１Ｋとして各々出力する。

【００２７】例えば、ＳＤＡＴＡのデータ列が時系列順
序で”Ｌ””Ｌ””Ｌ””Ｌ””Ｌ””Ｌ””Ｌ””
Ｌ””Ｈ””Ｌ”の場合、緩急データ受信回路２９８は
信号ＤＢ１〜ＤＢ１０に対して”Ｌ””Ｈ””Ｌ””
Ｌ””Ｌ””Ｌ””Ｌ””Ｌ””Ｌ””Ｌ”を出力保持
し、図８に示したタイミングチャートに従った論理緩急
動作を行う。即ち、分周回路２９９が出力する１２８Ｈ
ｚの立ち上がり（タイミングＣ）に同期して出力され
る”Ｈ”レベルのパルス信号ＶＣＷＣにより、ＴＦＦ２
０３Ｑ出力がセットされる。以降、通常の分周動作を継
続してタイミングＥでＴＦＦ２０５Ｑ出力は立ち下が
る。

【００２８】

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。温
度補正データ入力手段により、温度補正データ生成手段
を分離することができるため、温度など環境変化を検出
するＩＣは、ロジックＩＣと異なるプロセスによる設計
が可能となり、双方の最適なプロセスを採用すること
で、総合的なコストの低減が可能となる。

【００２９】温度補正データ生成手段を姿勢差補正デー
タ生成手段に換えた場合、あるいは温度補正データ生成
手段に姿勢差補正データ生成手段を追加した場合におい
ても、同様の効果が得られる。また、温度補正データ入
力手段を用いない場合は、通常の論理緩急機能として動
作することができる。

【図面の簡単な説明】

【図１】本発明の基本的構成の一例を示す機能ブロック
回路である。

【図２】本発明の温度補正データ受信回路の実施例の回
路図である。

【図３】本発明の温度補正データ生成回路の実施例のブ
ロック図である。

【図４】本発明の温度補正データ生成回路の実施例の回
路図である。

【図５】本発明の温度補正データ生成回路の動作のタイ
ミングチャ−トである。

【図６】温度データｎ＋０．５を二乗し整数化した温度
補正データＲを示した図である。

【図７】本発明の温度補正データ受信回路の受信動作の
タイミングチャートである。

【図８】本発明の温度補正データ受信回路による論理緩
急動作のタイミングチャートである。

【図９】従来の論理緩急回路の回路図である。

【図１０】従来の論理緩急回路の回路図による論理緩急
動作のタイミングチャ−トである。

【符号の説明】

２０１ 水晶発振回路 ２０２〜２０９ ＴＦＦ ２１１、２１２ ＩＣ端子 ２１７ ＡＮＤゲート ２２１〜２３０ ＩＣ端子 ２３１〜２３５ ＡＮＤ−ＮＯＲゲート ２４１〜２４９ ＤＦＦ ２５０〜２５１ ＩＣ端子 ２５２ ＡＮＤゲート ２９５ 測温制御回路 ２９６ 分周制御回路 ２９７ 論理緩急端子回路 ２９８ 緩急データ受信回路 ２９９ 分周回路 ３０１、３０７ ＡＮＤゲート ４０１ ＮＯＴゲート ４０２ 信号選択回路 ５０１ 水晶発振回路 ５０２〜５０９ ＴＦＦ ５１１〜５１４ ＩＣ端子 ５２１〜５２４ ＯＲゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】基準クロックを出力する発振手段と、 前記基準クロックが入力され順次分周する分周手段と、 温度を検知して、温度変化に対する論理緩急データを演
   算し、所定の周期ごとに論理緩急データを出力する温度
   補正データ生成手段と、 前記温度補正データ生成手段により出力された論理緩急
   データを入力する温度補正データ入力手段と、 前記温度補正データ入力手段により設定された論理緩急
   データをもとに所定の周期毎に前記分周手段の状態を操
   作するための論理緩急手段と、を有することを特徴とす
   る論理緩急回路。