JPH10323025A - 出力電圧補正回路 - Google Patents
出力電圧補正回路Info
- Publication number
- JPH10323025A JPH10323025A JP9122439A JP12243997A JPH10323025A JP H10323025 A JPH10323025 A JP H10323025A JP 9122439 A JP9122439 A JP 9122439A JP 12243997 A JP12243997 A JP 12243997A JP H10323025 A JPH10323025 A JP H10323025A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- output
- input
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 減電検知が容易になると共に無駄な電圧を出
力しないようにすることができる出力電圧補正回路を提
供することを目的とするものである。 【解決手段】 この出力電圧補正回路は、入力電圧Ｖｉ
ｎに対して所定の処理を施して出力電圧Ｖｏを出力電圧
供給対象装置に出力する出力電圧補正回路において、入
力電圧Ｖｉｎに対して所定倍の出力電圧Ｖｏを出力電圧
供給対象装置に出力すると共に、出力電圧Ｖｏを出力電
圧供給対象装置の入力電圧範囲内にするものである。
力しないようにすることができる出力電圧補正回路を提
供することを目的とするものである。 【解決手段】 この出力電圧補正回路は、入力電圧Ｖｉ
ｎに対して所定の処理を施して出力電圧Ｖｏを出力電圧
供給対象装置に出力する出力電圧補正回路において、入
力電圧Ｖｉｎに対して所定倍の出力電圧Ｖｏを出力電圧
供給対象装置に出力すると共に、出力電圧Ｖｏを出力電
圧供給対象装置の入力電圧範囲内にするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば外部電源と
して使用するバッテリーアダプターに適用して好適な出
力電圧補正回路に関する。
して使用するバッテリーアダプターに適用して好適な出
力電圧補正回路に関する。
【０００２】
【従来の技術】従来、ある電源供給対象装置に外部から
電源電圧を供給する外部電源としてバッテリーアダプタ
ー等の電子機器が用いられていた。このようなバッテリ
ーアダプターにおいては、電源供給対象装置の内蔵電源
よりも長時間動作が可能なように電力的に大きなものを
使用していた。
電源電圧を供給する外部電源としてバッテリーアダプタ
ー等の電子機器が用いられていた。このようなバッテリ
ーアダプターにおいては、電源供給対象装置の内蔵電源
よりも長時間動作が可能なように電力的に大きなものを
使用していた。
【０００３】このようなバッテリーアダプターは電流容
量が大きいだけでなく、例えば、電池の場合には本数を
多くするようにしたり、また、リチウム電池などの高電
圧電源を接続したりしていた。このため、容量の大きい
バッテリーアダプターを電源供給対象装置に接続した場
合には、このバッテリーアダプターを接続する電源供給
対象装置の入力電圧範囲に対してこのバッテリーアダプ
ターの外部電源の出力電圧を制限する必要があった。
量が大きいだけでなく、例えば、電池の場合には本数を
多くするようにしたり、また、リチウム電池などの高電
圧電源を接続したりしていた。このため、容量の大きい
バッテリーアダプターを電源供給対象装置に接続した場
合には、このバッテリーアダプターを接続する電源供給
対象装置の入力電圧範囲に対してこのバッテリーアダプ
ターの外部電源の出力電圧を制限する必要があった。
【０００４】
【発明が解決しようとする課題】従来のバッテリーアダ
プターでは、図８に従来の入力電圧範囲に対する外部電
源の出力電圧特性を示すように、外部電源の出力電圧８
０が入力電圧範囲８１を超える斜線で示す部分８２はカ
ットされて無駄に捨てられてしまっていた。また、この
ような場合は接続された電源供給対象装置に入力される
入力電圧は傾きがなだらかでなく、図８に示すように、
入力電圧範囲８１までは右肩上がりの傾斜で入力電圧範
囲８１で横軸に平行となるので、電源供給対象装置内で
電源減電検知などを行っている場合には、その傾きから
正確な減電検知ができなくなってしまうという不都合が
あった。
プターでは、図８に従来の入力電圧範囲に対する外部電
源の出力電圧特性を示すように、外部電源の出力電圧８
０が入力電圧範囲８１を超える斜線で示す部分８２はカ
ットされて無駄に捨てられてしまっていた。また、この
ような場合は接続された電源供給対象装置に入力される
入力電圧は傾きがなだらかでなく、図８に示すように、
入力電圧範囲８１までは右肩上がりの傾斜で入力電圧範
囲８１で横軸に平行となるので、電源供給対象装置内で
電源減電検知などを行っている場合には、その傾きから
正確な減電検知ができなくなってしまうという不都合が
あった。
【０００５】本発明はこのような点を考慮し、減電検知
が容易になると共に無駄な電圧を出力しないようにする
ことができる出力電圧補正回路を提供することを目的と
するものである。
が容易になると共に無駄な電圧を出力しないようにする
ことができる出力電圧補正回路を提供することを目的と
するものである。
【０００６】
【課題を解決するための手段】この発明の出力電圧補正
回路は、入力電圧に対して所定の処理を施して出力電圧
を出力電圧供給対象装置に出力する出力電圧補正回路に
おいて、上記入力電圧に対して所定倍の出力電圧を上記
出力電圧供給対象装置に出力すると共に、上記出力電圧
を上記出力電圧供給対象装置の入力電圧範囲内にするよ
うにしたものである。
回路は、入力電圧に対して所定の処理を施して出力電圧
を出力電圧供給対象装置に出力する出力電圧補正回路に
おいて、上記入力電圧に対して所定倍の出力電圧を上記
出力電圧供給対象装置に出力すると共に、上記出力電圧
を上記出力電圧供給対象装置の入力電圧範囲内にするよ
うにしたものである。
【０００７】このようなこの発明の出力電圧補正回路に
よれば以下の作用をする。入力電圧が供給されると、入
力電圧が所定の比により分圧される。分圧された電圧か
ら入力電圧に関連する電圧が生成される。入力電圧には
所定の処理が施されて出力電圧として出力される。出力
電圧は所定の比によりリファレンス電圧に分圧される。
よれば以下の作用をする。入力電圧が供給されると、入
力電圧が所定の比により分圧される。分圧された電圧か
ら入力電圧に関連する電圧が生成される。入力電圧には
所定の処理が施されて出力電圧として出力される。出力
電圧は所定の比によりリファレンス電圧に分圧される。
【０００８】入力電圧に関連する電圧がリファレンス電
圧になるように、出力電圧がコントロールされる。入力
電圧が変化したときに、入力電圧に関連する電圧が変化
するので、この入力電圧に関連する電圧の変化に応じ
て、出力電圧を変化させるようにする。これにより、入
力電圧の変化に応じて、入力電圧の１／ｎとなる出力電
圧のカーブを得ることができる。このとき、得られる出
力電圧のカーブを入力電圧範囲内に補正して出力するこ
とができる。
圧になるように、出力電圧がコントロールされる。入力
電圧が変化したときに、入力電圧に関連する電圧が変化
するので、この入力電圧に関連する電圧の変化に応じ
て、出力電圧を変化させるようにする。これにより、入
力電圧の変化に応じて、入力電圧の１／ｎとなる出力電
圧のカーブを得ることができる。このとき、得られる出
力電圧のカーブを入力電圧範囲内に補正して出力するこ
とができる。
【０００９】
【発明の実施の形態】以下、図面を参照しながら本発明
の一実施の形態について説明する。図１に本実施の形態
の出力電圧補正回路は、入力電圧Ｖｉｎが供給される入
力端子１と、入力電圧Ｖｉｎを抵抗値Ｒ１、Ｒ２の比に
より分圧する直列接続された抵抗器２、３と、抵抗器
２、３により分圧された電圧がベースに供給されてこの
電圧によりオンまたはオフされるエミッタ接地のＮＰＮ
トランジスタ（Ｑ１）５と、トランジスタ（Ｑ１）５の
コレクタに一端が接続された抵抗値Ｒ５の抵抗器６と、
入力端子１が抵抗器１２を介して８番端子に接続され、
抵抗値Ｒ５の抵抗器６の他端が５番端子に接続され、８
番端子と１番端子とが接続されたＤＣ／ＤＣコンバータ
ー（ＩＣ１）４と、（ＩＣ１）４の１番端子がエミッタ
に接続され、エミッタベース間を抵抗器１６を介して接
続されたＰＮＰトランジスタ（Ｑ２）７と、ＤＣ／ＤＣ
コンバーター（ＩＣ１）４の２番端子の電圧を分圧する
直列接続された抵抗器１４、１５と、抵抗器１４、１５
により分圧された電圧がベースに供給されて、抵抗器１
７を介してトランジスタ（Ｑ２）７のベースとコレクタ
とが接続されるエミッタ接地のＮＰＮトランジスタ（Ｑ
３）８と、トランジスタ（Ｑ２）７のコレクタの電圧を
抵抗値Ｒ３、Ｒ４の比によりリファレンス電圧Ｖｒに分
圧してリファレンス電圧ＶｒをＤＣ／ＤＣコンバーター
（ＩＣ１）４の５番端子に供給する直列接続された抵抗
器９、１０と、直列接続された抵抗器９、１０の両端の
電圧を出力電圧Ｖｏとして出力する出力端子１１とを有
する。
の一実施の形態について説明する。図１に本実施の形態
の出力電圧補正回路は、入力電圧Ｖｉｎが供給される入
力端子１と、入力電圧Ｖｉｎを抵抗値Ｒ１、Ｒ２の比に
より分圧する直列接続された抵抗器２、３と、抵抗器
２、３により分圧された電圧がベースに供給されてこの
電圧によりオンまたはオフされるエミッタ接地のＮＰＮ
トランジスタ（Ｑ１）５と、トランジスタ（Ｑ１）５の
コレクタに一端が接続された抵抗値Ｒ５の抵抗器６と、
入力端子１が抵抗器１２を介して８番端子に接続され、
抵抗値Ｒ５の抵抗器６の他端が５番端子に接続され、８
番端子と１番端子とが接続されたＤＣ／ＤＣコンバータ
ー（ＩＣ１）４と、（ＩＣ１）４の１番端子がエミッタ
に接続され、エミッタベース間を抵抗器１６を介して接
続されたＰＮＰトランジスタ（Ｑ２）７と、ＤＣ／ＤＣ
コンバーター（ＩＣ１）４の２番端子の電圧を分圧する
直列接続された抵抗器１４、１５と、抵抗器１４、１５
により分圧された電圧がベースに供給されて、抵抗器１
７を介してトランジスタ（Ｑ２）７のベースとコレクタ
とが接続されるエミッタ接地のＮＰＮトランジスタ（Ｑ
３）８と、トランジスタ（Ｑ２）７のコレクタの電圧を
抵抗値Ｒ３、Ｒ４の比によりリファレンス電圧Ｖｒに分
圧してリファレンス電圧ＶｒをＤＣ／ＤＣコンバーター
（ＩＣ１）４の５番端子に供給する直列接続された抵抗
器９、１０と、直列接続された抵抗器９、１０の両端の
電圧を出力電圧Ｖｏとして出力する出力端子１１とを有
する。
【００１０】ここで、入力電圧Ｖｉｎは、例えば電池パ
ックに装填された多数本の電池またはリチウム電池など
である。また、ＤＣ／ＤＣコンバーター（ＩＣ１）４は
直流電圧の入力電圧Ｖｉｎを直流電圧の出力電圧Ｖｏに
変換する機能を有するＤＣ／ＤＣコンバーターである。
このＤＣ／ＤＣコンバーター（ＩＣ１）４は５番端子の
電圧がリファレンス電圧Ｖｒになるように、出力電圧Ｖ
ｏをコントロールする機能を有する。
ックに装填された多数本の電池またはリチウム電池など
である。また、ＤＣ／ＤＣコンバーター（ＩＣ１）４は
直流電圧の入力電圧Ｖｉｎを直流電圧の出力電圧Ｖｏに
変換する機能を有するＤＣ／ＤＣコンバーターである。
このＤＣ／ＤＣコンバーター（ＩＣ１）４は５番端子の
電圧がリファレンス電圧Ｖｒになるように、出力電圧Ｖ
ｏをコントロールする機能を有する。
【００１１】図２にＤＣ／ＤＣコンバーター（ＩＣ１）
４の内部構成を示す。図２において、ＤＣ／ＤＣコンバ
ーター（ＩＣ１）４は、グランドに接続された４番端子
（ＧＮＤ）に対してＤＣ／ＤＣコンバーター（ＩＣ１）
４内部の基準となるリファレンス電圧（１．２５Ｖ）を
発生するリファレンス電圧発生器２０と、リファレンス
電圧が非反転入力端子（＋）に供給され、５番端子（Ｖ
ＩＮ（−））に供給される図１に示したリファレンス電
圧Ｖｒが反転入力端子（−）に供給されるコンパレータ
２１と、４番端子（ＧＮＤ）とコンデンサＣを介して接
続された３番端子（ＣＴ）と第１のＣＴ端子が接続され
て３番端子（ＣＴ）に接続されたコンデンサＣに発振電
圧を充電するオシレータ２２と、８番端子（ＣＤ）と接
続された７番端子（ＩＰＫ）の電圧が６番端子（ＶＣ
Ｃ）に接続された電池Ｅの電圧（０．３Ｖ：ＴＹＰ．）
よりも大きいときにピーク電圧を検知してオシレータ２
２のＩＰＫ端子に供給するオペアンプ２３と、オシレー
タ２２の第２のＣＴ端子がＡ入力端子に接続され、コン
パレータ２１の出力端子がＢ入力端子に接続されるアン
ドゲート２４と、アンドゲート２４の出力端子がＳ入力
端子に接続され、オシレータ２２の第２のＣＴ端子がリ
セット端子Ｒに接続されるフリップ・フロップ２５と、
フリップフロップ２５の出力端子Ｑがベースに接続さ
れ、８番端子（ＣＤ）にコレクタが接続されるＮＰＮト
ランジスタ２６と、トランジスタ２６のエミッタとベー
スが接続され、トランジスタ２６のエミッタとエミッタ
とが抵抗器Ｒを介して接続され、コレクタが１番端子
（ＣＳ）に接続され、エミッタが２番端子に接続された
ＮＰＮトランジスタ２７とを有する。ここで、トランジ
スタ２６とトランジスタ２７とでドライバ２８を構成す
る。
４の内部構成を示す。図２において、ＤＣ／ＤＣコンバ
ーター（ＩＣ１）４は、グランドに接続された４番端子
（ＧＮＤ）に対してＤＣ／ＤＣコンバーター（ＩＣ１）
４内部の基準となるリファレンス電圧（１．２５Ｖ）を
発生するリファレンス電圧発生器２０と、リファレンス
電圧が非反転入力端子（＋）に供給され、５番端子（Ｖ
ＩＮ（−））に供給される図１に示したリファレンス電
圧Ｖｒが反転入力端子（−）に供給されるコンパレータ
２１と、４番端子（ＧＮＤ）とコンデンサＣを介して接
続された３番端子（ＣＴ）と第１のＣＴ端子が接続され
て３番端子（ＣＴ）に接続されたコンデンサＣに発振電
圧を充電するオシレータ２２と、８番端子（ＣＤ）と接
続された７番端子（ＩＰＫ）の電圧が６番端子（ＶＣ
Ｃ）に接続された電池Ｅの電圧（０．３Ｖ：ＴＹＰ．）
よりも大きいときにピーク電圧を検知してオシレータ２
２のＩＰＫ端子に供給するオペアンプ２３と、オシレー
タ２２の第２のＣＴ端子がＡ入力端子に接続され、コン
パレータ２１の出力端子がＢ入力端子に接続されるアン
ドゲート２４と、アンドゲート２４の出力端子がＳ入力
端子に接続され、オシレータ２２の第２のＣＴ端子がリ
セット端子Ｒに接続されるフリップ・フロップ２５と、
フリップフロップ２５の出力端子Ｑがベースに接続さ
れ、８番端子（ＣＤ）にコレクタが接続されるＮＰＮト
ランジスタ２６と、トランジスタ２６のエミッタとベー
スが接続され、トランジスタ２６のエミッタとエミッタ
とが抵抗器Ｒを介して接続され、コレクタが１番端子
（ＣＳ）に接続され、エミッタが２番端子に接続された
ＮＰＮトランジスタ２７とを有する。ここで、トランジ
スタ２６とトランジスタ２７とでドライバ２８を構成す
る。
【００１２】図３を用いてこのように構成されたＤＣ／
ＤＣコンバーター（ＩＣ１）４の動作を簡単に説明す
る。図２において、オシレータ２２はＣＴ端子を介して
図２Ｂに示すように、下限から上限の間でコンデンサＣ
に発振電圧を充放電させる。充放電の電流は所定値でラ
ンプアップの時間はランプダウンの時間よりも大きい。
アンドゲート２４のＡ入力は、オシレータ２２のランプ
アップ時間にハイレベルになる。一方、アンドゲート２
４のＢ入力は、コンパレータ２１の反転入力端子に供給
される図３Ｄに示す電圧ＶＩＮが、Ｖｔｈ（１．２５
ｖ）よりも低いとき、図３Ａに示すようにハイレベルと
なる。アンドゲート２４のＡ入力及びＢ入力が共にハイ
レベルのときフリップフロップ２５がセットされ、Ｑ出
力がハイレベルとなり、ドライバ２８がオンする。オシ
レータ２２からコンデンサＣに対する充放電電圧ＣＴが
Ｖｔｈ（１．２５ｖ）になるとコンデンサＣの充放電電
圧ＣＴは放電し始め、アンドゲート２４のＡ入力はロー
レベルとなる。このとき、フリップフロップ２５はリセ
ットされ、ドライバ２８はオフとなる。なお、フリップ
フロップ２５は、一度セットされると、充放電電圧ＣＴ
がランプダウンするまでリセットされない。このように
して、図３Ｃに示すような出力スイッチの波形が１番端
子（ＣＳ）に出力される。電流制限動作は、８番端子
（ＣＤ）と１番端子（ＣＳ）に直列に接続された外部検
出抵抗１２の電圧降下を、オシレータ２２のＩＰＫ端子
で検出し、この電圧降下が所定値以上になると、電流制
限動作により、もう一つのパスが作られ、コンデンサＣ
の充放電電圧ＣＴを充電する。これにより、コンデンサ
Ｃの充放電電圧ＣＴは高速で充電される。
ＤＣコンバーター（ＩＣ１）４の動作を簡単に説明す
る。図２において、オシレータ２２はＣＴ端子を介して
図２Ｂに示すように、下限から上限の間でコンデンサＣ
に発振電圧を充放電させる。充放電の電流は所定値でラ
ンプアップの時間はランプダウンの時間よりも大きい。
アンドゲート２４のＡ入力は、オシレータ２２のランプ
アップ時間にハイレベルになる。一方、アンドゲート２
４のＢ入力は、コンパレータ２１の反転入力端子に供給
される図３Ｄに示す電圧ＶＩＮが、Ｖｔｈ（１．２５
ｖ）よりも低いとき、図３Ａに示すようにハイレベルと
なる。アンドゲート２４のＡ入力及びＢ入力が共にハイ
レベルのときフリップフロップ２５がセットされ、Ｑ出
力がハイレベルとなり、ドライバ２８がオンする。オシ
レータ２２からコンデンサＣに対する充放電電圧ＣＴが
Ｖｔｈ（１．２５ｖ）になるとコンデンサＣの充放電電
圧ＣＴは放電し始め、アンドゲート２４のＡ入力はロー
レベルとなる。このとき、フリップフロップ２５はリセ
ットされ、ドライバ２８はオフとなる。なお、フリップ
フロップ２５は、一度セットされると、充放電電圧ＣＴ
がランプダウンするまでリセットされない。このように
して、図３Ｃに示すような出力スイッチの波形が１番端
子（ＣＳ）に出力される。電流制限動作は、８番端子
（ＣＤ）と１番端子（ＣＳ）に直列に接続された外部検
出抵抗１２の電圧降下を、オシレータ２２のＩＰＫ端子
で検出し、この電圧降下が所定値以上になると、電流制
限動作により、もう一つのパスが作られ、コンデンサＣ
の充放電電圧ＣＴを充電する。これにより、コンデンサ
Ｃの充放電電圧ＣＴは高速で充電される。
【００１３】次に、図１に示した本実施の形態の出力電
圧補正回路の動作を説明する。図１において、入力電圧
Ｖｉｎが入力端子１に供給されると、入力電圧Ｖｉｎが
抵抗器２、３の抵抗値Ｒ１、Ｒ２の比により分圧され
る。抵抗器２、３により分圧された電圧がエミッタ接地
のＮＰＮトランジスタ（Ｑ１）５のベースに供給されて
この電圧によりオンまたはオフされる。トランジスタ
（Ｑ１）５のコレクタには抵抗値Ｒ５の抵抗器６を介し
てＤＣ／ＤＣコンバーター（ＩＣ１）４の５番端子の電
圧が供給される。
圧補正回路の動作を説明する。図１において、入力電圧
Ｖｉｎが入力端子１に供給されると、入力電圧Ｖｉｎが
抵抗器２、３の抵抗値Ｒ１、Ｒ２の比により分圧され
る。抵抗器２、３により分圧された電圧がエミッタ接地
のＮＰＮトランジスタ（Ｑ１）５のベースに供給されて
この電圧によりオンまたはオフされる。トランジスタ
（Ｑ１）５のコレクタには抵抗値Ｒ５の抵抗器６を介し
てＤＣ／ＤＣコンバーター（ＩＣ１）４の５番端子の電
圧が供給される。
【００１４】このように、入力電圧Ｖｉｎが抵抗器１２
を介してＤＣ／ＤＣコンバーター（ＩＣ１）４の８番端
子に供給され、入力電圧Ｖｉｎに応じてトランジスタ
（Ｑ１）５がオンまたはオフすることにより変化するコ
レクタ電圧が抵抗値Ｒ５の抵抗器６を介してＤＣ／ＤＣ
コンバーター（ＩＣ１）４の５番端子に供給される。Ｄ
Ｃ／ＤＣコンバーター（ＩＣ１）４の１番端子の出力電
圧はトランジスタ（Ｑ２）７のエミッタに供給され、エ
ミッタベース間の抵抗器１６を介してベースに供給され
る。また、ＤＣ／ＤＣコンバーター（ＩＣ１）４の２番
端子の出力電圧は抵抗器１４、１５により分圧されてト
ランジスタ（Ｑ３）８のベースに供給される。トランジ
スタ（Ｑ２）７のベース電流はトランジスタ（Ｑ３）８
のコレクタに供給される。トランジスタ（Ｑ２）７のコ
レクタ電圧は抵抗器９、１０の抵抗値Ｒ３、Ｒ４の比に
よりリファレンス電圧Ｖｒに分圧される。さらに、抵抗
器９、１０の両端の電圧は出力電圧Ｖｏとして出力端子
１１の両端に出力される。
を介してＤＣ／ＤＣコンバーター（ＩＣ１）４の８番端
子に供給され、入力電圧Ｖｉｎに応じてトランジスタ
（Ｑ１）５がオンまたはオフすることにより変化するコ
レクタ電圧が抵抗値Ｒ５の抵抗器６を介してＤＣ／ＤＣ
コンバーター（ＩＣ１）４の５番端子に供給される。Ｄ
Ｃ／ＤＣコンバーター（ＩＣ１）４の１番端子の出力電
圧はトランジスタ（Ｑ２）７のエミッタに供給され、エ
ミッタベース間の抵抗器１６を介してベースに供給され
る。また、ＤＣ／ＤＣコンバーター（ＩＣ１）４の２番
端子の出力電圧は抵抗器１４、１５により分圧されてト
ランジスタ（Ｑ３）８のベースに供給される。トランジ
スタ（Ｑ２）７のベース電流はトランジスタ（Ｑ３）８
のコレクタに供給される。トランジスタ（Ｑ２）７のコ
レクタ電圧は抵抗器９、１０の抵抗値Ｒ３、Ｒ４の比に
よりリファレンス電圧Ｖｒに分圧される。さらに、抵抗
器９、１０の両端の電圧は出力電圧Ｖｏとして出力端子
１１の両端に出力される。
【００１５】上述したように、ＤＣ／ＤＣコンバーター
（ＩＣ１）４は、５番端子の電圧がリファレンス電圧Ｖ
ｒになるように、出力電圧Ｖｏをコントロールする。こ
こで、トランジスタ（Ｑ１）５がないときを考えると、
リファレンス電圧Ｖｒは以下の数１式に示すようにな
る。
（ＩＣ１）４は、５番端子の電圧がリファレンス電圧Ｖ
ｒになるように、出力電圧Ｖｏをコントロールする。こ
こで、トランジスタ（Ｑ１）５がないときを考えると、
リファレンス電圧Ｖｒは以下の数１式に示すようにな
る。
【００１６】
【数１】Ｖｒ＝Ｖｏ×Ｒ４／（Ｒ３＋Ｒ４） 数１式より、出力電圧Ｖｏは以下の数２式に示すように
なる。
なる。
【００１７】
【数２】Ｖｏ＝Ｖｒ×（Ｒ３＋Ｒ４）／Ｒ４ 数２式においては、入力電圧Ｖｉｎが変化しても、出力
電圧Ｖｏは一定である。
電圧Ｖｏは一定である。
【００１８】次に、図１に示すように入力電圧Ｖｉｎが
変化したときに、この変化に応じて、リファレンス電圧
Ｖｒを変化させるように抵抗値Ｒ５の抵抗器６をトラン
ジスタ（Ｑ１）５を介して接続する。今、入力電圧Ｖｉ
ｎに応じてトランジスタ（Ｑ１）５がオンしたときのト
ランジスタ（Ｑ１）５のオン抵抗値をＲｏｎとすると、
出力電圧Ｖｏは以下の数２式に示すようになる。
変化したときに、この変化に応じて、リファレンス電圧
Ｖｒを変化させるように抵抗値Ｒ５の抵抗器６をトラン
ジスタ（Ｑ１）５を介して接続する。今、入力電圧Ｖｉ
ｎに応じてトランジスタ（Ｑ１）５がオンしたときのト
ランジスタ（Ｑ１）５のオン抵抗値をＲｏｎとすると、
出力電圧Ｖｏは以下の数２式に示すようになる。
【００１９】
【数３】Ｖｏ＝Ｖｒ×｛Ｒ３＋Ｒ４／／（Ｒ５＋Ｒｏ
ｎ）｝／｛Ｒ４／／（Ｒ５＋Ｒｏｎ）｝
ｎ）｝／｛Ｒ４／／（Ｒ５＋Ｒｏｎ）｝
【００２０】数３式において、トランジスタ（Ｑ１）５
が完全にオンしたとき抵抗値Ｒｏｎははほとんど０オー
ムで導通状態となり、完全にオフしたとき抵抗値Ｒｏｎ
は無限大となる。従って、このときの抵抗値Ｒ１、Ｒ
２、Ｒ３、Ｒ４、Ｒ５、Ｒｏｎの値を適宜設定して数３
式において出力電圧Ｖｏを計算することにより、入力電
圧Ｖｉｎの変化に応じて、図４Ａに示すような入力電圧
Ｖｉｎの１／２となる出力電圧Ｖｏのカーブを得ること
ができる。または図４Ｂに示すような入力電圧Ｖｉｎの
１／ｎ（ｎは整数）となる任意の倍率の出力電圧Ｖｏの
カーブを得ることができる。このとき、図４Ａまたは図
４Ｂにおいて、得られる出力電圧Ｖｏのカーブを入力電
圧範囲４０、４１内に補正して出力するので、これによ
り、入力電圧Ｖｉｎの傾きに沿った出力電圧Ｖｏのカー
ブを検知することができるので、出力電圧供給対象装置
から出力電圧補正回路に対する減電検知を容易かつ正確
に行うことができ、しかも、出力電圧Ｖｏのうちの無駄
に捨てる部分をなくして効率を向上させることができ
る。
が完全にオンしたとき抵抗値Ｒｏｎははほとんど０オー
ムで導通状態となり、完全にオフしたとき抵抗値Ｒｏｎ
は無限大となる。従って、このときの抵抗値Ｒ１、Ｒ
２、Ｒ３、Ｒ４、Ｒ５、Ｒｏｎの値を適宜設定して数３
式において出力電圧Ｖｏを計算することにより、入力電
圧Ｖｉｎの変化に応じて、図４Ａに示すような入力電圧
Ｖｉｎの１／２となる出力電圧Ｖｏのカーブを得ること
ができる。または図４Ｂに示すような入力電圧Ｖｉｎの
１／ｎ（ｎは整数）となる任意の倍率の出力電圧Ｖｏの
カーブを得ることができる。このとき、図４Ａまたは図
４Ｂにおいて、得られる出力電圧Ｖｏのカーブを入力電
圧範囲４０、４１内に補正して出力するので、これによ
り、入力電圧Ｖｉｎの傾きに沿った出力電圧Ｖｏのカー
ブを検知することができるので、出力電圧供給対象装置
から出力電圧補正回路に対する減電検知を容易かつ正確
に行うことができ、しかも、出力電圧Ｖｏのうちの無駄
に捨てる部分をなくして効率を向上させることができ
る。
【００２１】次に、図５を用いて、図１に示した本実施
の形態の出力電圧補正回路の効率改善の動作を説明す
る。図１において示したトランジスタ（Ｑ２）７、トラ
ンジスタ（Ｑ３）８は、上述した入力電圧Ｖｉｎの１／
ｎとなる出力電圧Ｖｏのカーブを得て、出力電圧Ｖｏの
カーブを入力電圧範囲内に補正して出力する動作の際
の、特に、効率改善のために設けられたものである。
の形態の出力電圧補正回路の効率改善の動作を説明す
る。図１において示したトランジスタ（Ｑ２）７、トラ
ンジスタ（Ｑ３）８は、上述した入力電圧Ｖｉｎの１／
ｎとなる出力電圧Ｖｏのカーブを得て、出力電圧Ｖｏの
カーブを入力電圧範囲内に補正して出力する動作の際
の、特に、効率改善のために設けられたものである。
【００２２】以下、図５を用いて説明する。図５Ａに示
すように改善前には、ＤＣ／ＤＣコンバーター（ＩＣ
１）４内のトランジスタ２７のエミッタにアノードを接
地したダイオード５０のカソードを接続すると共に、エ
ミッタにコイル５１の一端を接続し、コイル５１の他端
はコンデンサ５２の一端を接続し、他端を接地すると共
に、コイル５１の他端は出力端子１１と接続される。こ
の場合、ＤＣ／ＤＣコンバーター（ＩＣ１）４内のトラ
ンジスタ２７のコレクタ−エミッタ間電圧ＶCEをそれほ
ど小さくできないため、ＤＣ／ＤＣコンバーター（ＩＣ
１）４からの出力に対して出力端子１１の出力電圧Ｖｏ
の効率が悪くなる。
すように改善前には、ＤＣ／ＤＣコンバーター（ＩＣ
１）４内のトランジスタ２７のエミッタにアノードを接
地したダイオード５０のカソードを接続すると共に、エ
ミッタにコイル５１の一端を接続し、コイル５１の他端
はコンデンサ５２の一端を接続し、他端を接地すると共
に、コイル５１の他端は出力端子１１と接続される。こ
の場合、ＤＣ／ＤＣコンバーター（ＩＣ１）４内のトラ
ンジスタ２７のコレクタ−エミッタ間電圧ＶCEをそれほ
ど小さくできないため、ＤＣ／ＤＣコンバーター（ＩＣ
１）４からの出力に対して出力端子１１の出力電圧Ｖｏ
の効率が悪くなる。
【００２３】このため、図５Ｂに示すように、ＤＣ／Ｄ
Ｃコンバーター（ＩＣ１）４の外部に、コレクタ−エミ
ッタ間電圧ＶCEの小さなトランジスタ（Ｑ２）７、トラ
ンジスタ（Ｑ３）８を設けることにより、ＤＣ／ＤＣコ
ンバーター（ＩＣ１）４内のトランジスタ２７のコレク
タ−エミッタ間電圧ＶCEをそれほど小さくできない場合
でも、ＤＣ／ＤＣコンバーター（ＩＣ１）４からの出力
に対して出力端子１１の出力電圧Ｖｏの効率をよくする
ことができる。
Ｃコンバーター（ＩＣ１）４の外部に、コレクタ−エミ
ッタ間電圧ＶCEの小さなトランジスタ（Ｑ２）７、トラ
ンジスタ（Ｑ３）８を設けることにより、ＤＣ／ＤＣコ
ンバーター（ＩＣ１）４内のトランジスタ２７のコレク
タ−エミッタ間電圧ＶCEをそれほど小さくできない場合
でも、ＤＣ／ＤＣコンバーター（ＩＣ１）４からの出力
に対して出力端子１１の出力電圧Ｖｏの効率をよくする
ことができる。
【００２４】ここで、図５Ａに示す回路においては、Ｄ
Ｃ／ＤＣコンバーター（ＩＣ１）４内のトランジスタ２
７のエミッタにアノードを接地したダイオード５０のカ
ソードを接続すると共に、エミッタにコイル５１の一端
を接続し、コイル５１の他端はコンデンサ５２の一端を
接続し、他端を接地すると共に、コイル５１の他端は出
力端子１１と接続している例を示し、図５Ｂに示す回路
においては、トランジスタ（Ｑ２）７のコレクタにアノ
ードを接地したダイオード５０のカソードを接続すると
共に、コレクタにコイル５１の一端を接続し、コイル５
１の他端はコンデンサ５２の一端を接続し、他端を接地
すると共に出力端子１１と接続している例を示したが、
これは、共に、ＤＣ／ＤＣコンバーター（ＩＣ１）４内
で発振された出力電圧Ｖｏを半波整流、平滑する動作を
行うものである。
Ｃ／ＤＣコンバーター（ＩＣ１）４内のトランジスタ２
７のエミッタにアノードを接地したダイオード５０のカ
ソードを接続すると共に、エミッタにコイル５１の一端
を接続し、コイル５１の他端はコンデンサ５２の一端を
接続し、他端を接地すると共に、コイル５１の他端は出
力端子１１と接続している例を示し、図５Ｂに示す回路
においては、トランジスタ（Ｑ２）７のコレクタにアノ
ードを接地したダイオード５０のカソードを接続すると
共に、コレクタにコイル５１の一端を接続し、コイル５
１の他端はコンデンサ５２の一端を接続し、他端を接地
すると共に出力端子１１と接続している例を示したが、
これは、共に、ＤＣ／ＤＣコンバーター（ＩＣ１）４内
で発振された出力電圧Ｖｏを半波整流、平滑する動作を
行うものである。
【００２５】以上、図１乃至図５において、入力電圧Ｖ
ｉｎの１／ｎ倍となる出力電圧Ｖｏのカーブを得るよう
に入力電圧Ｖｉｎに対して出力電圧Ｖｏをステップダウ
ンすることができ、得られる出力電圧Ｖｏのカーブを入
力電圧範囲内に補正して出力することができる例を示し
たが、図６に入力電圧Ｖｉｎのｎ倍となる出力電圧Ｖｏ
のカーブを得るように入力電圧Ｖｉｎに対して出力電圧
Ｖｏをステップアップすることができる例を示す。な
お、図６に示す回路図の構成が図１乃至図５に示したも
のと対応するものには同一の符号を付してその詳細な説
明を省略し、図６に示す回路図の構成が図１乃至図５に
示したものと異なる点のみを説明する。
ｉｎの１／ｎ倍となる出力電圧Ｖｏのカーブを得るよう
に入力電圧Ｖｉｎに対して出力電圧Ｖｏをステップダウ
ンすることができ、得られる出力電圧Ｖｏのカーブを入
力電圧範囲内に補正して出力することができる例を示し
たが、図６に入力電圧Ｖｉｎのｎ倍となる出力電圧Ｖｏ
のカーブを得るように入力電圧Ｖｉｎに対して出力電圧
Ｖｏをステップアップすることができる例を示す。な
お、図６に示す回路図の構成が図１乃至図５に示したも
のと対応するものには同一の符号を付してその詳細な説
明を省略し、図６に示す回路図の構成が図１乃至図５に
示したものと異なる点のみを説明する。
【００２６】図６において、ＤＣ／ＤＣコンバーター
（ＩＣ１）４の８番端子と１番端子とが発振作用をする
コイル７０を介して接続され、ＤＣ／ＤＣコンバーター
（ＩＣ１）４の１番端子と、半波整流をするダイオード
７１のアノードを接続し、ダイオード７１のカソード
を、一端を接地したコンデンサ７２の他端と接続すると
共に、出力端子１１と接続している。
（ＩＣ１）４の８番端子と１番端子とが発振作用をする
コイル７０を介して接続され、ＤＣ／ＤＣコンバーター
（ＩＣ１）４の１番端子と、半波整流をするダイオード
７１のアノードを接続し、ダイオード７１のカソード
を、一端を接地したコンデンサ７２の他端と接続すると
共に、出力端子１１と接続している。
【００２７】従って、このときの抵抗値Ｒ１、Ｒ２、Ｒ
３、Ｒ４、Ｒ５、Ｒｏｎの値を適宜設定して数３式にお
いて出力電圧Ｖｏを計算することにより、入力電圧Ｖｉ
ｎの変化に応じて、図７に示すような入力電圧Ｖｉｎの
ｎ倍となる出力電圧Ｖｏのカーブを得ることができる。
このときも上述したと同様に、得られる出力電圧Ｖｏの
カーブを入力電圧範囲内に補正して出力することができ
ることはいうまでもない。
３、Ｒ４、Ｒ５、Ｒｏｎの値を適宜設定して数３式にお
いて出力電圧Ｖｏを計算することにより、入力電圧Ｖｉ
ｎの変化に応じて、図７に示すような入力電圧Ｖｉｎの
ｎ倍となる出力電圧Ｖｏのカーブを得ることができる。
このときも上述したと同様に、得られる出力電圧Ｖｏの
カーブを入力電圧範囲内に補正して出力することができ
ることはいうまでもない。
【００２８】また、図１乃至図６に示した回路図におい
て、抵抗器３と抵抗器２との接続点と反対のアース側
に、抵抗器と並列接続されたサーミスタを設けることに
より、トランジスタ５の温度を検出して、検出温度に応
じて入力電圧Ｖｉｎの１／ｎ倍となる出力電圧Ｖｏのカ
ーブを得るように温度補正するようにしてもよい。
て、抵抗器３と抵抗器２との接続点と反対のアース側
に、抵抗器と並列接続されたサーミスタを設けることに
より、トランジスタ５の温度を検出して、検出温度に応
じて入力電圧Ｖｉｎの１／ｎ倍となる出力電圧Ｖｏのカ
ーブを得るように温度補正するようにしてもよい。
【００２９】本実施の形態の出力電圧補正回路によれ
ば、入力電圧Ｖｉｎに対して所定の処理を施して出力電
圧Ｖｏを出力電圧供給対象装置に出力する出力電圧補正
回路において、入力電圧Ｖｉｎに対して所定倍の出力電
圧Ｖｏを出力電圧供給対象装置に出力すると共に、出力
電圧Ｖｏを出力電圧供給対象装置の入力電圧範囲内にす
るようにしたので、入力電圧の所定倍の出力電圧Ｖｏを
接続される出力電圧供給対象装置の入力電圧範囲に合わ
せて入力電圧範囲内で得ることができ、これにより、入
力電圧Ｖｉｎの傾きに沿った電圧カーブを検知すること
ができるので、出力電圧供給対象装置から出力電圧補正
回路に対する減電検知を容易かつ正確に行うことがで
き、しかも、出力電圧Ｖｏのうちの無駄に捨てる部分を
なくして効率を向上させることができる。
ば、入力電圧Ｖｉｎに対して所定の処理を施して出力電
圧Ｖｏを出力電圧供給対象装置に出力する出力電圧補正
回路において、入力電圧Ｖｉｎに対して所定倍の出力電
圧Ｖｏを出力電圧供給対象装置に出力すると共に、出力
電圧Ｖｏを出力電圧供給対象装置の入力電圧範囲内にす
るようにしたので、入力電圧の所定倍の出力電圧Ｖｏを
接続される出力電圧供給対象装置の入力電圧範囲に合わ
せて入力電圧範囲内で得ることができ、これにより、入
力電圧Ｖｉｎの傾きに沿った電圧カーブを検知すること
ができるので、出力電圧供給対象装置から出力電圧補正
回路に対する減電検知を容易かつ正確に行うことがで
き、しかも、出力電圧Ｖｏのうちの無駄に捨てる部分を
なくして効率を向上させることができる。
【００３０】また、本実施の形態の出力電圧補正回路
は、上述において、入力電圧Ｖｉｎに対して１／ｎ（ｎ
は整数）倍の出力電圧Ｖｏを出力電圧供給対象装置に出
力するようにしたので、入力電圧Ｖｉｎに対して出力電
圧Ｖｏをステップダウンさせることができる。
は、上述において、入力電圧Ｖｉｎに対して１／ｎ（ｎ
は整数）倍の出力電圧Ｖｏを出力電圧供給対象装置に出
力するようにしたので、入力電圧Ｖｉｎに対して出力電
圧Ｖｏをステップダウンさせることができる。
【００３１】また、本実施の形態の出力電圧補正回路
は、上述において、入力電圧Ｖｉｎに対してｎ（ｎは整
数）倍の出力電圧Ｖｏを出力電圧供給対象装置に出力す
るようにしたので、入力電圧Ｖｉｎに対して出力電圧Ｖ
ｏをステップアップさせることができる。
は、上述において、入力電圧Ｖｉｎに対してｎ（ｎは整
数）倍の出力電圧Ｖｏを出力電圧供給対象装置に出力す
るようにしたので、入力電圧Ｖｉｎに対して出力電圧Ｖ
ｏをステップアップさせることができる。
【００３２】また、本実施の形態の出力電圧補正回路
は、上述において、入力電圧Ｖｉｎに関する電圧が所定
のリファレンス電圧Ｖｒになるように出力電圧Ｖｏを制
御するので、正確に出力電圧Ｖｏを出力電圧供給対象装
置の入力電圧範囲内に制御することができ、これによ
り、入力電圧Ｖｉｎの所定倍の出力電圧Ｖｏを出力電圧
供給対象装置の入力電圧範囲内で確実に得ることができ
る。
は、上述において、入力電圧Ｖｉｎに関する電圧が所定
のリファレンス電圧Ｖｒになるように出力電圧Ｖｏを制
御するので、正確に出力電圧Ｖｏを出力電圧供給対象装
置の入力電圧範囲内に制御することができ、これによ
り、入力電圧Ｖｉｎの所定倍の出力電圧Ｖｏを出力電圧
供給対象装置の入力電圧範囲内で確実に得ることができ
る。
【００３３】また、本実施の形態の出力電圧補正回路
は、上述において、ＤＣ／ＤＣコンバーター（ＩＣ１）
４を用いて、入力電圧Ｖｉｎに対して所定倍の出力電圧
Ｖｏを出力するようにしたので、簡単な構成で、入力電
圧Ｖｉｎの所定倍の出力電圧Ｖｏを出力電圧供給対象装
置の入力電圧範囲内で確実に得ることができる。
は、上述において、ＤＣ／ＤＣコンバーター（ＩＣ１）
４を用いて、入力電圧Ｖｉｎに対して所定倍の出力電圧
Ｖｏを出力するようにしたので、簡単な構成で、入力電
圧Ｖｉｎの所定倍の出力電圧Ｖｏを出力電圧供給対象装
置の入力電圧範囲内で確実に得ることができる。
【００３４】また、本実施の形態の出力電圧補正回路
は、上述において、ＤＣ／ＤＣコンバーター（ＩＣ１）
４を用いて、入力電圧Ｖｉｎに対して所定倍の出力電圧
Ｖｏを出力すると共に、ＤＣ／ＤＣコンバーター（ＩＣ
１）４の出力側にコレクターエミッタ間電圧ＶCEの小さ
なトランジスタ７、８を設けるようにしたので、ＤＣ／
ＤＣコンバーター（ＩＣ１）４の動作の効率を向上させ
ることができる。
は、上述において、ＤＣ／ＤＣコンバーター（ＩＣ１）
４を用いて、入力電圧Ｖｉｎに対して所定倍の出力電圧
Ｖｏを出力すると共に、ＤＣ／ＤＣコンバーター（ＩＣ
１）４の出力側にコレクターエミッタ間電圧ＶCEの小さ
なトランジスタ７、８を設けるようにしたので、ＤＣ／
ＤＣコンバーター（ＩＣ１）４の動作の効率を向上させ
ることができる。
【００３５】
【発明の効果】この発明の出力電圧補正回路によれば、
入力電圧に対して所定の処理を施して出力電圧を出力電
圧供給対象装置に出力する出力電圧補正回路において、
上記入力電圧に対して所定倍の出力電圧を上記出力電圧
供給対象装置に出力すると共に、上記出力電圧を上記出
力電圧供給対象装置の入力電圧範囲内にするようにした
ので、入力電圧の所定倍の出力電圧を接続される出力電
圧供給対象装置の入力電圧範囲に合わせて入力電圧範囲
内で得ることができ、これにより、入力電圧の傾きに沿
った電圧カーブを検知することができるので、出力電圧
供給対象装置から出力電圧補正回路に対する減電検知を
容易かつ正確に行うことができ、しかも、出力電圧のう
ちの無駄に捨てる部分をなくして効率を向上させること
ができるという効果を奏する。
入力電圧に対して所定の処理を施して出力電圧を出力電
圧供給対象装置に出力する出力電圧補正回路において、
上記入力電圧に対して所定倍の出力電圧を上記出力電圧
供給対象装置に出力すると共に、上記出力電圧を上記出
力電圧供給対象装置の入力電圧範囲内にするようにした
ので、入力電圧の所定倍の出力電圧を接続される出力電
圧供給対象装置の入力電圧範囲に合わせて入力電圧範囲
内で得ることができ、これにより、入力電圧の傾きに沿
った電圧カーブを検知することができるので、出力電圧
供給対象装置から出力電圧補正回路に対する減電検知を
容易かつ正確に行うことができ、しかも、出力電圧のう
ちの無駄に捨てる部分をなくして効率を向上させること
ができるという効果を奏する。
【００３６】また、この発明の出力電圧補正回路は、上
述において、上記入力電圧に対して１／ｎ（ｎは整数）
倍の出力電圧を上記出力電圧供給対象装置に出力するよ
うにしたので、入力電圧に対して出力電圧をステップダ
ウンさせることができるという効果を奏する。
述において、上記入力電圧に対して１／ｎ（ｎは整数）
倍の出力電圧を上記出力電圧供給対象装置に出力するよ
うにしたので、入力電圧に対して出力電圧をステップダ
ウンさせることができるという効果を奏する。
【００３７】また、この発明の出力電圧補正回路は、上
述において、上記入力電圧に対してｎ（ｎは整数）倍の
出力電圧を上記出力電圧供給対象装置に出力するように
したので、入力電圧に対して出力電圧をステップアップ
させることができるという効果を奏する。
述において、上記入力電圧に対してｎ（ｎは整数）倍の
出力電圧を上記出力電圧供給対象装置に出力するように
したので、入力電圧に対して出力電圧をステップアップ
させることができるという効果を奏する。
【００３８】また、この発明の出力電圧補正回路は、上
述において、上記入力電圧に関する電圧が所定のリファ
レンス電圧になるように上記出力電圧を制御するので、
正確に出力電圧を出力電圧供給対象装置の入力電圧範囲
内に制御することができ、これにより、入力電圧の所定
倍の出力電圧を出力電圧供給対象装置の入力電圧範囲内
で確実に得ることができるという効果を奏する。
述において、上記入力電圧に関する電圧が所定のリファ
レンス電圧になるように上記出力電圧を制御するので、
正確に出力電圧を出力電圧供給対象装置の入力電圧範囲
内に制御することができ、これにより、入力電圧の所定
倍の出力電圧を出力電圧供給対象装置の入力電圧範囲内
で確実に得ることができるという効果を奏する。
【００３９】また、この発明の出力電圧補正回路は、上
述において、ＤＣ／ＤＣコンバーターを用いて、上記入
力電圧に対して所定倍の出力電圧を出力するようにした
ので、簡単な構成で、入力電圧の所定倍の出力電圧を出
力電圧供給対象装置の入力電圧範囲内で確実に得ること
ができるという効果を奏する。
述において、ＤＣ／ＤＣコンバーターを用いて、上記入
力電圧に対して所定倍の出力電圧を出力するようにした
ので、簡単な構成で、入力電圧の所定倍の出力電圧を出
力電圧供給対象装置の入力電圧範囲内で確実に得ること
ができるという効果を奏する。
【００４０】また、この発明の出力電圧補正回路は、上
述において、ＤＣ／ＤＣコンバーターを用いて、上記入
力電圧に対して所定倍の出力電圧を出力すると共に、上
記ＤＣ／ＤＣコンバーターの出力側にコレクターエミッ
タ間電圧の小さなトランジスタを設けるようにしたの
で、ＤＣ／ＤＣコンバーターの動作の効率を向上させる
ことができるという効果を奏する。
述において、ＤＣ／ＤＣコンバーターを用いて、上記入
力電圧に対して所定倍の出力電圧を出力すると共に、上
記ＤＣ／ＤＣコンバーターの出力側にコレクターエミッ
タ間電圧の小さなトランジスタを設けるようにしたの
で、ＤＣ／ＤＣコンバーターの動作の効率を向上させる
ことができるという効果を奏する。
【図１】この発明の一実施の形態の出力電圧補正回路の
構成を示す回路図である。
構成を示す回路図である。
【図２】この発明の一実施の形態のＤＣ／ＤＣコンバー
ターＩＣの回路図である。
ターＩＣの回路図である。
【図３】この発明の一実施の形態のＤＣ／ＤＣコンバー
ターＩＣの動作を示す波形図であり、図３Ａはアンドゲ
ートのＢ入力波形、図３Ｂは３番端子（ＣＴ）の出力波
形、図３Ｃは出力スイッチ（ＣＳ）の出力波形、図３Ｄ
は５番端子（ＶＩＮ（−））の入力波形をそれぞれ示
す。
ターＩＣの動作を示す波形図であり、図３Ａはアンドゲ
ートのＢ入力波形、図３Ｂは３番端子（ＣＴ）の出力波
形、図３Ｃは出力スイッチ（ＣＳ）の出力波形、図３Ｄ
は５番端子（ＶＩＮ（−））の入力波形をそれぞれ示
す。
【図４】この発明の一実施の形態の入出力特性を示す図
であり、図４Ａは入力電圧に対して出力電圧が１／２倍
のとき、図４Ｂは入力電圧に対して出力電圧が１／ｎ倍
のときを示すものである。
であり、図４Ａは入力電圧に対して出力電圧が１／２倍
のとき、図４Ｂは入力電圧に対して出力電圧が１／ｎ倍
のときを示すものである。
【図５】この発明の一実施の形態の効率改善の手段を示
す図であり、図５Ａは改善前、図５Ｂは改善後を示すも
のである。
す図であり、図５Ａは改善前、図５Ｂは改善後を示すも
のである。
【図６】この発明の一実施の形態の他の出力電圧補正回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図７】この発明の一実施の形態の他の入出力特性を示
す図である。
す図である。
【図８】従来の外部電源の入出力特性を示す図である。
１…入力端子、２…抵抗器、３…抵抗器、４…ＤＣ／Ｄ
Ｃコンバーター（ＩＣ１）、５…トランジスタ、６…抵
抗器、７…トランジスタ、８…トランジスタ、９…抵抗
器、１０…抵抗器、１１…出力端子、１２…抵抗器、１
３…抵抗器、１４…抵抗器、１５…抵抗器、１６…抵抗
器、１７…抵抗器、Ｖｉｎ…入力電圧、Ｖｏ…出力電
圧、Ｖｒ…リファレンス電圧、２０…リファレンス電圧
発生器、２１…コンパレータ、２２…オシレータ、２３
…オペアンプ、２４…アンドゲート、２５…フリップフ
ロップ、２６…トランジスタ、２７…トランジスタ、２
８…ドライバ、４０…入力電圧範囲、４１…入力電圧範
囲、５０…ダイオード、５１…コイル、５２…コンデン
サ、７０…コイル、７１…ダイオード、７２…コンデン
サ
Ｃコンバーター（ＩＣ１）、５…トランジスタ、６…抵
抗器、７…トランジスタ、８…トランジスタ、９…抵抗
器、１０…抵抗器、１１…出力端子、１２…抵抗器、１
３…抵抗器、１４…抵抗器、１５…抵抗器、１６…抵抗
器、１７…抵抗器、Ｖｉｎ…入力電圧、Ｖｏ…出力電
圧、Ｖｒ…リファレンス電圧、２０…リファレンス電圧
発生器、２１…コンパレータ、２２…オシレータ、２３
…オペアンプ、２４…アンドゲート、２５…フリップフ
ロップ、２６…トランジスタ、２７…トランジスタ、２
８…ドライバ、４０…入力電圧範囲、４１…入力電圧範
囲、５０…ダイオード、５１…コイル、５２…コンデン
サ、７０…コイル、７１…ダイオード、７２…コンデン
サ
Claims (6)
- 【請求項１】 入力電圧に対して所定の処理を施して出
力電圧を出力電圧供給対象装置に出力する出力電圧補正
回路において、 上記入力電圧に対して所定倍の出力電圧を上記出力電圧
供給対象装置に出力すると共に、 上記出力電圧を上記出力電圧供給対象装置の入力電圧範
囲内にするようにしたことを特徴とする出力電圧補正回
路。 - 【請求項２】 請求項１記載の出力電圧補正回路におい
て、 上記入力電圧に対して１／ｎ（ｎは整数）倍の出力電圧
を上記出力電圧供給対象装置に出力するようにしたこと
を特徴とする出力電圧補正回路。 - 【請求項３】 請求項１記載の出力電圧補正回路におい
て、 上記入力電圧に対してｎ（ｎは整数）倍の出力電圧を上
記出力電圧供給対象装置に出力するようにしたことを特
徴とする出力電圧補正回路。 - 【請求項４】 請求項１記載の出力電圧補正回路におい
て、 上記入力電圧に関する電圧が所定のリファレンス電圧に
なるように上記出力電圧を制御することを特徴とする出
力電圧補正回路。 - 【請求項５】 請求項１記載の出力電圧補正回路におい
て、 ＤＣ／ＤＣコンバーターを用いて、上記入力電圧に対し
て所定倍の出力電圧を出力するようにしたことを特徴と
する出力電圧補正回路。 - 【請求項６】 請求項１記載の出力電圧補正回路におい
て、 ＤＣ／ＤＣコンバーターを用いて、上記入力電圧に対し
て所定倍の出力電圧を出力すると共に、上記ＤＣ／ＤＣ
コンバーターの出力側にコレクターエミッタ間電圧の小
さなトランジスタを設けるようにしたことを特徴とする
出力電圧補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122439A JPH10323025A (ja) | 1997-05-13 | 1997-05-13 | 出力電圧補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122439A JPH10323025A (ja) | 1997-05-13 | 1997-05-13 | 出力電圧補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10323025A true JPH10323025A (ja) | 1998-12-04 |
Family
ID=14835881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9122439A Pending JPH10323025A (ja) | 1997-05-13 | 1997-05-13 | 出力電圧補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10323025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013102571A (ja) * | 2011-11-07 | 2013-05-23 | Sony Corp | 電源供給装置および電力制御システムならびに電気機器の起動方法 |
-
1997
- 1997-05-13 JP JP9122439A patent/JPH10323025A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013102571A (ja) * | 2011-11-07 | 2013-05-23 | Sony Corp | 電源供給装置および電力制御システムならびに電気機器の起動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2780167B2 (ja) | Ａｃ−ｄｃコンバータ | |
| US8320145B2 (en) | Switching power source device and drive method thereof | |
| CA1295670C (en) | Dc supply having low and high constant voltages for powering an inverter controller | |
| US4450514A (en) | Switched mode power supply | |
| KR880000899B1 (ko) | 가습기 | |
| JPWO2002086919A1 (ja) | ソレノイド駆動装置及び駆動方法 | |
| JPH0767325A (ja) | Ｄｃ−ｄｃコンバータ | |
| CN110635541A (zh) | 电池充电装置 | |
| JPH10323025A (ja) | 出力電圧補正回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JPS5947971A (ja) | 安定化電源回路の保護回路 | |
| JPH0451091B2 (ja) | ||
| JPH10289024A (ja) | 定電圧回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPH01282623A (ja) | 直流定電圧電源装置 | |
| JP3573201B2 (ja) | 直流電源回路の出力電流制限回路 | |
| JPH0241954Y2 (ja) | ||
| JPH0326673Y2 (ja) | ||
| JP2840073B2 (ja) | 直流定電流定電圧電源装置 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| KR790001723B1 (ko) | 발진회로 | |
| JP2005051854A (ja) | 起動処理回路 | |
| JPS5816274Y2 (ja) | キヨシジヨウハハツセイカイロ | |
| JP2001308689A (ja) | 高周波バイポーラスイッチングトランジスタ |