JPH10322255A - スペースダイバーシティ受信装置 - Google Patents
スペースダイバーシティ受信装置Info
- Publication number
- JPH10322255A JPH10322255A JP9128355A JP12835597A JPH10322255A JP H10322255 A JPH10322255 A JP H10322255A JP 9128355 A JP9128355 A JP 9128355A JP 12835597 A JP12835597 A JP 12835597A JP H10322255 A JPH10322255 A JP H10322255A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- output
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/084—Equal gain combining, only phase adjustments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
- H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/0842—Weighted combining
- H04B7/0848—Joint weighting
- H04B7/0851—Joint weighting using training sequences or error signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/0842—Weighted combining
- H04B7/0865—Independent weighting, i.e. weights based on own antenna reception parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【課題】 高密度実装化、安定動作、位相制御の高速化
を実現する。 【解決手段】 空間的に離間した２つのアンテナで信号
を受信し、一方のアンテナで受信した信号の位相を位相
制御回路２２で制御し、該位相制御された信号と他方の
アンテナで受信した信号を合成器２３で合成して出力す
るスペースダイバーシティ受信装置において、合成信号
の中心周波数レベルと中心周波数より高域側及び低域側
のレベルをデジタル検波器２５で検波し、制御部２６は
中心周波数レベルが設定レベルと一致するように、か
つ、高域側と低域側のレベル偏差が零となるように位相
制御する。
を実現する。 【解決手段】 空間的に離間した２つのアンテナで信号
を受信し、一方のアンテナで受信した信号の位相を位相
制御回路２２で制御し、該位相制御された信号と他方の
アンテナで受信した信号を合成器２３で合成して出力す
るスペースダイバーシティ受信装置において、合成信号
の中心周波数レベルと中心周波数より高域側及び低域側
のレベルをデジタル検波器２５で検波し、制御部２６は
中心周波数レベルが設定レベルと一致するように、か
つ、高域側と低域側のレベル偏差が零となるように位相
制御する。
Description
【０００１】
【産業上の利用分野】本発明はスペースダイバーシティ
受信装置に係わり、特に空間的に離間した２つのアンテ
ナで信号を受信し、一方のアンテナで受信した信号の位
相を制御し、該位相制御された信号と他方のアンテナで
受信した信号を合成することにより無線通信回線で発生
するフェージングの影響を軽減するスペースダイバーシ
ティ受信装置に関する。
受信装置に係わり、特に空間的に離間した２つのアンテ
ナで信号を受信し、一方のアンテナで受信した信号の位
相を制御し、該位相制御された信号と他方のアンテナで
受信した信号を合成することにより無線通信回線で発生
するフェージングの影響を軽減するスペースダイバーシ
ティ受信装置に関する。
【０００２】
【従来の技術】無線通信回線で発生するフェージングの
頻度、深さ、発生時間などは受信アンテナの設置場所に
よって異なる。スペースダイバーシティ受信方式は、か
かる性質を利用して２つのアンテナをフェージングの相
関性の少ない位置に設置し、各アンテナで受信した信号
を合成あるいは切り替えることによりフェージングを軽
減するものである。図２０は最小振幅偏差合成方式の従
来のスペースダイバーシティ受信装置の構成図である。
１０ａ，１０ｂは中間周波信号出力部で、それぞれ図示
しない第１、第２のアンテナの受信信号より高周波増
幅、周波数変換、中間周波増幅して得られる中間周波信
号Ｓ１，Ｓ２を出力するもの、１１は中間周波信号Ｓ２
の位相を制御する位相制御回路、１２は中間周波信号Ｓ
１と位相制御回路１１の出力信号Ｓ２′を合成する合成
器、１３は出力レベルを圧縮するＡＧＣ回路、１４はア
ナログ構成の検波器であり、中間周波帯域内の３つの周
波数（中心周波数ｆ0，高域側周波数ｆ0＋Δｆ，低域側
周波数ｆ0−Δｆ）における信号レベルを検出する。１
５は各周波数の信号レベルをデジタル値に変換するＡＤ
コンバータ、１６は中間周波帯域内の周波数特性がフラ
ットになるように制御するマイコン構成の制御部であ
る。中間周波帯域内の周波数特性は、図２１(a)〜(c)に
示すようにフラットの場合、右上がりの場合、右下がり
の場合等があり、制御部１６は(b),(c)の周波数特性が
(a)に示す周波数特性となるように位相制御する。
頻度、深さ、発生時間などは受信アンテナの設置場所に
よって異なる。スペースダイバーシティ受信方式は、か
かる性質を利用して２つのアンテナをフェージングの相
関性の少ない位置に設置し、各アンテナで受信した信号
を合成あるいは切り替えることによりフェージングを軽
減するものである。図２０は最小振幅偏差合成方式の従
来のスペースダイバーシティ受信装置の構成図である。
１０ａ，１０ｂは中間周波信号出力部で、それぞれ図示
しない第１、第２のアンテナの受信信号より高周波増
幅、周波数変換、中間周波増幅して得られる中間周波信
号Ｓ１，Ｓ２を出力するもの、１１は中間周波信号Ｓ２
の位相を制御する位相制御回路、１２は中間周波信号Ｓ
１と位相制御回路１１の出力信号Ｓ２′を合成する合成
器、１３は出力レベルを圧縮するＡＧＣ回路、１４はア
ナログ構成の検波器であり、中間周波帯域内の３つの周
波数（中心周波数ｆ0，高域側周波数ｆ0＋Δｆ，低域側
周波数ｆ0−Δｆ）における信号レベルを検出する。１
５は各周波数の信号レベルをデジタル値に変換するＡＤ
コンバータ、１６は中間周波帯域内の周波数特性がフラ
ットになるように制御するマイコン構成の制御部であ
る。中間周波帯域内の周波数特性は、図２１(a)〜(c)に
示すようにフラットの場合、右上がりの場合、右下がり
の場合等があり、制御部１６は(b),(c)の周波数特性が
(a)に示す周波数特性となるように位相制御する。
【０００３】検波器１４は、低域側周波数ｆ0−Δｆ，
中心周波数ｆ0，高域側周波数ｆ0＋Δｆの３つの周波数
における信号レベルを検出して出力する第１〜第３の検
波器１４ａ〜１４ｃを備え、ＡＤコンバータ１５は、第
１〜第３検波器１４ａ〜１４ｃの出力をデジタル値に変
換する第１〜第３のＡＤコンバータ１５ａ〜１５を備え
ている。各検波器１４ａ〜１４ｃは図２２に示す構成を
備えている。図中、ＢＰＦは低域側周波数ｆ0−Δｆ，
中心周波数ｆ0，高域側周波数ｆ0＋Δｆのいずれかの周
波数成分を通過するバンドパスフィルタで、既存のプリ
ントフィルタにより、あるいは、プリント板上にコイ
ル、コンデンサ、抵抗等の素子を実装して構成される。
ＲＣＦはバンドパス出力信号を整流する整流回路で、ダ
イオード等をプリント板上に実装して構成される。ＬＰ
Ｆは整流回路の出力信号を平均化して出力するローパス
フィルタ、ＯＰＡはローパスフィルタ出力を増幅して検
波電圧を出力するオペレーションアンプである。バンド
パスフィルタＢＰＦは、中間周波信号より所望の周波数
成分を抽出して出力し、整流回路ＲＣＦはバンドパスフ
ィルタＢＰＦで抽出された所望の周波数成分を整流し、
ローパスフィルタＬＰＦは整流回路の出力信号を平均化
して出力し、オペレーションアンプＯＰＡは平均電圧信
号を増幅し、検波電圧を出力する。
中心周波数ｆ0，高域側周波数ｆ0＋Δｆの３つの周波数
における信号レベルを検出して出力する第１〜第３の検
波器１４ａ〜１４ｃを備え、ＡＤコンバータ１５は、第
１〜第３検波器１４ａ〜１４ｃの出力をデジタル値に変
換する第１〜第３のＡＤコンバータ１５ａ〜１５を備え
ている。各検波器１４ａ〜１４ｃは図２２に示す構成を
備えている。図中、ＢＰＦは低域側周波数ｆ0−Δｆ，
中心周波数ｆ0，高域側周波数ｆ0＋Δｆのいずれかの周
波数成分を通過するバンドパスフィルタで、既存のプリ
ントフィルタにより、あるいは、プリント板上にコイ
ル、コンデンサ、抵抗等の素子を実装して構成される。
ＲＣＦはバンドパス出力信号を整流する整流回路で、ダ
イオード等をプリント板上に実装して構成される。ＬＰ
Ｆは整流回路の出力信号を平均化して出力するローパス
フィルタ、ＯＰＡはローパスフィルタ出力を増幅して検
波電圧を出力するオペレーションアンプである。バンド
パスフィルタＢＰＦは、中間周波信号より所望の周波数
成分を抽出して出力し、整流回路ＲＣＦはバンドパスフ
ィルタＢＰＦで抽出された所望の周波数成分を整流し、
ローパスフィルタＬＰＦは整流回路の出力信号を平均化
して出力し、オペレーションアンプＯＰＡは平均電圧信
号を増幅し、検波電圧を出力する。
【０００４】図２０のスペースダイバーシティ受信装置
において、位相制御回路１１は受信信号Ｓ２の位相を制
御する。合成器１２は受信信号Ｓ１と位相制御された信
号Ｓ２′を同相合成し、ＡＧＣ回路１３を介して信号Ｓ
３を出力する。検波器１４は中間周波帯域内の３つの周
波数（中心周波数ｆ0，ｆ0＋Δｆ，ｆ0−Δｆ）におけ
る信号レベルを検出して出力し、ＡＤコンバータ１５は
各周波数の信号レベルをデジタル値に変換して出力す
る。制御部１６は、各周波数における振幅偏差がなくな
るように信号Ｓ２の位相を制御する。以後、上記動作を
繰り返すと、中間周波帯域内の周波数特性はフラットに
なる。すなわち、以上の制御により受信信号Ｓ１，Ｓ２
の干渉波成分の位相が互いにπずれ、これらを合成する
ことにより干渉波成分が打ち消され、干渉波の少ない信
号Ｓ３を出力することができる。
において、位相制御回路１１は受信信号Ｓ２の位相を制
御する。合成器１２は受信信号Ｓ１と位相制御された信
号Ｓ２′を同相合成し、ＡＧＣ回路１３を介して信号Ｓ
３を出力する。検波器１４は中間周波帯域内の３つの周
波数（中心周波数ｆ0，ｆ0＋Δｆ，ｆ0−Δｆ）におけ
る信号レベルを検出して出力し、ＡＤコンバータ１５は
各周波数の信号レベルをデジタル値に変換して出力す
る。制御部１６は、各周波数における振幅偏差がなくな
るように信号Ｓ２の位相を制御する。以後、上記動作を
繰り返すと、中間周波帯域内の周波数特性はフラットに
なる。すなわち、以上の制御により受信信号Ｓ１，Ｓ２
の干渉波成分の位相が互いにπずれ、これらを合成する
ことにより干渉波成分が打ち消され、干渉波の少ない信
号Ｓ３を出力することができる。
【０００５】図２３は最小振幅偏差合成方式の説明図で
ある。受信信号Ｓ１，Ｓ２は直接波（細実線）とフェー
ジングによる干渉波（点線）を合成したものである。最
小振幅偏差合成方式では、受信信号Ｓ２の位相を制御
し、その干渉波Ｓ２ｂと受信信号Ｓ１の干渉波Ｓ１ｂ間
の位相差がπとなるようにし、しかる後合成して出力す
るものである。この最小振幅偏差合成方式によれば、干
渉波成分が打ち消されるため干渉波の少ない信号Ｓ３を
出力することができる。
ある。受信信号Ｓ１，Ｓ２は直接波（細実線）とフェー
ジングによる干渉波（点線）を合成したものである。最
小振幅偏差合成方式では、受信信号Ｓ２の位相を制御
し、その干渉波Ｓ２ｂと受信信号Ｓ１の干渉波Ｓ１ｂ間
の位相差がπとなるようにし、しかる後合成して出力す
るものである。この最小振幅偏差合成方式によれば、干
渉波成分が打ち消されるため干渉波の少ない信号Ｓ３を
出力することができる。
【０００６】
【発明が解決しようとする課題】従来のスペースダイバ
ーシティ受信装置では、検波器のほとんどがアナログ素
子を実装した回路となり、実装面積が膨大になるという
問題がある。また、従来のアナログ構成の検波器では、
バンドパスフィルタの通過損や整流回路の整流特性、ロ
ーパスフィルタの通過損等に関して素子のバラツキがあ
り、このため検波電圧の出力値を標準化しなければなら
ない問題がある。標準化とは、中間周波信号入力が、あ
る一定値の時に検波電圧出力が既設定値となるように補
正を行う事である。さらに、従来のアナログ構成の検波
器では、温度や電源変動に対して補償回路を設けなけれ
ばならない問題がある。
ーシティ受信装置では、検波器のほとんどがアナログ素
子を実装した回路となり、実装面積が膨大になるという
問題がある。また、従来のアナログ構成の検波器では、
バンドパスフィルタの通過損や整流回路の整流特性、ロ
ーパスフィルタの通過損等に関して素子のバラツキがあ
り、このため検波電圧の出力値を標準化しなければなら
ない問題がある。標準化とは、中間周波信号入力が、あ
る一定値の時に検波電圧出力が既設定値となるように補
正を行う事である。さらに、従来のアナログ構成の検波
器では、温度や電源変動に対して補償回路を設けなけれ
ばならない問題がある。
【０００７】また、最小振幅偏差合成方式のスペースダ
イバーシティ受信装置では、検波器の検出時間が制御速
度に大きく関係する。従来のアナログ構成の検波器で
は、整流回路の持つ遅延時間が大きいこと、また複数の
周波数成分のＡＤ変換を行う必要があること等のため
に、検出時間を短縮できず、位相制御の高速化が実現で
きないという問題がある。また、最小振幅偏差合成方式
のスペースダイバーシティ受信装置では、２つのアンテ
ナの受信レベルの差が大きいと効果がない。従来はかか
る場合であっても、最小振幅偏差合成方式による位相制
御を行っている。このため、信号レベルが復旧して２つ
のアンテナの受信信号レベル差が小さくなった場合、速
やかに合成信号レベルを大きくできない問題がある。ま
た、最小振幅偏差合成方式のスペースダイバーシティ受
信装置では、２つの受信波の干渉波成分を逆相で合成す
るため、振幅偏差を小さくできるが、直接波と干渉波の
位相関係によっては、振幅偏差を最小にすると合成電力
も低下してしまい、ＣＮ比が低下し、熱雑音によって符
号誤り率が劣化する。また、最小振幅偏差合成方式のス
ペースダイバーシティ受信装置では、アンテナ出力経路
に設けられたアナログ回路の振幅偏差特性のバラツキに
より正確な位相制御ができない問題がある。
イバーシティ受信装置では、検波器の検出時間が制御速
度に大きく関係する。従来のアナログ構成の検波器で
は、整流回路の持つ遅延時間が大きいこと、また複数の
周波数成分のＡＤ変換を行う必要があること等のため
に、検出時間を短縮できず、位相制御の高速化が実現で
きないという問題がある。また、最小振幅偏差合成方式
のスペースダイバーシティ受信装置では、２つのアンテ
ナの受信レベルの差が大きいと効果がない。従来はかか
る場合であっても、最小振幅偏差合成方式による位相制
御を行っている。このため、信号レベルが復旧して２つ
のアンテナの受信信号レベル差が小さくなった場合、速
やかに合成信号レベルを大きくできない問題がある。ま
た、最小振幅偏差合成方式のスペースダイバーシティ受
信装置では、２つの受信波の干渉波成分を逆相で合成す
るため、振幅偏差を小さくできるが、直接波と干渉波の
位相関係によっては、振幅偏差を最小にすると合成電力
も低下してしまい、ＣＮ比が低下し、熱雑音によって符
号誤り率が劣化する。また、最小振幅偏差合成方式のス
ペースダイバーシティ受信装置では、アンテナ出力経路
に設けられたアナログ回路の振幅偏差特性のバラツキに
より正確な位相制御ができない問題がある。
【０００８】以上より、本発明の目的は、回路の無調整
化、高密度実装化、安定動作が可能なスペースダイバー
シティ受信装置を提供することである。本発明の別の目
的は、位相制御の高速化が可能なスペースダイバーシテ
ィ受信装置を提供することである。本発明の別の目的
は、２つのアンテナ受信信号のレベル差が大きくなった
とき、あるいは、合成信号レベルが小さくなったとき、
最小振幅偏差合成方式による位相制御をやめ、代わっ
て、合成信号レベルが最大になるように位相制御するこ
とによりＣＮ比の劣化、符号誤り率の劣化を改善するこ
とである。本発明の別の目的は、最小振幅偏差合成方式
による位相制御を適用できるアンテナ受信信号レベルの
ダイナミックレンジを拡大することである。本発明の目
的は、アナログ回路の振幅偏差特性のバラツキを吸収し
て正確な位相制御を行えるようにすることである。
化、高密度実装化、安定動作が可能なスペースダイバー
シティ受信装置を提供することである。本発明の別の目
的は、位相制御の高速化が可能なスペースダイバーシテ
ィ受信装置を提供することである。本発明の別の目的
は、２つのアンテナ受信信号のレベル差が大きくなった
とき、あるいは、合成信号レベルが小さくなったとき、
最小振幅偏差合成方式による位相制御をやめ、代わっ
て、合成信号レベルが最大になるように位相制御するこ
とによりＣＮ比の劣化、符号誤り率の劣化を改善するこ
とである。本発明の別の目的は、最小振幅偏差合成方式
による位相制御を適用できるアンテナ受信信号レベルの
ダイナミックレンジを拡大することである。本発明の目
的は、アナログ回路の振幅偏差特性のバラツキを吸収し
て正確な位相制御を行えるようにすることである。
【０００９】
【課題を解決するための手段】上記課題は本発明によれ
ば、空間的に離間した２つのアンテナで信号を受信し、
一方のアンテナで受信した信号の位相を制御し、該位相
制御された信号と他方のアンテナで受信した信号を合成
して出力するスペースダイバーシティ受信装置におい
て、合成信号の中心周波数レベルと中心周波数より高域
側及び低域側のレベルをデジタル的に検波するデジタル
検波手段と、中心周波数レベルが設定レベルと一致する
ように、かつ、前記高域側と低域側のレベル偏差が零と
なるように前記位相を制御する手段を有するスペースダ
イバーシティ受信装置により達成される。このスペース
ダイバーシティ受信装置において、デジタル検波手段
は、前記合成信号の中心周波信号のｎ倍の周波数で該合
成信号をサンプリングしてデジタル値に変換するＡＤコ
ンバータと、ＡＤコンバータから出力されるデジタルデ
ータを用いて前記中心周波数成分、高域側周波数成分、
低域側周波数成分をそれぞれを検波するデジタル検波部
で構成し、デジタル検波部は各周波数成分を出力するデ
ジタルバンドパスフィルタとデジタル整流回路で構成す
る。以上のように、検波器をデジタル構成とすることに
より、回路の無調整化、高密度実装化、安定動作、位相
制御の高速化が可能になる。又、デジタル検波手段と位
相制御手段との間にパラレル／シリアル変換部を設け、
該変換部で中心周波数レベルと、高域側と低域側のレベ
ル偏差とをそれぞれ並列データから直列データに変換
し、ビットシリアルに位相制御手段に入力する構成とす
る。このようにすれば、データ通信線の数を著しく減少
でき、しかも、インタフェースを簡単にできる。
ば、空間的に離間した２つのアンテナで信号を受信し、
一方のアンテナで受信した信号の位相を制御し、該位相
制御された信号と他方のアンテナで受信した信号を合成
して出力するスペースダイバーシティ受信装置におい
て、合成信号の中心周波数レベルと中心周波数より高域
側及び低域側のレベルをデジタル的に検波するデジタル
検波手段と、中心周波数レベルが設定レベルと一致する
ように、かつ、前記高域側と低域側のレベル偏差が零と
なるように前記位相を制御する手段を有するスペースダ
イバーシティ受信装置により達成される。このスペース
ダイバーシティ受信装置において、デジタル検波手段
は、前記合成信号の中心周波信号のｎ倍の周波数で該合
成信号をサンプリングしてデジタル値に変換するＡＤコ
ンバータと、ＡＤコンバータから出力されるデジタルデ
ータを用いて前記中心周波数成分、高域側周波数成分、
低域側周波数成分をそれぞれを検波するデジタル検波部
で構成し、デジタル検波部は各周波数成分を出力するデ
ジタルバンドパスフィルタとデジタル整流回路で構成す
る。以上のように、検波器をデジタル構成とすることに
より、回路の無調整化、高密度実装化、安定動作、位相
制御の高速化が可能になる。又、デジタル検波手段と位
相制御手段との間にパラレル／シリアル変換部を設け、
該変換部で中心周波数レベルと、高域側と低域側のレベ
ル偏差とをそれぞれ並列データから直列データに変換
し、ビットシリアルに位相制御手段に入力する構成とす
る。このようにすれば、データ通信線の数を著しく減少
でき、しかも、インタフェースを簡単にできる。
【００１０】上記課題は本発明によれば、２つのアン
テナの受信信号レベルの差を求め、該レベル差が設定レ
ベル以下の場合に、最小振幅偏差合成方式による位相制
御を実行し、レベル差が設定レベル以上の場合に、合成
信号レベルが最大となるように位相制御することによ
り、あるいは、合成信号レベルを監視し、該合成信号
レベルが設定レベル以上の場合に、最小振幅偏差合成方
式による位相制御を実行し、合成信号レベルが設定レベ
ル以下の場合に、合成信号レベルが最大となるように位
相制御することにより達成される。２つのアンテナ受信
信号のレベル差が大きくなったとき、あるいは、合成信
号レベルが小さくなったとき、最小振幅偏差合成方式に
よる位相制御をやめ、代わって、合成信号レベルが最大
になるように位相制御することによりＣＮ比の劣化、符
号誤り率の劣化を改善することができる。又、アンテナ
受信信号にＡＧＣ制御を施して出力レベルを圧縮するＡ
ＧＣ回路を設けることにより、最小振幅偏差合成方式に
よる位相制御を適用できるアンテナ受信信号レベルのダ
イナミックレンジを拡大することができる。
テナの受信信号レベルの差を求め、該レベル差が設定レ
ベル以下の場合に、最小振幅偏差合成方式による位相制
御を実行し、レベル差が設定レベル以上の場合に、合成
信号レベルが最大となるように位相制御することによ
り、あるいは、合成信号レベルを監視し、該合成信号
レベルが設定レベル以上の場合に、最小振幅偏差合成方
式による位相制御を実行し、合成信号レベルが設定レベ
ル以下の場合に、合成信号レベルが最大となるように位
相制御することにより達成される。２つのアンテナ受信
信号のレベル差が大きくなったとき、あるいは、合成信
号レベルが小さくなったとき、最小振幅偏差合成方式に
よる位相制御をやめ、代わって、合成信号レベルが最大
になるように位相制御することによりＣＮ比の劣化、符
号誤り率の劣化を改善することができる。又、アンテナ
受信信号にＡＧＣ制御を施して出力レベルを圧縮するＡ
ＧＣ回路を設けることにより、最小振幅偏差合成方式に
よる位相制御を適用できるアンテナ受信信号レベルのダ
イナミックレンジを拡大することができる。
【００１１】上記課題は本発明によれば、中間周波帯域
の周波数特性を制御する振幅等化手段を各アンテナ出力
経路に設け、他方のアンテナ出力を零とした状態で、高
域側と低域側のレベル偏差が零となるように一方のアン
テナ出力経路に設けられた振幅等化手段を調整すること
により達成される。このように、振幅等化手段を設け、
検波部で得られる振幅偏差情報により受信部主信号系の
初期振幅偏差を零となるように振幅等化手段を予め調整
するから、アナログ回路の振幅特性のバラツキを吸収で
き正確な位相制御を行うことができる。
の周波数特性を制御する振幅等化手段を各アンテナ出力
経路に設け、他方のアンテナ出力を零とした状態で、高
域側と低域側のレベル偏差が零となるように一方のアン
テナ出力経路に設けられた振幅等化手段を調整すること
により達成される。このように、振幅等化手段を設け、
検波部で得られる振幅偏差情報により受信部主信号系の
初期振幅偏差を零となるように振幅等化手段を予め調整
するから、アナログ回路の振幅特性のバラツキを吸収で
き正確な位相制御を行うことができる。
【００１２】
(Ａ) 本発明の第１実施例 （ａ）全体の構成 図１は本発明の第１実施例のスペースダイバーシティ受
信装置の構成図である。図中、２０、２１は中間周波信
号出力部で、それぞれ図示しない第１、第２のアンテナ
の受信信号より高周波増幅、周波数変換、中間周波増幅
して得られる中間周波信号Ｓ１，Ｓ２を出力するもの、
２２は中間周波信号Ｓ２の位相を制御する位相制御回
路、２３は中間周波信号Ｓ１と位相制御回路２３の出力
信号Ｓ２′を合成し、合成信号Ｓ３を出力する合成器、
２４は出力レベルを圧縮するためのＡＧＣ回路、２５は
デジタル構成の検波器で、中間周波帯域内の３つの周波
数（中心周波数ｆ0，高域側周波数ｆ0＋Δｆ，低域側周
波数ｆ0−Δｆ）における合成信号レベルを検出する。
２６は中間周波帯域内の周波数特性がフラットになるよ
うに制御するマイコン構成の制御部である。中間周波帯
域内の周波数特性は、図２(a)〜(c)に示すように、フラ
ットの場合、中間にノッチを有する右上がりの場合、中
間にノッチを有する右下がりの場合等がある。制御部２
６は図２(b),(c)に示す周波数特性が図２(a)に示す周波
数特性となるように位相制御する。すなわち、高域側と
低域側のレベル差であるスロープ(SLOPE)ＳＬが最小と
なるように、かつ、中心周波数レベルと設定レベルＬｓ
の差であるノッチ深さ(NOTCH DEPTH）ＮＤが最小となる
ように位相制御する。
信装置の構成図である。図中、２０、２１は中間周波信
号出力部で、それぞれ図示しない第１、第２のアンテナ
の受信信号より高周波増幅、周波数変換、中間周波増幅
して得られる中間周波信号Ｓ１，Ｓ２を出力するもの、
２２は中間周波信号Ｓ２の位相を制御する位相制御回
路、２３は中間周波信号Ｓ１と位相制御回路２３の出力
信号Ｓ２′を合成し、合成信号Ｓ３を出力する合成器、
２４は出力レベルを圧縮するためのＡＧＣ回路、２５は
デジタル構成の検波器で、中間周波帯域内の３つの周波
数（中心周波数ｆ0，高域側周波数ｆ0＋Δｆ，低域側周
波数ｆ0−Δｆ）における合成信号レベルを検出する。
２６は中間周波帯域内の周波数特性がフラットになるよ
うに制御するマイコン構成の制御部である。中間周波帯
域内の周波数特性は、図２(a)〜(c)に示すように、フラ
ットの場合、中間にノッチを有する右上がりの場合、中
間にノッチを有する右下がりの場合等がある。制御部２
６は図２(b),(c)に示す周波数特性が図２(a)に示す周波
数特性となるように位相制御する。すなわち、高域側と
低域側のレベル差であるスロープ(SLOPE)ＳＬが最小と
なるように、かつ、中心周波数レベルと設定レベルＬｓ
の差であるノッチ深さ(NOTCH DEPTH）ＮＤが最小となる
ように位相制御する。
【００１３】検波器２５は中間周波帯域の中心周波数ｆ
0のｎ倍（例えば４倍）の周波数で合成信号ＳＤをサン
プリングしてデジタル値に変換するＡＤコンバータ（Ａ
ＤＣ）３１と、ＡＤコンバータから出力されるデジタル
データを用いて前記中心周波数成分、高域側周波数成
分、低域側周波数成分をそれぞれデジタル的に検波する
デジタル構成の検波部３２，３３，３４を備えている。
0のｎ倍（例えば４倍）の周波数で合成信号ＳＤをサン
プリングしてデジタル値に変換するＡＤコンバータ（Ａ
ＤＣ）３１と、ＡＤコンバータから出力されるデジタル
データを用いて前記中心周波数成分、高域側周波数成
分、低域側周波数成分をそれぞれデジタル的に検波する
デジタル構成の検波部３２，３３，３４を備えている。
【００１４】（ｂ）制御部の位相制御処理 図３は制御部２６の位相制御処理フローである。制御部
２６は、デジタル構成の検波部３２，３３，３４から中
心周波数成分ＳＤＡ、高域側周波数成分ＳＤＢ、低域側
周波数成分ＳＤＣを受信すれば、中心周波数レベルＳＤ
Ａと設定レベルＬｓの差であるノッチ深さＮＤ(n)と、
高域側と低域側のレベル差（ＳＤＣ−ＳＤＢ）であるス
ロープＳＬ(n)を計算する。ついで、ノッチ深さＮＤ(n)
と前回のノッチ深さＮＤ(n-1)の大小を判定する(ステッ
プ１０１）。ＮＤ(n)＞ＮＤ(n-1)で、今回のノッチ深さ
の方が大きければ、前回の位相制御における位相進み／
遅れの制御方向が逆であることを意味する。したがっ
て、位相を前回の制御方向と逆方向に所定角度Δθ変化
し（ステップ１０２）、始めに戻る。尚、Δθは例えば
１．４0（＝３６０0／２8）である。
２６は、デジタル構成の検波部３２，３３，３４から中
心周波数成分ＳＤＡ、高域側周波数成分ＳＤＢ、低域側
周波数成分ＳＤＣを受信すれば、中心周波数レベルＳＤ
Ａと設定レベルＬｓの差であるノッチ深さＮＤ(n)と、
高域側と低域側のレベル差（ＳＤＣ−ＳＤＢ）であるス
ロープＳＬ(n)を計算する。ついで、ノッチ深さＮＤ(n)
と前回のノッチ深さＮＤ(n-1)の大小を判定する(ステッ
プ１０１）。ＮＤ(n)＞ＮＤ(n-1)で、今回のノッチ深さ
の方が大きければ、前回の位相制御における位相進み／
遅れの制御方向が逆であることを意味する。したがっ
て、位相を前回の制御方向と逆方向に所定角度Δθ変化
し（ステップ１０２）、始めに戻る。尚、Δθは例えば
１．４0（＝３６０0／２8）である。
【００１５】一方、ＮＤ(n)≦ＮＤ(n-1)であれば、ＮＤ
(n)＜ＮＤ(n-1)であるか判定する（ステップ１０３）。
ＮＤ(n)＜ＮＤ(n-1)であれば、前回の位相制御における
位相進み／遅れの制御方向が正しかったことを意味す
る。したがって、位相を前回の制御方向と同一方向に所
定角度Δθ変化し（ステップ１０４）、始めに戻る。ス
テップ１０３の判定において、ＮＤ(n)＝ＮＤ(n-1)であ
れば、スロープＳＬ(n)と前回のスロープＳＬ(n-1)の大
小を判定する(ステップ１０５）。ＳＬ(n)＞ＳＬ(n-1)
で、今回のスロープの方が大きければ、前回の位相進み
／遅れの制御方向が逆であることを意味する。したがっ
て、位相を前回の制御方向と逆方向に所定角度Δθ変化
し（ステップ１０６）、始めに戻る。一方、ステップ１
０５の判定においてＳＬ(n)≦ＳＬ(n-1)であれば、前回
の位相制御における位相進み／遅れの制御方向が正しか
ったことを意味する。したがって、位相を前回の制御方
向と同一方向に所定角度Δθ変化する（ステップ１０
４）。以後、上記制御を繰り返せば、最終的にＮＤ
（ｎ）≒０，ＳＬ（ｎ）≒０になる。
(n)＜ＮＤ(n-1)であるか判定する（ステップ１０３）。
ＮＤ(n)＜ＮＤ(n-1)であれば、前回の位相制御における
位相進み／遅れの制御方向が正しかったことを意味す
る。したがって、位相を前回の制御方向と同一方向に所
定角度Δθ変化し（ステップ１０４）、始めに戻る。ス
テップ１０３の判定において、ＮＤ(n)＝ＮＤ(n-1)であ
れば、スロープＳＬ(n)と前回のスロープＳＬ(n-1)の大
小を判定する(ステップ１０５）。ＳＬ(n)＞ＳＬ(n-1)
で、今回のスロープの方が大きければ、前回の位相進み
／遅れの制御方向が逆であることを意味する。したがっ
て、位相を前回の制御方向と逆方向に所定角度Δθ変化
し（ステップ１０６）、始めに戻る。一方、ステップ１
０５の判定においてＳＬ(n)≦ＳＬ(n-1)であれば、前回
の位相制御における位相進み／遅れの制御方向が正しか
ったことを意味する。したがって、位相を前回の制御方
向と同一方向に所定角度Δθ変化する（ステップ１０
４）。以後、上記制御を繰り返せば、最終的にＮＤ
（ｎ）≒０，ＳＬ（ｎ）≒０になる。
【００１６】（ｃ）検波器の構成 図４はデジタル構成の検波器の構成図であり、３１は中
心周波数ｆ0のｎ倍（例えば４倍）の周波数で合成信号
ＳＤをサンプリングしてデジタル値に変換するＡＤコン
バータ（ＡＤＣ）、３２〜３４はＡＤコンバータ３１か
ら出力されるデジタルデータを用いて中心周波数（中間
周波数）ｆ0、高域側周波数ｆ0＋Δｆ、低域側周波数ｆ
0−Δｆの合成信号をデジタル的に検波するデジタル検
波部（ＤＦＴ）である。各検波部３２〜３４はブロック
的に同一の構成を有し、それぞれ周波数成分ｆ0，ｆ0
＋Δｆ，ｆ0−Δｆを出力するデジタル構成のバンドパ
スフィルタ３５と、バンドパスフィルタ出力を整流す
るデジタル構成の整流回路３６を備えている。整流回路
３６は、バンドパスフィルタ出力のピーク値をホールド
するホールド回路ＰＫＨと、ホールド回路出力を積分し
て平均化する平均化回路（積分器）ＭＮＣを有してい
る。この、整流回路３６は、バンドパスフィルタ出力の
絶対値を演算する絶対値回路ＡＢＳと絶対値を平均化す
る平均化回路ＭＮＣで構成することもできる。
心周波数ｆ0のｎ倍（例えば４倍）の周波数で合成信号
ＳＤをサンプリングしてデジタル値に変換するＡＤコン
バータ（ＡＤＣ）、３２〜３４はＡＤコンバータ３１か
ら出力されるデジタルデータを用いて中心周波数（中間
周波数）ｆ0、高域側周波数ｆ0＋Δｆ、低域側周波数ｆ
0−Δｆの合成信号をデジタル的に検波するデジタル検
波部（ＤＦＴ）である。各検波部３２〜３４はブロック
的に同一の構成を有し、それぞれ周波数成分ｆ0，ｆ0
＋Δｆ，ｆ0−Δｆを出力するデジタル構成のバンドパ
スフィルタ３５と、バンドパスフィルタ出力を整流す
るデジタル構成の整流回路３６を備えている。整流回路
３６は、バンドパスフィルタ出力のピーク値をホールド
するホールド回路ＰＫＨと、ホールド回路出力を積分し
て平均化する平均化回路（積分器）ＭＮＣを有してい
る。この、整流回路３６は、バンドパスフィルタ出力の
絶対値を演算する絶対値回路ＡＢＳと絶対値を平均化す
る平均化回路ＭＮＣで構成することもできる。
【００１７】(c-1) 中心周波数ｆ0用の検波部 中心周波数ｆ0用のデジタル検波部３２のバンドパスフ
ィルタ３５は、ＡＤコンバータ３１からｎ・ｆ0の速度
で出力するデジタルデータをｎ個毎に抽出するセレクタ
ＳＬと、セレクタ出力をデジタル的に積分する積分器Ｉ
ＴＧで構成される。ｎ＝４とし、ＡＤコンバータ３１か
ら４・ｆ0で出力されるサンプリングデータを順次Ａ，
Ｂ，Ｃ，Ｄ，Ａ，Ｂ・・・とすれば（図５参照）、セレ
クタＳＬは４個毎にサンプリングデータを抽出して出力
する。すなわち、セレクタＳＬは図５（ａ）に示すよう
にサンプリングデータＡを中心周波数ｆ0で抽出して積
分器ＩＴＧに入力する。積分器ＩＴＧは入力データを積
分し、その平均値を出力する。
ィルタ３５は、ＡＤコンバータ３１からｎ・ｆ0の速度
で出力するデジタルデータをｎ個毎に抽出するセレクタ
ＳＬと、セレクタ出力をデジタル的に積分する積分器Ｉ
ＴＧで構成される。ｎ＝４とし、ＡＤコンバータ３１か
ら４・ｆ0で出力されるサンプリングデータを順次Ａ，
Ｂ，Ｃ，Ｄ，Ａ，Ｂ・・・とすれば（図５参照）、セレ
クタＳＬは４個毎にサンプリングデータを抽出して出力
する。すなわち、セレクタＳＬは図５（ａ）に示すよう
にサンプリングデータＡを中心周波数ｆ0で抽出して積
分器ＩＴＧに入力する。積分器ＩＴＧは入力データを積
分し、その平均値を出力する。
【００１８】図６は中心周波数ｆ0用のデジタル検波部
３２の構成図である。ＳＬはセレクタであり、４・ｆ0
で入力される１０ビットのサンプリングデータ列ＳＤよ
り４個毎にデータＡを抽出して出力するもの、ＳＨＢは
１０ビットデータの上位５ビットを出力する５ビット化
部、ＩＴＧは積分器、ＰＫＨはピークホールド回路、Ｍ
ＮＣは平均化回路である。積分器ＩＴＧは、中心周波数
ｆ0と同一速度で積分演算を実行するもので、４１は加
算器、４２は６ビットの加算器出力を記憶するためのフ
リップフロップ、４３は下１拡張部で、６ビットデータ
の最下位ビットに”１”の１ビットを付加して７ビット
データにするものである。５ビット化部ＳＨＢで下位５
ビットを除去するため、この下１拡張部４３で１ビット
を付加して誤差を軽減する。４４は累算部であり、下１
桁拡張出力と累算値を加算する加算器４４ａ、加算結果
（累算値）を記憶する１２ビットのフリップフロッ４４
ｂを有している。フリップフロップ４４ｂを１２ビット
することにより、累算値を±２11でリミットしている。
４５は累算値を１／２8する除算部、４６は符号反転
部、４７はフィードバック部、４８は累算値を１／２6
して出力する出力部である。積分器ＩＴＧは、入力を
ｘ、出力をｙ、帰還値をｙ／ｋとすれば次式 ∫（ｘ−ｙ／ｋ）dt＝ｙ の積分演算を実行する。
３２の構成図である。ＳＬはセレクタであり、４・ｆ0
で入力される１０ビットのサンプリングデータ列ＳＤよ
り４個毎にデータＡを抽出して出力するもの、ＳＨＢは
１０ビットデータの上位５ビットを出力する５ビット化
部、ＩＴＧは積分器、ＰＫＨはピークホールド回路、Ｍ
ＮＣは平均化回路である。積分器ＩＴＧは、中心周波数
ｆ0と同一速度で積分演算を実行するもので、４１は加
算器、４２は６ビットの加算器出力を記憶するためのフ
リップフロップ、４３は下１拡張部で、６ビットデータ
の最下位ビットに”１”の１ビットを付加して７ビット
データにするものである。５ビット化部ＳＨＢで下位５
ビットを除去するため、この下１拡張部４３で１ビット
を付加して誤差を軽減する。４４は累算部であり、下１
桁拡張出力と累算値を加算する加算器４４ａ、加算結果
（累算値）を記憶する１２ビットのフリップフロッ４４
ｂを有している。フリップフロップ４４ｂを１２ビット
することにより、累算値を±２11でリミットしている。
４５は累算値を１／２8する除算部、４６は符号反転
部、４７はフィードバック部、４８は累算値を１／２6
して出力する出力部である。積分器ＩＴＧは、入力を
ｘ、出力をｙ、帰還値をｙ／ｋとすれば次式 ∫（ｘ−ｙ／ｋ）dt＝ｙ の積分演算を実行する。
【００１９】ピークホールド回路ＰＫＨは、プラス側ピ
ーク値Ｐ+からマイナス側ピーク値Ｐ-までのピーク・ツ
ー・ピークＰを出力する。このピークホールド回路ＰＫ
Ｈにおいて、５１は今回の積分出力とそれまでのプラス
側ピーク値Ｐ+との大小を比較する比較部、５２は大き
い方を選択してピーク値Ｐ+として出力するセレクタ、
５３は今回の積分出力とそれまでのマイナス側ピーク値
Ｐ-との大小を比較する比較部、５４は小さい方を選択
してピーク値Ｐ-として出力するセレクタ、５５は符号
反転部、５６はピーク値Ｐ（＝Ｐ+−Ｐ-）を演算する演
算部、５７はピーク値Ｐをｆ0／１２８の速度で出力す
るフリップフロップである。すなわち、ピークホールド
回路ＰＫＨは中心周波数の１／１２８の周期でピーク値
Ｐを求めて出力する。平均化回路ＭＮＣは中間周波数ｆ
0の１／１２８の速度で積分演算を実行し、ピーク値Ｐ
を平均化して出力する。平均化回路ＭＮＣにおいて、６
１は加算器、６２は加算器出力を記憶するフリップフロ
ップ、６３は１４ビットの累算値記憶部で、累算値を＋
２14にリミットしている。６４は累算値を１／２11する
除算部、６５は符号反転部、６６はフィードバック部、
６７は累算値を１／２6した値を検波出力データＳＤＡ
として出力する出力部である。
ーク値Ｐ+からマイナス側ピーク値Ｐ-までのピーク・ツ
ー・ピークＰを出力する。このピークホールド回路ＰＫ
Ｈにおいて、５１は今回の積分出力とそれまでのプラス
側ピーク値Ｐ+との大小を比較する比較部、５２は大き
い方を選択してピーク値Ｐ+として出力するセレクタ、
５３は今回の積分出力とそれまでのマイナス側ピーク値
Ｐ-との大小を比較する比較部、５４は小さい方を選択
してピーク値Ｐ-として出力するセレクタ、５５は符号
反転部、５６はピーク値Ｐ（＝Ｐ+−Ｐ-）を演算する演
算部、５７はピーク値Ｐをｆ0／１２８の速度で出力す
るフリップフロップである。すなわち、ピークホールド
回路ＰＫＨは中心周波数の１／１２８の周期でピーク値
Ｐを求めて出力する。平均化回路ＭＮＣは中間周波数ｆ
0の１／１２８の速度で積分演算を実行し、ピーク値Ｐ
を平均化して出力する。平均化回路ＭＮＣにおいて、６
１は加算器、６２は加算器出力を記憶するフリップフロ
ップ、６３は１４ビットの累算値記憶部で、累算値を＋
２14にリミットしている。６４は累算値を１／２11する
除算部、６５は符号反転部、６６はフィードバック部、
６７は累算値を１／２6した値を検波出力データＳＤＡ
として出力する出力部である。
【００２０】(c-2) 高域側周波数（ｆ0＋Δｆ）の検波
部 高域側周波数（ｆ0＋Δｆ）用のデジタル検波部３３の
バンドパスフィルタ３５（図４）は、ＡＤコンバータ３
１からｎ・ｆ0の速度で出力されるデジタル値を（ｎ−
α）（α≧１）個毎に抽出するセレクタＳＬと、セレク
タ出力をデジタル的に積分する積分器ＩＴＧで構成され
る。ｎ＝４、α＝１とし、ＡＤコンバータ３１から４・
ｆ0で出力されるサンプリングデータを順次Ａ，Ｂ，
Ｃ，Ｄ，Ａ，Ｂ・・・とすれば（図５参照）、セレクタ
ＳＬは３個毎にサンプリングデータを抽出して出力す
る。すなわち、セレクタＳＬは図５（ｃ）に示すように
サンプリングデータＡ，Ｄ，Ｃ，Ｂ，Ａ，Ｄ，・・・を
周波数（ｆ0＋Δｆ）で抽出して積分器ＩＴＧに入力す
る。ところで、後段の積分器ＩＴＧは周波数ｆ0で積分
演算を実行する。このため、１周期内に２つのサンプリ
ングデータＡ，Ｄが発生する期間Ｔでは、ＡとＤの平均
値(A+D)/2を演算し、図５（ｄ）に示すように(A+D)/2，
Ｃ，Ｂ，(A+D)/2，Ｃ，・・・の順序で積分器ＩＴＧに
入力する。積分器ＩＴＧは入力データを積分し、その平
均値を出力する。
部 高域側周波数（ｆ0＋Δｆ）用のデジタル検波部３３の
バンドパスフィルタ３５（図４）は、ＡＤコンバータ３
１からｎ・ｆ0の速度で出力されるデジタル値を（ｎ−
α）（α≧１）個毎に抽出するセレクタＳＬと、セレク
タ出力をデジタル的に積分する積分器ＩＴＧで構成され
る。ｎ＝４、α＝１とし、ＡＤコンバータ３１から４・
ｆ0で出力されるサンプリングデータを順次Ａ，Ｂ，
Ｃ，Ｄ，Ａ，Ｂ・・・とすれば（図５参照）、セレクタ
ＳＬは３個毎にサンプリングデータを抽出して出力す
る。すなわち、セレクタＳＬは図５（ｃ）に示すように
サンプリングデータＡ，Ｄ，Ｃ，Ｂ，Ａ，Ｄ，・・・を
周波数（ｆ0＋Δｆ）で抽出して積分器ＩＴＧに入力す
る。ところで、後段の積分器ＩＴＧは周波数ｆ0で積分
演算を実行する。このため、１周期内に２つのサンプリ
ングデータＡ，Ｄが発生する期間Ｔでは、ＡとＤの平均
値(A+D)/2を演算し、図５（ｄ）に示すように(A+D)/2，
Ｃ，Ｂ，(A+D)/2，Ｃ，・・・の順序で積分器ＩＴＧに
入力する。積分器ＩＴＧは入力データを積分し、その平
均値を出力する。
【００２１】図７は高域側周波数用のデジタル検波部３
３の構成図であり、図６の検波部と同一部分には同一符
号を付している。図６の検波部と異なる点は、(1) １０
ビットのサンプリングデータＳＤの上位５ビットを出力
する５ビット化部ＳＨＢを先頭に設けた点、(2) 演算部
ＭＣにおいて５ビット化されたサンプリングデータＡ，
Ｄの平均値(A+D)/2を演算して出力する点、(3) セレク
タＳＬが３進カウンタＣＮのカウント値が０のとき(A+
D)/2を選択して積分器ＩＴＧに出力し、カウント値が１
のときＣを選択して積分器ＩＴＧに出力し、カウント値
が２のときＢを選択して積分器ＩＴＧに出力する点、
(4) 平均化回路部ＭＮＣの出力を高域側検波出力データ
ＳＤＢとして出力する点である。
３の構成図であり、図６の検波部と同一部分には同一符
号を付している。図６の検波部と異なる点は、(1) １０
ビットのサンプリングデータＳＤの上位５ビットを出力
する５ビット化部ＳＨＢを先頭に設けた点、(2) 演算部
ＭＣにおいて５ビット化されたサンプリングデータＡ，
Ｄの平均値(A+D)/2を演算して出力する点、(3) セレク
タＳＬが３進カウンタＣＮのカウント値が０のとき(A+
D)/2を選択して積分器ＩＴＧに出力し、カウント値が１
のときＣを選択して積分器ＩＴＧに出力し、カウント値
が２のときＢを選択して積分器ＩＴＧに出力する点、
(4) 平均化回路部ＭＮＣの出力を高域側検波出力データ
ＳＤＢとして出力する点である。
【００２２】(c-3) 低域側周波数（ｆ0＋Δｆ）の検波
部 低域側周波数（ｆ0＋Δｆ）用のデジタル検波部３４の
バンドパスフィルタ３５（図４）は、ＡＤコンバータ３
１からｎ・ｆ0の速度で出力されるデジタル値を（ｎ＋
β）（β≧１）個毎に抽出するセレクタＳＬと、セレク
タ出力をデジタル的に積分する積分器ＩＴＧで構成され
る。ｎ＝４、β＝１とし、ＡＤコンバータ３１から出力
されるサンプリングデータを順次Ａ，Ｂ，Ｃ，Ｄ，Ａ，
Ｂ・・・とすれば（図５参照）、セレクタＳＬは５個毎
にサンプリングデータを抽出して出力する。すなわち、
セレクタＳＬは図５（ｂ）に示すようにサンプリングデ
ータＡ，Ｂ，Ｃ，Ｄ，Ａ，Ｂ，・・・を抽出して積分器
ＩＴＧに入力する。積分器ＩＴＧは、周波数ｆ0で積分
演算をを実行するが、期間Ｔ′においてサンプリングデ
ータが積分器ＩＴＧに入力しない。このため、かかる期
間において、積分器ＩＴＧは積分動作をリセットし、積
分動作を行わないようにする。
部 低域側周波数（ｆ0＋Δｆ）用のデジタル検波部３４の
バンドパスフィルタ３５（図４）は、ＡＤコンバータ３
１からｎ・ｆ0の速度で出力されるデジタル値を（ｎ＋
β）（β≧１）個毎に抽出するセレクタＳＬと、セレク
タ出力をデジタル的に積分する積分器ＩＴＧで構成され
る。ｎ＝４、β＝１とし、ＡＤコンバータ３１から出力
されるサンプリングデータを順次Ａ，Ｂ，Ｃ，Ｄ，Ａ，
Ｂ・・・とすれば（図５参照）、セレクタＳＬは５個毎
にサンプリングデータを抽出して出力する。すなわち、
セレクタＳＬは図５（ｂ）に示すようにサンプリングデ
ータＡ，Ｂ，Ｃ，Ｄ，Ａ，Ｂ，・・・を抽出して積分器
ＩＴＧに入力する。積分器ＩＴＧは、周波数ｆ0で積分
演算をを実行するが、期間Ｔ′においてサンプリングデ
ータが積分器ＩＴＧに入力しない。このため、かかる期
間において、積分器ＩＴＧは積分動作をリセットし、積
分動作を行わないようにする。
【００２３】図８は低域側周波数用のデジタル検波部３
４の構成図であり、図６の検波部と同一部分には同一符
号を付している。図６の検波部と異なる点は、(1) １０
ビットのサンプリングデータＳＤの上位５ビットを出力
する５ビット化部ＳＨＢを先頭に設けた点、(2) セレク
タＳＬが、５進カウンタＣＮのカウント値＝０のときＡ
を、１のときＢを、２のときＣを、３のときＤを、４の
とき任意の数値Ｘを選択して積分器ＩＴＧに出力する
点、(3) 積分器ＩＴＧの下１拡張部４３と累算部４４の
間にリセット部４９を設け、５進カウンタＣＮのカウン
ト値が４のとき下１拡張部４３の出力を０にリセット
し、積分演算を行わない点、(4) 平均化回路部ＭＮＣの
出力を低域側検波出力データＳＤＣとして出力する点で
ある。
４の構成図であり、図６の検波部と同一部分には同一符
号を付している。図６の検波部と異なる点は、(1) １０
ビットのサンプリングデータＳＤの上位５ビットを出力
する５ビット化部ＳＨＢを先頭に設けた点、(2) セレク
タＳＬが、５進カウンタＣＮのカウント値＝０のときＡ
を、１のときＢを、２のときＣを、３のときＤを、４の
とき任意の数値Ｘを選択して積分器ＩＴＧに出力する
点、(3) 積分器ＩＴＧの下１拡張部４３と累算部４４の
間にリセット部４９を設け、５進カウンタＣＮのカウン
ト値が４のとき下１拡張部４３の出力を０にリセット
し、積分演算を行わない点、(4) 平均化回路部ＭＮＣの
出力を低域側検波出力データＳＤＣとして出力する点で
ある。
【００２４】（ｄ）デジタル検波器の効果 検波器２５をデジタルで構成することにより、装置毎の
ばらつきがなくなり、回路の無調整化が可能になる。
又、プリント板上にコイル、コンデンサ、抵抗等の素子
を実装してバンドパスフィルタを構成したり、ダイオー
ド等をプリント板上に実装して整流回路を構成する必要
がないため、高密度実装化、安定動作が実現できる。
又、温度や電源変動に対して補償回路が不要となる。更
には、デジタル構成としたため高速度に検波出力を得る
ことができ、しかも、ノッチ深さＮＤ(n)＝０、スロー
プＳＬ(n)＝０となるように位相制御するため制御の高
速化が可能になる。
ばらつきがなくなり、回路の無調整化が可能になる。
又、プリント板上にコイル、コンデンサ、抵抗等の素子
を実装してバンドパスフィルタを構成したり、ダイオー
ド等をプリント板上に実装して整流回路を構成する必要
がないため、高密度実装化、安定動作が実現できる。
又、温度や電源変動に対して補償回路が不要となる。更
には、デジタル構成としたため高速度に検波出力を得る
ことができ、しかも、ノッチ深さＮＤ(n)＝０、スロー
プＳＬ(n)＝０となるように位相制御するため制御の高
速化が可能になる。
【００２５】（Ｂ）第２実施例 第１実施例では各検波部３２〜３４の検波出力データＳ
ＤＡ，ＳＤＢ，ＳＤＣをそれぞれ制御部２６に並列に入
力している。かかる並列データ入力では、検波器２５と
制御部２６間の信号線数が多くなり、しかも、インタフ
ェースが複雑になる。たとえば、検波出力データを８ビ
ットとすると２４本の信号線がが必要になる。第２実施
例では、低域側検波出力ＳＤＣと高域側検波出力ＳＤＢ
の差を検波器側で演算し、該差（スロープＳＬ）と中心
周波数の検波出力ＳＤＡとを直列データに変換してビッ
トシリアルに制御部２６に送出する。図９は本発明の第
２実施例のスペースダイバーシティ受信装置の構成図で
あり、図１の第１実施例と同一部分には同一符号を付し
ている。図１の第１実施例と異なる点は、デジタル検波
器２５と制御部２６の間に検波データ加工部（パラレル
・シリアル変換部）２７を設けた点である。
ＤＡ，ＳＤＢ，ＳＤＣをそれぞれ制御部２６に並列に入
力している。かかる並列データ入力では、検波器２５と
制御部２６間の信号線数が多くなり、しかも、インタフ
ェースが複雑になる。たとえば、検波出力データを８ビ
ットとすると２４本の信号線がが必要になる。第２実施
例では、低域側検波出力ＳＤＣと高域側検波出力ＳＤＢ
の差を検波器側で演算し、該差（スロープＳＬ）と中心
周波数の検波出力ＳＤＡとを直列データに変換してビッ
トシリアルに制御部２６に送出する。図９は本発明の第
２実施例のスペースダイバーシティ受信装置の構成図で
あり、図１の第１実施例と同一部分には同一符号を付し
ている。図１の第１実施例と異なる点は、デジタル検波
器２５と制御部２６の間に検波データ加工部（パラレル
・シリアル変換部）２７を設けた点である。
【００２６】図１０は検波データ加工部（パラレル・シ
リアル変換部）の構成図であり，２７ａは高域側検波出
力ＳＤＢの符号を反転する符号反転部、２７ｂは低域側
検波出力ＳＤＣと符号反転部２７ａの出力（−ＳＤＢ）
を加算して（ＳＤＣ−ＳＤＢ）を出力する加算器であ
る。この低域側と高域側の検波出力の差は図２に示すス
ロープＳＬ(n)である。２７ｃは１６ビットのレジスタ
であり、下位８ビットにスロープＳＬ(n)を記憶し、上
位８ビットに中心周波数ｆ0における検波出力ＳＤＡを
記憶し、各ビットの値をビットシリアルに出力する。２
７ｄは１６進カウンタで、ｆ0／８のクロック信号ＣＬ
Ｋをカウントすると共に、１６個クロック信号ＣＬＫが
発生する毎にキャリー信号ＣＲを出力する。２７ｅはキ
ャリー信号ＣＲが入力する毎に反転してフレームパルス
ＦＲＰを出力するフリップフロップである。
リアル変換部）の構成図であり，２７ａは高域側検波出
力ＳＤＢの符号を反転する符号反転部、２７ｂは低域側
検波出力ＳＤＣと符号反転部２７ａの出力（−ＳＤＢ）
を加算して（ＳＤＣ−ＳＤＢ）を出力する加算器であ
る。この低域側と高域側の検波出力の差は図２に示すス
ロープＳＬ(n)である。２７ｃは１６ビットのレジスタ
であり、下位８ビットにスロープＳＬ(n)を記憶し、上
位８ビットに中心周波数ｆ0における検波出力ＳＤＡを
記憶し、各ビットの値をビットシリアルに出力する。２
７ｄは１６進カウンタで、ｆ0／８のクロック信号ＣＬ
Ｋをカウントすると共に、１６個クロック信号ＣＬＫが
発生する毎にキャリー信号ＣＲを出力する。２７ｅはキ
ャリー信号ＣＲが入力する毎に反転してフレームパルス
ＦＲＰを出力するフリップフロップである。
【００２７】デジタル検波部３２〜３４はｆ0／１２８
の速度で検波出力ＳＤＡ，ＳＤＢ，ＳＤＣを演算して出
力する（図６〜図８参照）。加算器２７ｂはｆ0／１２
８の速度でスロープＳＬ(n)（＝ＳＤＣ−ＳＤＢ）を演
算して出力する。レジスタ２７ｃはｆ0／１２８の速度
でスロープＳＬ(n)及び検波出力ＳＤＡを記憶する。一
方、１６進カウンタ２７ｄはｆ0／８のクロック信号Ｃ
ＬＫをカウントし、カウント値をレジスタ２７ｃに入力
する。レジスタ２７ｃは１６進カウンタ２７ｄの計数値
０〜１５に応じたビット値を順次ビットシリアルに直列
データＳＤＴとして制御部２６に入力する。すなわち、
レジスタ２７ｃはｆ0／１２８の速度でスロープＳＬ(n)
及び検波出力ＳＤＡを書き替えると共に、該スロープＳ
Ｌ(n)及び検波出力ＳＤＡをビットシリアルに直列デー
タＳＤＴとして制御部２６に入力する。以上により、制
御部２６には、直列データＳＤＴと、フレームパルスＦ
ＲＰと、ｆ0／８のクロック信号ＣＬＫを入力するだけ
で良いため、信号線数を３本に減少することができる。
の速度で検波出力ＳＤＡ，ＳＤＢ，ＳＤＣを演算して出
力する（図６〜図８参照）。加算器２７ｂはｆ0／１２
８の速度でスロープＳＬ(n)（＝ＳＤＣ−ＳＤＢ）を演
算して出力する。レジスタ２７ｃはｆ0／１２８の速度
でスロープＳＬ(n)及び検波出力ＳＤＡを記憶する。一
方、１６進カウンタ２７ｄはｆ0／８のクロック信号Ｃ
ＬＫをカウントし、カウント値をレジスタ２７ｃに入力
する。レジスタ２７ｃは１６進カウンタ２７ｄの計数値
０〜１５に応じたビット値を順次ビットシリアルに直列
データＳＤＴとして制御部２６に入力する。すなわち、
レジスタ２７ｃはｆ0／１２８の速度でスロープＳＬ(n)
及び検波出力ＳＤＡを書き替えると共に、該スロープＳ
Ｌ(n)及び検波出力ＳＤＡをビットシリアルに直列デー
タＳＤＴとして制御部２６に入力する。以上により、制
御部２６には、直列データＳＤＴと、フレームパルスＦ
ＲＰと、ｆ0／８のクロック信号ＣＬＫを入力するだけ
で良いため、信号線数を３本に減少することができる。
【００２８】（Ｃ）第３実施例 最小振幅偏差合成方式では、２つのアンテナの受信レベ
ルの差が大きいと位相制御の効果が出ない。従来はかか
る場合であっても、最小振幅偏差合成方式による位相制
御を行っている。このため、信号レベルが復旧して２つ
のアンテナの受信信号レベル差が小さくなった場合、速
やかに合成信号レベルを大きくできない。そこで、第３
実施例では、２つのアンテナの受信信号レベルの差が設
定レベル以下の場合に、最小振幅偏差合成方式による位
相制御を行い、レベル差が設定値以上の場合に、合成信
号レベルが最大となるように位相制御を行い、２つのア
ンテナの受信信号レベル差が小さくなった場合に、速や
かに合成信号レベルが大きくなるようにする。
ルの差が大きいと位相制御の効果が出ない。従来はかか
る場合であっても、最小振幅偏差合成方式による位相制
御を行っている。このため、信号レベルが復旧して２つ
のアンテナの受信信号レベル差が小さくなった場合、速
やかに合成信号レベルを大きくできない。そこで、第３
実施例では、２つのアンテナの受信信号レベルの差が設
定レベル以下の場合に、最小振幅偏差合成方式による位
相制御を行い、レベル差が設定値以上の場合に、合成信
号レベルが最大となるように位相制御を行い、２つのア
ンテナの受信信号レベル差が小さくなった場合に、速や
かに合成信号レベルが大きくなるようにする。
【００２９】図１１は本発明の第３実施例のスペースダ
イバーシティ受信装置の構成図であり、図１の第１実施
例と同一部分には同一符号を付している。図１１におい
て、図１の第１実施例と異なる点は、(1) ２つのアンテ
ナの受信レベルあるいは受信電力をそれぞれ検出する受
信レベル検出部７１，７２が設けられている点、(2) Ａ
ＧＣ回路２４の構成を、ＡＧＣ増幅器２４ａ、検波器２
４ｂ、オペレーションアンプ２４ｃで明示している点、
(3) ＡＧＣ回路２４のＡＧＣ電圧ＶAGCを合成器２３の
合成信号レベルＶ(n)として制御部２６に入力している
点、(4) 制御部２６において、２つのアンテナの受信信
号レベルの差が設定レベル以下の場合には最小振幅偏差
合成方式による位相制御を行い、レベル差が設定値以上
の場合には、合成信号レベルが最大となるように位相制
御を行う点である。
イバーシティ受信装置の構成図であり、図１の第１実施
例と同一部分には同一符号を付している。図１１におい
て、図１の第１実施例と異なる点は、(1) ２つのアンテ
ナの受信レベルあるいは受信電力をそれぞれ検出する受
信レベル検出部７１，７２が設けられている点、(2) Ａ
ＧＣ回路２４の構成を、ＡＧＣ増幅器２４ａ、検波器２
４ｂ、オペレーションアンプ２４ｃで明示している点、
(3) ＡＧＣ回路２４のＡＧＣ電圧ＶAGCを合成器２３の
合成信号レベルＶ(n)として制御部２６に入力している
点、(4) 制御部２６において、２つのアンテナの受信信
号レベルの差が設定レベル以下の場合には最小振幅偏差
合成方式による位相制御を行い、レベル差が設定値以上
の場合には、合成信号レベルが最大となるように位相制
御を行う点である。
【００３０】図１２は制御部２６の位相制御の処理フロ
ーである。制御部２６は、受信レベル検出部７１，７２
から出力される２つのアンテナの受信レベル（受信電
力）の差を計算し、該差が設定レベル以上であるか否か
を判定する（ステップ２０１）。差が設定レベル以下の
場合には、図３に示す第１実施例と同様の位相制御、す
なわち、最小振幅偏差合成方式による位相制御を行う
（ステップ２０２）。一方、差が設定レベル以上の場合
には、１ステップ前の合成信号値Ｖ(n-1)と今回の合成
信号値Ｖ(n)の大小を比較し、合成出力が増加方向にあ
るか判定する(ステップ２０３）。Ｖ(n)＜Ｖ(n-1)であ
り、合成出力が減少方向にあれば、前回の位相制御にお
ける位相進み／遅れの制御方向が逆であることを意味す
る。したがって、位相を前回の制御方向と逆方向に所定
角度Δθ変化し（ステップ２０４）、始めに戻る。尚、
Δθは例えば１．４0（＝３６０0／２8）である。
ーである。制御部２６は、受信レベル検出部７１，７２
から出力される２つのアンテナの受信レベル（受信電
力）の差を計算し、該差が設定レベル以上であるか否か
を判定する（ステップ２０１）。差が設定レベル以下の
場合には、図３に示す第１実施例と同様の位相制御、す
なわち、最小振幅偏差合成方式による位相制御を行う
（ステップ２０２）。一方、差が設定レベル以上の場合
には、１ステップ前の合成信号値Ｖ(n-1)と今回の合成
信号値Ｖ(n)の大小を比較し、合成出力が増加方向にあ
るか判定する(ステップ２０３）。Ｖ(n)＜Ｖ(n-1)であ
り、合成出力が減少方向にあれば、前回の位相制御にお
ける位相進み／遅れの制御方向が逆であることを意味す
る。したがって、位相を前回の制御方向と逆方向に所定
角度Δθ変化し（ステップ２０４）、始めに戻る。尚、
Δθは例えば１．４0（＝３６０0／２8）である。
【００３１】しかし、ステップ２０３においてＶ(n)≧
Ｖ(n-1)であり、合成出力が増加方向にあれば、前回の
位相制御における位相進み／遅れの制御方向が正しかっ
たことを意味する。したがって、位相を前回の制御方向
と同一方向に所定角度Δθ変化し（ステップ２０５）、
始めに戻る。以上により、２つのアンテナの受信信号レ
ベルの差が設定レベル以上の場合には、合成信号レベル
が最大となるように位相制御が行われる。このため、２
つのアンテナの受信信号レベル差が設定レベル以下に復
帰した場合、速やかに合成信号レベルを大きくして最小
振幅偏差合成方式による位相制御を行うことができる。
Ｖ(n-1)であり、合成出力が増加方向にあれば、前回の
位相制御における位相進み／遅れの制御方向が正しかっ
たことを意味する。したがって、位相を前回の制御方向
と同一方向に所定角度Δθ変化し（ステップ２０５）、
始めに戻る。以上により、２つのアンテナの受信信号レ
ベルの差が設定レベル以上の場合には、合成信号レベル
が最大となるように位相制御が行われる。このため、２
つのアンテナの受信信号レベル差が設定レベル以下に復
帰した場合、速やかに合成信号レベルを大きくして最小
振幅偏差合成方式による位相制御を行うことができる。
【００３２】（Ｄ）第４実施例 最小振幅偏差合成方式では、２つの受信波の干渉波成分
を逆相で合成するため、振幅偏差を小さくできる。しか
し、２つの受信信号の干渉波に対する相関性が大きくな
ると振幅偏差は小さくなるが、合成信号レベルが小さく
なり、ＣＮ比が劣化し、熱雑音によって符号誤り率が劣
化する。そこで、第４実施例では、合成信号レベルを監
視し、合成信号レベルが設定レベル以上の場合には、最
小振幅偏差合成方式による位相制御を行い、合成信号レ
ベルが設定レベル以下の場合には、合成信号レベルが最
大となるように位相制御を行う。図１３は第４実施例の
スペースダイバーシティ受信装置の構成図であり、図１
の第１実施例と同一部分には同一符号を付している。図
１３において、図１の第１実施例と異なる点は、(1) Ａ
ＧＣ回路２４の構成を、ＡＧＣ増幅器２４ａ、検波器２
４ｂ、オペレーションアンプ２４ｃで明示している点、
(2) ＡＧＣ回路２４のＡＧＣ電圧ＶAGCを合成器２３の
合成信号レベルＶ(n)として制御部２６に入力している
点、(3) 制御部２６は、合成信号レベルが設定レベル以
上の場合には、最小振幅偏差合成方式による位相制御を
行い、合成信号レベルが設定レベル以下の場合には、合
成信号レベルが最大となるように位相制御を行う点であ
る。
を逆相で合成するため、振幅偏差を小さくできる。しか
し、２つの受信信号の干渉波に対する相関性が大きくな
ると振幅偏差は小さくなるが、合成信号レベルが小さく
なり、ＣＮ比が劣化し、熱雑音によって符号誤り率が劣
化する。そこで、第４実施例では、合成信号レベルを監
視し、合成信号レベルが設定レベル以上の場合には、最
小振幅偏差合成方式による位相制御を行い、合成信号レ
ベルが設定レベル以下の場合には、合成信号レベルが最
大となるように位相制御を行う。図１３は第４実施例の
スペースダイバーシティ受信装置の構成図であり、図１
の第１実施例と同一部分には同一符号を付している。図
１３において、図１の第１実施例と異なる点は、(1) Ａ
ＧＣ回路２４の構成を、ＡＧＣ増幅器２４ａ、検波器２
４ｂ、オペレーションアンプ２４ｃで明示している点、
(2) ＡＧＣ回路２４のＡＧＣ電圧ＶAGCを合成器２３の
合成信号レベルＶ(n)として制御部２６に入力している
点、(3) 制御部２６は、合成信号レベルが設定レベル以
上の場合には、最小振幅偏差合成方式による位相制御を
行い、合成信号レベルが設定レベル以下の場合には、合
成信号レベルが最大となるように位相制御を行う点であ
る。
【００３３】図１４は制御部２６の位相制御の処理フロ
ーである。制御部２６は合成器２３から出力される合成
信号レベルＶ(n)が設定レベル以下になったか監視し
（ステップ３０１）、設定レベル以上であれば、図３に
示す第１実施例と同様の位相制御、すなわち、最小振幅
偏差合成方式による位相制御を行う（ステップ３０
２）。一方、合成信号レベルＶ(n)が設定レベル以下の
場合には、１ステップ前の合成信号レベルＶ(n-1)と今
回の合成信号レベルＶ(n)の大小を比較し、合成信号レ
ベルが増加方向にあるか判定する(ステップ３０３）。
Ｖ(n)＜Ｖ(n-1)であり、合成出力が減少方向にあれば、
前回の位相制御における位相進み／遅れの制御方向が逆
であることを意味する。したがって、位相を前回の制御
方向と逆方向に所定角度Δθ変化し（ステップ３０
４）、始めに戻る。尚、Δθは例えば１．４0（＝３６
０0／２8）である。
ーである。制御部２６は合成器２３から出力される合成
信号レベルＶ(n)が設定レベル以下になったか監視し
（ステップ３０１）、設定レベル以上であれば、図３に
示す第１実施例と同様の位相制御、すなわち、最小振幅
偏差合成方式による位相制御を行う（ステップ３０
２）。一方、合成信号レベルＶ(n)が設定レベル以下の
場合には、１ステップ前の合成信号レベルＶ(n-1)と今
回の合成信号レベルＶ(n)の大小を比較し、合成信号レ
ベルが増加方向にあるか判定する(ステップ３０３）。
Ｖ(n)＜Ｖ(n-1)であり、合成出力が減少方向にあれば、
前回の位相制御における位相進み／遅れの制御方向が逆
であることを意味する。したがって、位相を前回の制御
方向と逆方向に所定角度Δθ変化し（ステップ３０
４）、始めに戻る。尚、Δθは例えば１．４0（＝３６
０0／２8）である。
【００３４】しかし、ステップ３０３においてＶ(n)≧
Ｖ(n-1)であり、合成出力が増加方向にあれば、前回の
位相制御における位相進み／遅れの制御方向が正しかっ
たことを意味する。したがって、位相を前回の制御方向
と同一方向に所定角度Δθ変化し（ステップ３０５）、
始めに戻る。以上により、合成信号レベルが設定レベル
以下の場合には、合成信号レベルが最大となるように位
相制御が行われる。このため、２つの受信信号の干渉波
に対する相関性が大きい場合であっても、ＣＮ比の劣化
を改善でき、符号誤り率を改善できる。
Ｖ(n-1)であり、合成出力が増加方向にあれば、前回の
位相制御における位相進み／遅れの制御方向が正しかっ
たことを意味する。したがって、位相を前回の制御方向
と同一方向に所定角度Δθ変化し（ステップ３０５）、
始めに戻る。以上により、合成信号レベルが設定レベル
以下の場合には、合成信号レベルが最大となるように位
相制御が行われる。このため、２つの受信信号の干渉波
に対する相関性が大きい場合であっても、ＣＮ比の劣化
を改善でき、符号誤り率を改善できる。
【００３５】（Ｅ）第５実施例 第３実施例（図１１）では２つのアンテナ受信電力の差
が設定レベル以下の場合には最小振幅偏差合成方式によ
る位相制御を行い、設定レベル以上になると合成信号レ
ベルが最大となるように位相制御を行う。このため、第
３実施例では、２つのアンテナ受信電力の差が設定レベ
ル以上になると直ちに制御が切り替わる。ところで、振
幅偏差合成方式によれば振幅偏差を小さくできる。この
ため、ＣＮ比がある程度得られている場合には可能な限
り振幅偏差合成方式による位相制御を行えるようにする
ことが望ましい。そこで、第５実施例では、最小振幅偏
差合成方式による位相制御が適用できるアンテナ受信信
号レベルのダイナミックレンジを拡大するようにしてい
る。
が設定レベル以下の場合には最小振幅偏差合成方式によ
る位相制御を行い、設定レベル以上になると合成信号レ
ベルが最大となるように位相制御を行う。このため、第
３実施例では、２つのアンテナ受信電力の差が設定レベ
ル以上になると直ちに制御が切り替わる。ところで、振
幅偏差合成方式によれば振幅偏差を小さくできる。この
ため、ＣＮ比がある程度得られている場合には可能な限
り振幅偏差合成方式による位相制御を行えるようにする
ことが望ましい。そこで、第５実施例では、最小振幅偏
差合成方式による位相制御が適用できるアンテナ受信信
号レベルのダイナミックレンジを拡大するようにしてい
る。
【００３６】図１５は第５実施例のスペースダイバーシ
ティ受信装置の構成図であり、図１１の第３実施例と同
一部分には同一符号を付している。第５実施例において
図１１の第３実施例と異なる点は、(1) 第３実施例の受
信レベル検出部７１、７２を除去し、代わりに、アンテ
ナ受信信号を所定のゲインで増幅して出力すると共に、
出力レベルに基づいてゲインを自動制御するＡＧＣ回路
７３，７４を設け、出力レベルを圧縮する点、(2) ＡＧ
Ｃ回路７３，７４のＡＧＣ電圧を各アンテナの受信電力
（受信レベル）として制御部２６に入力している点であ
る。以上のように、第５実施例ではＡＧＣ回路を設けて
出力レベルを圧縮するため、すなわち、最小振幅偏差合
成方式による位相制御に適したレベルを保持するように
ＡＧＣ制御しているため、ダイナミックレンジを拡大す
ることができる。
ティ受信装置の構成図であり、図１１の第３実施例と同
一部分には同一符号を付している。第５実施例において
図１１の第３実施例と異なる点は、(1) 第３実施例の受
信レベル検出部７１、７２を除去し、代わりに、アンテ
ナ受信信号を所定のゲインで増幅して出力すると共に、
出力レベルに基づいてゲインを自動制御するＡＧＣ回路
７３，７４を設け、出力レベルを圧縮する点、(2) ＡＧ
Ｃ回路７３，７４のＡＧＣ電圧を各アンテナの受信電力
（受信レベル）として制御部２６に入力している点であ
る。以上のように、第５実施例ではＡＧＣ回路を設けて
出力レベルを圧縮するため、すなわち、最小振幅偏差合
成方式による位相制御に適したレベルを保持するように
ＡＧＣ制御しているため、ダイナミックレンジを拡大す
ることができる。
【００３７】（Ｆ）第６実施例 図１６は本発明の第６実施例のスペースダイバーシティ
受信装置の構成図であり、振幅偏差特性のバラツキを吸
収して正確な位相制御を行う場合の実施例である。図
中、第５実施例と同一部分には同一符号を付している。
第６実施例において第５実施例と異なる点は、(1) ＡＧ
Ｃ増幅器７３と合成器２３の間、及び、ＡＧＣ回路７４
と位相制御回路２２の間に、中間周波帯域の周波数特性
を制御する振幅等化器８１，８２がそれぞれ設けられて
いる点、(2) 初期時、各受信アンテナ系の周波数特性が
フラットになるような振幅等化器８１，８２の制御電圧
を求めて、該制御電圧を振幅等化器８１，８２に入力し
て初期調整する点である。
受信装置の構成図であり、振幅偏差特性のバラツキを吸
収して正確な位相制御を行う場合の実施例である。図
中、第５実施例と同一部分には同一符号を付している。
第６実施例において第５実施例と異なる点は、(1) ＡＧ
Ｃ増幅器７３と合成器２３の間、及び、ＡＧＣ回路７４
と位相制御回路２２の間に、中間周波帯域の周波数特性
を制御する振幅等化器８１，８２がそれぞれ設けられて
いる点、(2) 初期時、各受信アンテナ系の周波数特性が
フラットになるような振幅等化器８１，８２の制御電圧
を求めて、該制御電圧を振幅等化器８１，８２に入力し
て初期調整する点である。
【００３８】図１７は振幅等化器の構成図であり、Ｒは
抵抗、Ｃはコンデンサ、Ｌはコイル、ＶＲＣは制御電圧
Ｖｃに応じて容量を変更する可変コンデンサである。可
変コンデンサＶＲＣの容量値により周波数特性が変化す
る。図１６において、振幅等化器８１がないときのアン
テナ経路の周波数特性が図１８（ａ）であるとする。こ
のとき、振幅等化器８１を該アンテナ経路に挿入し、該
振幅等化器に図１８（ｂ）に示す周波数特性を設定す
る。このようにすれば、総合特性は図１８（ｃ）となり
総合周波数特性をフラットにできる。そこで、制御部２
６は、他方のアンテナ出力（たとえば中間周波出力Ｓ
２）を零とした状態で、高域側及び低域側の検波出力Ｓ
ＤＢ、ＳＤＣの差であるスロープＳＬを計算し、該スロ
ープＳＬが零となるように振幅等化器８１の制御電圧Ｖ
ｃ1を制御し、最終的に得られた制御電圧Ｖｃ1の値を記
憶する。同様に、制御部２６は、アンテナ出力（中間周
波出力Ｓ１）を零とした状態で、高域側及び低域側の検
波出力ＳＤＢ、ＳＤＣの差であるスロープＳＬを計算
し、該スロープＳＬが零となるように振幅等化器８２の
制御電圧Ｖｃ2を制御し、最終的に得られた制御電圧Ｖ
ｃ2の値を記憶する。かかる状態で、最小振幅偏差合成
方式により位相制御を実行する際、記憶してある制御電
圧Ｖc1，Ｖc2を振幅等化器８１，８２に入力する。
抵抗、Ｃはコンデンサ、Ｌはコイル、ＶＲＣは制御電圧
Ｖｃに応じて容量を変更する可変コンデンサである。可
変コンデンサＶＲＣの容量値により周波数特性が変化す
る。図１６において、振幅等化器８１がないときのアン
テナ経路の周波数特性が図１８（ａ）であるとする。こ
のとき、振幅等化器８１を該アンテナ経路に挿入し、該
振幅等化器に図１８（ｂ）に示す周波数特性を設定す
る。このようにすれば、総合特性は図１８（ｃ）となり
総合周波数特性をフラットにできる。そこで、制御部２
６は、他方のアンテナ出力（たとえば中間周波出力Ｓ
２）を零とした状態で、高域側及び低域側の検波出力Ｓ
ＤＢ、ＳＤＣの差であるスロープＳＬを計算し、該スロ
ープＳＬが零となるように振幅等化器８１の制御電圧Ｖ
ｃ1を制御し、最終的に得られた制御電圧Ｖｃ1の値を記
憶する。同様に、制御部２６は、アンテナ出力（中間周
波出力Ｓ１）を零とした状態で、高域側及び低域側の検
波出力ＳＤＢ、ＳＤＣの差であるスロープＳＬを計算
し、該スロープＳＬが零となるように振幅等化器８２の
制御電圧Ｖｃ2を制御し、最終的に得られた制御電圧Ｖ
ｃ2の値を記憶する。かかる状態で、最小振幅偏差合成
方式により位相制御を実行する際、記憶してある制御電
圧Ｖc1，Ｖc2を振幅等化器８１，８２に入力する。
【００３９】以上のように、振幅等化器８１，８２を設
け、初期時受信部主信号系の振幅偏差が零となるように
これら振幅等化器８１，８２を調整してから位相制御を
するから、正確に位相制御を行うことができる。図１９
は各アンテナから合成器２３までの遅延時間τ1、τ2が
同一になるように遅延線９１を図１６のスペースダイバ
ーシティ受信装置に設けた例である。このように、位相
調整用の遅延回路、遅延線を備えたスペースダイバーシ
ティ受信装置にも振幅等化器による前記振幅偏差制御を
適用できる。以上、本発明を実施例により説明したが、
本発明は請求の範囲に記載した本発明の主旨に従い種々
の変形が可能であり、本発明はこれらを排除するもので
はない。
け、初期時受信部主信号系の振幅偏差が零となるように
これら振幅等化器８１，８２を調整してから位相制御を
するから、正確に位相制御を行うことができる。図１９
は各アンテナから合成器２３までの遅延時間τ1、τ2が
同一になるように遅延線９１を図１６のスペースダイバ
ーシティ受信装置に設けた例である。このように、位相
調整用の遅延回路、遅延線を備えたスペースダイバーシ
ティ受信装置にも振幅等化器による前記振幅偏差制御を
適用できる。以上、本発明を実施例により説明したが、
本発明は請求の範囲に記載した本発明の主旨に従い種々
の変形が可能であり、本発明はこれらを排除するもので
はない。
【００４０】
【発明の効果】以上本発明によれば、検波器をデジタル
で構成することにより、装置毎のばらつきがなくなり、
回路の無調整化が可能になった。又、プリント板上にコ
イル、コンデンサ、抵抗等の素子を実装してバンドパス
フィルタを構成したり、ダイオード等をプリント板上に
実装して整流回路を構成する必要がないため、高密度実
装化、安定動作が実現できる。又、温度や電源変動に対
して補償回路が不要となる。更には、デジタル構成とし
たため高速度に検波出力を得ることができ、しかも、ノ
ッチ深さＮＤ(n)＝０、スロープＳＬ(n)＝０となるよう
に位相制御するため制御の高速化が可能になる。
で構成することにより、装置毎のばらつきがなくなり、
回路の無調整化が可能になった。又、プリント板上にコ
イル、コンデンサ、抵抗等の素子を実装してバンドパス
フィルタを構成したり、ダイオード等をプリント板上に
実装して整流回路を構成する必要がないため、高密度実
装化、安定動作が実現できる。又、温度や電源変動に対
して補償回路が不要となる。更には、デジタル構成とし
たため高速度に検波出力を得ることができ、しかも、ノ
ッチ深さＮＤ(n)＝０、スロープＳＬ(n)＝０となるよう
に位相制御するため制御の高速化が可能になる。
【００４１】本発明によれば、デジタル検波手段と位相
制御手段との間にパラレル／シリアル変換部を設け、該
変換部で中心周波数レベルと、高域側と低域側のレベル
偏差とをそれぞれ並列データから直列データに変換して
ビットシリアルに位相制御手段に入力するように構成し
たから、信号線数を減少することができる。本発明によ
れば、２つのアンテナの受信信号レベルの差が設定レベ
ル以上の場合には、合成信号レベルが最大となるように
位相制御を行うようにしたから、２つのアンテナの受信
信号レベル差が設定レベル以下に復帰すれば、速やかに
合成信号レベルを大きくして、最小振幅偏差合成方式に
よる位相制御に制御を行うことができる。本発明によれ
ば、合成信号レベルが設定レベル以下の場合には、合成
信号レベルが最大となるように位相制御を行うようにし
たから、２つの受信信号の干渉波に対する相関性が大き
い場合であっても、ＣＮ比の劣化を改善でき、符号誤り
率を改善できる。
制御手段との間にパラレル／シリアル変換部を設け、該
変換部で中心周波数レベルと、高域側と低域側のレベル
偏差とをそれぞれ並列データから直列データに変換して
ビットシリアルに位相制御手段に入力するように構成し
たから、信号線数を減少することができる。本発明によ
れば、２つのアンテナの受信信号レベルの差が設定レベ
ル以上の場合には、合成信号レベルが最大となるように
位相制御を行うようにしたから、２つのアンテナの受信
信号レベル差が設定レベル以下に復帰すれば、速やかに
合成信号レベルを大きくして、最小振幅偏差合成方式に
よる位相制御に制御を行うことができる。本発明によれ
ば、合成信号レベルが設定レベル以下の場合には、合成
信号レベルが最大となるように位相制御を行うようにし
たから、２つの受信信号の干渉波に対する相関性が大き
い場合であっても、ＣＮ比の劣化を改善でき、符号誤り
率を改善できる。
【００４２】本発明によれば、最小振幅偏差合成方式に
よる位相制御に適したレベルを保持するようにＡＧＣ制
御しているため、ダイナミックレンジを拡大することが
できる。本発明によれば、振幅等化器を設け、初期時受
信部主信号系の振幅偏差が零となるようにこれら振幅等
化器を調整してから位相制御をするから、アナログ回路
の振幅特性のバラツキを吸収して正確に位相制御を行う
ことができる。
よる位相制御に適したレベルを保持するようにＡＧＣ制
御しているため、ダイナミックレンジを拡大することが
できる。本発明によれば、振幅等化器を設け、初期時受
信部主信号系の振幅偏差が零となるようにこれら振幅等
化器を調整してから位相制御をするから、アナログ回路
の振幅特性のバラツキを吸収して正確に位相制御を行う
ことができる。
【図１】第１実施例のスペースダイバーシティ受信装置
の構成図である。
の構成図である。
【図２】帯域内の周波数特性説明図である。
【図３】位相制御処理フローである。
【図４】検波器の構成図である。
【図５】セレクタの動作説明図である。
【図６】中心周波数用検出部の構成図である。
【図７】高周波用検出部の構成図である。
【図８】低周波用検出部の構成図である。
【図９】本発明の第２実施例のスペースダイバーシティ
受信装置の構成図である。
受信装置の構成図である。
【図１０】検波データ加工部（パラレルシリアル変換
部）の構成図である。
部）の構成図である。
【図１１】第３実施例のスペースダイバーシティ受信装
置の構成図である。
置の構成図である。
【図１２】２つの受信電力レベルの差が大きい場合の位
相制御処理フローである。
相制御処理フローである。
【図１３】第４実施例のスペースダイバーシティ受信装
置の構成図である。
置の構成図である。
【図１４】合成出力が設定レベル以下の場合（２つの受
信信号に相関がある場合）の位相制御の処理フローであ
る。
信信号に相関がある場合）の位相制御の処理フローであ
る。
【図１５】第５実施例のスペースダイバーシティ受信装
置の構成図である。
置の構成図である。
【図１６】第６実施例のスペースダイバーシティ受信装
置の構成図である。
置の構成図である。
【図１７】振幅等化器の構成図である。
【図１８】振幅等化器による振幅偏差特性のバラツキ吸
収説明図である。
収説明図である。
【図１９】遅延線を有する場合の第６実施例のスペース
ダイバーシティ受信装置の構成図である。
ダイバーシティ受信装置の構成図である。
【図２０】最小振幅偏差合成方式による従来のスペース
ダイバーシティ受信装置の構成図である。
ダイバーシティ受信装置の構成図である。
【図２１】帯域内の周波数特性説明図である。
【図２２】従来のアナログ構成の検波器の構成図であ
る。
る。
【図２３】最小振幅偏差合成方式の説明図である。
２０、２１・・中間周波信号出力部 ２２・・位相制御回路 ２３・・合成器 ２４・・ＡＧＣ回路 ２５・・デジタル検波器 ２６・・制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩松 隆則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 鈴木 利昭 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内
Claims (11)
- 【請求項１】 空間的に離間した２つのアンテナで信号
を受信し、一方のアンテナで受信した信号の位相を制御
し、該位相制御された信号と他方のアンテナで受信した
信号を合成して出力するスペースダイバーシティ受信装
置において、 前記合成信号の中心周波数レベルと中心周波数より高域
側及び低域側のレベルをデジタル的に検波するデジタル
検波手段と、 前記中心周波数レベルが設定レベルと一致するように、
かつ、前記高域側と低域側のレベル偏差が零となるよう
に前記位相を制御する手段を有することを特徴とするス
ペースダイバーシティ受信装置。 - 【請求項２】 各アンテナ受信信号にＡＧＣ制御を施し
て出力レベルを圧縮するＡＧＣ回路を備えることを特徴
とする請求項１記載のスペースダイバーシティ受信装
置。 - 【請求項３】 ２つのアンテナの受信信号レベルの差を
求める手段、 該レベル差が設定レベル以下の場合には前記位相制御を
実行し、レベル差が設定レベル以上の場合には、前記合
成信号レベルが最大となるように前記位相を制御する手
段を有することを特徴とする請求項１または請求項２記
載のスペースダイバーシティ受信装置。 - 【請求項４】 前記合成信号レベルを監視する手段、 合成信号レベルが設定レベル以上の場合には前記位相制
御を実行し、合成信号レベルが設定レベル以下の場合に
は、合成信号レベルが最大となるように前記位相を制御
する手段を有することを特徴とする請求項１または請求
項２記載のスペースダイバーシティ受信装置。 - 【請求項５】 前記低域側から高域側までの帯域の周波
数特性を制御する振幅等化手段を各アンテナ出力経路に
備え、 他方のアンテナ出力を零とした状態で、前記高域側と低
域側のレベル偏差が零となるように一方のアンテナ出力
経路に設けられた振幅等化手段を調整する手段を備えた
ことを特徴とする請求項１記載のスペースダイバーシテ
ィ受信装置。 - 【請求項６】 各アンテナから信号合成部までの信号遅
延時間が同一となるように信号遅延手段を備えた請求項
５記載のスペースダイバーシティ受信装置。 - 【請求項７】 前記デジタル検波手段は、 前記合成信号の中心周波数のｎ倍の周波数で、該合成信
号をサンプリングしてデジタル値に変換するＡＤコンバ
ータ、 ＡＤコンバータから出力されるデジタルデータを用いて
前記中心周波数成分、高域側周波数成分、低域側周波数
成分をそれぞれ検波するデジタル検波部を備えたことを
特徴とする請求項１記載のスペースダイバーシティ受信
装置。 - 【請求項８】 前記デジタル検波部は、 各周波数成分を出力するデジタル構成のバンドパスフィ
ルタと各バンドパスフィルタ出力を整流するデジタル構
成の整流回路を備えたことを特徴とする請求項７記載の
スペースダイバーシティ受信装置。 - 【請求項９】 中心周波数のバンドパスフィルタは、Ａ
Ｄコンバータから出力されるデジタルデータをｎ個毎に
抽出するセレクタと、抽出したデジタルデータ値と累算
値の１／ｍとの差分を演算し、該差分を累算して累算値
を出力するデジタル積分器を備え、 高域側周波数のバンドパスフィルタは、ＡＤコンバータ
から出力されるデジタルデータを（ｎ−α）（α≧１）
個毎に抽出するセレクタと、抽出したデジタルデータ値
と累算値の１／ｍとの差分を演算し、該差分を累算して
累算値を出力するデジタル積分器を備え、 低域側周波数のバンドパスフィルタは、ＡＤコンバータ
から出力されるデジタルデータを（ｎ＋β）（β≧１）
個毎に抽出するセレクタと、抽出したデジタルデータ値
と累算値の１／ｍとの差分を演算し、該差分を累算して
累算値を出力するデジタル積分器を備えたことを特徴と
する請求項８記載のスペースダイバーシティ受信装置。 - 【請求項１０】 前記デジタル構成の整流回路は、バン
ドパスフィルタ出力のピーク値をホールドするホールド
回路あるいはバンドパスフィルタ出力の絶対値を演算す
る絶対値回路と、ホールド回路出力あるいは絶対値回路
出力を積分する積分器を有することを特徴とする請求項
８記載のスペースダイバーシティ受信装置。 - 【請求項１１】 前記デジタル検波手段と位相制御手段
との間にパラレル／シリアル変換部を設け、 該変換部で前記中心周波数レベルと、前記高域側と低域
側のレベル偏差とをそれぞれ並列データから直列データ
に変換し、ビットシリアルに位相制御手段に入力するこ
とを特徴とする請求項１記載のスペースダイバーシティ
受信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12835597A JP3451178B2 (ja) | 1997-05-19 | 1997-05-19 | スペースダイバーシティ受信装置 |
| US08/962,054 US6029056A (en) | 1997-05-19 | 1997-10-31 | Space diversity receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12835597A JP3451178B2 (ja) | 1997-05-19 | 1997-05-19 | スペースダイバーシティ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322255A true JPH10322255A (ja) | 1998-12-04 |
| JP3451178B2 JP3451178B2 (ja) | 2003-09-29 |
Family
ID=14982779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12835597A Expired - Fee Related JP3451178B2 (ja) | 1997-05-19 | 1997-05-19 | スペースダイバーシティ受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6029056A (ja) |
| JP (1) | JP3451178B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229976A (ja) * | 2005-02-18 | 2006-08-31 | Thomson Licensing | フェージング補正を行うデジタル信号受信装置 |
| US7130593B2 (en) | 2001-10-30 | 2006-10-31 | Nec Corporation | Space diversity receiver, operation controll method thereof, and program |
| US9178599B2 (en) | 2012-12-07 | 2015-11-03 | Mitsubishi Electric Corporation | Diversity receiving device and diversity receiving method |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115930A (en) * | 1998-06-11 | 2000-09-12 | Fuji Photo Film Co., Ltd. | Method and laminated member for measuring gap dimension |
| US6236844B1 (en) * | 1998-06-23 | 2001-05-22 | Visteon Global Technologies, Inc. | Proportional diversity radio receiver system |
| US6977910B1 (en) * | 1998-12-31 | 2005-12-20 | Texas Instruments Incorporated | Power control with space time transmit diversity |
| US6308054B2 (en) * | 1999-03-02 | 2001-10-23 | Hitachi, Ltd. | Diversity wireless communication method and its wireless communication apparatus |
| US6647015B2 (en) * | 2000-05-22 | 2003-11-11 | Sarnoff Corporation | Method and apparatus for providing a broadband, wireless, communications network |
| IT1318274B1 (it) * | 2000-07-28 | 2003-07-28 | Siemens Inf & Comm Networks | Procedimento per automatizzare l'equalizzazione preliminare deisegnali combinati nei radioricevitori in diversita' di spazio. |
| JP2003333012A (ja) * | 2002-05-16 | 2003-11-21 | Matsushita Electric Ind Co Ltd | ダイバーシティ装置及びダイバーシティ方法 |
| JP3803641B2 (ja) * | 2003-01-22 | 2006-08-02 | 松下電器産業株式会社 | デジタルａｇｃ回路 |
| TWI288537B (en) * | 2003-06-20 | 2007-10-11 | Realtek Semiconductor Corp | Automatic gain control and antenna diversity method of wireless communication system |
| US8391322B2 (en) * | 2003-07-09 | 2013-03-05 | Broadcom Corporation | Method and system for single weight (SW) antenna system for spatial multiplexing (SM) MIMO system for WCDMA/HSDPA |
| US8406251B2 (en) * | 2004-10-06 | 2013-03-26 | Broadcom Corporation | Method and system for processing multipath clusters |
| US8254306B2 (en) * | 2004-10-06 | 2012-08-28 | Broadcom Corporation | Method and system for implementing a single weight spatial multiplexing (SM) MIMO system |
| US8340139B2 (en) * | 2004-10-06 | 2012-12-25 | Broadcom Corporation | Method and system for weight determination in a single channel (SC) multiple-input multiple-output (MIMO) system for WCDMA/HSDPA |
| US8532019B2 (en) * | 2004-10-06 | 2013-09-10 | Broadcom Corporation | Method and system for implementing a single weight (SW) single channel (SC) MIMO system |
| US8098683B2 (en) | 2004-10-06 | 2012-01-17 | Broadcom Corporation | Method and system for implementing a single weight (SW) single channel (SC) MIMO system with no insertion loss |
| JP4484666B2 (ja) * | 2004-10-28 | 2010-06-16 | アルパイン株式会社 | 無線放送受信機 |
| JP4693462B2 (ja) * | 2005-03-31 | 2011-06-01 | 富士通テン株式会社 | ダイバシティ受信装置および方法 |
| FR2886796A1 (fr) * | 2005-06-07 | 2006-12-08 | Thomson Licensing Sa | Dispositif de synchronisation pour dispositif de reception de signaux numeriques |
| US7813448B2 (en) * | 2005-10-31 | 2010-10-12 | Broadcom Corporation | Cyclic delay diversity in a wireless system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4326294A (en) * | 1979-02-13 | 1982-04-20 | Nippon Telegraph & Telephone Public Corporation | Space diversity reception system having compensation means of multipath effect |
| US4805229A (en) * | 1987-01-09 | 1989-02-14 | Scientific-Atlanta, Inc. | Diversity combiner |
| EP0459000B1 (de) * | 1990-05-31 | 1995-09-06 | Siemens Aktiengesellschaft | Kombinationsschaltung bei Raumdiversityempfang |
| FR2669166A1 (fr) * | 1990-11-13 | 1992-05-15 | Trt Telecom Radio Electr | Dispositif de reception forme d'une pluralite de branches de reception. |
| JPH0690225A (ja) * | 1992-09-09 | 1994-03-29 | Shodenryoku Kosoku Tsushin Kenkyusho:Kk | ダイバーシティ無線受信機 |
| US5530925A (en) * | 1993-08-02 | 1996-06-25 | Harris Corporation | Intermediate frequency combiner for a radio communication system |
-
1997
- 1997-05-19 JP JP12835597A patent/JP3451178B2/ja not_active Expired - Fee Related
- 1997-10-31 US US08/962,054 patent/US6029056A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130593B2 (en) | 2001-10-30 | 2006-10-31 | Nec Corporation | Space diversity receiver, operation controll method thereof, and program |
| JP2006229976A (ja) * | 2005-02-18 | 2006-08-31 | Thomson Licensing | フェージング補正を行うデジタル信号受信装置 |
| US9178599B2 (en) | 2012-12-07 | 2015-11-03 | Mitsubishi Electric Corporation | Diversity receiving device and diversity receiving method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3451178B2 (ja) | 2003-09-29 |
| US6029056A (en) | 2000-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3451178B2 (ja) | スペースダイバーシティ受信装置 | |
| US20070086547A1 (en) | AGC for narrowband receivers | |
| US5946607A (en) | Method of apparatus for automatic gain control, and digital receiver using same | |
| US6871055B2 (en) | Direct conversion receiver, mobile radio equipment using the same, and RF signal receiving method | |
| US7292169B2 (en) | Receiving device and automatic gain control method | |
| US7983360B2 (en) | OFDM receiver and doppler frequency estimating circuit | |
| CN101218749A (zh) | 动态增益和相位补偿的方法和装置 | |
| KR100325771B1 (ko) | 텔레비젼 신호 수신 시스템의 자동 주파수 트랙킹장치 및 그방법 | |
| US7215722B2 (en) | Device for WLAN baseband processing with DC offset reduction | |
| US8165250B2 (en) | Automatic gain control device, signal receiving apparatus, and signal receiving method | |
| JP3822163B2 (ja) | Ａｇｃシステム | |
| US5999580A (en) | Data signal timing correction device, filter device, and wireless portable communication terminal | |
| JP3586267B2 (ja) | 自動利得制御回路 | |
| WO2004038939A1 (en) | Method of removing dc offset for a zif-based gsm radio receiver with digital frequency offset correction | |
| US20100151800A1 (en) | Communication device and communication method | |
| JPH04266223A (ja) | 無線受信機 | |
| KR100324756B1 (ko) | 반송파 복구 장치 | |
| US20050123035A1 (en) | Multipath elimination filter | |
| US7263059B2 (en) | High-frequency receiving apparatus having wide frequency pull-in range | |
| US8494797B2 (en) | Energy detection method and an energy detection circuit using the same | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JPH08125597A (ja) | スペースダイバーシティ受信装置 | |
| KR20120072182A (ko) | 이중 가변 누적기 기반 주파수 오프셋 보정 장치 및 그 방법 | |
| CN101986695A (zh) | 一种解调芯片、机顶盒及调整机顶盒增益的方法 | |
| WO2013027318A1 (ja) | トラッキングフィルタの自動調整装置及びこれを用いた受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030701 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |