JPH08125597A - スペースダイバーシティ受信装置 - Google Patents
スペースダイバーシティ受信装置Info
- Publication number
- JPH08125597A JPH08125597A JP6264733A JP26473394A JPH08125597A JP H08125597 A JPH08125597 A JP H08125597A JP 6264733 A JP6264733 A JP 6264733A JP 26473394 A JP26473394 A JP 26473394A JP H08125597 A JPH08125597 A JP H08125597A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- antenna
- received
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【目的】 同相合成方式と最小振幅偏差合成方式を併用
することにより、電力低下を抑え、かつ、振幅偏差を改
善し、フェージング耐力を向上する 【構成】 空間的に離間した２つのアンテナＡＴ１，Ａ
Ｔ２で信号を受信し、アンテナＡＴ２で受信した信号の
位相を制御し、該位相制御された信号とアンテナＡＴ１
で受信した信号を合成して出力するスペースダイバーシ
ティ受信装置である。同相合成回路１０１はアンテナＡ
Ｔ２で受信した信号Ｓ２の位相を制御してアンテナＡＴ
１で受信した信号Ｓ１との位相差が第１の設定範囲内に
なるようにし、これら両信号を合成して出力する。偏差
抽出部１０２は位相差が第１の設定範囲内になった時、
帯域内の高域側及び低域側における合成信号Ｓ３のレベ
ルを検出してそのレベル差を求め、位相制御部１０３は
該レベル差が第２の設定範囲内になるように信号Ｓ２の
位相を更に制御する。
することにより、電力低下を抑え、かつ、振幅偏差を改
善し、フェージング耐力を向上する 【構成】 空間的に離間した２つのアンテナＡＴ１，Ａ
Ｔ２で信号を受信し、アンテナＡＴ２で受信した信号の
位相を制御し、該位相制御された信号とアンテナＡＴ１
で受信した信号を合成して出力するスペースダイバーシ
ティ受信装置である。同相合成回路１０１はアンテナＡ
Ｔ２で受信した信号Ｓ２の位相を制御してアンテナＡＴ
１で受信した信号Ｓ１との位相差が第１の設定範囲内に
なるようにし、これら両信号を合成して出力する。偏差
抽出部１０２は位相差が第１の設定範囲内になった時、
帯域内の高域側及び低域側における合成信号Ｓ３のレベ
ルを検出してそのレベル差を求め、位相制御部１０３は
該レベル差が第２の設定範囲内になるように信号Ｓ２の
位相を更に制御する。
Description
【０００１】
【産業上の利用分野】本発明はスペースダイバーシティ
受信装置に係わり、特に空間的に離間した２つのアンテ
ナで信号を受信し、一方のアンテナで受信した信号の位
相を制御し、該位相制御された信号と他方のアンテナで
受信した信号を合成することにより無線通信回線で発生
するフェージングの影響を軽減するスペースダイバーシ
ティ受信装置に関する。
受信装置に係わり、特に空間的に離間した２つのアンテ
ナで信号を受信し、一方のアンテナで受信した信号の位
相を制御し、該位相制御された信号と他方のアンテナで
受信した信号を合成することにより無線通信回線で発生
するフェージングの影響を軽減するスペースダイバーシ
ティ受信装置に関する。
【０００２】
【従来の技術】無線通信回線で発生するフェージングの
頻度、深さ、発生時間などは受信アンテナの設置場所に
よって異なる。スペクトラムダイバーシティ受信方式
は、かかる性質を利用して２つのアンテナをフェージン
グの相関性の少ない位置に設置し、各アンテナで受信し
た信号を合成あるいは切り替えることによりフェージン
グを軽減するものである。図２０は同相合成方式の従来
のスペースダイバーシティ受信装置の構成図であり、Ａ
Ｔ１，ＡＴ２は第１、第２のアンテナ、１は第２のアン
テナで受信した信号Ｓ２の位相を制御する無限移相器、
２、３は分波器、４は合成器、５、６は位相差検出用の
ＡＧＣ回路、７はＡＧＣ回路６の出力信号をπ／２移相
したものとＡＧＣ回路５の出力信号を乗算して直流分を
出力する乗算器である。第１アンテナの受信信号Ｓ１と
無限移相器１の出力信号Ｓ２′の位相差をθとすると、
乗算器からはＫsinθで表現される位相差θに応じた電
圧信号(図２１参照）が出力される。８は位相差に応じ
た電圧信号と設定電圧を比較して、位相進み／遅れ信号
を出力する電圧コンパレータ、９は位相進み／遅れに応
じてクロック信号をカウントアップ／ダウンするカウン
タ、１０はカウンタの計数値に応じた位相制御情報を記
憶するＲＯＭ、１１はＤＡコンバータでありデジタルの
位相制御情報をアナログに変換して無限移相器に入力す
るものである。
頻度、深さ、発生時間などは受信アンテナの設置場所に
よって異なる。スペクトラムダイバーシティ受信方式
は、かかる性質を利用して２つのアンテナをフェージン
グの相関性の少ない位置に設置し、各アンテナで受信し
た信号を合成あるいは切り替えることによりフェージン
グを軽減するものである。図２０は同相合成方式の従来
のスペースダイバーシティ受信装置の構成図であり、Ａ
Ｔ１，ＡＴ２は第１、第２のアンテナ、１は第２のアン
テナで受信した信号Ｓ２の位相を制御する無限移相器、
２、３は分波器、４は合成器、５、６は位相差検出用の
ＡＧＣ回路、７はＡＧＣ回路６の出力信号をπ／２移相
したものとＡＧＣ回路５の出力信号を乗算して直流分を
出力する乗算器である。第１アンテナの受信信号Ｓ１と
無限移相器１の出力信号Ｓ２′の位相差をθとすると、
乗算器からはＫsinθで表現される位相差θに応じた電
圧信号(図２１参照）が出力される。８は位相差に応じ
た電圧信号と設定電圧を比較して、位相進み／遅れ信号
を出力する電圧コンパレータ、９は位相進み／遅れに応
じてクロック信号をカウントアップ／ダウンするカウン
タ、１０はカウンタの計数値に応じた位相制御情報を記
憶するＲＯＭ、１１はＤＡコンバータでありデジタルの
位相制御情報をアナログに変換して無限移相器に入力す
るものである。
【０００３】かかるスペースダイバーシティ受信装置に
おいて、無限移相器１は受信信号Ｓ２の位相を制御す
る。分波器２は受信信号Ｓ１を分波し、分波器３は位相
制御された信号Ｓ２を分波し、合成器４は受信信号Ｓ１
と位相制御された信号Ｓ２′を同相合成し、信号Ｓ３と
して出力する。位相差検出用ＡＧＣ回路５、６は分波さ
れた信号Ｓ１，Ｓ２脱しのレベルが同等になるようにゲ
インを調整してこれら信号を増幅して出力する。乗算器
７は、位相差検出用ＡＧＣ回路６の出力をπ／２移相し
た信号と位相差検出用ＡＧＣ回路５の出力を乗算し、受
信信号Ｓ１とＳ２′の位相差に応じた電圧信号を出力す
る。電圧コンパレータ８は、該電圧信号と予め設定され
ているしきい値電圧を比較し、その大小に基づいて位相
の進み／遅れ信号を出力する。アップ・ダウンカウンタ
１０は位相遅れ／進み信号に基づいてカウントアップ／
ダウンを行ない、カウンタの計数値でＲＯＭ１０をアク
セスし、位相制御データを取り出す。ＤＡコンバータ１
１は位相制御データをＤＡ変換して無限移相器１に入力
する。無限移相器１は該位相制御信号に基づいて受信信
号Ｓ２の位相を制御する。以上の動作を繰り返すと、受
信信号Ｓ１，Ｓ２′が同相になり、その同相合成出力は
最大になる。
おいて、無限移相器１は受信信号Ｓ２の位相を制御す
る。分波器２は受信信号Ｓ１を分波し、分波器３は位相
制御された信号Ｓ２を分波し、合成器４は受信信号Ｓ１
と位相制御された信号Ｓ２′を同相合成し、信号Ｓ３と
して出力する。位相差検出用ＡＧＣ回路５、６は分波さ
れた信号Ｓ１，Ｓ２脱しのレベルが同等になるようにゲ
インを調整してこれら信号を増幅して出力する。乗算器
７は、位相差検出用ＡＧＣ回路６の出力をπ／２移相し
た信号と位相差検出用ＡＧＣ回路５の出力を乗算し、受
信信号Ｓ１とＳ２′の位相差に応じた電圧信号を出力す
る。電圧コンパレータ８は、該電圧信号と予め設定され
ているしきい値電圧を比較し、その大小に基づいて位相
の進み／遅れ信号を出力する。アップ・ダウンカウンタ
１０は位相遅れ／進み信号に基づいてカウントアップ／
ダウンを行ない、カウンタの計数値でＲＯＭ１０をアク
セスし、位相制御データを取り出す。ＤＡコンバータ１
１は位相制御データをＤＡ変換して無限移相器１に入力
する。無限移相器１は該位相制御信号に基づいて受信信
号Ｓ２の位相を制御する。以上の動作を繰り返すと、受
信信号Ｓ１，Ｓ２′が同相になり、その同相合成出力は
最大になる。
【０００４】図２２は同相合成方式の説明図である。受
信信号Ｓ１，Ｓ２は、直接波（細実線）とフェージング
による干渉波（点線）を合成したものである。同相合成
方式では、受信信号Ｓ２の位相を制御して受信信号Ｓ１
の位相と同相にし、しかる後合成して出力するものであ
る。この同相合成方式によれば、大きな振幅の直接波を
受信できる利点がある。図２３は最小振幅偏差合成方式
の従来のスペースダイバーシティ受信装置の構成図であ
り、ＡＴ１，ＡＴ２は第１、第２のアンテナ、１２は第
２のアンテナで受信した信号Ｓ２の位相を制御する無限
移相器、１３は合成器、１４はＡＧＣ回路、１５は振幅
偏差検出器で、帯域内の３つの周波数（中心周波数
ｆ0，ｆ0＋Δｆ，ｆ0−Δｆ）における信号振幅（受信
レベルｄＢ）を検出するもの、１９は帯域内の周波数特
性がフラットになるように制御する制御部である。振幅
偏差検出器１５は、中心周波数ｆ0，ｆ0＋Δｆ，ｆ0−
Δｆの３つの狭帯域フィルタ１６，１７，１８を備え、
それぞれより各周波数における信号振幅（受信レベル）
を出力する。帯域内の周波数特性は、図２４(a)〜(c)に
示すようにフラットの場合、右上がりの場合、右下がり
の場合等がある。
信信号Ｓ１，Ｓ２は、直接波（細実線）とフェージング
による干渉波（点線）を合成したものである。同相合成
方式では、受信信号Ｓ２の位相を制御して受信信号Ｓ１
の位相と同相にし、しかる後合成して出力するものであ
る。この同相合成方式によれば、大きな振幅の直接波を
受信できる利点がある。図２３は最小振幅偏差合成方式
の従来のスペースダイバーシティ受信装置の構成図であ
り、ＡＴ１，ＡＴ２は第１、第２のアンテナ、１２は第
２のアンテナで受信した信号Ｓ２の位相を制御する無限
移相器、１３は合成器、１４はＡＧＣ回路、１５は振幅
偏差検出器で、帯域内の３つの周波数（中心周波数
ｆ0，ｆ0＋Δｆ，ｆ0−Δｆ）における信号振幅（受信
レベルｄＢ）を検出するもの、１９は帯域内の周波数特
性がフラットになるように制御する制御部である。振幅
偏差検出器１５は、中心周波数ｆ0，ｆ0＋Δｆ，ｆ0−
Δｆの３つの狭帯域フィルタ１６，１７，１８を備え、
それぞれより各周波数における信号振幅（受信レベル）
を出力する。帯域内の周波数特性は、図２４(a)〜(c)に
示すようにフラットの場合、右上がりの場合、右下がり
の場合等がある。
【０００５】かかるスペースダイバーシティ受信装置に
おいて、無限移相器１２は受信信号Ｓ２の位相を制御す
る。合成器１３は受信信号Ｓ１と位相制御された信号Ｓ
２′を同相合成し、ＡＧＣ回路１４を介して信号Ｓ３を
出力する。振幅偏差検出器１５は帯域内の３つの周波数
（中心周波数ｆ0，ｆ0＋Δｆ，ｆ0−Δｆ）における信
号振幅（受信レベルｄＢ）を検出して出力し、制御部１
９は各周波数における振幅偏差を求め、該振幅偏差が最
小となるように位相制御信号を決定し、該信号を無限移
相器１２に入力する。無限移相器１２は該位相制御信号
に基づいて受信信号Ｓ２の位相を制御する。以上の動作
を繰り返すと、帯域内の周波数特性はフラットになる。
すなわち、以上の制御により受信信号Ｓ１，Ｓ２の干渉
波成分の位相が互いにπずれ、これらを合成することに
より干渉波成分が打ち消され、干渉波の少ない信号Ｓ３
を出力することができる。
おいて、無限移相器１２は受信信号Ｓ２の位相を制御す
る。合成器１３は受信信号Ｓ１と位相制御された信号Ｓ
２′を同相合成し、ＡＧＣ回路１４を介して信号Ｓ３を
出力する。振幅偏差検出器１５は帯域内の３つの周波数
（中心周波数ｆ0，ｆ0＋Δｆ，ｆ0−Δｆ）における信
号振幅（受信レベルｄＢ）を検出して出力し、制御部１
９は各周波数における振幅偏差を求め、該振幅偏差が最
小となるように位相制御信号を決定し、該信号を無限移
相器１２に入力する。無限移相器１２は該位相制御信号
に基づいて受信信号Ｓ２の位相を制御する。以上の動作
を繰り返すと、帯域内の周波数特性はフラットになる。
すなわち、以上の制御により受信信号Ｓ１，Ｓ２の干渉
波成分の位相が互いにπずれ、これらを合成することに
より干渉波成分が打ち消され、干渉波の少ない信号Ｓ３
を出力することができる。
【０００６】図２５は最小振幅偏差合成方式の説明図で
ある。受信信号Ｓ１，Ｓ２は直接波（細実線）とフェー
ジングによる干渉波（点線）を合成したものである。最
小振幅偏差合成方式では、受信信号Ｓ２の位相を制御
し、その干渉波Ｓ２ｂと受信信号Ｓ１の干渉波Ｓ１ｂ間
の位相差がπとなるようにし、しかる後合成して出力す
るものである。この最小振幅偏差合成方式によれば、干
渉波成分が打ち消されるため干渉波の少ない信号Ｓ３を
出力することができる。
ある。受信信号Ｓ１，Ｓ２は直接波（細実線）とフェー
ジングによる干渉波（点線）を合成したものである。最
小振幅偏差合成方式では、受信信号Ｓ２の位相を制御
し、その干渉波Ｓ２ｂと受信信号Ｓ１の干渉波Ｓ１ｂ間
の位相差がπとなるようにし、しかる後合成して出力す
るものである。この最小振幅偏差合成方式によれば、干
渉波成分が打ち消されるため干渉波の少ない信号Ｓ３を
出力することができる。
【０００７】
【発明が解決しようとする課題】同相合成方式のスペー
スダイバーシティ受信装置によれば、前述のように出力
信号Ｓ３に含まれる直接波成分を最大にできる利点があ
る。しかし、図２２に示すように出力信号Ｓ３に含まれ
る干渉波も大きくなり、振幅偏差が生じる問題がある。
最小振幅偏差合成方式のスペースダイバーシティ受信装
置によれば、２つの受信波の干渉波成分を逆相で合成す
るため、同相合成方式に比べ振幅偏差を改善することが
できる。しかし、直接波と干渉波の位相関係によって
は、振幅偏差を最小にすると合成電力も低下してしまい
（図２５のＳ３参照）、熱雑音によって符号誤り率が劣
化する。そこで、制御部１９（図２３）は振幅偏差を小
さくすべきか、合成電力を大きくすべきかの判断処理を
実行する。しかし、位相制御の速度は制御部１９のマイ
クロプロセッサの動作速度で決定されるため、移相速度
が遅く、又、回路構成及び制御アルゴリズムが複雑にな
る問題がある。
スダイバーシティ受信装置によれば、前述のように出力
信号Ｓ３に含まれる直接波成分を最大にできる利点があ
る。しかし、図２２に示すように出力信号Ｓ３に含まれ
る干渉波も大きくなり、振幅偏差が生じる問題がある。
最小振幅偏差合成方式のスペースダイバーシティ受信装
置によれば、２つの受信波の干渉波成分を逆相で合成す
るため、同相合成方式に比べ振幅偏差を改善することが
できる。しかし、直接波と干渉波の位相関係によって
は、振幅偏差を最小にすると合成電力も低下してしまい
（図２５のＳ３参照）、熱雑音によって符号誤り率が劣
化する。そこで、制御部１９（図２３）は振幅偏差を小
さくすべきか、合成電力を大きくすべきかの判断処理を
実行する。しかし、位相制御の速度は制御部１９のマイ
クロプロセッサの動作速度で決定されるため、移相速度
が遅く、又、回路構成及び制御アルゴリズムが複雑にな
る問題がある。
【０００８】以上から、本発明の第１の目的は、同相合
成方式と最小振幅偏差合成方式を併用することにより、
電力低下を抑え、かつ、振幅偏差を改善し、結果的にフ
ェージング耐力を向上するスペースダイバーシティ受信
装置を提供することである。本発明の第２の目的は、同
相合成安定範囲を拡大し、その安定範囲内で振幅偏差を
抑圧するスペースダイバーシティ受信装置を提供するこ
とである。本発明の第３の目的は、同相合成安定範囲を
拡大し、その安定範囲内にフェージング安定範囲を定
め、該フェージング安定範囲内で最小振幅偏差合成方式
により振幅偏差を抑圧するスペースダイバーシティ受信
装置を提供することである。
成方式と最小振幅偏差合成方式を併用することにより、
電力低下を抑え、かつ、振幅偏差を改善し、結果的にフ
ェージング耐力を向上するスペースダイバーシティ受信
装置を提供することである。本発明の第２の目的は、同
相合成安定範囲を拡大し、その安定範囲内で振幅偏差を
抑圧するスペースダイバーシティ受信装置を提供するこ
とである。本発明の第３の目的は、同相合成安定範囲を
拡大し、その安定範囲内にフェージング安定範囲を定
め、該フェージング安定範囲内で最小振幅偏差合成方式
により振幅偏差を抑圧するスペースダイバーシティ受信
装置を提供することである。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。１０１は同相合成回路であり、アンテナＡＴ
２で受信した信号Ｓ２の位相を制御してアンテナＡＴ１
で受信した信号Ｓ１との位相差が第１の設定範囲内にな
るように制御し、これら両信号を合成して出力するも
の、１０２は前記位相差が第１の設定範囲内になった
時、帯域内の高域側及び低域側における合成信号Ｓ３の
レベルを検出してそのレベル差を求める偏差抽出部、１
０３は該レベル差が第２の設定範囲内になるようにアン
テナＡＴ２で受信した信号Ｓ２の位相を更に制御する位
相制御部である。同相合成回路１０１において、２０は
信号Ｓ２の位相を制御する移相器、２３は２つの信号を
合成して出力する合成器である。
図である。１０１は同相合成回路であり、アンテナＡＴ
２で受信した信号Ｓ２の位相を制御してアンテナＡＴ１
で受信した信号Ｓ１との位相差が第１の設定範囲内にな
るように制御し、これら両信号を合成して出力するも
の、１０２は前記位相差が第１の設定範囲内になった
時、帯域内の高域側及び低域側における合成信号Ｓ３の
レベルを検出してそのレベル差を求める偏差抽出部、１
０３は該レベル差が第２の設定範囲内になるようにアン
テナＡＴ２で受信した信号Ｓ２の位相を更に制御する位
相制御部である。同相合成回路１０１において、２０は
信号Ｓ２の位相を制御する移相器、２３は２つの信号を
合成して出力する合成器である。
【００１０】
【作用】空間的に離間した２つのアンテナＡＴ１，ＡＴ
２で信号を受信し、アンテナＡＴ２で受信した信号の位
相を制御し、該位相制御された信号とアンテナＡＴ１で
受信した信号を合成して出力するスペースダイバーシテ
ィ受信装置において、同相合成回路１０１はアンテナＡ
Ｔ２で受信した信号の位相を制御してアンテナＡＴ１で
受信した信号との位相差が第１の設定範囲内になるよう
にし、これら両信号を合成して出力する。偏差抽出部１
０２は帯域内の高域側及び低域側における前記合成信号
のレベルを検出してそのレベル差を求め、位相制御部１
０３は前記位相差が第１の設定範囲内になった時、該レ
ベル差が第２の設定範囲内になるようにアンテナＡＴ２
で受信した信号の位相を更に制御する。偏差抽出部１０
２は帯域内の複数の周波数信号成分、例えばｆ0＋Δ
ｆ，ｆ0−Δｆ（ｆ0は帯域の中心周波数）の信号成分を
それぞれ通過させる狭帯域フィルタと各狭帯域フィルタ
出力の差を演算する演算部で構成する。あるいは、偏差
抽出部１０２は合成信号Ｓ３を復調する復調器と該復調
器の出力信号を入力されて帯域内の高域側及び低域側に
おける合成信号レベルの差に応じた信号を出力するトラ
ンスバーサル等化器で構成する。以上のように同相合成
方式と最小振幅偏差合成方式を併用することにより、電
力低下を抑え、かつ、振幅偏差を改善し、結果的にフェ
ージング耐力を向上することができる。
２で信号を受信し、アンテナＡＴ２で受信した信号の位
相を制御し、該位相制御された信号とアンテナＡＴ１で
受信した信号を合成して出力するスペースダイバーシテ
ィ受信装置において、同相合成回路１０１はアンテナＡ
Ｔ２で受信した信号の位相を制御してアンテナＡＴ１で
受信した信号との位相差が第１の設定範囲内になるよう
にし、これら両信号を合成して出力する。偏差抽出部１
０２は帯域内の高域側及び低域側における前記合成信号
のレベルを検出してそのレベル差を求め、位相制御部１
０３は前記位相差が第１の設定範囲内になった時、該レ
ベル差が第２の設定範囲内になるようにアンテナＡＴ２
で受信した信号の位相を更に制御する。偏差抽出部１０
２は帯域内の複数の周波数信号成分、例えばｆ0＋Δ
ｆ，ｆ0−Δｆ（ｆ0は帯域の中心周波数）の信号成分を
それぞれ通過させる狭帯域フィルタと各狭帯域フィルタ
出力の差を演算する演算部で構成する。あるいは、偏差
抽出部１０２は合成信号Ｓ３を復調する復調器と該復調
器の出力信号を入力されて帯域内の高域側及び低域側に
おける合成信号レベルの差に応じた信号を出力するトラ
ンスバーサル等化器で構成する。以上のように同相合成
方式と最小振幅偏差合成方式を併用することにより、電
力低下を抑え、かつ、振幅偏差を改善し、結果的にフェ
ージング耐力を向上することができる。
【００１１】又、偏差抽出部１０２を、合成信号Ｓ３が
入力され帯域内における各周波数の信号レベルを等化す
るフェージング等化器で構成し、前記位相差が第１の設
定範囲（同相合成安定範囲）内になり、かつ、フェージ
ング等化器の出力信号レベルが第２の設定範囲（フェー
ジング安定範囲）内になった時、位相制御部１０３は該
フェージング等化器の出力信号レベルが更に小さくなる
ように受信信号Ｓ２の位相を制御する。あるいは、偏差
抽出部１０１を、合成信号Ｓ３が入力され帯域内におけ
る各周波数の信号レベルを等化するフェージング等化器
と、フェージング等化器から出力される信号を復調する
復調器と、該復調器の出力信号を入力されて帯域内の高
域側及び低域側における前記合成信号のレベルの差に応
じた信号を出力すると共に、フェージング等化器にフィ
ードバックするトランスバーサル等化器で構成し、前記
位相差が第１の設定範囲（同相合成安定範囲）内にな
り、かつ、前記レベル差に応じた信号が第２の設定範囲
（フェージング安定範囲）内になった時、位相制御部１
０３は前記レベル差に応じた信号が更に小さくなるよう
にアンテナＡＴ２で受信した信号の位相を制御する。以
上のように、同相合成安定範囲を拡大し、その安定範囲
内にフェージング安定範囲を定め、該フェージング安定
範囲内で最小振幅偏差合成方式により振幅偏差を抑圧す
るようにしたから、振幅変動を減少でき、しかも、電力
低下を抑え、かつ、振幅偏差を改善し、フェージング耐
力を向上することができる。
入力され帯域内における各周波数の信号レベルを等化す
るフェージング等化器で構成し、前記位相差が第１の設
定範囲（同相合成安定範囲）内になり、かつ、フェージ
ング等化器の出力信号レベルが第２の設定範囲（フェー
ジング安定範囲）内になった時、位相制御部１０３は該
フェージング等化器の出力信号レベルが更に小さくなる
ように受信信号Ｓ２の位相を制御する。あるいは、偏差
抽出部１０１を、合成信号Ｓ３が入力され帯域内におけ
る各周波数の信号レベルを等化するフェージング等化器
と、フェージング等化器から出力される信号を復調する
復調器と、該復調器の出力信号を入力されて帯域内の高
域側及び低域側における前記合成信号のレベルの差に応
じた信号を出力すると共に、フェージング等化器にフィ
ードバックするトランスバーサル等化器で構成し、前記
位相差が第１の設定範囲（同相合成安定範囲）内にな
り、かつ、前記レベル差に応じた信号が第２の設定範囲
（フェージング安定範囲）内になった時、位相制御部１
０３は前記レベル差に応じた信号が更に小さくなるよう
にアンテナＡＴ２で受信した信号の位相を制御する。以
上のように、同相合成安定範囲を拡大し、その安定範囲
内にフェージング安定範囲を定め、該フェージング安定
範囲内で最小振幅偏差合成方式により振幅偏差を抑圧す
るようにしたから、振幅変動を減少でき、しかも、電力
低下を抑え、かつ、振幅偏差を改善し、フェージング耐
力を向上することができる。
【００１２】
(a) 本発明の第１実施例 (a-1) 全体の構成 図２は本発明の第１実施例に係るスペースダイバーシテ
ィ受信装置の構成図である。図中、１０１は同相合成回
路であり、アンテナＡＴ２で受信した信号Ｓ２の位相を
制御して得られた信号とアンテナＡＴ１で受信した信号
Ｓ１とを合成して出力するもの、１０２は帯域内の高域
側及び低域側における合成信号Ｓ３のレベルを検出して
そのレベル差を求める振幅偏差抽出部、１０３は前記位
相差が第１の設定範囲（例えば−４５0〜４５0）に入る
ようにアンテナＡＴ２で受信した信号Ｓ２の位相を制御
すると共に、前記位相差が第１の設定範囲内になった
時、前記レベル差が第２の設定範囲になるように信号Ｓ
２の位相を更に制御する位相制御部である。
ィ受信装置の構成図である。図中、１０１は同相合成回
路であり、アンテナＡＴ２で受信した信号Ｓ２の位相を
制御して得られた信号とアンテナＡＴ１で受信した信号
Ｓ１とを合成して出力するもの、１０２は帯域内の高域
側及び低域側における合成信号Ｓ３のレベルを検出して
そのレベル差を求める振幅偏差抽出部、１０３は前記位
相差が第１の設定範囲（例えば−４５0〜４５0）に入る
ようにアンテナＡＴ２で受信した信号Ｓ２の位相を制御
すると共に、前記位相差が第１の設定範囲内になった
時、前記レベル差が第２の設定範囲になるように信号Ｓ
２の位相を更に制御する位相制御部である。
【００１３】同相合成回路１０１において、ＡＴ１，Ａ
Ｔ２は第１、第２のアンテナ、２０は第２のアンテナで
受信した信号Ｓ２の位相を制御する無限移相器、２１，
２２は分波器（電力分配器）、２３は電力合成器、２４
〜２６はＡＧＣ回路である。ＡＧＣ回路２４はゲイン制
御すると共に、合成信号レベルが設定レベルより小さい
場合には第１の位相制御イネーブル信号Ｃを出力する。
ＡＧＣ回路２５、２６は分波された信号Ｓ１，Ｓ２のレ
ベルが同等になるようにゲインを調整して各信号を増幅
して出力する。２７，２８は帯域の中心周波数ｆ0の周
波数成分抽出用の狭帯域フィルタ、２９は乗算器で、狭
帯域フィルタ２８の出力信号をπ／２移相したものと狭
帯域フィルタ２７の出力信号を乗算して直流分を出力す
る乗算器である。第１アンテナの受信信号Ｓ１と無限移
相器１の出力信号Ｓ２の位相差をθとすると、乗算器２
９からはＫsinθで表現される位相差θに応じた電圧信
号ａ(図３参照）が出力される。３０は位相差に応じた
電圧信号ａと設定電圧を比較して、位相進み／遅れ信号
を出力する電圧コンパレータである。同相合成方式によ
る位相差安定範囲ＳＴＢ１を−４５0〜４５0とすれば、
図３に示すように位相差θ＝±４５0における電圧信号
ａの値が第１、第２の基準レベルＶ1，Ｖ2として電圧コ
ンパレータ３０に設定される。そして、電圧コンパレー
タ３０はａ＞Ｖ1の場合に位相遅れ信号Ａを出力し、ａ
＜Ｖ2の場合に位相進み信号Ｂを出力する。
Ｔ２は第１、第２のアンテナ、２０は第２のアンテナで
受信した信号Ｓ２の位相を制御する無限移相器、２１，
２２は分波器（電力分配器）、２３は電力合成器、２４
〜２６はＡＧＣ回路である。ＡＧＣ回路２４はゲイン制
御すると共に、合成信号レベルが設定レベルより小さい
場合には第１の位相制御イネーブル信号Ｃを出力する。
ＡＧＣ回路２５、２６は分波された信号Ｓ１，Ｓ２のレ
ベルが同等になるようにゲインを調整して各信号を増幅
して出力する。２７，２８は帯域の中心周波数ｆ0の周
波数成分抽出用の狭帯域フィルタ、２９は乗算器で、狭
帯域フィルタ２８の出力信号をπ／２移相したものと狭
帯域フィルタ２７の出力信号を乗算して直流分を出力す
る乗算器である。第１アンテナの受信信号Ｓ１と無限移
相器１の出力信号Ｓ２の位相差をθとすると、乗算器２
９からはＫsinθで表現される位相差θに応じた電圧信
号ａ(図３参照）が出力される。３０は位相差に応じた
電圧信号ａと設定電圧を比較して、位相進み／遅れ信号
を出力する電圧コンパレータである。同相合成方式によ
る位相差安定範囲ＳＴＢ１を−４５0〜４５0とすれば、
図３に示すように位相差θ＝±４５0における電圧信号
ａの値が第１、第２の基準レベルＶ1，Ｖ2として電圧コ
ンパレータ３０に設定される。そして、電圧コンパレー
タ３０はａ＞Ｖ1の場合に位相遅れ信号Ａを出力し、ａ
＜Ｖ2の場合に位相進み信号Ｂを出力する。
【００１４】振幅偏差抽出部１０２において、３１、３
２は合成信号Ｓ３の帯域内における高域側、低域側の２
つの周波数ｆ0±Δｆの信号成分を抽出する狭帯域フィ
ルタ、３３は各狭帯域フィルタ３１，３２の出力信号を
入力され、その差（振幅偏差）ｂに応じた信号を出力す
る差動増幅器、３４は振幅偏差ｂと設定電圧を比較し、
振幅偏差が設定レベルに入ったか否かを検出する電圧コ
ンパレータである。最小振幅偏差合成方式による振幅偏
差安定範囲ＳＴＢ２をＶ3〜Ｖ4とすれば、図４に示すよ
うに第１、第２の基準レベルとしてＶ3，Ｖ4が電圧コン
パレータ３４に設定されている。そして、電圧コンパレ
ータ３４はｂ＞Ｖ3あるいはｂ＜Ｖ4の場合に第２の位相
制御イネーブル信号Ｄを出力する。位相制御部１０３に
おいて、３５は位相進み／遅れ信号Ａ，Ｂ及び第１、第
２の位相制御イネーブル信号Ｃ，Ｄに基づいてアップ／
ダウンパルスを出力する位相制御回路、３６は位相制御
回路から出力されるアップパルスを加算し、ダウンパル
スを減算するアップ／ダウンカウンタ、３７はカウンタ
の計数値に応じた位相制御データを記憶するＲＯＭ、３
８はＤＡコンバータであり位相制御データをアナログに
変換して無限移相器２０に入力するものである。
２は合成信号Ｓ３の帯域内における高域側、低域側の２
つの周波数ｆ0±Δｆの信号成分を抽出する狭帯域フィ
ルタ、３３は各狭帯域フィルタ３１，３２の出力信号を
入力され、その差（振幅偏差）ｂに応じた信号を出力す
る差動増幅器、３４は振幅偏差ｂと設定電圧を比較し、
振幅偏差が設定レベルに入ったか否かを検出する電圧コ
ンパレータである。最小振幅偏差合成方式による振幅偏
差安定範囲ＳＴＢ２をＶ3〜Ｖ4とすれば、図４に示すよ
うに第１、第２の基準レベルとしてＶ3，Ｖ4が電圧コン
パレータ３４に設定されている。そして、電圧コンパレ
ータ３４はｂ＞Ｖ3あるいはｂ＜Ｖ4の場合に第２の位相
制御イネーブル信号Ｄを出力する。位相制御部１０３に
おいて、３５は位相進み／遅れ信号Ａ，Ｂ及び第１、第
２の位相制御イネーブル信号Ｃ，Ｄに基づいてアップ／
ダウンパルスを出力する位相制御回路、３６は位相制御
回路から出力されるアップパルスを加算し、ダウンパル
スを減算するアップ／ダウンカウンタ、３７はカウンタ
の計数値に応じた位相制御データを記憶するＲＯＭ、３
８はＤＡコンバータであり位相制御データをアナログに
変換して無限移相器２０に入力するものである。
【００１５】(a-2) 動作 無限移相器２０は受信信号Ｓ２の位相を制御する。分波
器２１は受信信号Ｓ１を分波し、分波器２２は位相制御
された信号Ｓ２′を分波し、合成器２３は受信信号Ｓ１
と位相制御された信号Ｓ２′を同相合成し、ＡＧＣ回路
２４を介して合成信号Ｓ３を出力する。一方、位相差検
出用ＡＧＣ回路２５，２６は分波された信号Ｓ１，Ｓ
２′のレベルが同等になるようにゲインを調整してこれ
ら信号を増幅して出力し、狭帯域フィルタ２７，２８は
中心周波数ｆ0の成分を抽出して出力する。
器２１は受信信号Ｓ１を分波し、分波器２２は位相制御
された信号Ｓ２′を分波し、合成器２３は受信信号Ｓ１
と位相制御された信号Ｓ２′を同相合成し、ＡＧＣ回路
２４を介して合成信号Ｓ３を出力する。一方、位相差検
出用ＡＧＣ回路２５，２６は分波された信号Ｓ１，Ｓ
２′のレベルが同等になるようにゲインを調整してこれ
ら信号を増幅して出力し、狭帯域フィルタ２７，２８は
中心周波数ｆ0の成分を抽出して出力する。
【００１６】乗算器２９は、狭帯域フィルタ２８の出力
をπ／２移相した信号と狭帯域フィルタ２７の出力を乗
算し、受信信号Ｓ１とＳ２′の位相差に応じた電圧信号
ａを出力する。電圧コンパレータ３０は、位相差に応じ
た電圧信号ａと予め設定されている基準レベルＶ1，Ｖ2
と比較し、ａ＞Ｖ1の場合に位相遅れ信号Ａを出力し、
ａ＜Ｖ2の場合に位相進み信号Ｂを出力する。位相制御
回路３５は位相遅れ信号Ａが入力されている場合には、
アップパルスを出力し、位相進み信号Ｂが入力されてい
る場合には、ダウンパルスを出力する。アップ／ダウン
カウンタ３６はアップパルスが入力される毎に計数値を
１カウントアップし、ダウンパルスが入力される毎に計
数値を１カウントダウンする。図示しない、読み出し制
御部はカウンタの計数値でＲＯＭ３７をアクセスし、位
相制御データを取り出してＤＡ変換器３８に入力する。
ＤＡコンバータ３８は位相制御データをＤＡ変換して無
限移相器３０に入力する。無限移相器２０は該位相制御
信号に基づいて受信信号Ｓ２の位相を制御する。以上の
動作を繰り返すと、受信信号Ｓ２の位相が受信信号Ｓ１
の位相に近づいて行き、これら両信号の位相差に応じた
電圧信号ａはＶ2＜ａ＜Ｖ1となる。すなわち、位相差が
同相合成方式の安定範囲ＳＴＢ１（−４５0〜４５0、図
３参照）の範囲に入る。
をπ／２移相した信号と狭帯域フィルタ２７の出力を乗
算し、受信信号Ｓ１とＳ２′の位相差に応じた電圧信号
ａを出力する。電圧コンパレータ３０は、位相差に応じ
た電圧信号ａと予め設定されている基準レベルＶ1，Ｖ2
と比較し、ａ＞Ｖ1の場合に位相遅れ信号Ａを出力し、
ａ＜Ｖ2の場合に位相進み信号Ｂを出力する。位相制御
回路３５は位相遅れ信号Ａが入力されている場合には、
アップパルスを出力し、位相進み信号Ｂが入力されてい
る場合には、ダウンパルスを出力する。アップ／ダウン
カウンタ３６はアップパルスが入力される毎に計数値を
１カウントアップし、ダウンパルスが入力される毎に計
数値を１カウントダウンする。図示しない、読み出し制
御部はカウンタの計数値でＲＯＭ３７をアクセスし、位
相制御データを取り出してＤＡ変換器３８に入力する。
ＤＡコンバータ３８は位相制御データをＤＡ変換して無
限移相器３０に入力する。無限移相器２０は該位相制御
信号に基づいて受信信号Ｓ２の位相を制御する。以上の
動作を繰り返すと、受信信号Ｓ２の位相が受信信号Ｓ１
の位相に近づいて行き、これら両信号の位相差に応じた
電圧信号ａはＶ2＜ａ＜Ｖ1となる。すなわち、位相差が
同相合成方式の安定範囲ＳＴＢ１（−４５0〜４５0、図
３参照）の範囲に入る。
【００１７】位相差が同相合成方式の安定範囲ＳＴＢ１
（−４５0〜４５0）の範囲に入ると、位相進み／遅れ信
号Ａ，Ｂは共にローレベルになり、以後、最小振幅偏差
合成方式により位相制御が行なわれる。尚、位相制御回
路３５は位相遅れの方向から安定範囲ＳＴＢ１に入った
か（正方向補正）、あるいは、位相進みの方向から安定
範囲ＳＴＢ１に入ったか（負方向補正）を記憶してい
る。振幅偏差抽出部１０２の狭帯域フィルタ３１、３２
は帯域内の高域側、低域側の２つの周波数ｆ0＋Δｆ，
ｆ0−Δｆにおける受信レベル（信号振幅）を検出して
出力し、差動増幅器３３は両受信レベルの偏差に応じた
信号ｂを出力する。電圧コンパレータ３４はｂ＞Ｖ3あ
るいはｂ＜Ｖ4の場合には、換言すれば、最小振幅偏差
合成方式の安定範囲ＳＴＢ２（図４参照）に入っていな
い場合には、第２の位相制御イネーブル信号Ｄを出力す
る。位相制御回路３５は、位相制御イネーブル信号Ｄが
入力されると、記憶してある補正方向に位相を制御する
ようにアップパルスあるいはダウンパルスを出力する。
（−４５0〜４５0）の範囲に入ると、位相進み／遅れ信
号Ａ，Ｂは共にローレベルになり、以後、最小振幅偏差
合成方式により位相制御が行なわれる。尚、位相制御回
路３５は位相遅れの方向から安定範囲ＳＴＢ１に入った
か（正方向補正）、あるいは、位相進みの方向から安定
範囲ＳＴＢ１に入ったか（負方向補正）を記憶してい
る。振幅偏差抽出部１０２の狭帯域フィルタ３１、３２
は帯域内の高域側、低域側の２つの周波数ｆ0＋Δｆ，
ｆ0−Δｆにおける受信レベル（信号振幅）を検出して
出力し、差動増幅器３３は両受信レベルの偏差に応じた
信号ｂを出力する。電圧コンパレータ３４はｂ＞Ｖ3あ
るいはｂ＜Ｖ4の場合には、換言すれば、最小振幅偏差
合成方式の安定範囲ＳＴＢ２（図４参照）に入っていな
い場合には、第２の位相制御イネーブル信号Ｄを出力す
る。位相制御回路３５は、位相制御イネーブル信号Ｄが
入力されると、記憶してある補正方向に位相を制御する
ようにアップパルスあるいはダウンパルスを出力する。
【００１８】アップ／ダウンカウンタ３６はアップパル
スが入力される毎に計数値を１カウントアップし、ダウ
ンパルスが入力される毎に計数値を１カウントダウンす
る。図示しない、読み出し制御部はカウンタの計数値で
ＲＯＭ３７をアクセスし、位相制御データを取り出して
ＤＡ変換器３８に入力する。ＤＡコンバータ３８は位相
制御データをＤＡ変換して無限移相器３０に入力する。
無限移相器２０は該位相制御信号に基づいて受信信号Ｓ
２の位相を制御する。以上の動作を繰り返すと、振幅偏
差ｂが減少し、Ｖ4＜ｂ＜Ｖ3となる。すなわち、振幅偏
差ｂが最小振幅偏差合成方式の安定範囲ＳＴＢ２に入
る。これにより、位相制御イネーブル信号Ｄをローレベ
ルにして最小振幅偏差合成方式による制御を終了する。
以後、ｂ＞Ｖ3あるいはｂ＜Ｖ4になったか監視し、なれ
ば再び位相制御イネーブル信号Ｄをハイレベルにして上
記動作を繰り返す。一方、合成信号Ｓ３が設定値以下に
なるとＡＧＣ回路２４から第１の位相制御イネーブル信
号Ｃが出力される。位相制御イネーブル信号Ｃが出力さ
れると、位相制御回路３５は安定範囲ＳＴＢ２にあって
も最小振幅偏差合成方式による位相制御を行う。
スが入力される毎に計数値を１カウントアップし、ダウ
ンパルスが入力される毎に計数値を１カウントダウンす
る。図示しない、読み出し制御部はカウンタの計数値で
ＲＯＭ３７をアクセスし、位相制御データを取り出して
ＤＡ変換器３８に入力する。ＤＡコンバータ３８は位相
制御データをＤＡ変換して無限移相器３０に入力する。
無限移相器２０は該位相制御信号に基づいて受信信号Ｓ
２の位相を制御する。以上の動作を繰り返すと、振幅偏
差ｂが減少し、Ｖ4＜ｂ＜Ｖ3となる。すなわち、振幅偏
差ｂが最小振幅偏差合成方式の安定範囲ＳＴＢ２に入
る。これにより、位相制御イネーブル信号Ｄをローレベ
ルにして最小振幅偏差合成方式による制御を終了する。
以後、ｂ＞Ｖ3あるいはｂ＜Ｖ4になったか監視し、なれ
ば再び位相制御イネーブル信号Ｄをハイレベルにして上
記動作を繰り返す。一方、合成信号Ｓ３が設定値以下に
なるとＡＧＣ回路２４から第１の位相制御イネーブル信
号Ｃが出力される。位相制御イネーブル信号Ｃが出力さ
れると、位相制御回路３５は安定範囲ＳＴＢ２にあって
も最小振幅偏差合成方式による位相制御を行う。
【００１９】図５は第１実施例の動作説明図であり、信
号Ｓ２は同相合成方式の位相制御により信号Ｓ１の位相
に近づいて行き、安定範囲ＳＴＢ１（−４５0〜４５0）
に入る。しかる後、最小振幅偏差合成方式による位相制
御が行なわれ、振幅偏差ｂが設定レベル以下になったと
きに（Ｖ4＜ｂ＜Ｖ3）位相制御が終了する。以後、受信
状態が変化して振幅偏差が設定レベル以上になれば、安
定範囲ＳＴＢ１（−４５0〜４５0）の範囲内で振幅偏差
が設定レベル以下になるように位相制御が行なわれる。
ところで、最小振幅偏差合成方式による位相制御によ
り、Ｖ4＜ｂ＜Ｖ3とならなければ、位相差が同相合成方
式の安定範囲ＳＴＢ１（−４５0〜４５0）を越えて位相
進み信号Ｂ又は位相遅れ信号Ａが発生する。かかる場合
には、同相合成方式による位相制御が再び開始し、直ち
に、最初とは逆方向より安定範囲ＳＴＢ１（−４５0〜
４５0）に入る。以後、最小振幅偏差合成方式による位
相制御が行なわれ、最初と逆方向（一点鎖線矢印参照）
に位相補正が行なわれる。以上の制御により、信号Ｓ
１，Ｓ２は図６に示すようになり、干渉成分が打ち消さ
れ、かつ、比較的大きな直接波の合成信号Ｓ３を得るこ
とができる。すなわち、同相合成方式と最小振幅偏差合
成方式を併用することにより、電力低下を抑え、かつ、
振幅偏差を改善し、フェージング耐力を向上することが
できる。
号Ｓ２は同相合成方式の位相制御により信号Ｓ１の位相
に近づいて行き、安定範囲ＳＴＢ１（−４５0〜４５0）
に入る。しかる後、最小振幅偏差合成方式による位相制
御が行なわれ、振幅偏差ｂが設定レベル以下になったと
きに（Ｖ4＜ｂ＜Ｖ3）位相制御が終了する。以後、受信
状態が変化して振幅偏差が設定レベル以上になれば、安
定範囲ＳＴＢ１（−４５0〜４５0）の範囲内で振幅偏差
が設定レベル以下になるように位相制御が行なわれる。
ところで、最小振幅偏差合成方式による位相制御によ
り、Ｖ4＜ｂ＜Ｖ3とならなければ、位相差が同相合成方
式の安定範囲ＳＴＢ１（−４５0〜４５0）を越えて位相
進み信号Ｂ又は位相遅れ信号Ａが発生する。かかる場合
には、同相合成方式による位相制御が再び開始し、直ち
に、最初とは逆方向より安定範囲ＳＴＢ１（−４５0〜
４５0）に入る。以後、最小振幅偏差合成方式による位
相制御が行なわれ、最初と逆方向（一点鎖線矢印参照）
に位相補正が行なわれる。以上の制御により、信号Ｓ
１，Ｓ２は図６に示すようになり、干渉成分が打ち消さ
れ、かつ、比較的大きな直接波の合成信号Ｓ３を得るこ
とができる。すなわち、同相合成方式と最小振幅偏差合
成方式を併用することにより、電力低下を抑え、かつ、
振幅偏差を改善し、フェージング耐力を向上することが
できる。
【００２０】(a-3) 位相制御回路 図７は位相制御回路の構成図であり、３０、３４は電圧
コンパレータ、３５は位相制御回路、３６はアップ／ダ
ウンカウンタである。電圧コンパレータ３０において、
４４，４５は位相差に応じた電圧信号ａと予め設定され
ている基準レベルＶ1，Ｖ2とを比較し、ａ＞Ｖ1の場合
に位相遅れ信号Ａを出力し、ａ＜Ｖ2の場合に位相進み
信号Ｂを出力する第１、第２の比較器である。電圧コン
パレータ３４において、５５、５６は振幅偏差に応じた
電圧信号ｂと予め設定されている基準レベルＶ3，Ｖ4と
を比較し、ｂ＞Ｖ3あるいはｂ＜Ｖ4の場合にそれぞれハ
イレベルを出力する第１、第２の比較器、５６はｂ＞Ｖ
3あるいはｂ＜Ｖ4の場合に位相制御イネーブル信号Ｄを
出力するオアゲートである。
コンパレータ、３５は位相制御回路、３６はアップ／ダ
ウンカウンタである。電圧コンパレータ３０において、
４４，４５は位相差に応じた電圧信号ａと予め設定され
ている基準レベルＶ1，Ｖ2とを比較し、ａ＞Ｖ1の場合
に位相遅れ信号Ａを出力し、ａ＜Ｖ2の場合に位相進み
信号Ｂを出力する第１、第２の比較器である。電圧コン
パレータ３４において、５５、５６は振幅偏差に応じた
電圧信号ｂと予め設定されている基準レベルＶ3，Ｖ4と
を比較し、ｂ＞Ｖ3あるいはｂ＜Ｖ4の場合にそれぞれハ
イレベルを出力する第１、第２の比較器、５６はｂ＞Ｖ
3あるいはｂ＜Ｖ4の場合に位相制御イネーブル信号Ｄを
出力するオアゲートである。
【００２１】位相制御回路３５において、４６、４７は
ＪＫ型のフリップフロップ、４８、４９はオアゲート、
５１は組合せ論理回路、５２はクロック発生器である。
受信信号Ｓ１，Ｓ２の位相差が同相合成方式の安定範囲
ＳＴ１の範囲外に存在すれば、位相進み／遅れに応じて
比較器４４，４５の一方の出力Ａ，Ｂがハイレベルにな
り、ＪＫ型フリップフロップ４６，４７のいずれかをト
グル状態にし、クロックＣＬＫの２分周の波形を出力す
る。すなわち、ＪＫ型フリップフロップ４６は位相遅れ
信号Ａがハイレベルの間、クロックＣＬＫに同期してセ
ット／リセットを繰り返しクロックＣＬＫの２分周の波
形を出力する。又、ＪＫフリップフロップ４７は位相進
み信号Ｂがハイレベルの間、クロックＣＬＫに同期して
セット／リセットを繰り返しクロックＣＬＫの２分周の
波形を出力する。従って、受信信号Ｓ１，Ｓ２の位相差
が安定範囲ＳＴ１の範囲外にあり、信号Ｓ２の位相差が
信号Ｓ１より遅れている場合には、位相を進ませるよう
にオアゲート４８からアップパルスＵＰが出力され、信
号Ｓ２の位相差が信号Ｓ１より進んでいる場合には、位
相を遅らせるようにオアゲート４９からダウンパルスＤ
ＯＷＮが出力される。そして、受信信号Ｓ１，Ｓ２の位
相差が安定範囲ＳＴ１の範囲内に入れば、信号Ａ，Ｂは
共にローレベルになり、同相合成方式による位相制御の
ためのパルス出力がなくなる。以後、組合せ論理回路５
１より最小振幅偏差合成方式による位相制御パルスが発
生する。
ＪＫ型のフリップフロップ、４８、４９はオアゲート、
５１は組合せ論理回路、５２はクロック発生器である。
受信信号Ｓ１，Ｓ２の位相差が同相合成方式の安定範囲
ＳＴ１の範囲外に存在すれば、位相進み／遅れに応じて
比較器４４，４５の一方の出力Ａ，Ｂがハイレベルにな
り、ＪＫ型フリップフロップ４６，４７のいずれかをト
グル状態にし、クロックＣＬＫの２分周の波形を出力す
る。すなわち、ＪＫ型フリップフロップ４６は位相遅れ
信号Ａがハイレベルの間、クロックＣＬＫに同期してセ
ット／リセットを繰り返しクロックＣＬＫの２分周の波
形を出力する。又、ＪＫフリップフロップ４７は位相進
み信号Ｂがハイレベルの間、クロックＣＬＫに同期して
セット／リセットを繰り返しクロックＣＬＫの２分周の
波形を出力する。従って、受信信号Ｓ１，Ｓ２の位相差
が安定範囲ＳＴ１の範囲外にあり、信号Ｓ２の位相差が
信号Ｓ１より遅れている場合には、位相を進ませるよう
にオアゲート４８からアップパルスＵＰが出力され、信
号Ｓ２の位相差が信号Ｓ１より進んでいる場合には、位
相を遅らせるようにオアゲート４９からダウンパルスＤ
ＯＷＮが出力される。そして、受信信号Ｓ１，Ｓ２の位
相差が安定範囲ＳＴ１の範囲内に入れば、信号Ａ，Ｂは
共にローレベルになり、同相合成方式による位相制御の
ためのパルス出力がなくなる。以後、組合せ論理回路５
１より最小振幅偏差合成方式による位相制御パルスが発
生する。
【００２２】組合せ論理回路５１は図８に示すように、
同相合成方式による位相制御の方向を記憶する位相補正
方向記憶部ＰＣＤと、クロック分周回路５１ｃ、アンド
ゲート５１ｄ〜５１ｇと、第１、第２の位相制御イネー
ブル信号Ｃ，Ｄの論理和を出力するオアゲート５１ｈを
有している。位相補正方向記憶部ＰＣＤにおいて、５１
ａは位相を進ませる方向を記憶する位相進み方向記憶
部、５１ｂは位相を遅らせる硼素工を記憶する位相遅れ
方向記憶部である。位相進み方向記憶部５１ａは受信信
号Ｓ２の位相を進ませる方向に補正して安定範囲ＳＴＢ
１に入った時にセットされ、位相を遅らせる方向に補正
する時にリセットされる。又、位相遅れ方向記憶部５１
ｂは受信信号Ｓ２の位相を遅らせる方向に補正して安定
範囲ＳＴＢ１に入った時にセットされ、位相を進ませる
方向に補正する時にリセットされる。
同相合成方式による位相制御の方向を記憶する位相補正
方向記憶部ＰＣＤと、クロック分周回路５１ｃ、アンド
ゲート５１ｄ〜５１ｇと、第１、第２の位相制御イネー
ブル信号Ｃ，Ｄの論理和を出力するオアゲート５１ｈを
有している。位相補正方向記憶部ＰＣＤにおいて、５１
ａは位相を進ませる方向を記憶する位相進み方向記憶
部、５１ｂは位相を遅らせる硼素工を記憶する位相遅れ
方向記憶部である。位相進み方向記憶部５１ａは受信信
号Ｓ２の位相を進ませる方向に補正して安定範囲ＳＴＢ
１に入った時にセットされ、位相を遅らせる方向に補正
する時にリセットされる。又、位相遅れ方向記憶部５１
ｂは受信信号Ｓ２の位相を遅らせる方向に補正して安定
範囲ＳＴＢ１に入った時にセットされ、位相を進ませる
方向に補正する時にリセットされる。
【００２３】従って、アンドゲート５１ｆは同相合成方
式により、位相進み方向に補正して安定範囲ＳＴＢ１に
入ると（信号Ａ′＝ハイレベル）、以後、振幅偏差が安
定範囲ＳＴＢ２に入って位相制御イネーブル信号Ｄがロ
ーレベルになるまで、分周パルスを進み方向補正パルス
Ｖとして出力する。又、アンドゲート５１ｇは同相合成
方式により、位相遅れ方向に補正して安定範囲ＳＴＢ１
に入ると（信号Ｂ′＝ハイレベル）、以後、振幅偏差が
安定範囲ＳＴＢ２に入って位相制御イネーブル信号Ｄが
ローレベルになるまで、分周パルスを遅れ方向補正パル
スＷとして出力する。図９は組合せ回路５１の具体的な
回路例であり、図８の構成と同一部分には同一符号を付
している。図９の位相補正方向記憶部ＰＣＤは信号Ａの
みを用いて位相補正方向の管理を行なうように構成して
おり、図１０に真理値表を示す。尚、図中、ＡＮＤはア
ンドゲート、ＯＲはオアゲート、Ｆ／Ｆはフリップフロ
ップである。
式により、位相進み方向に補正して安定範囲ＳＴＢ１に
入ると（信号Ａ′＝ハイレベル）、以後、振幅偏差が安
定範囲ＳＴＢ２に入って位相制御イネーブル信号Ｄがロ
ーレベルになるまで、分周パルスを進み方向補正パルス
Ｖとして出力する。又、アンドゲート５１ｇは同相合成
方式により、位相遅れ方向に補正して安定範囲ＳＴＢ１
に入ると（信号Ｂ′＝ハイレベル）、以後、振幅偏差が
安定範囲ＳＴＢ２に入って位相制御イネーブル信号Ｄが
ローレベルになるまで、分周パルスを遅れ方向補正パル
スＷとして出力する。図９は組合せ回路５１の具体的な
回路例であり、図８の構成と同一部分には同一符号を付
している。図９の位相補正方向記憶部ＰＣＤは信号Ａの
みを用いて位相補正方向の管理を行なうように構成して
おり、図１０に真理値表を示す。尚、図中、ＡＮＤはア
ンドゲート、ＯＲはオアゲート、Ｆ／Ｆはフリップフロ
ップである。
【００２４】(b) 本発明の第２実施例 図１１は本発明の第２実施例に係るスペースダイバーシ
ティ受信装置の構成図であり、図２の第１実施例と同一
部分には同一符号を付している。第２実施例において、
第１実施例と異なる点は、振幅偏差抽出部１０２の構成
であり、他は第１実施例と同一構成を有している。振幅
偏差抽出部１０２は、合成信号Ｓ３を復調する復調器３
９と、該復調器の出力信号を入力されて帯域内の高域側
及び低域側における合成信号レベルの差に応じた振幅偏
差信号を出力するトランスバーサル等化器４０と、トラ
ンスバーサル等化器４０から出力される振幅偏差信号を
積分する積分器４１と、積分器から出力される振幅偏差
信号を増幅する差動増幅器３３と、電圧コンパレータ３
４を有し、電圧コンパレータ３４は第１実施例と同一の
構成となっている。第２実施例の制御動作は振幅偏差を
抽出する点が異なるだけで、他は第１実施例の制御動作
と全く同じである。従って、第２実施例によっても、同
相合成方式と最小振幅偏差合成方式を併用することによ
り電力低下を抑え、かつ、振幅偏差を改善し、フェージ
ング耐力を向上することができる。
ティ受信装置の構成図であり、図２の第１実施例と同一
部分には同一符号を付している。第２実施例において、
第１実施例と異なる点は、振幅偏差抽出部１０２の構成
であり、他は第１実施例と同一構成を有している。振幅
偏差抽出部１０２は、合成信号Ｓ３を復調する復調器３
９と、該復調器の出力信号を入力されて帯域内の高域側
及び低域側における合成信号レベルの差に応じた振幅偏
差信号を出力するトランスバーサル等化器４０と、トラ
ンスバーサル等化器４０から出力される振幅偏差信号を
積分する積分器４１と、積分器から出力される振幅偏差
信号を増幅する差動増幅器３３と、電圧コンパレータ３
４を有し、電圧コンパレータ３４は第１実施例と同一の
構成となっている。第２実施例の制御動作は振幅偏差を
抽出する点が異なるだけで、他は第１実施例の制御動作
と全く同じである。従って、第２実施例によっても、同
相合成方式と最小振幅偏差合成方式を併用することによ
り電力低下を抑え、かつ、振幅偏差を改善し、フェージ
ング耐力を向上することができる。
【００２５】(c) 本発明の第３実施例 (c-1) 構成 図１２は本発明の第３実施例に係るスペースダイバーシ
ティ受信装置の構成図であり、図２の第１実施例と同一
部分には同一符号を付している。第３実施例において、
第１実施例と異なる点は、振幅偏差抽出部１０２の構成
及び位相制御回路３５の構成であり、他は第１実施例と
同一構成を有している。振幅偏差抽出部１０２は、合成
信号Ｓ３を入力され帯域内における各周波数の信号レベ
ルを等化するフェージング等化器４２と、フェージング
等化器４２から出力される振幅偏差信号を増幅する差動
増幅器３３と、電圧コンパレータ３４を有している。
ティ受信装置の構成図であり、図２の第１実施例と同一
部分には同一符号を付している。第３実施例において、
第１実施例と異なる点は、振幅偏差抽出部１０２の構成
及び位相制御回路３５の構成であり、他は第１実施例と
同一構成を有している。振幅偏差抽出部１０２は、合成
信号Ｓ３を入力され帯域内における各周波数の信号レベ
ルを等化するフェージング等化器４２と、フェージング
等化器４２から出力される振幅偏差信号を増幅する差動
増幅器３３と、電圧コンパレータ３４を有している。
【００２６】図１３はフェージング等化器の構成図であ
り、帯域内において右下がり傾斜の通過特性を備えたフ
ィルタ４２ａと、帯域内において右上がり傾斜の通過特
性を備えたフィルタ４２ｂと、減衰度可変のアッテネー
タ（あるいはゲイン可変のアンプ）４２ｃ，４２ｄと、
各アッテネータ出力を合成する合成回路４２ｅと、帯域
内における高域側、低域側の２つの周波数ｆ0±Δｆの
信号成分を抽出する狭帯域フィルタ４２ｆ，４２ｇと、
各狭帯域フィルタ４２ｆ，４２ｇの出力信号を入力され
その差（振幅偏差）に応じた信号を出力する差動増幅器
４２ｈと、振幅偏差信号を入力されるインバータ４２ｉ
を有している。フェージング等化器４２は、周波数ｆ0
±Δｆの各周波数成分の差（振幅偏差）に基づいてアッ
テネータ４２ｃ，４２ｄの減衰度（あるいはゲイン可変
アンプのゲイン）を制御して、合成信号Ｓ３′の周波数
特性がフラットになるように制御する。すなわち、フェ
ージング等化器４２は振幅偏差が所定の安定範囲（フェ
ージング安定範囲）ＳＴＢ３に入るようにフィードバッ
ク制御する。このフェージング安定範囲ＳＴＢ３は図４
に示すように２つの基準電圧Ｖ3′（＞Ｖ3）、Ｖ 4′
（＜Ｖ4）により設定される。
り、帯域内において右下がり傾斜の通過特性を備えたフ
ィルタ４２ａと、帯域内において右上がり傾斜の通過特
性を備えたフィルタ４２ｂと、減衰度可変のアッテネー
タ（あるいはゲイン可変のアンプ）４２ｃ，４２ｄと、
各アッテネータ出力を合成する合成回路４２ｅと、帯域
内における高域側、低域側の２つの周波数ｆ0±Δｆの
信号成分を抽出する狭帯域フィルタ４２ｆ，４２ｇと、
各狭帯域フィルタ４２ｆ，４２ｇの出力信号を入力され
その差（振幅偏差）に応じた信号を出力する差動増幅器
４２ｈと、振幅偏差信号を入力されるインバータ４２ｉ
を有している。フェージング等化器４２は、周波数ｆ0
±Δｆの各周波数成分の差（振幅偏差）に基づいてアッ
テネータ４２ｃ，４２ｄの減衰度（あるいはゲイン可変
アンプのゲイン）を制御して、合成信号Ｓ３′の周波数
特性がフラットになるように制御する。すなわち、フェ
ージング等化器４２は振幅偏差が所定の安定範囲（フェ
ージング安定範囲）ＳＴＢ３に入るようにフィードバッ
ク制御する。このフェージング安定範囲ＳＴＢ３は図４
に示すように２つの基準電圧Ｖ3′（＞Ｖ3）、Ｖ 4′
（＜Ｖ4）により設定される。
【００２７】差動増幅器３３から出力される振幅偏差信
号ｂがフェージング安定範囲ＳＴＢ３の範囲外の場合、
すなわち、ｂ＞Ｖ3′あるいはｂ＜Ｖ4′の場合には、最
小振幅偏差合成方式による位相制御を行なわず、フェー
ジング等化器４２のフィードバック制御で振幅偏差を減
少してＶ3′＞ｂ＞Ｖ4′にする。そして、フェージング
回路４２の制御で振幅偏差信号ｂがフェージング安定範
囲ＳＴＢ３に入った時、すなわち、Ｖ3′＞ｂ＞Ｖ4′に
なった時、最小振幅偏差合成方式による位相制御を行な
い振幅偏差をＶ3＞ｂ＞Ｖ4にする。電圧コンパレータ３
４は、振幅偏差信号ｂとＶ3，Ｖ4，Ｖ3′，Ｖ4′と比較
する４つの比較器を備え、 ｂ＞Ｖ3′あるいはｂ＜Ｖ4′の場合に信号Ｅをハイレ
ベルにし、Ｖ3′＞ｂ＞Ｖ4′になった時、信号Ｅをロー
レベルにする。又、 ｂ＞Ｖ3あるいはｂ＜Ｖ4の場合に位相制御イネーブル
信号Ｄをハイレベルにし、Ｖ3＞ｂ＞Ｖ4になった時、信
号Ｄをローレベルにする。
号ｂがフェージング安定範囲ＳＴＢ３の範囲外の場合、
すなわち、ｂ＞Ｖ3′あるいはｂ＜Ｖ4′の場合には、最
小振幅偏差合成方式による位相制御を行なわず、フェー
ジング等化器４２のフィードバック制御で振幅偏差を減
少してＶ3′＞ｂ＞Ｖ4′にする。そして、フェージング
回路４２の制御で振幅偏差信号ｂがフェージング安定範
囲ＳＴＢ３に入った時、すなわち、Ｖ3′＞ｂ＞Ｖ4′に
なった時、最小振幅偏差合成方式による位相制御を行な
い振幅偏差をＶ3＞ｂ＞Ｖ4にする。電圧コンパレータ３
４は、振幅偏差信号ｂとＶ3，Ｖ4，Ｖ3′，Ｖ4′と比較
する４つの比較器を備え、 ｂ＞Ｖ3′あるいはｂ＜Ｖ4′の場合に信号Ｅをハイレ
ベルにし、Ｖ3′＞ｂ＞Ｖ4′になった時、信号Ｅをロー
レベルにする。又、 ｂ＞Ｖ3あるいはｂ＜Ｖ4の場合に位相制御イネーブル
信号Ｄをハイレベルにし、Ｖ3＞ｂ＞Ｖ4になった時、信
号Ｄをローレベルにする。
【００２８】位相制御回路３５は、受信信号Ｓ１，Ｓ２
の位相差が安定範囲ＳＴＢ１（−４５0〜４５0）にない
場合には、同相合成方式により位相制御を行なう。同相
合成方式の位相制御により、位相差が安定範囲ＳＴＢ１
（−４５0〜４５0）に入れば、振幅偏差ｂがフェージン
グ安定範囲ＳＴＢ３に入るまで位相制御を行なわない。
位相差が安定範囲ＳＴＢ１（−４５0〜４５0）に入る
と、フェージング等化器４２は振幅偏差ｂがフェージン
グ安定範囲ＳＴＢ３に入るように制御する。すなわち、
フェージング等化器４２はＶ3′＞ｂ＞Ｖ4′になるよう
に制御する。フェージング等化器４２の制御で振幅偏差
がフェージング安定範囲ＳＴＢ３に入れば、位相制御回
路３５は最小振幅偏差合成方式による位相制御を開始す
る。最小振幅偏差合成方式による位相制御により、振幅
偏差ｂが減少し、Ｖ4＜ｂ＜Ｖ3となれば、すなわち、振
幅偏差ｂが最小振幅偏差合成方式の安定範囲ＳＴＢ２に
入れば、位相制御イネーブル信号Ｄがローレベルになっ
て最小振幅偏差合成方式による位相制御が終了する。
の位相差が安定範囲ＳＴＢ１（−４５0〜４５0）にない
場合には、同相合成方式により位相制御を行なう。同相
合成方式の位相制御により、位相差が安定範囲ＳＴＢ１
（−４５0〜４５0）に入れば、振幅偏差ｂがフェージン
グ安定範囲ＳＴＢ３に入るまで位相制御を行なわない。
位相差が安定範囲ＳＴＢ１（−４５0〜４５0）に入る
と、フェージング等化器４２は振幅偏差ｂがフェージン
グ安定範囲ＳＴＢ３に入るように制御する。すなわち、
フェージング等化器４２はＶ3′＞ｂ＞Ｖ4′になるよう
に制御する。フェージング等化器４２の制御で振幅偏差
がフェージング安定範囲ＳＴＢ３に入れば、位相制御回
路３５は最小振幅偏差合成方式による位相制御を開始す
る。最小振幅偏差合成方式による位相制御により、振幅
偏差ｂが減少し、Ｖ4＜ｂ＜Ｖ3となれば、すなわち、振
幅偏差ｂが最小振幅偏差合成方式の安定範囲ＳＴＢ２に
入れば、位相制御イネーブル信号Ｄがローレベルになっ
て最小振幅偏差合成方式による位相制御が終了する。
【００２９】(c-2) 動作 第１実施例の場合と同様に、同相合成方式による位相制
御を行なうと受信信号Ｓ２の位相が受信信号Ｓ１の位相
に近づいて行き、これら両信号の位相差に応じた電圧信
号ａはＶ2＜ａ＜Ｖ1となる。すなわち、位相差が同相合
成方式の安定範囲ＳＴＢ１（−４５0〜４５0）の範囲に
入る。位相差が同相合成方式の安定範囲ＳＴＢ１（−４
５0〜４５0）の範囲に入ると、位相進み／遅れ信号Ａ，
Ｂは共にローレベルになり、同相合成方式による位相制
御は終了する。又、この時点で信号Ｄ，Ｅは共にハイレ
ベルになるから、位相制御回路３５は最小振幅偏差合成
方式による位相制御は行なわない。以後、フェージング
等化器４２は振幅偏差ｂがフェージング安定範囲ＳＴＢ
３に入るように制御する。すなわち、フェージング等化
器４２はＶ3′＞ｂ＞Ｖ4′になるように前述の等化制御
を行なう。フェージング等化器４２の制御で振幅偏差が
フェージング安定範囲ＳＴＢ３に入れば、すなわち、Ｖ
3′＞ｂ＞Ｖ4′になれば、信号Ｅがローレベルになる
（信号Ｄはハイレベルを維持する）。
御を行なうと受信信号Ｓ２の位相が受信信号Ｓ１の位相
に近づいて行き、これら両信号の位相差に応じた電圧信
号ａはＶ2＜ａ＜Ｖ1となる。すなわち、位相差が同相合
成方式の安定範囲ＳＴＢ１（−４５0〜４５0）の範囲に
入る。位相差が同相合成方式の安定範囲ＳＴＢ１（−４
５0〜４５0）の範囲に入ると、位相進み／遅れ信号Ａ，
Ｂは共にローレベルになり、同相合成方式による位相制
御は終了する。又、この時点で信号Ｄ，Ｅは共にハイレ
ベルになるから、位相制御回路３５は最小振幅偏差合成
方式による位相制御は行なわない。以後、フェージング
等化器４２は振幅偏差ｂがフェージング安定範囲ＳＴＢ
３に入るように制御する。すなわち、フェージング等化
器４２はＶ3′＞ｂ＞Ｖ4′になるように前述の等化制御
を行なう。フェージング等化器４２の制御で振幅偏差が
フェージング安定範囲ＳＴＢ３に入れば、すなわち、Ｖ
3′＞ｂ＞Ｖ4′になれば、信号Ｅがローレベルになる
（信号Ｄはハイレベルを維持する）。
【００３０】Ｅ＝ローレベル、Ｄ＝ハイレベルになる
と、位相制御回路３５は第１実施例と同様に最小振幅偏
差合成方式による位相制御を開始する。最小振幅偏差合
成方式による位相制御により、振幅偏差ｂが減少して、
Ｖ4＜ｂ＜Ｖ3となれば、すなわち、振幅偏差ｂが最小振
幅偏差合成方式の安定範囲ＳＴＢ２に入れば、位相制御
イネーブル信号Ｄがローレベルになって最小振幅偏差合
成方式による位相制御が終了する。以後、ｂ＞Ｖ3ある
いはｂ＜Ｖ4になったか監視し、なれば位相制御イネー
ブル信号Ｄがハイレベルになって上記最小振幅偏差合成
方式による位相制御が繰り返えされる。
と、位相制御回路３５は第１実施例と同様に最小振幅偏
差合成方式による位相制御を開始する。最小振幅偏差合
成方式による位相制御により、振幅偏差ｂが減少して、
Ｖ4＜ｂ＜Ｖ3となれば、すなわち、振幅偏差ｂが最小振
幅偏差合成方式の安定範囲ＳＴＢ２に入れば、位相制御
イネーブル信号Ｄがローレベルになって最小振幅偏差合
成方式による位相制御が終了する。以後、ｂ＞Ｖ3ある
いはｂ＜Ｖ4になったか監視し、なれば位相制御イネー
ブル信号Ｄがハイレベルになって上記最小振幅偏差合成
方式による位相制御が繰り返えされる。
【００３１】図１４は第３実施例の動作説明図であり、
信号Ｓ２は同相合成方式の位相制御により信号Ｓ１の位
相に近づいて行き、安定範囲ＳＴＢ１（−４５0〜４
５0）に入る。しかる後、フェージング等化器４２の制
御で、振幅偏差が減少してフェージング安定範囲ＳＴＢ
３に入れば、最小振幅偏差合成方式による位相制御が行
なわれ、振幅偏差が設定レベル以下になったときに位相
制御が終了する。以後、受信状態が変化して振幅偏差が
設定レベル以上になれば、フェージング安定範囲ＳＴＢ
３の範囲内で振幅偏差が設定レベル以下になるように位
相制御が行なわれる。ところで、最小振幅偏差合成方式
による位相制御により、Ｖ4＜ｂ＜Ｖ3とならなければ、
位相差がフェージング安定範囲ＳＴＢ３を越えて信号Ｅ
がハイレベルになる。これにより、最小振幅偏差合成方
式による位相制御が停止し、フェージング等化器４２に
よる制御が行なわれ、最初とは逆方向より安定範囲ＳＴ
Ｂ３に入る。以後、再び、最小振幅偏差合成方式による
位相制御が行なわれ、最初と逆方向（一点鎖線矢印参
照）に位相補正が行なわれる。以上の制御により、信号
Ｓ１，Ｓ２の干渉成分が打ち消され、かつ、比較的大き
な直接波の合成信号を出力することができる。すなわ
ち、同相合成方式と最小振幅偏差合成方式を併用するこ
とにより、電力低下を抑え、かつ、振幅偏差を改善し、
フェージング耐力を向上することができる。又、振幅偏
差の振動範囲がＳＴＢ３となり、第１実施例に比べて振
幅変動を減少することができる。
信号Ｓ２は同相合成方式の位相制御により信号Ｓ１の位
相に近づいて行き、安定範囲ＳＴＢ１（−４５0〜４
５0）に入る。しかる後、フェージング等化器４２の制
御で、振幅偏差が減少してフェージング安定範囲ＳＴＢ
３に入れば、最小振幅偏差合成方式による位相制御が行
なわれ、振幅偏差が設定レベル以下になったときに位相
制御が終了する。以後、受信状態が変化して振幅偏差が
設定レベル以上になれば、フェージング安定範囲ＳＴＢ
３の範囲内で振幅偏差が設定レベル以下になるように位
相制御が行なわれる。ところで、最小振幅偏差合成方式
による位相制御により、Ｖ4＜ｂ＜Ｖ3とならなければ、
位相差がフェージング安定範囲ＳＴＢ３を越えて信号Ｅ
がハイレベルになる。これにより、最小振幅偏差合成方
式による位相制御が停止し、フェージング等化器４２に
よる制御が行なわれ、最初とは逆方向より安定範囲ＳＴ
Ｂ３に入る。以後、再び、最小振幅偏差合成方式による
位相制御が行なわれ、最初と逆方向（一点鎖線矢印参
照）に位相補正が行なわれる。以上の制御により、信号
Ｓ１，Ｓ２の干渉成分が打ち消され、かつ、比較的大き
な直接波の合成信号を出力することができる。すなわ
ち、同相合成方式と最小振幅偏差合成方式を併用するこ
とにより、電力低下を抑え、かつ、振幅偏差を改善し、
フェージング耐力を向上することができる。又、振幅偏
差の振動範囲がＳＴＢ３となり、第１実施例に比べて振
幅変動を減少することができる。
【００３２】(c-3) 位相制御回路 図１５は位相制御回路の構成図であり、３０、３４は電
圧コンパレータ、３５は位相制御回路、３６はアップ／
ダウンカウンタであり、図７と同一部分には同一符号を
付している。電圧コンパレータ３０は第１実施例と同一
の構成を備えている。電圧コンパレータ３４は第１実施
例の構成に加えて、振幅偏差に応じた電圧信号ｂと予め
設定されている基準レベルＶ3′，Ｖ4′とを比較し、ｂ
＞Ｖ3′あるいはｂ＜Ｖ4′の場合にそれぞれハイレベル
の信号を出力する第３、第４の比較器５５′、５４′
と、ｂ＞Ｖ3′あるいはｂ＜Ｖ4′の場合にハイレベルの
信号Ｅを出力するオアゲート５７が設けられている。位
相制御回路３５は第１実施例と同様にＪＫ型フリップフ
ロップ４６、４７及びオアゲート４８，４９を有すると
共に、第１実施例の組合せ論理回路５１とは異なる構成
の組合せ論理回路５１′を備えている。組合せ論理回路
５１′は(c-2)で説明した機能を備えている。図１６は
組合せ論理回路51′の具体的な構成図、図１７はその真
理値表である。尚、図１６において、ＮＯＴはノットゲ
ート、ＡＮＤはアンドゲート、ＯＲはオアゲート、ＣＬ
Ｃは組合せ論理回路、Ｆ／Ｆはフリップフロップであ
る。
圧コンパレータ、３５は位相制御回路、３６はアップ／
ダウンカウンタであり、図７と同一部分には同一符号を
付している。電圧コンパレータ３０は第１実施例と同一
の構成を備えている。電圧コンパレータ３４は第１実施
例の構成に加えて、振幅偏差に応じた電圧信号ｂと予め
設定されている基準レベルＶ3′，Ｖ4′とを比較し、ｂ
＞Ｖ3′あるいはｂ＜Ｖ4′の場合にそれぞれハイレベル
の信号を出力する第３、第４の比較器５５′、５４′
と、ｂ＞Ｖ3′あるいはｂ＜Ｖ4′の場合にハイレベルの
信号Ｅを出力するオアゲート５７が設けられている。位
相制御回路３５は第１実施例と同様にＪＫ型フリップフ
ロップ４６、４７及びオアゲート４８，４９を有すると
共に、第１実施例の組合せ論理回路５１とは異なる構成
の組合せ論理回路５１′を備えている。組合せ論理回路
５１′は(c-2)で説明した機能を備えている。図１６は
組合せ論理回路51′の具体的な構成図、図１７はその真
理値表である。尚、図１６において、ＮＯＴはノットゲ
ート、ＡＮＤはアンドゲート、ＯＲはオアゲート、ＣＬ
Ｃは組合せ論理回路、Ｆ／Ｆはフリップフロップであ
る。
【００３３】(d) 本発明の第４実施例 図１８は本発明の第４実施例に係るスペースダイバーシ
ティ受信装置の構成図である。第４実施例は第３実施例
と同等の機能を有するものであり、フェージング等化器
４２′に復調器３９と、該復調器の出力信号を入力され
て帯域内の高域側及び低域側における合成信号レベルの
差に応じた振幅偏差信号を出力するトランスバーサル等
化器４０と、トランスバーサル等化器４０から出力され
る振幅偏差信号を積分すると共に、振幅偏差信号をフェ
ージング等化器にフィードバックする積分器４１を備え
ている。図１９はフェージング等化器４２′、復調器３
９、トランスバーサル等化器４０、積分器４１間のより
詳細な構成図である。図１９よりわかるように、第４実
施例は、第３実施例のフェージング等化器４２（図１３
参照）の狭帯域フィルタ４２ｆ，４２ｇ及び差動増幅器
４２ｈを除去し、替りに、復調器３９と、トランスバー
サル等化器４０と、トランスバーサル等化器４０から出
力される振幅偏差信号を積分する積分器４１を接続し、
振幅偏差信号をフェージング等化器４２′にフィードバ
ックするようにしたものである。以上、本発明を実施例
により説明したが、本発明は請求の範囲に記載した本発
明の主旨に従い種々の変形が可能であり、本発明はこれ
らを排除するものではない。
ティ受信装置の構成図である。第４実施例は第３実施例
と同等の機能を有するものであり、フェージング等化器
４２′に復調器３９と、該復調器の出力信号を入力され
て帯域内の高域側及び低域側における合成信号レベルの
差に応じた振幅偏差信号を出力するトランスバーサル等
化器４０と、トランスバーサル等化器４０から出力され
る振幅偏差信号を積分すると共に、振幅偏差信号をフェ
ージング等化器にフィードバックする積分器４１を備え
ている。図１９はフェージング等化器４２′、復調器３
９、トランスバーサル等化器４０、積分器４１間のより
詳細な構成図である。図１９よりわかるように、第４実
施例は、第３実施例のフェージング等化器４２（図１３
参照）の狭帯域フィルタ４２ｆ，４２ｇ及び差動増幅器
４２ｈを除去し、替りに、復調器３９と、トランスバー
サル等化器４０と、トランスバーサル等化器４０から出
力される振幅偏差信号を積分する積分器４１を接続し、
振幅偏差信号をフェージング等化器４２′にフィードバ
ックするようにしたものである。以上、本発明を実施例
により説明したが、本発明は請求の範囲に記載した本発
明の主旨に従い種々の変形が可能であり、本発明はこれ
らを排除するものではない。
【００３４】
【発明の効果】以上本発明によれば、同相合成方式と最
小振幅偏差合成方式を併用するようにしたから、電力低
下を抑え、かつ、振幅偏差を改善し、フェージング耐力
を向上することができる。又、本発明によれば、同相合
成安定範囲を拡大し、その安定範囲内にフェージング安
定範囲を定め、該フェージング安定範囲内で最小振幅偏
差合成方式により振幅偏差を抑圧するように構成したか
ら、振幅偏差の変動を減少でき、しかも、電力低下を抑
え、かつ、振幅偏差を改善し、フェージング耐力を向上
することができる。
小振幅偏差合成方式を併用するようにしたから、電力低
下を抑え、かつ、振幅偏差を改善し、フェージング耐力
を向上することができる。又、本発明によれば、同相合
成安定範囲を拡大し、その安定範囲内にフェージング安
定範囲を定め、該フェージング安定範囲内で最小振幅偏
差合成方式により振幅偏差を抑圧するように構成したか
ら、振幅偏差の変動を減少でき、しかも、電力低下を抑
え、かつ、振幅偏差を改善し、フェージング耐力を向上
することができる。
【図１】本発明の原理説明図である。
【図２】本発明の第１実施例のスペースダイバーシティ
受信装置の構成図である。
受信装置の構成図である。
【図３】同相合成方式における位相差と安定範囲の関係
図である。
図である。
【図４】振幅偏差と安定範囲の関係図である。
【図５】第１実施例の説明図である。
【図６】本発明の効果説明図である。
【図７】第１実施例の位相制御回路の構成図である。
【図８】位相制御回路における組合せ論理回路の構成図
である。
である。
【図９】組合せ論理回路の具体例である。
【図１０】組合せ論理回路の真理値表である。
【図１１】本発明の第２実施例のスペースダイバーシテ
ィ受信装置の構成図である。
ィ受信装置の構成図である。
【図１２】本発明の第３実施例のスペースダイバーシテ
ィ受信装置の構成図である。
ィ受信装置の構成図である。
【図１３】フェージング等化器の構成図である。
【図１４】第３実施例の動作説明図である。
【図１５】第３実施例の位相制御回路の構成図である。
【図１６】位相制御回路における組合せ論理回路の構成
図である。
図である。
【図１７】組合せ論理回路の真理値表である。
【図１８】本発明の第４実施例のスペースダイバーシテ
ィ受信装置の構成図である。
ィ受信装置の構成図である。
【図１９】第４実施例における振幅偏差抽出部の要部構
成図である。
成図である。
【図２０】従来の同相合成方式のスペースダイバーシテ
ィ受信装置構成図である。
ィ受信装置構成図である。
【図２１】位相差θに応じた電圧信号波形図である。
【図２２】同相合成方式の説明図である。
【図２３】従来の最小振幅偏差合成方式のスペースダイ
バーシティ受信装置構成図である。
バーシティ受信装置構成図である。
【図２４】帯域内の周波数特性図である。
【図２５】最小振幅偏差合成方式の説明図である。
１０１・・同相合成回路 １０２・・偏差抽出部 １０３・・位相制御部 ２０・・受信信号Ｓ２の位相を制御する移相器 ２３・・２つの信号を合成して出力する合成器
Claims (4)
- 【請求項１】 空間的に離間した２つのアンテナで信号
を受信し、一方のアンテナで受信した信号の位相を制御
し、該位相制御された信号と他方のアンテナで受信した
信号を合成して出力するスペースダイバーシティ受信装
置において、 一方のアンテナで受信した信号の位相を制御し、他方の
アンテナで受信した信号との位相差が第１の設定範囲内
になるようにし、これら両信号を合成して出力する同相
合成回路と、 帯域内の高域側及び低域側における前記合成信号のレベ
ルを検出してそのレベル差を求める偏差抽出部と、 位相差が第１の設定範囲内になった時、該レベル差が第
２の設定範囲内になるように前記一方のアンテナで受信
した信号の位相を更に制御する位相制御部を有すること
を特徴とするスペースダイバーシティ受信装置。 - 【請求項２】 空間的に離間した２つのアンテナで信号
を受信し、一方のアンテナで受信した信号の位相を制御
し、該位相制御された信号と他方のアンテナで受信した
信号を合成して出力するスペースダイバーシティ受信装
置において、 一方のアンテナで受信した信号の位相を制御し、他方の
アンテナで受信した信号との位相差が第１の設定範囲内
になるようにし、これら両信号を合成して出力する同相
合成回路と、 前記合成信号を復調する復調器と該復調器の出力信号を
入力されて帯域内の高域側及び低域側における合成信号
レベルの差に応じた信号を出力するトランスバーサル等
化器と、 位相差が第１の設定範囲内になった時、前記レベル差に
応じた信号が第２の設定範囲内になるように一方のアン
テナで受信した信号の位相を更に制御する位相制御部を
有することを特徴とするスペースダイバーシティ受信装
置。 - 【請求項３】 空間的に離間した２つのアンテナで信号
を受信し、一方のアンテナで受信した信号の位相を制御
し、該位相制御された信号と他方のアンテナで受信した
信号を合成して出力するスペースダイバーシティ受信装
置において、 一方のアンテナで受信した信号の位相を制御し、他方の
アンテナで受信した信号との位相差が第１の設定範囲内
になるようにし、これら両信号を合成して出力する同相
合成回路と、 前記合成信号を入力され帯域内における各周波数の信号
レベルを等化するフェージング等化器と、 位相差が第１の設定範囲内になり、かつ、フェージング
等化器の出力信号レベルが第２の設定範囲内になった
時、該フェージング等化器の出力信号レベルが第３の設
定範囲内になるように一方のアンテナで受信した信号の
位相を更に制御する位相制御部を有することを特徴とす
るスペースダイバーシティ受信装置。 - 【請求項４】 空間的に離間した２つのアンテナで信号
を受信し、一方のアンテナで受信した信号の位相を制御
し、該位相制御された信号と他方のアンテナで受信した
信号を合成して出力するスペースダイバーシティ受信装
置において、 一方のアンテナで受信した信号の位相を制御し、他方の
アンテナで受信した信号との位相差が第１の設定範囲内
になるようにし、これら両信号を合成して出力する同相
合成回路と、 前記合成信号を入力され帯域内における各周波数の信号
レベルを等化するフェージング等化器と、 フェージング等化器から出力される信号を復調する復調
器と、 該復調器の出力信号を入力されて帯域内の高域側及び低
域側における前記合成信号のレベル差に応じた信号を出
力すると共に、フェージング等化器にフィードバックす
るトランスバーサル等化器と、 位相差が第１の設定範囲内になり、かつ、前記レベル差
に応じた信号が第２の設定範囲内になった時、該レベル
差に応じた信号が第３の設定範囲内になるように一方の
アンテナで受信した信号の位相を更に制御する位相制御
部を有することを特徴とするスペースダイバーシティ受
信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264733A JPH08125597A (ja) | 1994-10-28 | 1994-10-28 | スペースダイバーシティ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264733A JPH08125597A (ja) | 1994-10-28 | 1994-10-28 | スペースダイバーシティ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125597A true JPH08125597A (ja) | 1996-05-17 |
Family
ID=17407423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6264733A Withdrawn JPH08125597A (ja) | 1994-10-28 | 1994-10-28 | スペースダイバーシティ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125597A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003039033A1 (fr) * | 2001-10-30 | 2003-05-08 | Nec Corporation | Recepteur a diversite spatiale, procede de commande de ce recepteur et programme associe |
| JP2004120052A (ja) * | 2002-09-24 | 2004-04-15 | Hitachi Ltd | 携帯端末および携帯電話 |
| US7139533B2 (en) | 2002-09-24 | 2006-11-21 | Hitachi, Ltd. | Mobile communication terminal |
-
1994
- 1994-10-28 JP JP6264733A patent/JPH08125597A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003039033A1 (fr) * | 2001-10-30 | 2003-05-08 | Nec Corporation | Recepteur a diversite spatiale, procede de commande de ce recepteur et programme associe |
| US7130593B2 (en) | 2001-10-30 | 2006-10-31 | Nec Corporation | Space diversity receiver, operation controll method thereof, and program |
| JP2004120052A (ja) * | 2002-09-24 | 2004-04-15 | Hitachi Ltd | 携帯端末および携帯電話 |
| US7139533B2 (en) | 2002-09-24 | 2006-11-21 | Hitachi, Ltd. | Mobile communication terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0613260B1 (en) | Space diversity receiver for a digital communications system | |
| JP2712706B2 (ja) | 適応位相検出同期方法 | |
| CN102047568B (zh) | 将多个频率调制（fm）信号结合到接收机中 | |
| US20070086547A1 (en) | AGC for narrowband receivers | |
| US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
| JP3451178B2 (ja) | スペースダイバーシティ受信装置 | |
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| US7215722B2 (en) | Device for WLAN baseband processing with DC offset reduction | |
| JPH11234150A (ja) | デジタル復調装置 | |
| JP3822163B2 (ja) | Ａｇｃシステム | |
| JP4184264B2 (ja) | 周波数ディスクリミネータ | |
| JPH08125597A (ja) | スペースダイバーシティ受信装置 | |
| JPH09116584A (ja) | 無線データ通信の復調装置 | |
| US20110274223A1 (en) | Agc tuner for mimo systems | |
| KR20010018409A (ko) | 반송파 복구 장치 | |
| JP2570126B2 (ja) | 復調装置 | |
| US6961394B2 (en) | Diversity receiving apparatus capable of preventing reduction of C/N ratio | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JP4469515B2 (ja) | ディジタルフィルタ | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JP3550960B2 (ja) | デジタル復調システム | |
| JP2621989B2 (ja) | フェージング自動等化器 | |
| JPH11355188A (ja) | 復調装置およびこれに用いることができる搬送波再生回路ならびに等化回路 | |
| JPH11122216A (ja) | スペクトラム拡散通信受信装置及びその同期確立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |