JPH10321830A

JPH10321830A - 積層型固体撮像素子

Info

Publication number: JPH10321830A
Application number: JP9129672A
Authority: JP
Inventors: Akihiro Kawahara; 章裕川原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-05-20
Filing date: 1997-05-20
Publication date: 1998-12-04
Anticipated expiration: 2017-05-20
Also published as: JP3000959B2

Abstract

(57)【要約】【課題】スキャナＩＣのチップサイズを大型化するこ
となく所望の機能を満足させる。【解決手段】積層型固体撮像素子は、スキャナＩＣ１
１と、スキャナＩＣ１１の受光面と反対の面に積層され
た機能ＩＣ１２とで構成される。スキャナＩＣ１１は、
それぞれ受光素子を含む複数の画素と、各画素で発生し
た信号を独立して読み出すためのアドレス回路とを有す
る。機能ＩＣ１２は、受光素子から読み出された信号に
対して積分を行う積分回路、オフセットを除去するオフ
セット除去回路およびデジタル信号に変換するＡ／Ｄ変
換回路が設けられ、スキャナＩＣ１１とは配線１４を介
して接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型固体撮像素
子に関する。

【０００２】

【従来の技術】赤外線撮像装置を例に挙げて従来の技術
を説明する。

【０００３】図８は、従来の赤外線撮像装置の概略ブロ
ック図である。従来の赤外線撮像装置は、図８に示すよ
うに、被写体からの赤外光１００を集光する光学系１０
１と、光学系１０１で集光された赤外光を検出する赤外
線検出素子１０２と、赤外線検出素子１０２を駆動する
ための駆動回路１０３と、アンプや各種信号処理機能を
備えた信号処理回路１０４と、表示装置１０５とを有す
る。

【０００４】赤外線検出素子１０２としては、室温での
動作が可能であることから、ボロメータ型赤外線検出素
子が特に注目されている。また、ＨｇＣｄＴｅ（水銀・
カドミウム・テルル）のｐｎ接合を用いた量子型赤外線
検出素子も開発され、温度分解能において優れた性能が
実証されている。しかし、量子型赤外線検出素子は、冷
却装置を必要とすることや素子を構成する材料の量産が
難しい等の理由から、民生用としての普及に至らず、そ
の用途は軍事用や科学研究用に限られていた。一方、ボ
ロメータ型赤外線検出素子は、冷却装置が不要であり、
かつ、素子を構成する材料の量産性も高いことから、一
部では既に民生用として実用化されている。

【０００５】ボロメータ素子は、その抵抗値の温度依存
性を利用した赤外線検出素子であり、性能指標の一つと
して、温度変化１Ｋ（ケルビン）に対する抵抗変化率を
示す抵抗温度計数α［％／Ｋ］が用いられる。ボロメー
タ素子の動作原理は、おおよそ次のとおりである。被写
体からの熱輻射は、光学系を介してボロメータ素子上に
集光される。この熱輻射でボロメータ素子が暖められ、
その抵抗値が変化する。このように、被写体の温度変化
がボロメータ素子の抵抗変化となって現れる。この抵抗
変化を、電圧または電流として読み出すことにより、被
写体の温度変化を非接触で検知することができる。

【０００６】上述の原理を利用した二次元赤外線イメー
ジセンサも開発されている。基板上に、熱的および電気
的に独立して二次元に集積された複数のボロメータ素子
と、任意の素子（画素）の信号を独立に読み出すための
アドレス回路とを備えることにより、被写体の二次元イ
メージを取得することができる。なお、この機能を備え
たＩＣチップを、スキャナＩＣとも呼ぶ。

【０００７】具体的な回路は、「Infrared Focal Plane
Array Incorporating Silicon ICProcess Compatible
Bolometer」と題する論文（A.Tanaka et al., IEEE Tra
nsacrions on electron devices, vol.43(11),1844-184
8(1996)）で紹介されており、画素を切り替えるための
スイッチと、このスイッチのＯＮ／ＯＦＦを制御する水
平シフトレジスタおよび垂直シフトレジスタとで構成さ
れる。

【０００８】こうして得られた画素ごとの信号、すなわ
ち被写体からの温度変化に起因する実質的な信号の大き
さは、ボロメータ素子の抵抗のばらつき等のオフセット
信号に比べて極めて微弱である。ボロメータ素子自体が
発生するジョンソンノイズ、１／ｆノイズや、駆動回路
や信号処理回路で発生するノイズ、さらには外来ノイズ
の存在も、信号の検出を困難にする要因となる。従っ
て、Ｓ／Ｎ比を高めるための回路上の工夫が必要とな
る。

【０００９】その一般的な手段の一つとして、積分回路
が用いられる。積分回路の基本的な回路図を図９に示
す。

【００１０】図９に示した積分回路は、積分用キャパシ
タ５３、リセットスイッチ５４およびプリアンプ５５で
構成される。なお、図９に示したボロメータ素子５１お
よび画素選択スイッチ５２は、赤外線検出素子に含まれ
る要素である。ここで、積分用キャパシタ５３は、リセ
ットスイッチ５４を介して予め一定電圧に充電してお
く。充電後、リセットスイッチ５４をＯＦＦにし、か
つ、画素選択スイッチ５２を一定時間だけＯＮにする
と、画素選択スイッチ５２がＯＮになっている間、積分
用キャパシタ５３の電荷はボロメータ素子５１を介して
放電する。この動作を積分と呼ぶ。

【００１１】積分後、画素選択スイッチ５２をＯＦＦに
する。積分用キャパシタ５３の電圧はボロメータ素子５
１の抵抗値の変化を反映し、その大きさを保存してい
る。この電圧をプリアンプ５５を介して読み出し、一つ
のボロメータ素子５１に入射した赤外線信号の検出が終
了する。検査終了後、再びリセットスイッチ５４をＯＮ
にし、積分用キャパシタ５３を充電する。それ以降は上
述の一連の動作を繰り返し、各画素の信号を順に積分す
る。積分回路は、積分時間τで決まる周波数ｆ（＝１／
２τ）の信号帯域を持つため、高帯域側のノイズ成分を
除去でき、Ｓ／Ｎ比が向上する。

【００１２】この他、画素の抵抗のばらつきを補正する
オフセット除去回路やＡ／Ｄ変換回路等も、Ｓ／Ｎ比向
上の手段として用いられる。オフセット除去回路では、
信号のオフセット分を除去することにより、アンプのゲ
イン、ダイナミックレンジを最大限有効に使うことがで
き、Ｓ／Ｎ比を高めることができる。また、信号をＡ／
Ｄノイズ変換回路で一旦デジタル信号に変換し、信号処
理を加えることにより、外来ノイズの影響を受けにくく
することができる。

【００１３】以上述べた積分、オフセット除去、Ａ／Ｄ
変換等の処理は、従来、スキャナＩＣから信号を取り出
した後、外部の信号処理回路で行っていた。このような
構成では、信号処理回路は複雑になり、装置の小型化が
難しい。また、スキャナＩＣと信号処理回路との間の信
号伝達部分での外来ノイズの混入も問題になる。

【００１４】これを解決するため、最近では、上述した
処理をスキャナＩＣ上で行うオンチップ回路の開発が進
められている。Ｌｏｒａｌ社は、粗いオフセット回路と
１４ビットのＡ／Ｄ変換回路とを搭載したスキャナＩＣ
を開発している（C.marshall, et al., Proc. SPIE, 27
46, 23-30(1996)）。

【００１５】

【発明が解決しようとする課題】積分回路、オフセット
除去回路、Ａ／Ｄ変換回路等の、スキャナＩＣへのオン
チップ化は、信号のＳ／Ｎ比を向上させる利点を有する
一方で、以下に示すような問題を新たに生む。

【００１６】まず第１に、チップ面積が制限されている
ことである。ボロメータデバイスの試作プロセスで利用
する露光装置の露光領域や、ペルチェ素子の冷却面積等
により、スキャナＩＣの最大チップサイズには制限があ
る。このようなチップサイズの制限が、積分回路、オフ
セット除去回路、Ａ／Ｄ変換回路等の機能回路をオンチ
ップ化するうえで大きな障害となっている。例えば、Ａ
／Ｄ変換回路の分解能やデータレートは回路の大きさが
大きいほど良好であり、また、積分回路では、電荷積分
用キャパシタの容量はその面積に比例する。このよう
に、回路の大きさがその性能を左右する重要な要素の一
つとなっているため、限られたスキャナＩＣのチップ面
積にこれらの回路を追加して搭載することは技術的困難
を伴う。

【００１７】第２の問題点は、回路パラメータの自由度
がオンチップ化により失われることである。従来のよう
に外部の信号処理回路で積分する方法では、積分回路の
積分用キャパシタを容易に取り替えることができるた
め、積分ゲインを変えることが可能である。このため、
試作したボロメータ素子の電気特性に合わせて回路パラ
メータを最適化することができる。しかし、スキャナＩ
Ｃにこれらの機能回路を搭載するためには、予め回路パ
ラメータを完全に決定する必要があり、このような自由
度に欠ける。

【００１８】その他にも、オンチップ化に際しては、Ａ
／Ｄ変換回路で必要となる周波数の高いクロックパルス
が発生するノイズを十分に考慮して設計しないと、却っ
てＳ／Ｎ比を劣化させる要因にもなる。

【００１９】そこで本発明は、スキャナＩＣのチップサ
イズを大型化することなく所望の機能を満足させる固体
撮像素子を提供することを第１の目的とする。また、本
発明は、第１の目的に加え、受光素子の電気特性に合わ
せた回路特性の最適化を容易に行えるようにすることを
第２の目的とし、さらに、スキャナＩＣへの外来ノイズ
の混入を抑制することを第３の目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成するため
本発明の積層型固体撮像素子は、受光面に複数の受光素
子がマトリックス状に配列され、前記各受光素子で発生
した信号を独立して読み出すためのアドレス回路が設け
られた第１の集積回路と、前記第１の集積回路の前記受
光面と反対の面に積層され、前記各受光素子から読み出
された信号に対して積分を行う積分回路、オフセットを
除去するオフセット除去回路、およびデジタル信号に変
換するＡ／Ｄ変換回路の少なくとも一つが設けられた第
２の集積回路とを有する。

【００２１】上記のとおり構成された本発明の積層型固
体撮像素子では、受光機能とＳ／Ｎ比向上のための機能
とを別々の集積回路に構成し、両集積回路を積層してい
るので、第１の集積回路の面積を大きくすることなくＳ
／Ｎ比向上のための機能を持たせることができ、固体撮
像素子の小型化が図られる。

【００２２】また、第２の集積回路を、それぞれ積分容
量が異なる複数の積分回路が設けられるとともに、信号
入出力用の電極が上記積分回路ごとに独立して設けられ
たものとすることで、受光素子の電気特性に合わせて積
分回路を選択することが可能となる。

【００２３】さらに、第１の集積回路と第２の集積回路
との積層に関し、第２の集積回路から発生したノイズが
第１の集積回路へ混入するのを抑制するために、第１の
集積回路と第２の集積回路との間に電気シールド板を設
けたり、第２の集積回路の表面に絶縁膜および金属膜を
順次形成し、その上に第１の集積回路を積層する構成と
したり、第１の集積回路と第２の集積回路とを導電性接
着剤で接着してもよい。また、第１の集積回路および第
２の集積回路の裏面を研磨し、第１の集積回路および第
２の集積回路を薄膜化することにより、固体撮像素子全
体の熱時定数が大きくなり、積層構造による温度安定性
の低下が抑制される。

【００２４】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００２５】（第１の実施形態）図１は、本発明の積層
型固体撮像素子の第１の実施形態の斜視図であり、図２
は、図１に示したスキャナＩＣの構成を模式的に示した
図である。

【００２６】本実施形態の固体撮像素子は赤外線撮像素
子であり、パッケージ１３上に搭載された機能ＩＣ１２
と、この機能ＩＣ１２上に搭載されたスキャナＩＣ１１
とで構成される。赤外光１０は、不図示の光学系を介し
てスキャナＩＣ１１の図示上面である受光面に集光され
る。

【００２７】スキャナＩＣ１１は、その下面が接着剤に
より機能ＩＣ１２上に接着されている。スキャナＩＣ１
１の受光面には、図２に示すように、それぞれ赤外光受
光素子であるボロメータ素子とスイッチング素子とから
なる複数の画素１７がマトリックス状に配置されてい
る。各画素１７は、それぞれ水平選択線および垂直選択
線に結線され、駆動回路である水平アドレス回路１８お
よび垂直アドレス回路１９で行と列を選択することによ
り、所定の位置の画素１７からの電気信号（検出信号）
を独立して取り出すことができる。アドレス回路として
は、シフトレジスタやデコーダが用いられる。

【００２８】スキャナＩＣ１１の上面の外縁部には複数
の電極パッド１１ａ，１１ｂが設けられている。電極パ
ッド１１ａは検出信号を機能ＩＣ１２に出力するための
もので、配線１４を介して機能ＩＣ１２の電極パッド１
２ａと結線される。電極パッド１１ｂはパッケージ１３
からの駆動信号を入力するためのものであり、配線１６
を介してパッケージ１３の電極パッド１３ａと結線され
る。

【００２９】機能ＩＣ１２は、スキャナＩＣ１１からの
検出信号に対して積分を行う積分回路、オフセットを除
去するオフセット除去回路およびデジタル信号に変換す
るＡ／Ｄ変換回路が組み込まれている。積分回路の等価
回路は図９に示したとおりである。また、オフセット除
去回路およびＡ／Ｄ変換回路は、固体撮像素子に一般的
に用いられる回路と同じ回路でよい。

【００３０】機能ＩＣ１２の上面の外縁部にも、複数の
電極パッド１２ａ，１２ｂが設けられている。電極パッ
ド１２ａはスキャナＩＣ１１からの検出信号を入力する
ためのものであり、上述のように配線１４を介してスキ
ャナＩＣ１１の電極パッド１１ａと結線される。電極パ
ッド１２ｂは機能ＩＣ１２で処理された信号をパッケー
ジ１３の信号処理回路へ出力するためのものであり、配
線１５を介してパッケージ１３の電極パッド１３ｂと結
線される。機能ＩＣ１２の外形は、これら電極パッド１
２ａ，１２ｂが設けられている領域の分だけスキャナＩ
Ｃ１１よりも大きいものとなっている。

【００３１】スキャナＩＣ１１と機能ＩＣ１２とで構成
される赤外線撮像素子は、パッケージ１３の中央部に設
けられた凹所に搭載される。パッケージ１３は、赤外線
撮像素子に駆動信号を与えるための駆動回路、赤外線撮
像素子からの出力信号を受けてビデオ信号に変換するた
めの信号処理回路、および赤外線撮像素子を冷却するた
めのペルチェ素子が組み込まれている。信号処理回路
は、アンプ、各種信号補正回路、スキャンコンバータ等
からなる。また、信号補正回路は、Ａ／Ｄコンバータ、
Ｄ／Ａコンバータ、メモリからなり、必要に応じて、ゲ
イン補正やオフセット補正等を行う。

【００３２】スキャナＩＣ１１への駆動信号の出力およ
び機能ＩＣ１２から信号処理回路への信号の入力のため
の電極パッド１３ａ，１３ｂは、パッケージ１３の上面
の外縁部に設けられている。

【００３３】上記構成に基づき、被写体から赤外光１０
が照射され熱輻射がスキャナＩＣ１１に作用すると、そ
の熱輻射により、画素１７を構成するボロメータ素子が
暖められ、ボロメータ素子で電気信号に変換される。こ
の電気信号は、配線１６を介して入力される駆動信号に
より、画素１７ごとに独立に検出され、検出信号として
配線１４を介して機能ＩＣ１２に出力される。

【００３４】機能ＩＣ１２では、スキャナＩＣ１１から
の検出信号を、積分回路で積分した後、オフセット除去
回路でオフセット補正し、さらにＡ／Ｄ変換回路でデジ
タル信号に変換し、配線１５を介してパッケージ１３の
信号処理回路に送られる。

【００３５】以上説明したように、本実施形態では、Ｓ
／Ｎ比を向上させるための諸機能、すなわち積分回路、
オフセット除去回路およびＡ／Ｄ変換回路を、スキャナ
ＩＣ１１とは別の機能ＩＣ１２に組み込み、これらスキ
ャナＩＣ１１と機能ＩＣ１２とを積層した構成としてい
る。従って、スキャナＩＣ１１は、受光エリアすなわち
画素１７を設けた領域とその駆動回路、および電極パッ
ド１１ａ，１１ｂの形成に必要な面積があればよい。ま
た、機能ＩＣ１２も、積分回路、オフセット除去回路お
よびＡ／Ｄ変換回路としてスキャナＩＣ１１とほぼ同じ
面積を利用できる。

【００３６】これにより、撮像素子のサイズを大きくす
ることなく、Ｓ／Ｎ比向上のための諸機能を持たせるこ
とができ、パッケージ１３の小型化、ひいてはカメラの
小型化が達成される。また、パッケージ１３の小型化に
より、撮像素子の冷却のために、冷却面積の小さなペル
チェ素子を使用することができる。さらに、パッケージ
１３には機能ＩＣ１２でデジタル化された信号が送られ
るため、外来ノイズの影響を受けることはほとんどな
い。

【００３７】本実施形態では、機能ＩＣ１２に積分回
路、オフセット除去回路およびＡ／Ｄ変換回路を組み込
んだ例を示したが、本発明はこれら全ての回路を組み込
んだものに限定されず、少なくともいずれか１つの回路
を含むものであればよい。

【００３８】（第２の実施形態）図３は、本発明の積層
型固体撮像素子の第２の実施形態に使用される機能ＩＣ
の平面図である。

【００３９】本実施形態は、機能ＩＣ２２の回路構成が
第１の実施形態と異なる。すなわち、機能ＩＣ２２は、
その２つの対角線をほぼ境界とする４つの領域２３，２
４，２５，２６に分けられ、これら各領域２３，２４，
２５，２６にそれぞれ、積分容量（具体的には図９にお
ける積分用キャパシタ５３の容量）が異なる積分回路が
組み込まれている。また、スキャナＩＣおよびパッケー
ジとの間での信号のやりとりのための電極パッド２２
ａ，２２ｂ，２２ｃ，２２ｄも、それぞれの領域２３，
２４，２５，２６ごとに、機能ＩＣ２２の中心に対して
対称に、機能ＩＣ２２の各辺に沿って配列されている。
そして、この機能ＩＣ２２上には、図１に示したのと同
様に、スキャナＩＣが接着される。

【００４０】このように、機能ＩＣ２２に積分容量が異
なる複数の積分回路を組み込み、それぞれの積分回路に
対応する電極パッド２２ａ〜２２ｄを機能ＩＣ２２の各
辺に設けることで、スキャナＩＣと機能ＩＣとの相対的
な実装方向を変えるだけで、積分容量を選択することが
できる。その結果、スキャナＩＣのボロメータ素子の電
気特性に合わせて、容易に積分回路の回路パラメータを
最適化することができる。

【００４１】（第３の実施形態）機能ＩＣ上へのスキャ
ナＩＣの搭載は、上述の２つの実施形態のように接着剤
で直接接合するのが最も簡単な方法である。本実施形態
では、機能ＩＣとスキャナＩＣとの積層構造のいくつか
の例について図４〜図７を参照して説明する。なお、図
４〜図７に示すスキャナＩＣ３１，３７および機能ＩＣ
３２，３８の構成は、上述した第１または第２の実施形
態と同様でよいので、その説明は省略する。

【００４２】図４は、本発明の固体撮像素子の機能ＩＣ
とスキャナＩＣとの積層構造の一例を示す側面図であ
る。図４に示した例では、スキャナＩＣ３１と機能ＩＣ
３２との間に電気シールド板３３が挿入されている。機
能ＩＣ３２と電気シールド板３３、およびスキャナＩＣ
３１と電気シールド板３３とは接着剤などを用いた任意
の手段で固着される。このように、電気シールド板３３
を介して機能ＩＣ３２とスキャナＩＣ３１と積層するこ
とで、機能ＩＣ３２から発生する誘導性ノイズがスキャ
ナＩＣ３１に混入することが低減される。

【００４３】図５は、本発明の固体撮像素子の機能ＩＣ
とスキャナＩＣとの積層構造の他の例を示す側面図であ
る。図５に示した例では、機能ＩＣ３２の上面に絶縁膜
３５が形成され、さらにその上に、金属薄膜３４が形成
される。そして、この金属薄膜３４上にスキャナＩＣが
搭載される。このように、絶縁膜３５および金属薄膜３
４を介して機能ＩＣ３２とスキャナＩＣ３１とを積層し
ても、図４に示した例と同様に、機能ＩＣ３２からの誘
導性ノイズのスキャナＩＣ３１への混入を防止すること
ができる。

【００４４】図６は、本発明の固体撮像素子の機能ＩＣ
とスキャナＩＣとの積層構造のさらに他の例を示す側面
図である。図６に示した例では、導電性接着剤３６を用
いて機能ＩＣ３２とスキャナＩＣ３１とを接着してい
る。これによっても、図４や図５に示した例と同様に、
機能ＩＣ３２からの誘導性ノイズのスキャナＩＣ３１へ
の混入を防止することができる。

【００４５】図７は、本発明の固体撮像素子の機能ＩＣ
とスキャナＩＣとの積層構造のさらに他の例を示す側面
図である。図７に示した例では、スキャナＩＣ３７およ
び機能ＩＣ３８の裏面をそれぞれ研磨して１ｍｍ程度の
厚さに薄膜化し、このように薄膜化された機能ＩＣ３８
とスキャナＩＣ３７とを任意の固着手段により固着して
いる。ここで、スキャナＩＣ３７の裏面とは、受光面と
反対側の面をいい、機能ＩＣ３８の裏面とは、スキャナ
ＩＣ３７が積層される面と反対側の面をいう。

【００４６】本発明の固体撮像素子は、上述したよう
に、機能ＩＣとスキャナＩＣとを積層したものである
が、そのため、熱時定数が大きくなり、パッケージに設
けられたペルチェ素子による温度制御が難しくなること
が懸念される。そこで、図７に示したように機能ＩＣ３
８およびスキャナＩＣ３７を薄膜化することで、素子全
体の熱時定数が大きくなり、積層構造による温度安定性
の低下を防ぐことができる。

【００４７】上述した各実施形態では、受光素子として
ボロメータ素子を用いた例を示したが、受光素子はこれ
に限られるものではない。さらに本発明は、赤外光の他
に可視光の撮像素子にも適用でき、その場合には、受光
素子は検出する光の波長に合わせて適当なものが選択さ
れる。また、受光素子の種類によって信号量やノイズ量
が異なり、信号の読み出し方式も異なるため、受光素子
を変更する場合には、その受光素子に応じた読み出し方
式が採用される。

【００４８】

【発明の効果】以上説明したように本発明の固体撮像素
子は、受光機能とＳ／Ｎ比向上のための機能とを別々の
集積回路に構成し、両集積回路を積層しているので、Ｓ
／Ｎ比向上のための機能を有しつつも小型化を達成する
ことができる。

【００４９】また、第２の集積回路を、それぞれ積分容
量が異なる複数の積分回路が設けられるとともに、信号
入出力用の電極が上記積分回路ごとに独立して設けられ
たものとすることで、受光素子の電気特性に合わせて、
積分回路の回路パラメータを容易に変更することができ
る。

【００５０】さらに、第１の集積回路と第２の集積回路
との間に電気シールド板を設けたり、第２の集積回路の
表面に絶縁膜および金属膜を順次形成し、その上に第１
の集積回路を積層する構成としたり、第１の集積回路と
第２の集積回路とを導電性接着剤で接着することで、第
２の基板からのノイズが第２の基板へ混入するのを抑制
することができる。また、第１の集積回路および第２の
集積回路の裏面を研磨し、第１の集積回路および第２の
集積回路を薄膜化することにより、積層構造による温度
安定性の低下を抑制することができる。

【図面の簡単な説明】

【図１】本発明の積層型固体撮像素子の第１の実施形態
の斜視図である。

【図２】図１に示したスキャナＩＣの構成を模式的に示
した図である。

【図３】本発明の積層型固体撮像素子の第２の実施形態
に使用される機能ＩＣの平面図である。

【図４】本発明の固体撮像素子の機能ＩＣとスキャナＩ
Ｃとの積層構造の一例を示す側面図である。

【図５】本発明の固体撮像素子の機能ＩＣとスキャナＩ
Ｃとの積層構造の他の例を示す側面図である。

【図６】本発明の固体撮像素子の機能ＩＣとスキャナＩ
Ｃとの積層構造のさらに他の例を示す側面図である。

【図７】本発明の固体撮像素子の機能ＩＣとスキャナＩ
Ｃとの積層構造のさらに他の例を示す側面図である。

【図８】従来の赤外線撮像装置の概略ブロック図であ
る。

【図９】ボロメータ素子のＳ／Ｎ比を高めるための積分
回路の回路図である。

【符号の説明】

１０赤外光１１，３１，３７スキャナＩＣ１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，２
２ａ〜２２ｄ電極パッド１２，２２，３２，３８機能ＩＣ１３パッケージ１４，１５，１６配線１７画素１８水平アドレス回路１９垂直アドレス回路２３，２４，２５，２６領域３３電気シールド板３４金属薄膜３５絶縁膜

Claims

【特許請求の範囲】

【請求項１】受光面に複数の受光素子がマトリックス
状に配列され、前記各受光素子で発生した信号を独立し
て読み出すためのアドレス回路が設けられた第１の集積
回路と、前記第１の集積回路の前記受光面と反対の面に積層さ
れ、前記各受光素子から読み出された信号に対して積分
を行う積分回路、オフセットを除去するオフセット除去
回路、およびデジタル信号に変換するＡ／Ｄ変換回路の
少なくとも一つが設けられた第２の集積回路とを有する
積層型固体撮像素子。
【請求項２】前記第２の集積回路に、それぞれ積分容
量が異なる複数の積分回路が設けられるとともに、信号
入出力用の電極が前記積分回路ごとに独立して設けられ
ている請求項１に記載の積層型固体撮像素子。
【請求項３】前記第１の集積回路と前記第２の集積回
路との間に電気シールド板が設けられている請求項１ま
たは２に記載の積層型固体撮像素子。
【請求項４】前記第２の集積回路の表面に絶縁膜およ
び金属膜が順次形成され、前記金属膜上に前記第１の集
積回路が積層されている請求項１または２に記載の積層
型固体撮像素子。
【請求項５】前記第１の集積回路と前記第２の集積回
路とは、導電性接着剤により接着されている請求項１ま
たは２に記載の積層型固体撮像素子。
【請求項６】前記第１の集積回路および前記第２の集
積回路はそれぞれ裏面が研磨されて薄膜化されている請
求項１または２に記載の積層型固体撮像素子。