JPH10321746A - 電子部品の実装構造 - Google Patents

電子部品の実装構造

Info

Publication number
JPH10321746A
JPH10321746A JP12720897A JP12720897A JPH10321746A JP H10321746 A JPH10321746 A JP H10321746A JP 12720897 A JP12720897 A JP 12720897A JP 12720897 A JP12720897 A JP 12720897A JP H10321746 A JPH10321746 A JP H10321746A
Authority
JP
Japan
Prior art keywords
electronic component
cap
metal cap
bumps
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12720897A
Other languages
English (en)
Inventor
Takeshi Osaka
猛 大坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP12720897A priority Critical patent/JPH10321746A/ja
Publication of JPH10321746A publication Critical patent/JPH10321746A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電子部品、電子部品を封止するキャップ、お
よび電子部品を実装する基板を含めたパッケージのサイ
ズを小型化することが可能な電子部品の実装構造を提供
する。 【解決手段】 導電性を有するキャップ3と、両主平面
5a、5cに端子電極5b、5dを有する電子部品5
と、配線電極7aを有する基板7とからなる電子部品の
実装構造1であって、電子部品5の一方主面5a側は基
板7とバンプ9aを介して接続され、他方主面5c側は
キャップ3とバンプ9bを介して接続されていることを
特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子部品の実装構造
に関するものである。
【0002】
【従来の技術】従来の電子部品の実装構造、例えば高周
波デバイスのように素子の両面から信号を入出力する電
子部品の実装構造は、図2に示すように、キャップ21
によって封止された電子部品23の一方主面23aには
信号を伝送する端子電極23bが形成されており、基板
25の配線電極25aとはバンプ27を介して接続され
ている。また、他方主面23cには電子部品23の例え
ば接地などを目的として接地電極23dが形成されてお
り、ワイヤーボンディングを用いて電子部品23の接地
電極23dと基板25の接地用電極25aとをワイヤー
29で接続している。なお、キャップ21は封止部31
の接着剤を介して基板25と接着し、電子部品23を封
止している。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
電子部品の実装構造では次のような問題点があった。 (1)ワイヤボンディングによる電子部品の接地を行う
ためには、ワイヤが他の部分と接触することを防止する
必要があるので、例えばキャップとの接触を防止するた
めに、キャップ内の電子部品の上方の空間に所望のスペ
ースが必要となり、キャップの低背化の妨げとなる。
【0004】(2)電子部品の接地を行うために基板側
にも接地用電極を形成する必要があり、これが基板のサ
イズを大きくするとともに、封止するキャップの大型化
にもつながる。
【0005】本発明の目的は、電子部品、電子部品を封
止するキャップ、および電子部品を実装する基板を含め
たパッケージのサイズを小型化することが可能な電子部
品の実装構造を提供することにある。
【0006】
【課題を解決するための手段】本発明は、上記の課題を
解決するために電子部品の実装構造を完成するに至っ
た。本願第1の発明の電子部品の実装構造は、導電性を
有するキャップと、両主平面に端子電極を有する電子部
品と、配線電極を有する基板とからなる電子部品の実装
構造であって、前記電子部品の一方主面側は前記基板と
バンプを介して接続され、他方主面側はキャップとバン
プを介して接続されていることに特徴がある。
【0007】他方主面側の端子電極とキャップとをバン
プにより接続することで、ワイヤボンディングの場合と
比べて高さ方向の低背化および幅方向の省スペース化が
可能となる。
【0008】
【発明の実施の形態】本発明で用いられる導電性を有す
るキャップとしては、金属製のキャップ、金属メッキを
施したキャップ、同じく金属メッキを施したセラミック
キャップ、あるいは導電性樹脂によって成形されたキャ
ップなどが代表的である。
【0009】本発明にいう電子部品の端子電極とは、電
子部品の表面側の端子電極や裏面側の接地電極を含むも
のである。
【0010】本発明で用いられる電子部品としては、半
導体素子、フィルター、発振子、薄膜回路素子などが代
表的である。
【0011】本発明のバンプは、形成方法、組成には特
に限定されるものではない。バンプの形成方法の例とし
ては、ワイヤボンディングにより形成されたバンプや、
メッキによって形成されたバンプや微少金属ボールによ
り形成されたバンプなどが代表的である。
【0012】また、バンプの組成の例としては、Auを
主成分とするもの、Alを主成分とするもの、Cuを主
成分とするもの、半田を主成分とするものなどが代表的
である。なお、半田を主成分とするものの例としては、
Sn−Pb共晶半田や5Sn−95Pb半田などが挙げ
られる。
【0013】次に、本発明に基づき、さらに具体的に説
明するが、本発明はかかる実施例のみに限定されるもの
ではない。
【0014】
【実施例】図1は本発明の一実施例である電子部品の実
装構造の部分断面図である。図1に示すように、高周波
回路素子(電子部品)の実装構造1は、Auメッキが施
された金属キャップ3と、金属キャップ3の内部に収納
された高周波回路素子5と、高周波回路素子5が実装さ
れる基板7とから構成されている。
【0015】高周波回路素子5の一方主面5aに形成さ
れた信号伝送用の端子電極5bと基板7に形成された配
線電極7aとは、Auバンプ9aを介して電気的に接続
されている。
【0016】また、高周波回路素子5の他方主面5cに
形成された接地電極5dと金属キャップ3とは、Auバ
ンプ9bを介して電気的に接続されている。
【0017】また、金属キャップ3は接地電極5dと接
続されるとともに、Snメッキが施された封止部11を
介して基板7と電気的に接続されている。
【0018】次に、実装方法について説明する。まず、
高周波回路素子5の一方主面5aの端子電極5b上にワ
イヤボンディング法によりAuバンプ9aを形成する。
同様に、金属キャップ3の所定の位置にもワイヤボンデ
ィング法によりAuバンプ9bを形成する。
【0019】次に、熱と荷重を加えながら、高周波回路
素子5に設けたAuバンプ9aと配線電極7aとを固相
拡散反応により接合する。
【0020】続いて、高周波回路素子5を覆うように基
板7上に金属キャップ3を搭載する。このとき、金属キ
ャップ3に熱と荷重を加えながら搭載すると、まず接地
電極5dと金属キャップ3のAuメッキ上に設けたAu
バンプ9bとが固相拡散反応により接合される。する
と、Auバンプ9bは塑性変形によりある程度潰され
る。このAuバンプ9bの潰れと同時に、金属キャップ
3は、その表面に施されているAuメッキと封止部11
に形成されているSnメッキとがAu−Sn拡散により
接合されるので基板7に固定され、高周波回路部品5が
金属キャップ3の中に完全に封止される。
【0021】上記のような実装構造を構成すれば、従来
の実装構造とは異なり、省スペース化が可能である。例
えば、従来のようにワイヤボンディングを用いた場合、
チップのサイズを幅1mmとすれば、ボンディングパッ
ドを含めチップ両側に約0.5mmのスペースが必要と
なる。さらにキャップ封止に両側約0.5mmのスペー
スが必要になるのでパッケージサイズは約3mmとな
る。一方、本実施例ではワイヤボンディングスペース
(両側合計約1mm)が不要になるのでパッケージサイ
ズは約2mmとなり、約56%パッケージを小型化でき
ることになる。
【0022】
【発明の効果】本発明の電子部品の実装構造を用いれ
ば、従来のようなワイヤボンディングスペースが不要と
なるので、電子部品、電子部品を封止するキャップ、お
よび電子部品を実装する基板を含めたパッケージのサイ
ズを小型化することが可能である。
【0023】また、キャップと電子部品との接合に用い
るバンプは、従来例で示したワイヤボンディングの手法
もそのまま適用でき、その場合は新たな設備の導入は必
要なく有効である。
【図面の簡単な説明】
【図1】本発明の一実施例である電子部品の実装構造の
部分断面図。
【図2】従来の電子部品の実装構造の部分断面図。
【符号の説明】
1 高周波回路素子(電子部品)の実装構
造 3 金属キャップ 5 高周波回路素子 5a 一方主面 5b 端子電極(端子電極) 5c 他方主面 5d 接地電極(端子電極) 7 基板 7a 配線電極 9 Auバンプ 11 封止部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 導電性を有するキャップと、両主平面に
    端子電極を有する電子部品と、配線電極を有する基板と
    からなる電子部品の実装構造であって、前記電子部品の
    一方主面側は前記基板とバンプを介して接続され、他方
    主面側はキャップとバンプを介して接続されていること
    を特徴とする電子部品の実装構造。
JP12720897A 1997-05-16 1997-05-16 電子部品の実装構造 Pending JPH10321746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12720897A JPH10321746A (ja) 1997-05-16 1997-05-16 電子部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12720897A JPH10321746A (ja) 1997-05-16 1997-05-16 電子部品の実装構造

Publications (1)

Publication Number Publication Date
JPH10321746A true JPH10321746A (ja) 1998-12-04

Family

ID=14954406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12720897A Pending JPH10321746A (ja) 1997-05-16 1997-05-16 電子部品の実装構造

Country Status (1)

Country Link
JP (1) JPH10321746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030759A (ja) * 2011-06-20 2013-02-07 Tohoku Univ パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
US10211116B2 (en) 2015-10-29 2019-02-19 Mitsubishi Electric Corporation Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030759A (ja) * 2011-06-20 2013-02-07 Tohoku Univ パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
US10211116B2 (en) 2015-10-29 2019-02-19 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US5869886A (en) Flip chip semiconductor mounting structure with electrically conductive resin
US6080931A (en) Semiconductor package
US6124636A (en) MMIC package
KR970013239A (ko) 반도체장치 및 그 실장 구조
JP2008166527A (ja) 半導体装置およびその製造方法
JPH11150440A (ja) フリップチップ実装型表面弾性波素子の樹脂封止構造
JP3209977B2 (ja) 半導体モジュ−ル
JPH10321746A (ja) 電子部品の実装構造
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH04114455A (ja) 半導体装置及びその実装構造
JPH08148647A (ja) 半導体装置
JP2000252320A (ja) 半導体装置およびその製造方法
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1187406A (ja) 半導体装置
JPH03237747A (ja) 半導体装置
JPH04269841A (ja) 半導体装置
KR200172710Y1 (ko) 칩 크기의 패키지
JPH0755014Y2 (ja) 実装構造
KR100230919B1 (ko) 반도체 패키지
JPH08330470A (ja) 半導体装置
KR20030033706A (ko) 플립칩 패키지
JPH1197584A (ja) 半導体装置
JPH1041416A (ja) 電子部品
JPS5874048A (ja) 半導体集積回路の実装方式