JPH10321746A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JPH10321746A JPH10321746A JP12720897A JP12720897A JPH10321746A JP H10321746 A JPH10321746 A JP H10321746A JP 12720897 A JP12720897 A JP 12720897A JP 12720897 A JP12720897 A JP 12720897A JP H10321746 A JPH10321746 A JP H10321746A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- cap
- metal cap
- bumps
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電子部品、電子部品を封止するキャップ、お
よび電子部品を実装する基板を含めたパッケージのサイ
ズを小型化することが可能な電子部品の実装構造を提供
する。 【解決手段】 導電性を有するキャップ３と、両主平面
５ａ、５ｃに端子電極５ｂ、５ｄを有する電子部品５
と、配線電極７ａを有する基板７とからなる電子部品の
実装構造１であって、電子部品５の一方主面５ａ側は基
板７とバンプ９ａを介して接続され、他方主面５ｃ側は
キャップ３とバンプ９ｂを介して接続されていることを
特徴とする。
よび電子部品を実装する基板を含めたパッケージのサイ
ズを小型化することが可能な電子部品の実装構造を提供
する。 【解決手段】 導電性を有するキャップ３と、両主平面
５ａ、５ｃに端子電極５ｂ、５ｄを有する電子部品５
と、配線電極７ａを有する基板７とからなる電子部品の
実装構造１であって、電子部品５の一方主面５ａ側は基
板７とバンプ９ａを介して接続され、他方主面５ｃ側は
キャップ３とバンプ９ｂを介して接続されていることを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品の実装構造
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来の電子部品の実装構造、例えば高周
波デバイスのように素子の両面から信号を入出力する電
子部品の実装構造は、図２に示すように、キャップ２１
によって封止された電子部品２３の一方主面２３ａには
信号を伝送する端子電極２３ｂが形成されており、基板
２５の配線電極２５ａとはバンプ２７を介して接続され
ている。また、他方主面２３ｃには電子部品２３の例え
ば接地などを目的として接地電極２３ｄが形成されてお
り、ワイヤーボンディングを用いて電子部品２３の接地
電極２３ｄと基板２５の接地用電極２５ａとをワイヤー
２９で接続している。なお、キャップ２１は封止部３１
の接着剤を介して基板２５と接着し、電子部品２３を封
止している。
波デバイスのように素子の両面から信号を入出力する電
子部品の実装構造は、図２に示すように、キャップ２１
によって封止された電子部品２３の一方主面２３ａには
信号を伝送する端子電極２３ｂが形成されており、基板
２５の配線電極２５ａとはバンプ２７を介して接続され
ている。また、他方主面２３ｃには電子部品２３の例え
ば接地などを目的として接地電極２３ｄが形成されてお
り、ワイヤーボンディングを用いて電子部品２３の接地
電極２３ｄと基板２５の接地用電極２５ａとをワイヤー
２９で接続している。なお、キャップ２１は封止部３１
の接着剤を介して基板２５と接着し、電子部品２３を封
止している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
電子部品の実装構造では次のような問題点があった。 （１）ワイヤボンディングによる電子部品の接地を行う
ためには、ワイヤが他の部分と接触することを防止する
必要があるので、例えばキャップとの接触を防止するた
めに、キャップ内の電子部品の上方の空間に所望のスペ
ースが必要となり、キャップの低背化の妨げとなる。
電子部品の実装構造では次のような問題点があった。 （１）ワイヤボンディングによる電子部品の接地を行う
ためには、ワイヤが他の部分と接触することを防止する
必要があるので、例えばキャップとの接触を防止するた
めに、キャップ内の電子部品の上方の空間に所望のスペ
ースが必要となり、キャップの低背化の妨げとなる。
【０００４】（２）電子部品の接地を行うために基板側
にも接地用電極を形成する必要があり、これが基板のサ
イズを大きくするとともに、封止するキャップの大型化
にもつながる。
にも接地用電極を形成する必要があり、これが基板のサ
イズを大きくするとともに、封止するキャップの大型化
にもつながる。
【０００５】本発明の目的は、電子部品、電子部品を封
止するキャップ、および電子部品を実装する基板を含め
たパッケージのサイズを小型化することが可能な電子部
品の実装構造を提供することにある。
止するキャップ、および電子部品を実装する基板を含め
たパッケージのサイズを小型化することが可能な電子部
品の実装構造を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記の課題を
解決するために電子部品の実装構造を完成するに至っ
た。本願第１の発明の電子部品の実装構造は、導電性を
有するキャップと、両主平面に端子電極を有する電子部
品と、配線電極を有する基板とからなる電子部品の実装
構造であって、前記電子部品の一方主面側は前記基板と
バンプを介して接続され、他方主面側はキャップとバン
プを介して接続されていることに特徴がある。
解決するために電子部品の実装構造を完成するに至っ
た。本願第１の発明の電子部品の実装構造は、導電性を
有するキャップと、両主平面に端子電極を有する電子部
品と、配線電極を有する基板とからなる電子部品の実装
構造であって、前記電子部品の一方主面側は前記基板と
バンプを介して接続され、他方主面側はキャップとバン
プを介して接続されていることに特徴がある。
【０００７】他方主面側の端子電極とキャップとをバン
プにより接続することで、ワイヤボンディングの場合と
比べて高さ方向の低背化および幅方向の省スペース化が
可能となる。
プにより接続することで、ワイヤボンディングの場合と
比べて高さ方向の低背化および幅方向の省スペース化が
可能となる。
【０００８】
【発明の実施の形態】本発明で用いられる導電性を有す
るキャップとしては、金属製のキャップ、金属メッキを
施したキャップ、同じく金属メッキを施したセラミック
キャップ、あるいは導電性樹脂によって成形されたキャ
ップなどが代表的である。
るキャップとしては、金属製のキャップ、金属メッキを
施したキャップ、同じく金属メッキを施したセラミック
キャップ、あるいは導電性樹脂によって成形されたキャ
ップなどが代表的である。
【０００９】本発明にいう電子部品の端子電極とは、電
子部品の表面側の端子電極や裏面側の接地電極を含むも
のである。
子部品の表面側の端子電極や裏面側の接地電極を含むも
のである。
【００１０】本発明で用いられる電子部品としては、半
導体素子、フィルター、発振子、薄膜回路素子などが代
表的である。
導体素子、フィルター、発振子、薄膜回路素子などが代
表的である。
【００１１】本発明のバンプは、形成方法、組成には特
に限定されるものではない。バンプの形成方法の例とし
ては、ワイヤボンディングにより形成されたバンプや、
メッキによって形成されたバンプや微少金属ボールによ
り形成されたバンプなどが代表的である。
に限定されるものではない。バンプの形成方法の例とし
ては、ワイヤボンディングにより形成されたバンプや、
メッキによって形成されたバンプや微少金属ボールによ
り形成されたバンプなどが代表的である。
【００１２】また、バンプの組成の例としては、Ａｕを
主成分とするもの、Ａｌを主成分とするもの、Ｃｕを主
成分とするもの、半田を主成分とするものなどが代表的
である。なお、半田を主成分とするものの例としては、
Ｓｎ−Ｐｂ共晶半田や５Ｓｎ−９５Ｐｂ半田などが挙げ
られる。
主成分とするもの、Ａｌを主成分とするもの、Ｃｕを主
成分とするもの、半田を主成分とするものなどが代表的
である。なお、半田を主成分とするものの例としては、
Ｓｎ−Ｐｂ共晶半田や５Ｓｎ−９５Ｐｂ半田などが挙げ
られる。
【００１３】次に、本発明に基づき、さらに具体的に説
明するが、本発明はかかる実施例のみに限定されるもの
ではない。
明するが、本発明はかかる実施例のみに限定されるもの
ではない。
【００１４】
【実施例】図１は本発明の一実施例である電子部品の実
装構造の部分断面図である。図１に示すように、高周波
回路素子（電子部品）の実装構造１は、Ａｕメッキが施
された金属キャップ３と、金属キャップ３の内部に収納
された高周波回路素子５と、高周波回路素子５が実装さ
れる基板７とから構成されている。
装構造の部分断面図である。図１に示すように、高周波
回路素子（電子部品）の実装構造１は、Ａｕメッキが施
された金属キャップ３と、金属キャップ３の内部に収納
された高周波回路素子５と、高周波回路素子５が実装さ
れる基板７とから構成されている。
【００１５】高周波回路素子５の一方主面５ａに形成さ
れた信号伝送用の端子電極５ｂと基板７に形成された配
線電極７ａとは、Ａｕバンプ９ａを介して電気的に接続
されている。
れた信号伝送用の端子電極５ｂと基板７に形成された配
線電極７ａとは、Ａｕバンプ９ａを介して電気的に接続
されている。
【００１６】また、高周波回路素子５の他方主面５ｃに
形成された接地電極５ｄと金属キャップ３とは、Ａｕバ
ンプ９ｂを介して電気的に接続されている。
形成された接地電極５ｄと金属キャップ３とは、Ａｕバ
ンプ９ｂを介して電気的に接続されている。
【００１７】また、金属キャップ３は接地電極５ｄと接
続されるとともに、Ｓｎメッキが施された封止部１１を
介して基板７と電気的に接続されている。
続されるとともに、Ｓｎメッキが施された封止部１１を
介して基板７と電気的に接続されている。
【００１８】次に、実装方法について説明する。まず、
高周波回路素子５の一方主面５ａの端子電極５ｂ上にワ
イヤボンディング法によりＡｕバンプ９ａを形成する。
同様に、金属キャップ３の所定の位置にもワイヤボンデ
ィング法によりＡｕバンプ９ｂを形成する。
高周波回路素子５の一方主面５ａの端子電極５ｂ上にワ
イヤボンディング法によりＡｕバンプ９ａを形成する。
同様に、金属キャップ３の所定の位置にもワイヤボンデ
ィング法によりＡｕバンプ９ｂを形成する。
【００１９】次に、熱と荷重を加えながら、高周波回路
素子５に設けたＡｕバンプ９ａと配線電極７ａとを固相
拡散反応により接合する。
素子５に設けたＡｕバンプ９ａと配線電極７ａとを固相
拡散反応により接合する。
【００２０】続いて、高周波回路素子５を覆うように基
板７上に金属キャップ３を搭載する。このとき、金属キ
ャップ３に熱と荷重を加えながら搭載すると、まず接地
電極５ｄと金属キャップ３のＡｕメッキ上に設けたＡｕ
バンプ９ｂとが固相拡散反応により接合される。する
と、Ａｕバンプ９ｂは塑性変形によりある程度潰され
る。このＡｕバンプ９ｂの潰れと同時に、金属キャップ
３は、その表面に施されているＡｕメッキと封止部１１
に形成されているＳｎメッキとがＡｕ−Ｓｎ拡散により
接合されるので基板７に固定され、高周波回路部品５が
金属キャップ３の中に完全に封止される。
板７上に金属キャップ３を搭載する。このとき、金属キ
ャップ３に熱と荷重を加えながら搭載すると、まず接地
電極５ｄと金属キャップ３のＡｕメッキ上に設けたＡｕ
バンプ９ｂとが固相拡散反応により接合される。する
と、Ａｕバンプ９ｂは塑性変形によりある程度潰され
る。このＡｕバンプ９ｂの潰れと同時に、金属キャップ
３は、その表面に施されているＡｕメッキと封止部１１
に形成されているＳｎメッキとがＡｕ−Ｓｎ拡散により
接合されるので基板７に固定され、高周波回路部品５が
金属キャップ３の中に完全に封止される。
【００２１】上記のような実装構造を構成すれば、従来
の実装構造とは異なり、省スペース化が可能である。例
えば、従来のようにワイヤボンディングを用いた場合、
チップのサイズを幅１ｍｍとすれば、ボンディングパッ
ドを含めチップ両側に約０．５ｍｍのスペースが必要と
なる。さらにキャップ封止に両側約０．５ｍｍのスペー
スが必要になるのでパッケージサイズは約３ｍｍとな
る。一方、本実施例ではワイヤボンディングスペース
（両側合計約１ｍｍ）が不要になるのでパッケージサイ
ズは約２ｍｍとなり、約５６％パッケージを小型化でき
ることになる。
の実装構造とは異なり、省スペース化が可能である。例
えば、従来のようにワイヤボンディングを用いた場合、
チップのサイズを幅１ｍｍとすれば、ボンディングパッ
ドを含めチップ両側に約０．５ｍｍのスペースが必要と
なる。さらにキャップ封止に両側約０．５ｍｍのスペー
スが必要になるのでパッケージサイズは約３ｍｍとな
る。一方、本実施例ではワイヤボンディングスペース
（両側合計約１ｍｍ）が不要になるのでパッケージサイ
ズは約２ｍｍとなり、約５６％パッケージを小型化でき
ることになる。
【００２２】
【発明の効果】本発明の電子部品の実装構造を用いれ
ば、従来のようなワイヤボンディングスペースが不要と
なるので、電子部品、電子部品を封止するキャップ、お
よび電子部品を実装する基板を含めたパッケージのサイ
ズを小型化することが可能である。
ば、従来のようなワイヤボンディングスペースが不要と
なるので、電子部品、電子部品を封止するキャップ、お
よび電子部品を実装する基板を含めたパッケージのサイ
ズを小型化することが可能である。
【００２３】また、キャップと電子部品との接合に用い
るバンプは、従来例で示したワイヤボンディングの手法
もそのまま適用でき、その場合は新たな設備の導入は必
要なく有効である。
るバンプは、従来例で示したワイヤボンディングの手法
もそのまま適用でき、その場合は新たな設備の導入は必
要なく有効である。
【図１】本発明の一実施例である電子部品の実装構造の
部分断面図。
部分断面図。
【図２】従来の電子部品の実装構造の部分断面図。
１ 高周波回路素子（電子部品）の実装構
造 ３ 金属キャップ ５ 高周波回路素子 ５ａ 一方主面 ５ｂ 端子電極（端子電極） ５ｃ 他方主面 ５ｄ 接地電極（端子電極） ７ 基板 ７ａ 配線電極 ９ Ａｕバンプ １１ 封止部
造 ３ 金属キャップ ５ 高周波回路素子 ５ａ 一方主面 ５ｂ 端子電極（端子電極） ５ｃ 他方主面 ５ｄ 接地電極（端子電極） ７ 基板 ７ａ 配線電極 ９ Ａｕバンプ １１ 封止部
Claims (1)
- 【請求項１】 導電性を有するキャップと、両主平面に
端子電極を有する電子部品と、配線電極を有する基板と
からなる電子部品の実装構造であって、前記電子部品の
一方主面側は前記基板とバンプを介して接続され、他方
主面側はキャップとバンプを介して接続されていること
を特徴とする電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12720897A JPH10321746A (ja) | 1997-05-16 | 1997-05-16 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12720897A JPH10321746A (ja) | 1997-05-16 | 1997-05-16 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321746A true JPH10321746A (ja) | 1998-12-04 |
Family
ID=14954406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12720897A Pending JPH10321746A (ja) | 1997-05-16 | 1997-05-16 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321746A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030759A (ja) * | 2011-06-20 | 2013-02-07 | Tohoku Univ | パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法 |
| US10211116B2 (en) | 2015-10-29 | 2019-02-19 | Mitsubishi Electric Corporation | Semiconductor device |
-
1997
- 1997-05-16 JP JP12720897A patent/JPH10321746A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030759A (ja) * | 2011-06-20 | 2013-02-07 | Tohoku Univ | パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法 |
| US10211116B2 (en) | 2015-10-29 | 2019-02-19 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| US6080931A (en) | Semiconductor package | |
| US6124636A (en) | MMIC package | |
| KR970013239A (ko) | 반도체장치 및 그 실장 구조 | |
| JP2008166527A (ja) | 半導体装置およびその製造方法 | |
| JPH11150440A (ja) | フリップチップ実装型表面弾性波素子の樹脂封止構造 | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JPH10321746A (ja) | 電子部品の実装構造 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH1187406A (ja) | 半導体装置 | |
| JPH03237747A (ja) | 半導体装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPH0755014Y2 (ja) | 実装構造 | |
| KR100230919B1 (ko) | 반도체 패키지 | |
| JPH08330470A (ja) | 半導体装置 | |
| KR20030033706A (ko) | 플립칩 패키지 | |
| JPH1197584A (ja) | 半導体装置 | |
| JPH1041416A (ja) | 電子部品 | |
| JPS5874048A (ja) | 半導体集積回路の実装方式 |