JPH0755014Y2 - 実装構造 - Google Patents

実装構造

Info

Publication number
JPH0755014Y2
JPH0755014Y2 JP1990067245U JP6724590U JPH0755014Y2 JP H0755014 Y2 JPH0755014 Y2 JP H0755014Y2 JP 1990067245 U JP1990067245 U JP 1990067245U JP 6724590 U JP6724590 U JP 6724590U JP H0755014 Y2 JPH0755014 Y2 JP H0755014Y2
Authority
JP
Japan
Prior art keywords
board
sub
liquid crystal
film carrier
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1990067245U
Other languages
English (en)
Other versions
JPH0426565U (ja
Inventor
満 村
栄一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1990067245U priority Critical patent/JPH0755014Y2/ja
Publication of JPH0426565U publication Critical patent/JPH0426565U/ja
Application granted granted Critical
Publication of JPH0755014Y2 publication Critical patent/JPH0755014Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 〔考案の目的〕 (産業上の利用分野) 本考案は例えば携帯用通信機の実装構造に係り、特に通
信機筐体に臨む表示部品の周辺の実装構造に関する。
(従来の技術) 近年携帯用通信機は高密度化が進んでいる。携帯用通信
機の表示部の実装構造も種々のものがあるが、その例を
第4図,第5図を使って説明する。
メイン基板(1)にはコネクタ(11),(13)を介して
サブ基板(3)が取付られている。サブ基板(3)には
液晶表示部(5)(表示部品)が取付られ、筐体(14)
に臨んでいる。この液晶表示部(5)の取付面と反対側
の面に液晶表示部(5)の駆動用IC(7)が取付られて
いる。駆動用IC(7)は4方向(クワッド)にリードが
伸びたフラットパッケージ型IC(以下QFPと称す)から
成る。
このような2段構造ではメイン基板(1)とサブ基板
(3)とにより挟まれる領域にできる限り部品を実装し
て高密度化を実現しようとする。しかし、第5図のよう
にサブ基板(3)に実装される液晶駆動用IC(7)が厚
いと、サブ基板(3)のメイン基板(1)からの高さを
高くしない限り液晶駆動用IC(7)に対向する状態でメ
イン基板(1)に部品を実装できない。特に呼出信号の
受信動作に応じて作動するバイブレータのような背の高
い部品(9)は実装が不可能となる。
従って、第5図のようにバイブレータ(9)をサブ基板
(3)に対向しない状態でメイン基板(1)に取付ざる
を得ず、筐体(14)が長手方向に大きくなってしまうと
いう欠点があった。
一方長手方向に筐体を小さくするには、第6図,第7図
に示すように液晶駆動用IC(7)に対向させた状態でバ
イブレータ(9)が実装される。この実装構造ではサブ
基板(3)を取付けているコネクタ(15),(17)の高
さが高くなってしまう。液晶表示部(5)は筐体(16)
から露出した状態で実装されているため、急激な外力が
加わることが多い。この種の外力が加わった場合サブ基
板(3)を支えているコネクタが高ければ高いほどコネ
クタの接触コンタクトピン(図示せず)に加わる力が大
きくなり、このピンと接触する接触端子の接触圧が弱ま
るという問題がある。また、筐体(16)自体も厚さ方向
に大きくなってしまうという欠点がある。
そこで、サブ基板(3)の実装状態での高さを低くする
ために液晶駆動用IC(7)をQFPに代えて第8図に示す
ようなワイヤボンディング法によってベアチップ(20)
を実装する方法もある。ベアチップ(20)はボンディン
グワイヤでサブ基板(3)のランド(3a)に取付られる
と共に、ベアチップ(20)の本体はランド(3b)にエポ
キシ系樹脂から成る接着剤(26)にて接着される。さら
に、これらは封止樹脂(24)にて封止されている。しか
し、この構造であるとベアチップ(20)本体がサブ基板
(3)に直接取付られているので、液晶表示部(5)に
外力が加わると接着剤(26)及び封止樹脂(24)に力が
かかり、亀裂が入る可能性が有る。
また、サブ基板(3)の膨張係数はベアチップ(20)に
比べ、非常に大きいので急激な温度変化があると、サブ
基板(3)が先に変形してしまい、接着剤(26)、封止
樹脂(24)に亀裂が入る原因となる。
(考案が解決しようとする課題) 上述したように、従来の実装構造ではメイン基板にサブ
基板を対向させて配設する実装構造において、メイン基
板に対向するサブ基板の領域に液晶駆動用のICとしてQF
Pを用いているので、メイン基板の対応する領域に背の
高い部品を実装すると、サブ基板の高さが高くなりこれ
を覆う筐体が大形化し、外力により基板同士を接続する
コネクタにも影響が及ぶという問題があった。
また、単に液晶駆動用ICの薄形化のためにワイヤボンデ
ィングによってベアチップをサブ基板に実装すると液晶
表示部に加わる外力や温度変化の影響でベアチップを接
着する接着剤やベアチップを封止する封止樹脂が外力を
受けて亀裂を起すおそれがあった。
本考案は、上記した欠点を解決するためになされたもの
で、筐体を大形化させず高密度の実装が可能で、液晶表
示部に加わる外力や温度変化にも適応し、破壊を起さな
い実装構造を提供することを目的とする。
〔考案の構成〕
(課題を解決するための手段) 本考案に係る実装構造ではサブ基板がメイン基板に対向
し、かつ筐体に臨んで外力を受けやすい位置に取付られ
る実装構造に係り、サブ基板におけるメイン基板に対向
する面に液晶駆動用のフィルムキャリアICが実装され、
このフィルムキャリアICに対向して電気部品がメイン基
板に実装される構成とすることにより上記した目的を達
成している。
(作用) 本考案の実装構造ではサブ基板のメイン基板と対向する
面にフィルムキャリアICが実装されているので、フィル
ムキャリアICに対向させてメイン基板に背の高い部品を
実装しても、従来のQFPを実装した場合に比べ、サブ基
板の高さを抑えることができる。また、外力や温度変化
の影響によってサブ基板が変形したとしても、フィルム
キャリアICはリード部のみで接続されているだけなの
で、リード部がのびることによりフィルムキャリアICが
傷つくおそれはない。
(実施例) 本考案の一実施例を図面を用いて説明する。第1図,第
2図に示す如くメイン基板(31)には、コネクタ(4
1),(43)を介してサブ基板(33)が取付られてい
る。サブ基板(33)には液晶表示部(5)(表示部品)
が筐体(4b)の開口から露出するよう取付られている。
この液晶表示部(5)の取付面と反対側の面には液晶表
示部(5)の駆動用ICとしてフィルムキャリアIC(37)
が取付られている。フィルムキャリアIC(37)に対向し
てバイブレータ(9)がメイン基板(31)に実装されて
いる。なお、バイブレータ(9)は図示しないアンテナ
を介して呼出信号の受信動作に応じて作動するもので、
呼出があったことを振動によって操作者に伝えるもので
ある。
サブ基板(33)におけるフィルムキャリアIC(37)の取
付部分の詳細を第3図を使って説明する。ベアチップ
(37a)はAuからなるバンプ(37b)を介してリード部
(39)に接続されている。リード部(39)はCuから成
り、その先端はサブ基板(33)のランド(33a)に取付
られている。バンプ(37b)によるベアチップ(37a)と
リード(39)との接合部及びベアチップ(37a)自身を
保護するために封止樹脂(37e)により封止されてい
る。封止樹脂(37e)内部に位置するリード部をインナ
ーリード(37b)、外部に位置するリード部をアウター
リード(37c)と称する。
このようにフィルムキャリアIC(37)はアウターリード
(37c)の先端部分でサブ基板(33)のランド(33a)に
取付られているだけで、かつアウターリード(37c)はC
uにより形成されているので、液晶表示部(5)に外力
が加わってサブ基板(33)が変形したとしてもアウター
リード(37c)が伸びることにより封止樹脂(37e)に亀
裂が入ることがなくなる。また、外部の温度変化によっ
てサブ基板(33)が変形するようなことがあっても同様
にアウターリード(37c)が伸びることによって封止樹
脂(37e)の破壊を防止できる。
また、本実施例ではサブ基板(33)のメイン基板(31)
との対向面にフィルムキャリアIC(37)(厚さ0.8mm)
を実装し、このIC(37)と対向させてメイン基板(31)
にバイブレータ(9)(電気部品)を実装したのでQFP
(厚さ3.5mm)を実装した場合に比べサブ基板(33)の
メイン基板(31)からの高さを高くしないで実装効率を
向上させることが可能となる。また、サブ基板(33)を
高くする必要がないので、液晶表示部(5)から受ける
サブ基板(33)への外力、特に電子機器を落下させた時
の衝撃力や操作者が液晶表示部(5)を必要以上に押圧
することにより生じる外力がかかっても、サブ基板(3
3)の高さが高い場合に比べ、コネクタ(41),(43)
にかかる力を小さくすることができる。
従って、コネクタ(41),(43)の接触端子の接触圧を
良好に保つことができる。
なお、上記した実施例では液晶表示部(5)が筐体(4
6)の開口から露出するようにしたが、これに限定され
ず透明なカバーが筐体の開口に取付られた状態で、液晶
表示部(5)をこのカバーの部分に臨ませてもよい。要
は外力が何らかの形でサブ基板(33)に加えられる構造
において本考案は有効となる。
〔考案の効果〕
以上説明したように、本考案に係る実装構造ではメイン
基板に対向し、かつ筐体に臨むように取付られるサブ基
板に表示部品駆動用のフィルムキャリアICが実装され、
かつフィルムキャリアICに対向して電気部品がメイン基
板に実装されるので、サブ基板の高さを高くしないで実
装効率を向上させることが可能である。また、メイン基
板にサブ基板を接続するコネクタの高さも高くする必要
がなくなるので、表示部品に外力が加わってもコネクタ
にかかる負担が少なくて済み、接触端子の接触圧を保つ
ことができる。さらに、表示部品に加えられる外力や温
度変化によってサブ基板が変形してもフィルムキャリア
ICはリード部のみがサブ基板に取付られているだけなの
で、リード部が伸びることによりベアチップ及び封止樹
脂の破壊を防ぐことが可能である。
【図面の簡単な説明】
第1図は本考案の実施例を示す側面図、第2図は実施例
の一部を示す斜視図、第3図は実施例におけるフィルム
キャイアICの取付状態を示す側面図、第4図は従来例を
示す斜視図、第5図は従来例を示す側面図、第6図は他
の従来例を示す斜視図、第7図は他の従来例を示す側面
図、第8図は他の従来例におけるQFPの取付状態を示す
側面図である。 5……表示部品、31……メイン基板、33……サブ基板、
37……フィルムキャリアIC、37a……ベアチップ、37b…
…インナーリード、37c……アウターリード、39……リ
ード部、46……筐体。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】メイン基板に対向して取付られるサブ基板
    のうちの一方の面に、表示部品が筐体に臨んだ状態で設
    けられる実装構造において、前記サブ基板の他方の面に
    は前記表示部品の駆動用のフィルムキャリアICが設けら
    れ、このフィルムキャリアICに対向した状態で前記メイ
    ン基板に電気部品が設けられていることを特徴とする実
    装構造。
JP1990067245U 1990-06-27 1990-06-27 実装構造 Expired - Lifetime JPH0755014Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990067245U JPH0755014Y2 (ja) 1990-06-27 1990-06-27 実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990067245U JPH0755014Y2 (ja) 1990-06-27 1990-06-27 実装構造

Publications (2)

Publication Number Publication Date
JPH0426565U JPH0426565U (ja) 1992-03-03
JPH0755014Y2 true JPH0755014Y2 (ja) 1995-12-18

Family

ID=31600654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990067245U Expired - Lifetime JPH0755014Y2 (ja) 1990-06-27 1990-06-27 実装構造

Country Status (1)

Country Link
JP (1) JPH0755014Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605758B2 (ja) * 2010-11-15 2014-10-15 富士ゼロックス株式会社 基板の取付方法

Also Published As

Publication number Publication date
JPH0426565U (ja) 1992-03-03

Similar Documents

Publication Publication Date Title
US5869886A (en) Flip chip semiconductor mounting structure with electrically conductive resin
US5867368A (en) Mounting for a semiconductor integrated circuit device
KR100390966B1 (ko) 반도체 장치
KR20020035482A (ko) 반도체장치
KR950004467A (ko) 반도체장치 및 그 제조방법
JP2000223645A (ja) 半導体装置
US20020050635A1 (en) Integrated circuit device
JPH0755014Y2 (ja) 実装構造
JPH09199701A (ja) 固体撮像装置
JPH10308413A (ja) 電子部品及び電子部品搭載モジュール
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP2000031320A (ja) 印刷配線ユニット及び印刷配線ユニットを内蔵した電子機器
JP3825196B2 (ja) 電子回路装置
JP2004158700A (ja) 電子制御装置およびその製造方法
KR102068162B1 (ko) 칩 패키지 단자 구조물
JPH10321746A (ja) 電子部品の実装構造
JPH0334561A (ja) 半導体装置
JP2815974B2 (ja) 半導体装置
JPH10214934A (ja) 半導体装置及びその製造方法
JP2000295039A (ja) 圧電発振器
JPH0722896A (ja) 弾性表面波発生装置及びその組立方法
KR101004897B1 (ko) 멀티 칩 모듈 패키지
KR200154806Y1 (ko) Smd 패키지
JPH04346266A (ja) 固体撮像装置
JPH11340780A (ja) 弾性表面波装置