JPH10321418A - 多連チップ部品 - Google Patents

多連チップ部品

Info

Publication number
JPH10321418A
JPH10321418A JP9132317A JP13231797A JPH10321418A JP H10321418 A JPH10321418 A JP H10321418A JP 9132317 A JP9132317 A JP 9132317A JP 13231797 A JP13231797 A JP 13231797A JP H10321418 A JPH10321418 A JP H10321418A
Authority
JP
Japan
Prior art keywords
chip
chip component
substrate
insulating
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9132317A
Other languages
English (en)
Inventor
Ichiro Nagare
一郎 流
Koji Azuma
紘二 東
Ichiro Ishiyama
一郎 石山
Morikatsu Yamazaki
盛勝 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP9132317A priority Critical patent/JPH10321418A/ja
Publication of JPH10321418A publication Critical patent/JPH10321418A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 従来よりも接続電極間のピッチ寸法を小さく
することができる多連チップ部品を得る。 【解決手段】 チップ状基板2の少くとも一方の基板面
上に抵抗体,コンデンサ素子等の電気素子体3を形成
し、チップ状基板2の両端部に電気素子体3と電気的に
接続された一対の接続電極4を有する複数の単位チップ
部品6を、プリプレグからなる絶縁層7を介して積層し
て一体化する。各単位チップ部品6の一対の接続電極4
は、単位チップ部品6と絶縁層7とを積層して形成した
積層体の積層方向に延びる積層面8上に接続用電極部4
aを有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、抵抗体やコンデン
サ素子等の複数の電気素子体が並べて配置され且つ複数
の電気素子体に対してそれぞれ接続電極が設けられてい
る多連チップ部品に関するものである。
【0002】
【従来の技術】従来の多連チップ部品は、1枚のセラミ
ックス基板の基板面上に複数の抵抗体,コンデンサ素子
等の複数の電気素子体を列をなすように形成されてい
る。そして複数の電気素子体に電気的に接続された接続
電極は、このセラミック基板の対向する一対の端部に列
をなすように形成されている。接続電極は、半田付け可
能またはボンディング可能な構造を有している。
【0003】
【発明が解決しようとする課題】従来の多連チップ部品
に設けられる列をなす接続電極のピッチ寸法(隣接する
2つの接続電極の間の寸法)は、一般的には0.5mm
である。例えば、現状デジタルICのプルアップ用また
はプルダウン用に用いられている多連続チップ抵抗器の
接続電極のピッチ寸法も、デジタルICの端子間のピッ
チの寸法とほぼ同じ0.5mmである。そしてデジタル
IC等の多連続チップ部品を付属部品として使用する電
子部品の端子幅及び端子間のピッチ寸法は、さらに小さ
くなる傾向(例えば、ピッチ寸法は0.35mm,0.
2mm…と小さくなる傾向)がある。しかしながら、従
来の多連チップ部品の構造で、接続電極の幅寸法や、接
続電極間のピッチ寸法をいくら小さくしようとしても現
状より更に小さくすることはかなり難しかった。
【0004】本発明の目的は、従来よりも接続電極間の
ピッチ寸法を小さくすることができる多連チップ部品を
提供することにある。
【0005】本発明の別の目的は、従来よりも接続電極
間のピッチ寸法を小さくすることができて、しかも接続
電極間の短絡を確実に防止できる多連チップ部品を提供
することにある。
【0006】本発明の他の目的は、従来よりも接続用電
極部の幅寸法を小さくすることができる多連チップ部品
を提供することにある。
【0007】
【課題を解決するための手段】本発明の多連チップ部品
は、チップ状基板の少くとも一方の基板面上に抵抗体,
コンデンサ素子等の電気素子体が形成され且つチップ状
基板の両端部に電気素子体と電気的に接続された半田付
けまたはボンディング可能な一対の接続電極が形成さた
複数の単位チップ部品が絶縁層を介して積層されて一体
化されている。そして各電気素子体に対して設けられる
一対の接続電極は、単位チップ部品と絶縁層とが積層さ
れて形成された積層面上に接続用電極部を有している。
ここで積層面とは、多連チップ部品の外面のうち、単位
チップ部品及び絶縁層の各層が現れていて積層方向に延
びる面であり、平坦面、凹凸面のいずれであってもよ
い。多連チップ部品実装用の回路基板上の電極に半田付
けまたはボンディングする場合には、各接続用電極部は
積層方向に沿って列を成すように配置されるのが好まし
い。
【0008】本発明の多連チップ部品で積層面に形成さ
れる接続用電極部は、チップ状基板の端面に形成されて
いる。接続用電極部の幅寸法はチップ状基板の厚み寸法
によって決定され、接続用電極部間の寸法即ちピッチ寸
法は絶縁層の厚みによって決定される。したがって本発
明によれば、チップ状基板及び絶縁層の厚みを適宜に選
定することにより、半田付けまたはボンディング可能な
接続用電極部の幅寸法を従来よりも狭く適宜に設定でき
るだけでなく、隣接する接続用電極部間のピッチ寸法も
従来より狭く設定できる。その結果、従来の構造では不
可能であった狭ピッチの多連チップ部品を提供できる。
【0009】ここでチップ状基板の材質は任意である
が、従来と同様のセラミックス基板や、耐熱性を有する
液晶ポリマーのような樹脂系の基板や耐熱性を有する樹
脂系のフレキシブル基板等を用いることができる。セラ
ミックス基板を用いる場合には、絶縁層としては接合性
を考慮するとセラミックス材料を用いるのが好ましい。
その場合には、焼成前の生のセラミックスシートを絶縁
層を形成する材料として用いる。そして加圧加熱工程に
おいて、生のセラミックスシートを焼成することにより
各単位チップ部品を接合する。またチップ状基板として
樹脂系のガラスエポキシ基板を用いる場合には、絶縁層
は加熱されると接合可能になるシート状のプリプレグ等
からなる絶縁性シート部材を用いる。このようなプリプ
レグとしては、ガラス繊維の織布または不織布にエポキ
シ樹脂等の熱硬化性樹脂を含浸させたものを用いること
ができる。またいわゆる接着剤を用いて絶縁層を構成し
てもよい。
【0010】接続電極の構成は任意である。例えばチッ
プ状基板としてセラミックス基板を用いる場合には、ガ
ラス銀、樹脂銀、メッキ等を用いて構成できる。例え
ば、チップ状基板の板面上に形成されて電気素子体と電
気的に接続される上面電極部及び下面電極部並びにチッ
プ状基板の端面上に形成せる接続用電極部をガラス銀で
形成し、少くとも接続用電極部を半田付け性のよいメッ
キ層で覆うようにしてもよい。この場合にメッキ層は、
例えばニッケルメッキの上に半田メッキを形成した構造
にしてもよい。またチップ状基板として樹脂系の基板を
用いる場合には、例えば両面銅箔樹脂系基板を用いる。
そして銅箔でチップ状基板の基板面上に上面電極部と下
面電極部とを形成し、この上面電極部と下面電極部に跨
がるようにチップ状基板の端面となる部分の上に半田付
け可能な樹脂銀ペーストのような導電性ペーストまたは
メッキを用いて接続用電極部を形成すればよい。また接
続用電極をスパッタリングや蒸着によって形成してもよ
い。
【0011】積層面に接続用電極部を形成した場合、電
極間のピッチ寸法が小さくなるほど、隣接する接続用電
極部間で半田またはボンディング材料による短絡または
橋絡が発生しやすくなる。そこでこのような問題を抑制
するためには、絶縁層を構成する絶縁性シート部材は、
隣り合う2つの単位チップ部品の隣り合う2つの接続用
電極部の間に短絡防止用の突出壁部を形成する形状とす
る。このような突出壁部を形成すると、ピッチ寸法が小
さくなっても、隣接する接続用電極部間で半田またはボ
ンディング材料がこの突出壁部を乗り越えなければ短絡
または橋絡が発生することはない。したがって突出壁部
の形状及び突出寸法を適宜に設定することにより、電極
部間の短絡または橋短を有効に防止できる。
【0012】
【発明の実施の形態】図1乃至図3は、本発明に係る多
連チップ部品における実施の形態の第1例を示したもの
である。
【0013】この多連チップ部品1は、図2に示すよう
にシート状のチップ状基板2の一方の基板面上に抵抗
体,コンデンサ素子等の電気素子体3が形成され且つチ
ップ状基板2の両端部に電気素子体3と電気的に接続さ
れた半田付けまたはボンディングにより接続可能な一対
の接続電極4が形成され、さらにチップ状基板2の一方
の基板面上には電気素子体3を覆って樹脂の被覆体から
なるオーバーコート層5が設けられた複数の単位チップ
部品6が絶縁層7を介して積層されて一体化された構造
になっている。本例では、電気素子体3として抵抗体が
形成されている例を示している。このような多連チップ
部品1における各単位チップ部品6の一対の接続電極4
は、単位チップ部品6と絶縁層7とが積層されて形成さ
れた積層面8上に接続用電極部4aを有している。
【0014】かかる構造の多連チップ部品1において
は、チップ状基板2の材質は任意であるが、従来と同様
のシート状のセラミックス基板や、耐熱性を有する液晶
ポリマーのような樹脂系の基板や耐熱性を有する樹脂系
でシート状をなすフレキシブル基板等で形成されてい
る。セラミックス基板を用いる場合には、絶縁層7とし
ては接合性を考慮するとセラミックス材料を用いるのが
好ましい。その場合には、焼成前の生のセラミックスシ
ートを絶縁層7を形成する材料として用いる。そして加
圧加熱工程において、生のセラミックスシートを焼成す
ることにより各単位チップ部品6を接合する。またチッ
プ状基板2として樹脂系のガラスエポキシ基板を用いる
場合には、絶縁層7は加熱されると接合可能になるシー
ト状のプリプレグ等からなる絶縁性シート部材を用い
る。このようなプリプレグとしては、ガラス繊維の織布
または不織布にエポキシ樹脂等の熱硬化性樹脂を含浸さ
せたものを用いることができる。このようなプリプレグ
からなる絶縁性シート部材を用いる場合には、複数のチ
ップ状基板2と複数のプリプレグからなる絶縁層7は積
層方向に加圧された状態で加熱されて一体化されること
になる。さらに該絶縁層7は、これらに限らず、いわゆ
る接着剤を用いて構成することもできる。
【0015】接続電極4の構成は任意である。例えば、
チップ状基板2として樹脂系の基板を用いる場合には、
例えば両面銅箔樹脂系基板を用いる。そして図3に示す
ように、銅箔でチップ状基板2の基板面上に上面電極部
4bと下面電極部4cとを形成し、この上面電極部4b
と下面電極部4cに跨がるようにチップ状基板2の端面
となる部分の上に半田付け可能な樹脂銀ペーストのよう
な導電性ペーストまたはメッキを用いて接続用電極部4
aを形成する。また、例えばチップ状基板2としてセラ
ミックス基板を用いる場合には、ガラス銀、樹脂銀、メ
ッキ等を用いて接続用電極部4aを形成する。例えば、
チップ状基板2の板面上に形成されて電気素子体3と電
気的に接続される上面電極部4b及び下面電極部4c並
びにチップ状基板2の端面上に形成せる接続用電極部4
aをガラス銀で形成し、少くとも接続用電極部4aを半
田付け性のよいメッキ層で覆うようにしてもよい。この
場合にメッキ層は、例えばニッケルメッキの上に半田メ
ッキを形成した構造にしてもよい。また接続用電極4a
は、スパッタリングや蒸着によって形成してもよい。
【0016】このように積層面8に接続用電極部4aを
形成した場合には、電極間のピッチ寸法が小さくなるほ
ど、隣接する接続用電極部4a間で半田またはボンディ
ング材料による短絡または橋絡が発生しやすくなる。そ
こで本例では、このような問題を解決するために、絶縁
層7を構成する絶縁性シート部材を、隣り合う2つの単
位チップ部品6の隣り合う2つの接続用電極部4aの間
に短絡防止用の突出壁部9を形成する形状としている。
このような突出壁部9を形成すると、隣り合う2つの接
続用電極部4aの間のピッチ寸法が小さくなっても、隣
接する接続用電極部4a間で半田またはボンディング材
料がこの突出壁部9を乗り越えなければ短絡または橋絡
が発生することはない。したがって、突出壁部9の形状
及び突出寸法を適宜に設定することにより、接続用電極
部4aの短絡または橋短を有効に防止できる。
【0017】上記の如き構造の多連チップ部品1は、図
示しないプリント基板上に図1に示すような姿勢で表面
実装する。このとき該多連チップ部品1の各単位チップ
部品6の両端部に存在する接続用電極部4aをプリント
基板上の各接続用リードパターンに対応させて、該接続
用電極部4aを対応する接続リードパターンのランド部
に半田付けまたはボンディング接続する。
【0018】このような多連チップ部品1によれば、接
続用電極部4aの幅寸法はチップ状基板2の厚み寸法に
よって決定され、接続用電極部4a間の寸法即ちピッチ
寸法は絶縁層7の厚みによって決定される。したがって
本発明によれば、チップ状基板2及び絶縁層7の厚みを
適宜に選定することにより、半田付けまたはボンディン
グ可能な接続用電極部の幅寸法を従来よりも狭く適宜に
設定できるだけでなく、隣接する接続用電極部4a間の
ピッチ寸法も従来より狭く設定できる。その結果、従来
の構造では不可能であった狭ピッチの多連チップ部品1
を提供できる。
【0019】次に、このような多連チップ部品1の製造
方法の一例を、図4(A)(B)及び図5を参照して説
明する。図4(A)(B)に示すように、複数のチップ
状基板2に分割される細長い絶縁性基板10の少くとも
一方の基板面上に長手方向に所定の間隔をあけて複数の
電気素子体3を形成する。また、この絶縁性基板10の
幅方向の両端部には、対応する電気素子体3と電気的に
接続し且つ絶縁性基板10の幅方向の両端面上に接続用
電極部4aを有する一対の接続電極4を構成する電極列
4Aを形成する。かくして得られた単位チップ部品集合
体11を、図5に示すように絶縁性基板10の幅L以上
の大きさを有し且つ加熱されると接合可能になるシート
状プリプレグからなる絶縁性シート部材12を間に挟み
ながら積層して積層体13を作る。
【0020】この積層体13を積層方向から加圧した状
態で加熱して該積層体13を一体化する。この積層体1
3を単位チップ部品集合体11の隣り合う2つの電気素
子体3の間にカッティング面14が形成されるように積
層方向にカットすることにより図1に示すような複数の
多連チップ部品1が得られる。
【0021】生のセラミックスシートで絶縁層7を形成
する場合も、同様にして複数の多連チップ部品1を製造
することができる。この場合は、加圧加熱工程におい
て、生のセラミックスシートが焼成されることになる。
【0022】次に、このような多連チップ部品1の製造
方法の他の例を、図6(A)(B)乃至図9(A)
(B)を参照して説明する。
【0023】この例では、複数のチップ状基板2に分割
される図6(A)に示すような部品多数個取り用の絶縁
性基板10を用いる。この絶縁性基板10には、その板
面に升目を描いたときの升目の各交点に対応する位置に
それぞれ貫通孔15…を形成する。この絶縁性基板10
で隣接する4つの貫通孔15…によって囲まれる各単位
面上には、4つの貫通孔15…に隣接して4つの表面電
極4bを図示のように形成する。同様にして下面電極4
cも図7に示すように形成する。絶縁性基板10が両面
銅箔基板であれば、表面電極4bも下面電極4cもエッ
チングによって形成される。対向する2つの表面電極4
b間に抵抗体,コンデンサ素子、インダクタ等の電気素
子体3を図6(A)及び図7に示すように形成する。貫
通孔15を囲む壁面には、貫通孔15の開口部の周囲に
位置する表面電極4bおよび下面電極4cとを電気的に
接続して接続用電極部4aを構成するスルーホール導電
部16を形成する。スルーホール導電部16は、導電性
塗料で形成してもよいが、メッキで形成してもよい。メ
ッキで形成する場合には、例えばCuメッキにより形成
するのが好ましい。絶縁性基板10の一方の基板面上に
は、電気素子体3を覆う被覆体からなるオーバーコート
層5を設ける。絶縁性基板10が樹脂基板の場合に、オ
ーバーコート層5を絶縁樹脂で形成し、絶縁性基板10
がセラミックス板の場合にはオーバーコート層5を絶縁
樹脂またはガラスコートにより形成する。かくして製造
された単位チップ部品集合体11を、図6(B)に示す
ような、これら単位チップ部品集合体11の複数の貫通
孔15に整合する複数の貫通孔17を有し且つ加熱され
ると接合可能になる絶縁性のシート状プリプレグからな
る絶縁性シート部材12を、図7に示すように間に挟み
ながら複数枚積層して積層体13を作る。この積層体1
3を積層方向に加圧した状態で加熱して図8に示すよう
に一体化する。なお、図6(A)では1つの升目内の構
成だけを示したが、他の升目内の構成も同様になってい
る。
【0024】一体化した積層体13に形成された複数の
連結貫通孔15,17を通る升目状仮想切断線18a,
18bと、4つの隣接する連結貫通孔15(17)に囲
まれたブロック内に位置して積層方向に並ぶ複数の電気
素子体3からなる2つの素子体積層列間を通る中間仮想
切断線18cとに沿ってカットを行って図9(A)
(B)に示すような形状をした多連チップ部品1を製造
する。
【0025】ちなみに絶縁製基板10として基板の厚み
が0.1mmのフレキシブル両面銅箔基板を用い、絶縁
製シート部材12として0.1mmのプリプレグを用
い、銅箔の厚みと抵抗体の厚みのトータル値を0.05
mmにした場合、1つの接続用電極を含んで隣接する接
続用電極までの距離は0.25mmとなる。したがって
本発明によれば,従来よりも大幅にピッチを小さくでき
る。
【0026】このような多連チップ部品1は、図10に
示すような姿勢でプリント基板19の上に載せ、多連チ
ップ部品1の各単位チップ部品6の接続用電極部4aを
プリント基板19上の図示しない各接続リードパターン
に対応させて、接続用電極部4aを対応する接続リード
パターンに半田20付けで接続する。
【0027】上記例では、絶縁性シート部材12にも貫
通孔17を形成しているが、この貫通孔17を設けなけ
れば、図1の実施例と同様に、隣接する接続用電極部4
aを構成するスルーホール導電部16間に絶縁性シート
部材12による短絡防止用の突出壁部を形成することが
できる。
【0028】なお、上記例では、チップ状基板2の一方
の基板面上に抵抗体,コンデンサ素子等の電気素子体3
を設けたが、電気素子体3はチップ状基板2の両面に設
けることもできる。
【0029】以下、本願明細書に記載した複数の発明の
うち、製造方法に関する発明の構成を以下に列挙する。
【0030】(1) 複数のチップ状基板に分割される
細長い絶縁性基板の少くとも一方の基板面上に長手方向
に所定の間隔をあけて複数の電気素子体が形成され、前
記絶縁性基板の幅方向の両端部に対応する前記電気素子
体と電気的に接続され且つ幅方向の両端面上に接続用電
極部を有する一対の接続電極を構成する電極列が形成さ
れた単位チップ部品集合体を、前記絶縁性基板以上の大
きさを有し且つ加熱されると接合可能になるシート状の
プリプレグを間に挟みながら積層して積層体を作り、前
記積層体を積層方向から加圧した状態で加熱して前記積
層体を一体化し、一体化した前記積層体を前記単位チッ
プ部品集合体の隣り合う2つの電気素子体の間にカッテ
ィング面が形成されるように積層方向にカットすること
により多連チップ部品を製造する方法。
【0031】(2) 板面に升目を描いたときの前記升
目の各交点に対応する位置に貫通孔が形成された部品多
数個取り用の絶縁性基板を有し、該絶縁性基板の隣接す
る4つの前記貫通孔によって囲まれる単位面上には前記
4つの貫通孔に隣接して4つの表面電極が形成され、対
向する2つの前記表面電極間に抵抗体,コンデンサ素子
等の電気素子体が形成され、前記貫通孔を囲む壁面には
前記貫通孔の開口部の周囲に位置する前記表面電極と電
気的に接続されたスルーホール導電部が形成されている
単位チップ部品集合体を、前記単位チップ部品集合体の
複数の前記貫通孔に整合する複数の貫通孔を有し加熱さ
れると接合可能になる絶縁性のシート状プリプレグを間
に挟みながら複数枚積層して積層体を作り、前記積層体
を積層方向に加圧した状態で加熱して一体化し、一体化
した前記積層体に形成された複数の連結貫通孔を通る升
目状仮想切断線と4つの隣接する連結貫通孔に囲まれた
ブロック内に位置して前記積層方向に並ぶ複数の前記電
気素子体からなる2つの素子体積層列間を通る中間仮想
切断線とに沿ってカットを行って多連チップ部品を製造
する方法。
【0032】
【発明の効果】本発明に係る多連チップ部品によれば、
各チップ状基板の端面で積層面に形成されている接続用
電極部の幅寸法はチップ状基板の厚み寸法によって決定
され、接続用電極部間の寸法即ちピッチ寸法は絶縁層の
厚みによって決定されることになるため、チップ状基板
及び絶縁層の厚みを適宜に選定することにより、半田付
けまたはボンディング可能な接続用電極部の幅寸法を従
来よりも狭く適宜に設定できるだけでなく、隣接する接
続用電極部間のピッチ寸法も従来より狭く設定できる。
その結果、従来の構造では不可能であった狭ピッチの多
連チップ部品を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る多連チップ部品における実施の形
態の第1例を示した斜視図である。
【図2】図1に示す多連チップ部品の各層の構成体を分
離して示した縦断面図である。
【図3】図2に示す多連チップ部品を構成している1つ
の単位チップ部品の接続電極の具体的構造を示す縦断面
図である。
【図4】(A)(B)は本発明で単位チップ部品を製造
する工程で用いる各構成部品を示したもので、(A)は
単位チップ部品集合体の平面図、(B)は絶縁層の平面
図である。
【図5】単位チップ部品集合体と絶縁層を積層した積層
体の側面図である。
【図6】本発明に係る多連チップ部品における実施の形
態の第2例で用いる各構成部品を示したもので、(A)
は絶縁性基板の平面図、(B)は絶縁性シート部材の平
面図である。
【図7】第2例の多連チップ部品の各層の構成体を分離
して示した縦断面図である。
【図8】第2例で単位チップ部品集合体と絶縁性シート
部材を積層した積層体の縦断面図である。
【図9】(A)は図8に示す積層体をカットして得られ
た本発明に係る多連チップ部品における実施の形態の第
2例の正面図、(B)は(A)の右側面図である。
【図10】第2例の多連チップ部品をプリント基板に接
続した状態を示す側面図である。
【符号の説明】
1 多連チップ部品 2 チップ状基板 3 電気素子体 4 接続電極 4a 接続用電極部 4b 上面電極部 4c 下面電極部 4A 電極列 5 オーバーコート層 6 単位チップ部品 7 絶縁層 8 積層面 9 突出壁部 10 絶縁性基板 11 単位チップ部品集合体 12 絶縁性シート部材 13 積層体 14 カッティング面 15 貫通孔 16 スルーホール導電部 17 貫通孔 18a,18b 升目状仮想切断線 18c 中間仮想切断線 19 プリント基板 20 半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 盛勝 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 チップ状基板の少くとも一方の基板面上
    に抵抗体,コンデンサ素子等の電気素子体が形成され且
    つ前記チップ状基板の両端部に前記電気素子体と電気的
    に接続された一対の接続電極が形成された複数の単位チ
    ップ部品が絶縁層を介して積層されて一体化されてお
    り、 前記一対の接続電極は前記単位チップ部品と前記絶縁層
    とが積層されて形成された積層面上に接続用電極部を有
    していることを特徴とする多連チップ部品。
  2. 【請求項2】 シート状のチップ状基板の少くとも一方
    の基板面上に抵抗体,コンデンサ素子等の電気素子体が
    形成され且つ前記チップ状基板の両端部に前記電気素子
    体と電気的に接続された一対の接続電極が形成されてい
    る複数の単位チップ部品が絶縁性シート部材を間に挟む
    ように積層されて一体化されており、 前記一対の接続電極は前記単位チップ部品と前記絶縁性
    シート部材とが積層されて形成された積層面上に接続用
    電極部を有していることを特徴とする多連チップ部品。
  3. 【請求項3】 前記絶縁性シート部材は、隣り合う2つ
    の前記単位チップ部品の隣り合う2つの前記接続用電極
    部の間に短絡防止用の突出壁部を形成する形状を有して
    いる請求項2に記載の多連チップ部品。
  4. 【請求項4】 前記チップ状基板は耐熱性を有するシー
    ト状の基板からなり、前記絶縁性シート部材は加熱され
    ると接合可能になるシート状のプリプレグからなり、前
    記複数のチップ状基板と複数の前記絶縁性シート部材は
    積層方向に加圧された状態で加熱されて一体化されてい
    る請求項2に記載の多連チップ部品。
JP9132317A 1997-05-22 1997-05-22 多連チップ部品 Withdrawn JPH10321418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9132317A JPH10321418A (ja) 1997-05-22 1997-05-22 多連チップ部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9132317A JPH10321418A (ja) 1997-05-22 1997-05-22 多連チップ部品

Publications (1)

Publication Number Publication Date
JPH10321418A true JPH10321418A (ja) 1998-12-04

Family

ID=15078494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9132317A Withdrawn JPH10321418A (ja) 1997-05-22 1997-05-22 多連チップ部品

Country Status (1)

Country Link
JP (1) JPH10321418A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311523A (ja) * 2005-03-29 2006-11-09 Kyocera Corp 圧電発振子
JP2012182379A (ja) * 2011-03-02 2012-09-20 Murata Mfg Co Ltd 多層チップ部品およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311523A (ja) * 2005-03-29 2006-11-09 Kyocera Corp 圧電発振子
JP2012182379A (ja) * 2011-03-02 2012-09-20 Murata Mfg Co Ltd 多層チップ部品およびその製造方法

Similar Documents

Publication Publication Date Title
US6172591B1 (en) Multilayer conductive polymer device and method of manufacturing same
KR940006221B1 (ko) 가요성 배선기판
JP2649491B2 (ja) Smd構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板
KR100312735B1 (ko) 칩 써미스터 및 이의 제조방법
US7660132B2 (en) Covered multilayer module
US20060176675A1 (en) Multi-layer polymeric electronic device and method of manufacturing same
JPH11144904A (ja) チップ電子部品
WO2003028165A1 (fr) Tableau de connexions a bornier
EP0450470B1 (en) Circuit board
US6128199A (en) Composite device and manufacturing method thereof
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
CN210075747U (zh) 多层基板
JPH10321418A (ja) 多連チップ部品
KR20110037374A (ko) 마이크로 퓨즈 및 그 제조방법
WO2006082745A1 (ja) 接続部品、積層基板
JP3406482B2 (ja) 複合電子部品及びその製造方法並びにチップ状電子部品
JP2022156320A (ja) 積層電子部品
JP3295997B2 (ja) セラミック多層基板
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH01283809A (ja) チップ形電子部品
JPH06124850A (ja) 積層複合電子部品
JP2839262B2 (ja) チップ抵抗器とその製造方法
KR0124209Y1 (ko) 다층적층 기판
JPH0347341Y2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040803