JPH10302461A - データ処理端末装置 - Google Patents
データ処理端末装置Info
- Publication number
- JPH10302461A JPH10302461A JP9121572A JP12157297A JPH10302461A JP H10302461 A JPH10302461 A JP H10302461A JP 9121572 A JP9121572 A JP 9121572A JP 12157297 A JP12157297 A JP 12157297A JP H10302461 A JPH10302461 A JP H10302461A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- power consumption
- low power
- state
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 動作モードが低消費電力モードから通常の動
作スタンバイモードに移行したときでも、ＤＲＡＭをス
タックとして使用可能なデータ処理端末装置を提供す
る。 【解決手段】 復帰要求信号（ＮＭＩ要因）が入力され
ると、低消費電力制御部６は、あらかじめ設定されたタ
イマ値に対応する時間経過後、スリープ解除制御信号
（ＸＮＭＩ）を制御部４に出力するとともに、発振制御
信号（ＸＣＬＫＣＴＬ）をＨにして、ＤＲＡＭ制御部７
及びスイッチ９に出力し、発振素子１０をＤＲＡＭ制御
部７接続して、発振素子１０に対して発振開始を指示す
る。これにより、ＤＲＡＭ８のセルフリフレッシュは解
除され、リフレッシュタイマがスタートし、リフレッシ
ュ動作が開始され、ＤＲＡＭ８へのアクセスが可能とな
る。
作スタンバイモードに移行したときでも、ＤＲＡＭをス
タックとして使用可能なデータ処理端末装置を提供す
る。 【解決手段】 復帰要求信号（ＮＭＩ要因）が入力され
ると、低消費電力制御部６は、あらかじめ設定されたタ
イマ値に対応する時間経過後、スリープ解除制御信号
（ＸＮＭＩ）を制御部４に出力するとともに、発振制御
信号（ＸＣＬＫＣＴＬ）をＨにして、ＤＲＡＭ制御部７
及びスイッチ９に出力し、発振素子１０をＤＲＡＭ制御
部７接続して、発振素子１０に対して発振開始を指示す
る。これにより、ＤＲＡＭ８のセルフリフレッシュは解
除され、リフレッシュタイマがスタートし、リフレッシ
ュ動作が開始され、ＤＲＡＭ８へのアクセスが可能とな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、必要最小限度の動
作のみを確保して装置全体の電力消費を抑制する低消費
電力状態及び通常の動作を行うことができる通常状態の
少なくとも２種類の動作状態を備え、リフレッシュ動作
により記憶内容を保持する記憶手段を有するデータ処理
端末装置に関する。
作のみを確保して装置全体の電力消費を抑制する低消費
電力状態及び通常の動作を行うことができる通常状態の
少なくとも２種類の動作状態を備え、リフレッシュ動作
により記憶内容を保持する記憶手段を有するデータ処理
端末装置に関する。
【０００２】
【従来の技術】従来、必要最小限度の動作のみを確保し
て装置全体の電力消費を抑制する低消費電力状態（低消
費電力モード）及び通常の動作を行うことができる通常
状態（動作スタンバイモード）の少なくとも２種類の動
作状態（動作モード）を備え、リフレッシュ動作により
記憶内容を保持する、例えばＤＲＡＭ（Dynamic Random
Access Memory）等の記憶手段を有するデータ処理端末
装置は、動作モードが低消費電力モードのときにはＤＲ
ＡＭをセルフリフレッシュモードで動作させ、低消費電
力モードから通常の動作スタンバイモードに復帰したと
きには、ソフトウェア制御によりセルフリフレッシュモ
ードを解除して、通常のＤＲＡＭアクセスを開始するよ
うにしていた。
て装置全体の電力消費を抑制する低消費電力状態（低消
費電力モード）及び通常の動作を行うことができる通常
状態（動作スタンバイモード）の少なくとも２種類の動
作状態（動作モード）を備え、リフレッシュ動作により
記憶内容を保持する、例えばＤＲＡＭ（Dynamic Random
Access Memory）等の記憶手段を有するデータ処理端末
装置は、動作モードが低消費電力モードのときにはＤＲ
ＡＭをセルフリフレッシュモードで動作させ、低消費電
力モードから通常の動作スタンバイモードに復帰したと
きには、ソフトウェア制御によりセルフリフレッシュモ
ードを解除して、通常のＤＲＡＭアクセスを開始するよ
うにしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のデータ処理端末装置では、動作モードが低消費電力
モードから通常の動作スタンバイモードに移行したとき
に、ソフトウェア制御によりＤＲＡＭのモード設定を行
った場合には、低消費電力モードから通常の動作スタン
バイモードに復帰した直後にＤＲＡＭへアクセスするこ
とができないため、ＤＲＡＭをスタックとして使用でき
ず、ＤＲＡＭに戻り番地を格納することができなかっ
た。このとき、戻り番地を保持しておくことは必須であ
り、この処理には、通常ソフトウェアを用いていたた
め、ソフトウェア制御が複雑になるという問題があっ
た。
来のデータ処理端末装置では、動作モードが低消費電力
モードから通常の動作スタンバイモードに移行したとき
に、ソフトウェア制御によりＤＲＡＭのモード設定を行
った場合には、低消費電力モードから通常の動作スタン
バイモードに復帰した直後にＤＲＡＭへアクセスするこ
とができないため、ＤＲＡＭをスタックとして使用でき
ず、ＤＲＡＭに戻り番地を格納することができなかっ
た。このとき、戻り番地を保持しておくことは必須であ
り、この処理には、通常ソフトウェアを用いていたた
め、ソフトウェア制御が複雑になるという問題があっ
た。
【０００４】本発明は、上記点に鑑みてなされたもの
で、必要最小限度の動作のみを確保して装置全体の電力
消費を抑制する低消費電力状態及び通常の動作を行うこ
とができる通常状態の少なくとも２種類の動作状態を備
え、リフレッシュ動作により記憶内容を保持する記憶手
段を有するデータ処理端末装置において、動作状態が低
消費電力状態から通常の状態に移行したときでも、記憶
手段をスタックとして使用可能なデータ処理端末装置を
提供することを目的とする。
で、必要最小限度の動作のみを確保して装置全体の電力
消費を抑制する低消費電力状態及び通常の動作を行うこ
とができる通常状態の少なくとも２種類の動作状態を備
え、リフレッシュ動作により記憶内容を保持する記憶手
段を有するデータ処理端末装置において、動作状態が低
消費電力状態から通常の状態に移行したときでも、記憶
手段をスタックとして使用可能なデータ処理端末装置を
提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、必要最小限度の動作のみを
確保して装置全体の電力消費を抑制する低消費電力状態
及び通常の動作を行うことができる通常状態の少なくと
も２種類の動作状態を備えたデータ処理端末装置におい
て、前記動作状態が前記低消費電力状態のときに、セル
フリフレッシュ動作により記憶内容を保持する記憶手段
と、前記低消費電力状態から前記通常状態への移行を要
求する動作状態移行要求信号を検出する動作状態移行信
号検出手段と、該検出された動作状態移行信号に応じて
前記動作状態を前記低消費電力状態から前記通常状態に
移行させる動作状態変更制御手段と、前記動作状態が前
記通常状態のときに、前記記憶手段に対してリフレッシ
ュ動作を行ってその記憶内容を保持させるリフレッシュ
制御手段と、前記動作状態移行信号検出手段により動作
状態移行信号が検出されたときに、前記記憶手段のセル
フリフレッシュ動作を停止して、前記リフレッシュ制御
手段によりリフレッシュ動作を開始させるように制御す
る記憶手段制御手段とを有することを特徴とする。
め、請求項１記載の発明は、必要最小限度の動作のみを
確保して装置全体の電力消費を抑制する低消費電力状態
及び通常の動作を行うことができる通常状態の少なくと
も２種類の動作状態を備えたデータ処理端末装置におい
て、前記動作状態が前記低消費電力状態のときに、セル
フリフレッシュ動作により記憶内容を保持する記憶手段
と、前記低消費電力状態から前記通常状態への移行を要
求する動作状態移行要求信号を検出する動作状態移行信
号検出手段と、該検出された動作状態移行信号に応じて
前記動作状態を前記低消費電力状態から前記通常状態に
移行させる動作状態変更制御手段と、前記動作状態が前
記通常状態のときに、前記記憶手段に対してリフレッシ
ュ動作を行ってその記憶内容を保持させるリフレッシュ
制御手段と、前記動作状態移行信号検出手段により動作
状態移行信号が検出されたときに、前記記憶手段のセル
フリフレッシュ動作を停止して、前記リフレッシュ制御
手段によりリフレッシュ動作を開始させるように制御す
る記憶手段制御手段とを有することを特徴とする。
【０００６】請求項２記載の発明は、前記記憶手段制御
手段は、前記動作状態移行信号検出手段により動作状態
移行信号が検出されてから所定時間経過後、前記記憶手
段のセルフリフレッシュ動作を停止して、前記リフレッ
シュ制御手段によりリフレッシュ動作を開始させるよう
に制御することを特徴とする。
手段は、前記動作状態移行信号検出手段により動作状態
移行信号が検出されてから所定時間経過後、前記記憶手
段のセルフリフレッシュ動作を停止して、前記リフレッ
シュ制御手段によりリフレッシュ動作を開始させるよう
に制御することを特徴とする。
【０００７】請求項３記載の発明は、前記リフレッシュ
制御手段は、リフレッシュタイマを有し、該リフレッシ
ュタイマに設定された時間毎にリフレッシュ動作を行う
ことを特徴とする。
制御手段は、リフレッシュタイマを有し、該リフレッシ
ュタイマに設定された時間毎にリフレッシュ動作を行う
ことを特徴とする。
【０００８】請求項４記載の発明は、前記リフレッシュ
タイマに設定される時間は、前記低消費電力状態に移行
する直前の通常状態で設定された時間であることを特徴
とする。
タイマに設定される時間は、前記低消費電力状態に移行
する直前の通常状態で設定された時間であることを特徴
とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１０】図１は、本発明の実施の一形態に係るデー
タ処理端末装置１の概略構成を示すブロック図であり、
該データ処理端末装置１は、動作モードとして低消費電
力モードおよび通常の動作スタンバイモードを有してい
る。
タ処理端末装置１の概略構成を示すブロック図であり、
該データ処理端末装置１は、動作モードとして低消費電
力モードおよび通常の動作スタンバイモードを有してい
る。
【００１１】同図において、データ処理端末装置１は、
装置１の状態及び時刻情報等の表示等を行う表示部２
と、装置１の操作及び各種の情報を入力するために、複
数のキー入力スイッチ及びキー入力スイッチの操作回路
等から成る操作部３と、装置１全体の制御を行うため
に、ＲＯＭ５に格納されている制御プログラムに従って
制御動作を実行する制御部４と、該制御部４が実行する
プログラムやオペレータ・メッセージ等を格納するＲＯ
Ｍ（Read Only Memory）５と、低消費電力モードへの移
行及び低消費電力モードからの復帰時に必要な制御を行
う低消費電力制御部６と、ＤＲＡＭ８を制御するための
制御信号（ＸＲＡＳ，ＸＣＡＳ等）を生成したり、リフ
レッシュタイマ（図示せず）に設定された時間でＤＲＡ
Ｍ８へのリフレッシュを行ったりするＤＲＡＭ制御部７
と、オペレータが設定可能なデータ等を格納するＤＲＡ
Ｍ８と、周辺ＩＯ等に設けられた発振素子１０からの出
力を、低消費電力モード時に切断するスイッチ９と、前
記リフレッシュタイマの設定時間の基準となるクロック
を生成する発振素子１０とにより構成されている。
装置１の状態及び時刻情報等の表示等を行う表示部２
と、装置１の操作及び各種の情報を入力するために、複
数のキー入力スイッチ及びキー入力スイッチの操作回路
等から成る操作部３と、装置１全体の制御を行うため
に、ＲＯＭ５に格納されている制御プログラムに従って
制御動作を実行する制御部４と、該制御部４が実行する
プログラムやオペレータ・メッセージ等を格納するＲＯ
Ｍ（Read Only Memory）５と、低消費電力モードへの移
行及び低消費電力モードからの復帰時に必要な制御を行
う低消費電力制御部６と、ＤＲＡＭ８を制御するための
制御信号（ＸＲＡＳ，ＸＣＡＳ等）を生成したり、リフ
レッシュタイマ（図示せず）に設定された時間でＤＲＡ
Ｍ８へのリフレッシュを行ったりするＤＲＡＭ制御部７
と、オペレータが設定可能なデータ等を格納するＤＲＡ
Ｍ８と、周辺ＩＯ等に設けられた発振素子１０からの出
力を、低消費電力モード時に切断するスイッチ９と、前
記リフレッシュタイマの設定時間の基準となるクロック
を生成する発振素子１０とにより構成されている。
【００１２】図２は、データ処理端末装置１が低消費電
力モードから通常の動作スタンバイモードに復帰する際
の各種信号のタイミングを示すタイムチャートである。
力モードから通常の動作スタンバイモードに復帰する際
の各種信号のタイミングを示すタイムチャートである。
【００１３】（ａ）は、データ処理端末装置１の動作モ
ードの状態を示すタイムチャートであり、低レベル
（Ｌ）が低消費電力モードを示し、高レベル（Ｈ）が通
常の動作スタンバイモードを示している。
ードの状態を示すタイムチャートであり、低レベル
（Ｌ）が低消費電力モードを示し、高レベル（Ｈ）が通
常の動作スタンバイモードを示している。
【００１４】（ｂ）は、データ処理端末装置１の動作モ
ードが低消費電力モードである場合に、通常の動作スタ
ンバイモードへの復帰を要求する復帰要求信号（前記低
消費電力制御部６へのＮＭＩ入力信号）のタイミングを
示すタイムチャートである。この復帰要求信号の論理は
アクティブロウ（Ｌ）であり、復帰要求信号の具体例と
しては、ファクシミリ装置などの場合には、例えば、読
み取り原稿を検出したときの検出信号や、回線からの呼
出信号（ＣＩ信号）や、ファクシミリ装置に接続された
子電話がオフフックされたときの検出信号や、操作部３
からのキー入力があったときのキー入力信号等が考えら
れる。データ処理端末装置１の動作モードが低消費電力
モードである場合に、この復帰要求信号が入力される
と、（ａ）に示すように、データ処理端末装置１の動作
モードは、通常の動作スタンバイモードに移行する。
ードが低消費電力モードである場合に、通常の動作スタ
ンバイモードへの復帰を要求する復帰要求信号（前記低
消費電力制御部６へのＮＭＩ入力信号）のタイミングを
示すタイムチャートである。この復帰要求信号の論理は
アクティブロウ（Ｌ）であり、復帰要求信号の具体例と
しては、ファクシミリ装置などの場合には、例えば、読
み取り原稿を検出したときの検出信号や、回線からの呼
出信号（ＣＩ信号）や、ファクシミリ装置に接続された
子電話がオフフックされたときの検出信号や、操作部３
からのキー入力があったときのキー入力信号等が考えら
れる。データ処理端末装置１の動作モードが低消費電力
モードである場合に、この復帰要求信号が入力される
と、（ａ）に示すように、データ処理端末装置１の動作
モードは、通常の動作スタンバイモードに移行する。
【００１５】（ｃ）は、低消費電力制御部６が制御部４
に出力するスリープ解除制御信号（ＸＮＭＩ）のタイミ
ングを示すタイムチャートであり、この信号の論理もア
クティブＬである。復帰要求信号が入力されると、低消
費電力制御部６は、あらかじめ設定されたタイマ値に対
応する時間経過後、スリープ解除制御信号（ＸＮＭＩ）
を前記制御部４に出力する。
に出力するスリープ解除制御信号（ＸＮＭＩ）のタイミ
ングを示すタイムチャートであり、この信号の論理もア
クティブＬである。復帰要求信号が入力されると、低消
費電力制御部６は、あらかじめ設定されたタイマ値に対
応する時間経過後、スリープ解除制御信号（ＸＮＭＩ）
を前記制御部４に出力する。
【００１６】（ｄ）は、データ処理端末装置１の動作モ
ードが低消費電力モードに移行したときに、周辺回路の
発振を停止させ低消費電力化を図るための発振制御信号
（ＸＣＬＫＣＴＬ）のタイミングを示すタイムチャート
であり、低消費電力モード時はＬであり、通常の動作ス
タンバイモード時はＨである。復帰要求信号が入力され
ると、低消費電力制御部６は、発振制御信号（ＸＣＬＫ
ＣＴＬ）をＨにして、前記ＤＲＡＭ制御部７及び前記ス
イッチ９に出力し、前記発振素子１０をＤＲＡＭ制御部
７に接続するとともに、発振素子１０に対して発振開始
を指示する。
ードが低消費電力モードに移行したときに、周辺回路の
発振を停止させ低消費電力化を図るための発振制御信号
（ＸＣＬＫＣＴＬ）のタイミングを示すタイムチャート
であり、低消費電力モード時はＬであり、通常の動作ス
タンバイモード時はＨである。復帰要求信号が入力され
ると、低消費電力制御部６は、発振制御信号（ＸＣＬＫ
ＣＴＬ）をＨにして、前記ＤＲＡＭ制御部７及び前記ス
イッチ９に出力し、前記発振素子１０をＤＲＡＭ制御部
７に接続するとともに、発振素子１０に対して発振開始
を指示する。
【００１７】（ｅ）は、発振素子１０から出力される発
振信号のタイミングを示すタイムチャートであり、上述
のように、発振素子１０、すなわち発振信号は、発振制
御信号（ＸＣＬＫＣＴＬ）により制御される。なお、
（ｅ）に示すように、発振開始の指示がなされたとして
も、発振素子１０の特性として、発振が安定するまでに
多少の時間を必要とする。
振信号のタイミングを示すタイムチャートであり、上述
のように、発振素子１０、すなわち発振信号は、発振制
御信号（ＸＣＬＫＣＴＬ）により制御される。なお、
（ｅ）に示すように、発振開始の指示がなされたとして
も、発振素子１０の特性として、発振が安定するまでに
多少の時間を必要とする。
【００１８】（ｆ）は、ＤＲＡＭ８を制御するためのロ
ウ・アドレス・ストローブ信号（ＸＲＡＳ信号）のタイ
ミングを示すタイムチャートであり、低消費電力モード
時はＬで、セルフリフレッシュモードである。復帰要求
信号が入力されると、セルフリフレッシュモードが解除
され、リフレッシュタイマによる通常のリフレッシュ動
作に移行する。
ウ・アドレス・ストローブ信号（ＸＲＡＳ信号）のタイ
ミングを示すタイムチャートであり、低消費電力モード
時はＬで、セルフリフレッシュモードである。復帰要求
信号が入力されると、セルフリフレッシュモードが解除
され、リフレッシュタイマによる通常のリフレッシュ動
作に移行する。
【００１９】（ｇ）は、ＤＲＡＭを制御するためのカラ
ム・アドレス・ストローブ信号（ＸＣＡＳ信号）のタイ
ミングを示すタイムチャートであり、低消費電力モード
時はＬで、セルフリフレッシュモードである。復帰要求
信号が入力されると、セルフリフレッシュモードが解除
され、リフレッシュタイマによる通常のリフレッシュ動
作に移行する。
ム・アドレス・ストローブ信号（ＸＣＡＳ信号）のタイ
ミングを示すタイムチャートであり、低消費電力モード
時はＬで、セルフリフレッシュモードである。復帰要求
信号が入力されると、セルフリフレッシュモードが解除
され、リフレッシュタイマによる通常のリフレッシュ動
作に移行する。
【００２０】図３は、データ処理端末装置１が実行する
制御動作の手順を示すフローチャートである。
制御動作の手順を示すフローチャートである。
【００２１】同図において、まず、復帰要求信号の入力
があったか否かを判断し（ステップＳ１）、復帰要求信
号の入力がないときには、この入力があるまで待機する
一方、復帰要求信号の入力があったときには、前述した
ように、低消費電力制御部６は、発振制御信号（ＸＣＬ
ＫＣＴＬ）をＨにしてスイッチ９に出力し、発振素子１
０をＤＲＡＭ制御部７に接続して周辺回路に動作クロッ
クを供給する（ステップＳ２）。
があったか否かを判断し（ステップＳ１）、復帰要求信
号の入力がないときには、この入力があるまで待機する
一方、復帰要求信号の入力があったときには、前述した
ように、低消費電力制御部６は、発振制御信号（ＸＣＬ
ＫＣＴＬ）をＨにしてスイッチ９に出力し、発振素子１
０をＤＲＡＭ制御部７に接続して周辺回路に動作クロッ
クを供給する（ステップＳ２）。
【００２２】そして、ＤＲＡＭ制御部７は、ステップＳ
３でＤＲＡＭ８のセルフリフレッシュを解除し、ステッ
プＳ４でリフレッシュタイマをスタートさせ、ステップ
Ｓ５でリフレッシュ動作を開始させ、ＤＲＡＭ８へのア
クセスを可能状態にする。
３でＤＲＡＭ８のセルフリフレッシュを解除し、ステッ
プＳ４でリフレッシュタイマをスタートさせ、ステップ
Ｓ５でリフレッシュ動作を開始させ、ＤＲＡＭ８へのア
クセスを可能状態にする。
【００２３】このように、本実施の形態では、データ処
理端末装置１の動作モードを低消費電力モードから通常
の動作スタンバイモードに移行させたときに、ハードウ
ェアにより直ちにＤＲＡＭ８へのアクセスができるよう
にしたので、このときにもＤＲＡＭ８をスタックとして
使用でき、したがって、ソフトウェアを簡単化させるこ
とができる。
理端末装置１の動作モードを低消費電力モードから通常
の動作スタンバイモードに移行させたときに、ハードウ
ェアにより直ちにＤＲＡＭ８へのアクセスができるよう
にしたので、このときにもＤＲＡＭ８をスタックとして
使用でき、したがって、ソフトウェアを簡単化させるこ
とができる。
【００２４】
【発明の効果】以上説明したように、本発明に依れば、
動作状態移行信号検出手段により動作状態移行信号が検
出されたときに、記憶手段のセルフリフレッシュ動作が
停止され、リフレッシュ制御手段によりリフレッシュ動
作が開始されるので、直ちに前記記憶手段へのアクセス
が可能となる。したがって、該記憶手段をスタックとし
て使用できるため、ソフトウェアを簡単化させることが
できる。
動作状態移行信号検出手段により動作状態移行信号が検
出されたときに、記憶手段のセルフリフレッシュ動作が
停止され、リフレッシュ制御手段によりリフレッシュ動
作が開始されるので、直ちに前記記憶手段へのアクセス
が可能となる。したがって、該記憶手段をスタックとし
て使用できるため、ソフトウェアを簡単化させることが
できる。
【図１】本発明の実施の一形態に係るデータ処理端末装
置の概略構成を示すブロック図である。
置の概略構成を示すブロック図である。
【図２】図１のデータ処理端末装置が低消費電力モード
から通常の動作スタンバイモードに復帰する際の各種信
号のタイミングを示すタイムチャートである。
から通常の動作スタンバイモードに復帰する際の各種信
号のタイミングを示すタイムチャートである。
【図３】図１のデータ処理端末装置が実行する制御動作
の手順を示すフローチャートである。
の手順を示すフローチャートである。
４ 制御部 ６ 低消費電力制御部 ７ ＤＲＡＭ制御部 ８ ＤＲＡＭ ９ スイッチ １０ 発振素子
Claims (4)
- 【請求項１】 必要最小限度の動作のみを確保して装置
全体の電力消費を抑制する低消費電力状態及び通常の動
作を行うことができる通常状態の少なくとも２種類の動
作状態を備えたデータ処理端末装置において、 前記動作状態が前記低消費電力状態のときに、セルフリ
フレッシュ動作により記憶内容を保持する記憶手段と、 前記低消費電力状態から前記通常状態への移行を要求す
る動作状態移行要求信号を検出する動作状態移行信号検
出手段と、 該検出された動作状態移行信号に応じて前記動作状態を
前記低消費電力状態から前記通常状態に移行させる動作
状態変更制御手段と、 前記動作状態が前記通常状態のときに、前記記憶手段に
対してリフレッシュ動作を行ってその記憶内容を保持さ
せるリフレッシュ制御手段と、 前記動作状態移行信号検出手段により動作状態移行信号
が検出されたときに、前記記憶手段のセルフリフレッシ
ュ動作を停止して、前記リフレッシュ制御手段によりリ
フレッシュ動作を開始させるように制御する記憶手段制
御手段とを有することを特徴とするデータ処理端末装
置。 - 【請求項２】 前記記憶手段制御手段は、前記動作状態
移行信号検出手段により動作状態移行信号が検出されて
から所定時間経過後、前記記憶手段のセルフリフレッシ
ュ動作を停止して、前記リフレッシュ制御手段によりリ
フレッシュ動作を開始させるように制御することを特徴
とする請求項１記載のデータ処理端末装置。 - 【請求項３】 前記リフレッシュ制御手段は、リフレッ
シュタイマを有し、該リフレッシュタイマに設定された
時間毎にリフレッシュ動作を行うことを特徴とする請求
項２記載のデータ処理端末装置。 - 【請求項４】 前記リフレッシュタイマに設定される時
間は、前記低消費電力状態に移行する直前の通常状態で
設定された時間であることを特徴とする請求項３記載の
データ処理端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9121572A JPH10302461A (ja) | 1997-04-25 | 1997-04-25 | データ処理端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9121572A JPH10302461A (ja) | 1997-04-25 | 1997-04-25 | データ処理端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10302461A true JPH10302461A (ja) | 1998-11-13 |
Family
ID=14814562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9121572A Pending JPH10302461A (ja) | 1997-04-25 | 1997-04-25 | データ処理端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10302461A (ja) |
-
1997
- 1997-04-25 JP JP9121572A patent/JPH10302461A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169288B1 (ko) | 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법 | |
| US4313180A (en) | Refresh system for a dynamic memory | |
| US20030084235A1 (en) | Synchronous DRAM controller and control method for the same | |
| US5568637A (en) | Electronic device having pseudo-SRAM and CPU operating in an active mode and in an idle mode | |
| JP2007058593A (ja) | 情報処理装置 | |
| JPH10302461A (ja) | データ処理端末装置 | |
| JP2001250377A (ja) | 省エネ機能付き電子装置 | |
| JPH1115742A (ja) | メモリ・リフレッシュ制御回路 | |
| JP2549765B2 (ja) | マイクロコンピュータ | |
| JP4158569B2 (ja) | 情報処理装置及び情報処理方法 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JP2000347640A (ja) | 電子機器、表示システム及び方法 | |
| JPH04243088A (ja) | リフレッシュ制御装置 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPH09281940A (ja) | 省電力表示装置およびこれを用いたパーソナルコンピュ ータ | |
| JPH0982088A (ja) | コンピュータシステム | |
| JPH0636559A (ja) | Ｄｒａｍ制御方法および制御装置 | |
| JPH06161617A (ja) | 情報処理装置のための電力供給制御装置 | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JPH10302460A (ja) | マイクロコントローラ | |
| JP2000123568A (ja) | Ｄｒａｍリフレッシュ制御回路およびリフレッシュ制御回路を内蔵したｄｒａｍ | |
| JPH1132134A (ja) | ファクシミリ装置 | |
| JPH11191289A (ja) | メモリコントローラ | |
| JPH0660645A (ja) | 節電型メモリ装置 | |
| JPH03194793A (ja) | ダイナミックｒａｍの停電保護方式 |