JPH10294565A - Multilayer circuit substrate - Google Patents

Multilayer circuit substrate

Info

Publication number
JPH10294565A
JPH10294565A JP9103237A JP10323797A JPH10294565A JP H10294565 A JPH10294565 A JP H10294565A JP 9103237 A JP9103237 A JP 9103237A JP 10323797 A JP10323797 A JP 10323797A JP H10294565 A JPH10294565 A JP H10294565A
Authority
JP
Japan
Prior art keywords
electrode
via hole
substrate
electrodes
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9103237A
Other languages
Japanese (ja)
Inventor
Norio Sakai
範夫 酒井
Isao Kato
功 加藤
Kazuhiro Isenobou
和弘 伊勢坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP9103237A priority Critical patent/JPH10294565A/en
Publication of JPH10294565A publication Critical patent/JPH10294565A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enhance the close adhesive strength with a substrate by a method wherein a via hole electrode is formed by a plurality of child via hole electrodes which are laminated by shifting the center axis of the via hole electrode. SOLUTION: A via hole electrode 12, consisting of a plurality of child via hole electrodes laminated by shifting their center axis, is formed on a substrate 11 to be formed by laminating a plurality of dielectric sheets 11a to 11h, and the via hole electrode is connected to an external electrode 13. A plurality of conductive patterns 14, which constitute an internal circuit, are connected to another via hole electrode 15. As a result, the thermal or mechanical stress concentrated in the via hole electrode can be dispersed to the stress imposed on a plurality of child via hole electrodes to be laminated by shifting their center axis. Accordingly, the adhesive strength between the via hole electrodes, whose one end is connected to the external electrode, and the substrate can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子・通信機器に
用いられる多層回路基板に関し、特に、電子部品を接続
する外部電極の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board used for electronic and communication equipment, and more particularly to a structure of external electrodes for connecting electronic components.

【0002】[0002]

【従来の技術】図10に、従来の多層回路基板の断面図
を示す。多層回路基板50は、基板51を有し、その基
板51の表裏面に外部電極52を形成している。この
際、誘電体シート51a〜51c上に設けられた導体パ
ターン53は、互いにビアホール電極54にて接続され
る。また、誘電体シート51a、51c上に設けられた
導体パターン53は、基板51の表裏面に設けられた外
部電極52ともビアホール電極54にて接続される。そ
して、図示していないが、基板51の裏面に設けられた
外部電極52と多層回路基板50を実装する実装基板上
の回路パターンとをはんだ付けすることにより、多層回
路基板50は実装基板上に実装される。
2. Description of the Related Art FIG. 10 is a sectional view of a conventional multilayer circuit board. The multilayer circuit board 50 has a substrate 51, and external electrodes 52 are formed on the front and back surfaces of the substrate 51. At this time, the conductor patterns 53 provided on the dielectric sheets 51a to 51c are connected to each other by the via hole electrodes 54. The conductor patterns 53 provided on the dielectric sheets 51 a and 51 c are also connected to external electrodes 52 provided on the front and back surfaces of the substrate 51 by via-hole electrodes 54. Although not shown, the multilayer circuit board 50 is mounted on the mounting board by soldering the external electrodes 52 provided on the back surface of the board 51 and a circuit pattern on the mounting board on which the multilayer circuit board 50 is mounted. Implemented.

【0003】[0003]

【発明が解決しようとする課題】ところが、上記の従来
の多層回路基板においては、ビアホール電極と基板との
密着性が悪く密着強度が低いと、わずかな熱的あるいは
機械的ストレスにより、実装基板上の回路パターンには
んだ付けされた外部電極ごとビアホール電極が、基板が
えぐられる形で基板から剥離するという問題があった。
However, in the above-mentioned conventional multi-layer circuit board, if the adhesion between the via-hole electrode and the substrate is poor and the adhesion strength is low, slight thermal or mechanical stress may cause a problem on the mounting substrate. In this case, there is a problem that the via-hole electrodes together with the external electrodes soldered to the circuit pattern are peeled off from the substrate in such a manner that the substrate is clogged.

【0004】本発明は、このような問題点を解決するた
めになされたものであり、一端が外部電極に接続される
ビアホール電極と基板との密着強度を高めることができ
る多層回路基板を提供することを目的とする。
The present invention has been made to solve such a problem, and provides a multilayer circuit board capable of increasing the adhesion strength between a substrate and a via-hole electrode whose one end is connected to an external electrode. The purpose is to:

【0005】[0005]

【課題を解決するための手段】上述する問題点を解決す
るため本発明は、複数の誘電体シートあるいは磁性体シ
ートを積層してなる基板と、該基板の表裏面に形成され
る外部電極と、該外部電極に一端が接続される少なくと
も1つのビアホール電極とを備え、該ビアホール電極
が、その中心軸をずらして積層される複数の子ビアホー
ル電極からなることを特徴とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a substrate formed by laminating a plurality of dielectric sheets or magnetic sheets, and external electrodes formed on the front and back surfaces of the substrate. And at least one via-hole electrode having one end connected to the external electrode, wherein the via-hole electrode comprises a plurality of sub-via-hole electrodes stacked with their central axes shifted.

【0006】また、複数の誘電体シートあるいは磁性体
シートを積層してなる基板と、該基板の表裏面に形成さ
れる外部電極と、該外部電極に一端が接続される少なく
とも1つのビアホール電極とを備え、該ビアホール電極
が、その形状の異なる複数の子ビアホール電極からなる
ことを特徴とする。
Also, a substrate formed by laminating a plurality of dielectric sheets or magnetic sheets, external electrodes formed on the front and back surfaces of the substrate, and at least one via hole electrode having one end connected to the external electrode are provided. Wherein the via-hole electrode comprises a plurality of child via-hole electrodes having different shapes.

【0007】また、複数の誘電体シートあるいは磁性体
シートを積層してなる基板と、該基板の表裏面に形成さ
れる外部電極と、該外部電極に一端が接続される少なく
とも1つのビアホール電極とを備え、該ビアホール電極
の他端に、内部回路を構成しないダミー電極が接続され
ることを特徴とする。
Also, a substrate formed by laminating a plurality of dielectric sheets or magnetic sheets, external electrodes formed on the front and back surfaces of the substrate, and at least one via-hole electrode having one end connected to the external electrode are provided. And a dummy electrode that does not constitute an internal circuit is connected to the other end of the via hole electrode.

【0008】また、前記ビアホール電極の中間部に、内
部回路を構成しない別のダミー電極が設けられることを
特徴とする本発明の多層回路基板によれば、基板の表裏
面に形成される外部電極に一端が接続されるビアホール
電極が、その中心軸をずらして積層される複数の子ビア
ホール電極からなる、あるいはその形状の異なる複数の
子ビアホール電極からなるため、外部電極を介してビア
ホール電極に集中する熱的あるいは機械的ストレスを複
数の子ビアホール電極に分散させることができる。
According to the multilayer circuit board of the present invention, another dummy electrode which does not constitute an internal circuit is provided at an intermediate portion of the via hole electrode. The via-hole electrode, one end of which is connected to the via-hole electrode, is composed of a plurality of child via-hole electrodes stacked with their central axes shifted or a plurality of child via-hole electrodes having different shapes, so that the via-hole electrode is concentrated via the external electrode. Thermal or mechanical stress can be distributed to the plurality of via-hole electrodes.

【0009】また、基板の表裏面に形成される外部電極
に一端が接続されるビアホール電極の他端に内部回路を
構成しないダミー電極が接続されるため、外部電極を介
してビアホール電極に集中する熱的あるいは機械的スト
レスをダミー電極に分散させることができる。
Further, since a dummy electrode which does not constitute an internal circuit is connected to the other end of the via hole electrode having one end connected to the external electrode formed on the front and back surfaces of the substrate, the via electrode is concentrated on the via hole electrode via the external electrode. Thermal or mechanical stress can be distributed to the dummy electrodes.

【0010】[0010]

【発明の実施の形態】図1に、本発明に係る多層回路基
板の第1の実施例の断面図を示す。多層回路基板10
は、酸化バリウム、酸化アルミニウム、シリカを主成分
とする複数の誘電体シート(11a〜11h)を積層し
て形成される基板11と、基板11の内部に形成され、
その中心軸をずらして積層された複数の子ビアホール電
極12aからなるビアホール電極12と、基板11の表
裏面に形成され、ビアホール電極12の一端が接続され
る外部電極13と、基板11の内部に形成され、内部回
路を構成する導体パターン14と、複数の導体パターン
14を接続する別のビアホール電極15とから構成され
る。
FIG. 1 is a sectional view of a first embodiment of a multilayer circuit board according to the present invention. Multilayer circuit board 10
Is formed on a substrate 11 formed by laminating a plurality of dielectric sheets (11a to 11h) mainly containing barium oxide, aluminum oxide, and silica;
A via-hole electrode 12 composed of a plurality of sub-via-hole electrodes 12a stacked with their center axes shifted, an external electrode 13 formed on the front and back surfaces of the substrate 11, and one end of the via-hole electrode 12 connected thereto, It is formed of a conductor pattern 14 formed and constituting an internal circuit, and another via hole electrode 15 connecting the plurality of conductor patterns 14.

【0011】次に、多層回路基板10の製造方法につい
て説明する。まず、セラミックからなる複数のマザー誘
電体シートを用意する。次いで、それらのマザー誘電体
シートに、積層状態でそれぞれの中心軸がずれるよう
に、すなわちビアホール電極12が形成できるように、
あるいはずれないように、すなわち別のビアホール電極
15が形成できるように、パンチング加工によりビアホ
ールを形成し、マザー誘電体シート上に導体ペーストの
スクリーン印刷により導体パターン14を形成する。
Next, a method for manufacturing the multilayer circuit board 10 will be described. First, a plurality of mother dielectric sheets made of ceramic are prepared. Then, in such mother dielectric sheets, the respective central axes are shifted in a laminated state, that is, so that the via-hole electrodes 12 can be formed.
Alternatively, a via hole is formed by punching so as not to shift, that is, another via hole electrode 15 can be formed, and the conductor pattern 14 is formed on the mother dielectric sheet by screen printing of a conductor paste.

【0012】なお、導体パターン14の導体ペーストを
印刷する際、ビアホール内に導体ペーストが充填される
ことによりビアホール電極12を形成する子ビアホール
電極12a、及び導体パターン14を互いに接続する別
のビアホール電極15が形成される。
When the conductor paste of the conductor pattern 14 is printed, a sub via hole electrode 12a that forms the via hole electrode 12 by filling the via hole with the conductor paste, and another via hole electrode that connects the conductor pattern 14 to each other. 15 are formed.

【0013】次いで、それらの複数のマザー誘電体シー
トを積層、圧着してマザー基板を形成し、そのマザー基
板の表面にビアホール電極12の一端と接続される外部
電極13となる導体ペーストをスクリーン印刷する。
Next, the plurality of mother dielectric sheets are laminated and pressed to form a mother substrate, and a conductive paste serving as an external electrode 13 connected to one end of the via hole electrode 12 is screen-printed on the surface of the mother substrate. I do.

【0014】次いで、マザー基板を各ブロックに切断し
た後、基板11、ビアホール電極12、外部電極13、
導体パターン14及び別のビアホール電極15を一体焼
成することにより、内部にその中心軸の異なる複数の子
ビアホール電極からなるビアホール電極12を備える多
層回路基板10が完成する。
Next, after the mother substrate is cut into blocks, the substrate 11, the via hole electrodes 12, the external electrodes 13,
By integrally firing the conductor pattern 14 and another via hole electrode 15, a multilayer circuit board 10 including a via hole electrode 12 including a plurality of sub via hole electrodes having different central axes therein is completed.

【0015】上述の第1の実施例の多層回路基板によれ
ば、基板の表裏面に形成される外部電極に一端が接続さ
れるビアホール電極が、その中心軸をずらして積層され
る複数の子ビアホール電極からなるため、図2(図1の
丸印部の拡大図)に示すように、外部電極を介してビア
ホール電極に集中する熱的あるいは機械的ストレスAを
中心軸をずらして積層される複数の子ビアホール電極に
かかるストレスBに分散させることができる。したがっ
て、一端が外部電極に接続されるビアホール電極と基板
との接着強度を向上させることができる。
According to the multilayer circuit board of the first embodiment described above, the via-hole electrodes, one ends of which are connected to the external electrodes formed on the front and back surfaces of the board, have a plurality of sub-layers which are stacked with their central axes shifted. As shown in FIG. 2 (enlarged view of the circled portion in FIG. 1), thermal or mechanical stress A concentrated on the via-hole electrode via the external electrode is stacked with the central axis shifted as shown in FIG. The stress can be dispersed to the stress B applied to the plurality of sub via hole electrodes. Therefore, it is possible to improve the adhesive strength between the substrate and the via hole electrode having one end connected to the external electrode.

【0016】なお、複数の子ビアホール電極の中心軸の
ずれ量は、子ビアホール電極の直径の30%〜70%が
適切である。例えば、複数の子ビアホール電極の中心軸
のずれ量を子ビアホール電極の直径の50%にすると、
複数の子ビアホール電極の集合体であり、一端が外部電
極に接続されるビアホール電極と基板との接着強度は、
約20%向上する。
The amount of deviation of the central axis of the plurality of sub via hole electrodes is suitably 30% to 70% of the diameter of the sub via hole electrodes. For example, if the deviation amount of the central axis of the plurality of sub via hole electrodes is set to 50% of the diameter of the sub via hole electrodes,
It is an aggregate of a plurality of child via-hole electrodes, and the bonding strength between the via-hole electrode whose one end is connected to the external electrode and the substrate is:
About 20% improvement.

【0017】図3に、本発明に係る多層回路基板の第2
の実施例の断面図を示す。多層回路基板20は、セラミ
ックからなる複数の誘電体シート(21a〜21h)を
積層して形成される基板21と、基板21の内部に形成
され、その形状の異なる複数の子ビアホール電極22a
からなるビアホール電極22と、基板21の表面に形成
され、ビアホール電極22の一端が接続される外部電極
23と、基板21の内部に形成され、内部回路を構成す
る導体パターン24と、複数の導体パターン24を接続
する別のビアホール電極25とから構成される。
FIG. 3 shows a second example of the multilayer circuit board according to the present invention.
1 shows a cross-sectional view of the embodiment. The multilayer circuit board 20 includes a substrate 21 formed by laminating a plurality of dielectric sheets (21a to 21h) made of ceramic, and a plurality of child via hole electrodes 22a formed inside the substrate 21 and having different shapes.
A via hole electrode 22, an external electrode 23 formed on the surface of the substrate 21 and connected to one end of the via hole electrode 22, a conductor pattern 24 formed inside the substrate 21 and forming an internal circuit, and a plurality of conductors. And another via-hole electrode 25 for connecting the pattern 24.

【0018】なお、上述の構成を備える多層回路基板2
0は、第1の実施例の多層回路基板10(図1)と同様
の製造方法で製造される。
The multilayer circuit board 2 having the above-described configuration
No. 0 is manufactured by the same manufacturing method as the multilayer circuit board 10 (FIG. 1) of the first embodiment.

【0019】上述の第2の実施例の多層回路基板によれ
ば、基板の表裏面に形成される外部電極に一端が接続さ
れるビアホール電極が、その形状の異なる複数の子ビア
ホール電極からなるため、図4(図1の丸印部の拡大
図)に示すように、外部電極を介してビアホール電極に
集中する熱的あるいは機械的ストレスAを形状の異なる
複数の子ビアホール電極にかかるストレスBに分散させ
ることができる。したがって、一端が外部電極に接続さ
れるビアホール電極と基板との接着強度を向上させるこ
とができる。
According to the multilayer circuit board of the second embodiment described above, the via hole electrode having one end connected to the external electrode formed on the front and back surfaces of the substrate is composed of a plurality of child via hole electrodes having different shapes. As shown in FIG. 4 (enlarged view of the circled portion in FIG. 1), the thermal or mechanical stress A concentrated on the via-hole electrode via the external electrode is applied to the stress B applied to a plurality of child via-hole electrodes having different shapes. Can be dispersed. Therefore, it is possible to improve the adhesive strength between the substrate and the via hole electrode having one end connected to the external electrode.

【0020】図5に、本発明に係る多層回路基板の第3
の実施例の断面図を示す。多層回路基板30は、セラミ
ックからなる複数の誘電体シート(31a〜31h)を
積層して形成される基板31と、基板31の内部に形成
され、各誘電体シート31a〜31hを貫くビアホール
電極32と、基板31の表面に形成され、ビアホール電
極32の一端が接続される外部電極33と、基板31の
内部に形成され、ビアホール電極32の他端が接続され
る内部回路を構成しないダミー電極34と、基板31の
内部に形成され、内部回路を構成する導体パターン35
と、複数の導体パターン35を接続する他方のビアホー
ル電極36とから構成される。
FIG. 5 shows a third embodiment of the multilayer circuit board according to the present invention.
1 shows a cross-sectional view of the embodiment. The multilayer circuit board 30 includes a substrate 31 formed by stacking a plurality of dielectric sheets (31a to 31h) made of ceramic, and a via hole electrode 32 formed inside the substrate 31 and penetrating through each of the dielectric sheets 31a to 31h. And an external electrode 33 formed on the surface of the substrate 31 and connected to one end of the via hole electrode 32, and a dummy electrode 34 formed inside the substrate 31 and connected to the other end of the via hole electrode 32 and not forming an internal circuit. And a conductor pattern 35 formed inside the substrate 31 and constituting an internal circuit.
And the other via hole electrode 36 connecting the plurality of conductor patterns 35.

【0021】次に、多層回路基板30の製造方法につい
て説明する。まず、セラミックからなる複数のマザー誘
電体シートを用意する。次いで、それらのマザー誘電体
シートにパンチング加工によりビアホールを形成し、マ
ザー誘電体シートのうちの所定のマザー誘電体シート上
に、導体ペーストのスクリーン印刷により、ダミー電極
34及び導体パターン35を形成する。
Next, a method of manufacturing the multilayer circuit board 30 will be described. First, a plurality of mother dielectric sheets made of ceramic are prepared. Next, via holes are formed in these mother dielectric sheets by punching, and dummy electrodes 34 and conductive patterns 35 are formed on predetermined mother dielectric sheets of the mother dielectric sheets by screen printing of a conductive paste. .

【0022】なお、ダミー電極34及び導体パターン3
5の導体ペーストを印刷する際、ビアホール内に導体ペ
ーストが充填されることにより、他端がダミー電極34
に接続されるビアホール電極32、及び導体パターン3
5を互いに接続する別のビアホール電極36が形成され
る。
The dummy electrode 34 and the conductor pattern 3
When the conductive paste of No. 5 is printed, the conductive paste is filled in the via holes, so that the other end of the dummy electrode 34 is formed.
Via electrode 32 and conductor pattern 3 connected to
5 are connected to each other.

【0023】次いで、それらの複数のマザー誘電体シー
トを積層、圧着してマザー基板を形成し、そのマザー基
板の表面にビアホール電極32の一端と接続される外部
電極33となる導体ペーストをスクリーン印刷する。
Next, the plurality of mother dielectric sheets are laminated and pressed to form a mother substrate, and a conductive paste serving as an external electrode 33 connected to one end of the via-hole electrode 32 is screen-printed on the surface of the mother substrate. I do.

【0024】次いで、マザー基板を各ブロックに切断し
た後、基板31、ビアホール電極32、外部電極33、
ダミー電極34、導体パターン35及び別のビアホール
電極36を一体焼成することにより、内部にダミー電極
34を備える多層回路基板30が完成する。
Next, after the mother substrate is cut into blocks, the substrate 31, via hole electrodes 32, external electrodes 33,
By integrally firing the dummy electrode 34, the conductor pattern 35, and another via hole electrode 36, the multilayer circuit board 30 including the dummy electrode 34 therein is completed.

【0025】図6に、図5の多層回路基板30の変形例
の断面図を示す。図6(a)は、第1の変形例であり、
外部電極33とダミー電極34との間に複数のビアホー
ル電極32を設ける場合である。図6(b)は、第2の
変形例であり、複数の外部電極33で1つのダミー電極
34を共用する場合である。
FIG. 6 is a sectional view showing a modification of the multilayer circuit board 30 shown in FIG. FIG. 6A shows a first modified example,
This is a case where a plurality of via hole electrodes 32 are provided between the external electrode 33 and the dummy electrode 34. FIG. 6B shows a second modification, in which one dummy electrode 34 is shared by a plurality of external electrodes 33.

【0026】上述の第3の実施例の多層回路基板によれ
ば、基板の表裏面に形成される外部電極に一端が接続さ
れるビアホール電極の他端に内部回路を構成しないダミ
ー電極が接続されるため、図7(図5の丸印部の拡大
図)に示すように、外部電極を介してビアホール電極に
集中する熱的あるいは機械的ストレスAをダミー電極に
かかるストレスBに分散させることができる。したがっ
て、一端が外部電極に接続されるビアホール電極と基板
との接着強度を向上させることができる。
According to the multilayer circuit board of the third embodiment, the dummy electrode which does not constitute an internal circuit is connected to the other end of the via hole electrode, one end of which is connected to the external electrode formed on the front and back surfaces of the substrate. Therefore, as shown in FIG. 7 (enlarged view of the circled portion in FIG. 5), the thermal or mechanical stress A concentrated on the via hole electrode via the external electrode can be dispersed into the stress B applied to the dummy electrode. it can. Therefore, it is possible to improve the adhesive strength between the substrate and the via hole electrode having one end connected to the external electrode.

【0027】図8に、本発明に係る多層回路基板の第4
の実施例の断面図を示す。多層回路基板40は、第3の
実施例の多層回路基板30(図5)と比較して、ビアホ
ール電極32の中間部にも別のダミー電極41を設ける
点で異なる。
FIG. 8 shows a fourth example of the multilayer circuit board according to the present invention.
1 shows a cross-sectional view of the embodiment. The multilayer circuit board 40 is different from the multilayer circuit board 30 of the third embodiment (FIG. 5) in that another dummy electrode 41 is provided also in an intermediate portion of the via hole electrode 32.

【0028】上述の第4の実施例の多層回路基板によれ
ば、基板の表裏面に形成される外部電極に一端が接続さ
れるビアホール電極の中間部にも内部回路を構成しない
別のダミー電極が接続されるため、図9(図8の丸印部
の拡大図)に示すように、外部電極を介してビアホール
電極に集中する熱的あるいは機械的ストレスAを複数の
ダミー電極にかかるストレスBに分散させることができ
る。したがって、一端が外部電極に接続されるビアホー
ル電極と基板との接着強度をさらに向上させることがで
きる。
According to the multilayer circuit board of the fourth embodiment, another dummy electrode which does not constitute an internal circuit is also provided at an intermediate portion of a via hole electrode having one end connected to an external electrode formed on the front and back surfaces of the substrate. As shown in FIG. 9 (enlarged view of the circled portion in FIG. 8), thermal or mechanical stress A concentrated on via-hole electrodes via external electrodes is applied to a plurality of dummy electrodes. Can be dispersed. Therefore, the adhesive strength between the via hole electrode having one end connected to the external electrode and the substrate can be further improved.

【0029】なお、上述の第1〜第4の実施例の多層回
路基板においては、外部電極を、マザー基板とともに一
体焼成して形成する場合について説明したが、マザー基
板を焼成した後に、基板の表裏面に外部電極を印刷、焼
き付けして形成してもよい。
In the multilayer circuit boards of the first to fourth embodiments described above, the case where the external electrodes are formed by firing integrally with the mother board has been described. External electrodes may be formed on the front and back surfaces by printing and baking.

【0030】また、基板を構成する誘電体シートが酸化
バリウム、酸化アルミニウム、シリカを主成分とする場
合について説明したが、その他に、酸化チタン、酸化ネ
オジウムを主成分とする誘電体シート、ニッケル、コバ
ルト、鉄を主成分とする磁性体シートなどがある。
Further, the case where the dielectric sheet constituting the substrate mainly contains barium oxide, aluminum oxide, and silica has been described. In addition, a dielectric sheet mainly containing titanium oxide and neodymium oxide, nickel, There are magnetic sheets mainly containing cobalt and iron.

【0031】さらに、上述の第1及び第2の実施例の多
層回路基板においては、子ビアホール電極の断面形状
は、丸形、楕円形、矩形等いずれの形でもよい。
Further, in the multilayer circuit boards of the first and second embodiments described above, the cross-sectional shape of the child via hole electrode may be any of a round shape, an elliptical shape, a rectangular shape, and the like.

【0032】また、上述の第3及び第4の実施例の多層
回路基板においては、一端が外部電極に接続されるビア
ホール電極が、内部回路を構成しないダミー電極にのみ
接続される場合について説明したが、ビアホール電極
が、内部回路を構成しないダミー電極に接続されるとと
もに、内部回路を構成する導体パターンにも接続されて
いても同様の効果が得られる。
Further, in the multilayer circuit boards of the third and fourth embodiments described above, the case where the via hole electrode having one end connected to the external electrode is connected only to the dummy electrode which does not constitute the internal circuit has been described. However, the same effect can be obtained even if the via hole electrode is connected to a dummy electrode that does not form an internal circuit and is also connected to a conductor pattern that forms an internal circuit.

【0033】さらに、多層回路基板の製造方法として、
マザー基板を各ブロックに切断した後、基板、ビアホー
ル電極、外部電極、導体パターン及び別のビアホール電
極を一体焼成する、あるいは基板、ビアホール電極、外
部電極、ダミー電極、導体パターン及び別のビアホール
電極を一体焼成する場合について説明したが、マザー基
板、ビアホール電極、外部電極、導体パターン及び別の
ビアホール電極を一体焼成した後、あるいはマザー基
板、ビアホール電極、外部電極、ダミー電極、導体パタ
ーン及び別のビアホール電極を一体焼成した後、マザー
基板を各ブロックに切断してもよい。
Further, as a method of manufacturing a multilayer circuit board,
After cutting the mother substrate into blocks, the substrate, via-hole electrodes, external electrodes, conductor patterns, and another via-hole electrode are integrally fired, or the substrate, via-hole electrodes, external electrodes, dummy electrodes, conductor patterns, and another via-hole electrode are baked. Although the case of integrally firing has been described, after the mother substrate, via hole electrode, external electrode, conductor pattern and another via hole electrode are integrally fired, or after the mother substrate, via hole electrode, external electrode, dummy electrode, conductor pattern and another via hole, After integrally firing the electrodes, the mother substrate may be cut into blocks.

【0034】また、上述の第4の実施例の多層回路基板
においては、一端が外部電極に接続され、他端がダミー
電極に接続されるビアホール電極の中間部に別のダミー
基板を設ける場合について説明したが、図1に示したそ
の中心軸をずらして積層される複数の子ビアホール電極
からなるビアホール電極や、図3に示したその形状の異
なる複数の子ビアホール電極からなるビアホール電極に
応用しても同様の効果が得られる。
In the multilayer circuit board of the fourth embodiment, another dummy substrate is provided at an intermediate portion of a via hole electrode having one end connected to an external electrode and the other end connected to a dummy electrode. Although described above, the present invention is applied to a via hole electrode composed of a plurality of child via hole electrodes which are stacked with their central axes shifted as shown in FIG. 1 and a via hole electrode composed of a plurality of child via hole electrodes having different shapes shown in FIG. The same effect can be obtained.

【0035】[0035]

【発明の効果】請求項1の多層回路基板によれば、外部
電極に一端が接続されるビアホール電極が、その中心軸
をずらして積層される複数の子ビアホール電極からなる
ため、外部電極を介してビアホール電極に集中する熱的
あるいは機械的ストレスを中心軸をずらして積層される
複数の子ビアホール電極にかかるストレスに分散させる
ことができる。したがって、一端が外部電極接続される
ビアホール電極と基板との接着強度を向上させることが
できる。
According to the multi-layer circuit board of the first aspect, the via-hole electrode having one end connected to the external electrode is composed of a plurality of sub-via-hole electrodes stacked with their central axes shifted. Thus, the thermal or mechanical stress concentrated on the via-hole electrode can be dispersed into the stress applied to the plurality of sub via-hole electrodes stacked with the central axis shifted. Therefore, the adhesive strength between the via hole electrode, one end of which is connected to the external electrode, and the substrate can be improved.

【0036】請求項2の多層回路基板によれば、外部電
極に一端が接続されるビアホール電極が、その形状の異
なる複数の子ビアホール電極からなるため、外部電極を
介してビアホール電極に集中する熱的あるいは機械的ス
トレスを形状の異なる複数の子ビアホール電極にかかる
分散にさせることができる。したがって、一端が外部電
極接続されるビアホール電極と基板との接着強度を向上
させることができる。
According to the second aspect of the present invention, since the via-hole electrode having one end connected to the external electrode is composed of a plurality of child via-hole electrodes having different shapes, the heat concentrated on the via-hole electrode via the external electrode. The mechanical or mechanical stress can be distributed to a plurality of child via-hole electrodes having different shapes. Therefore, the adhesive strength between the via hole electrode, one end of which is connected to the external electrode, and the substrate can be improved.

【0037】請求項3の多層回路基板によれば、外部電
極に一端が接続されるビアホール電極の他端に内部回路
を構成しないダミー電極が接続されるため、外部電極を
介してビアホール電極に集中する熱的あるいは機械的ス
トレスをダミー電極にかかるストレスに分散させること
ができる。したがって、一端が外部電極接続されるビア
ホール電極と基板との接着強度を向上させることができ
る。
According to the third aspect of the present invention, since the dummy electrode which does not constitute an internal circuit is connected to the other end of the via hole electrode having one end connected to the external electrode, the via electrode is concentrated on the via hole electrode via the external electrode. Thermal or mechanical stress can be dispersed in the stress applied to the dummy electrode. Therefore, the adhesive strength between the via hole electrode, one end of which is connected to the external electrode, and the substrate can be improved.

【0038】請求項4の多層回路基板によれば、外部電
極に一端が接続されるビアホール電極の途中に内部回路
を構成しない別のダミー電極が接続されるため、外部電
極を介してビアホール電極に集中する熱的あるいは機械
的ストレスを別のダミー電極にかかるストレスに分散さ
せることができる。したがって、一端が外部電極接続さ
れるビアホール電極と基板との接着強度をさらに向上さ
せることができる。
According to the fourth aspect of the present invention, another dummy electrode which does not constitute an internal circuit is connected in the middle of the via hole electrode having one end connected to the external electrode. The concentrated thermal or mechanical stress can be dispersed into the stress applied to another dummy electrode. Therefore, the adhesive strength between the via hole electrode having one end connected to the external electrode and the substrate can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層回路基板に係る第1の実施例を示
す断面図である。
FIG. 1 is a sectional view showing a first embodiment of a multilayer circuit board according to the present invention.

【図2】図1の多層回路基板において、ストレスの分散
を示す一部拡大断面図である。
FIG. 2 is a partially enlarged sectional view showing dispersion of stress in the multilayer circuit board of FIG. 1;

【図3】本発明の多層回路基板に係る第2の実施例を示
す断面図である。
FIG. 3 is a sectional view showing a second embodiment according to the multilayer circuit board of the present invention.

【図4】図3の多層回路基板において、ストレスの分散
を示す一部拡大断面図である。
FIG. 4 is a partially enlarged sectional view showing dispersion of stress in the multilayer circuit board of FIG. 3;

【図5】本発明の多層回路基板に係る第3の実施例を示
す断面図である。
FIG. 5 is a sectional view showing a third embodiment according to the multilayer circuit board of the present invention.

【図6】図5の多層回路基板の(a)第1の変形例、
(b)第2の変形例を示す断面図である。
6A is a first modified example of the multilayer circuit board of FIG. 5,
(B) It is sectional drawing which shows the 2nd modification.

【図7】図5の多層回路基板において、ストレスの分散
を示す一部拡大断面図である。
FIG. 7 is a partially enlarged sectional view showing dispersion of stress in the multilayer circuit board of FIG. 5;

【図8】本発明の多層回路基板に係る第4の実施例を示
す断面図である。
FIG. 8 is a sectional view showing a fourth embodiment according to the multilayer circuit board of the present invention.

【図9】図8の多層回路基板において、ストレスの分散
を示す一部拡大断面図である。
9 is a partially enlarged cross-sectional view showing dispersion of stress in the multilayer circuit board of FIG.

【図10】従来の多層回路基板を示す断面図である。FIG. 10 is a cross-sectional view showing a conventional multilayer circuit board.

【符号の説明】[Explanation of symbols]

10、20、30、40 多層回路基板 12、22、32 ビアホール電極 12a、22a 子ビアホール電極 13、23、33 外部電極 34 ダミー電極 41 別のダミー電極 10, 20, 30, 40 Multilayer circuit board 12, 22, 32 Via hole electrode 12a, 22a Child via hole electrode 13, 23, 33 External electrode 34 Dummy electrode 41 Another dummy electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の誘電体シートあるいは磁性体シー
トを積層してなる基板と、該基板の表裏面に形成される
外部電極と、該外部電極に一端が接続される少なくとも
1つのビアホール電極とを備え、 該ビアホール電極が、その中心軸をずらして積層される
複数の子ビアホール電極からなることを特徴とする多層
回路基板。
1. A substrate formed by laminating a plurality of dielectric sheets or magnetic sheets, an external electrode formed on the front and back surfaces of the substrate, and at least one via hole electrode having one end connected to the external electrode. A multilayer circuit board, comprising: a plurality of sub via-hole electrodes which are stacked with their central axes shifted from each other.
【請求項2】 複数の誘電体シートあるいは磁性体シー
トを積層してなる基板と、該基板の表裏面に形成される
外部電極と、該外部電極に一端が接続される少なくとも
1つのビアホール電極とを備え、 該ビアホール電極が、その形状の異なる複数の子ビアホ
ール電極からなることを特徴とする多層回路基板。
2. A substrate formed by laminating a plurality of dielectric sheets or magnetic sheets, an external electrode formed on the front and back surfaces of the substrate, and at least one via hole electrode having one end connected to the external electrode. Wherein the via-hole electrode comprises a plurality of child via-hole electrodes having different shapes.
【請求項3】 複数の誘電体シートあるいは磁性体シー
トを積層してなる基板と、該基板の表裏面に形成される
外部電極と、該外部電極に一端が接続される少なくとも
1つのビアホール電極とを備え、 該ビアホール電極の他端に、内部回路を構成しないダミ
ー電極が接続されることを特徴とする多層回路基板。
3. A substrate formed by laminating a plurality of dielectric sheets or magnetic sheets, external electrodes formed on the front and back surfaces of the substrate, and at least one via hole electrode having one end connected to the external electrode. A multilayer circuit board, comprising: a dummy electrode that does not constitute an internal circuit is connected to the other end of the via hole electrode.
【請求項4】 前記ビアホール電極の中間部に、内部回
路を構成しない別のダミー電極が設けられることを特徴
とする請求項1乃至請求項3に記載の多層回路基板。
4. The multilayer circuit board according to claim 1, wherein another dummy electrode that does not constitute an internal circuit is provided at an intermediate portion of the via hole electrode.
JP9103237A 1997-04-21 1997-04-21 Multilayer circuit substrate Pending JPH10294565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9103237A JPH10294565A (en) 1997-04-21 1997-04-21 Multilayer circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9103237A JPH10294565A (en) 1997-04-21 1997-04-21 Multilayer circuit substrate

Publications (1)

Publication Number Publication Date
JPH10294565A true JPH10294565A (en) 1998-11-04

Family

ID=14348848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9103237A Pending JPH10294565A (en) 1997-04-21 1997-04-21 Multilayer circuit substrate

Country Status (1)

Country Link
JP (1) JPH10294565A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041242A (en) * 2004-07-28 2006-02-09 Kyocera Corp Ceramic wiring board
WO2006051821A1 (en) * 2004-11-10 2006-05-18 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and production method therefor
JP2007000986A (en) * 2005-06-24 2007-01-11 Matsushita Electric Works Ltd Micro structure
JP2007520881A (en) * 2004-01-14 2007-07-26 インターナショナル・ビジネス・マシーンズ・コーポレーション Multilayer ceramic substrate having pads fixed by a single via and method of forming the same
US7812258B2 (en) 2008-04-23 2010-10-12 Hitachi Global Storage Technologies Netherlands, B.V. Flex cable with biased neutral axis
JP2011044518A (en) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd Resin multilayer substrate
US8324512B2 (en) 2001-03-14 2012-12-04 Ibiden Co., Ltd. Multilayer printed wiring board
JPWO2020195930A1 (en) * 2019-03-28 2020-10-01

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324512B2 (en) 2001-03-14 2012-12-04 Ibiden Co., Ltd. Multilayer printed wiring board
US9040843B2 (en) 2001-03-14 2015-05-26 Ibiden Co., Ltd. Multilayer printed wiring board
JP2007520881A (en) * 2004-01-14 2007-07-26 インターナショナル・ビジネス・マシーンズ・コーポレーション Multilayer ceramic substrate having pads fixed by a single via and method of forming the same
JP4806356B2 (en) * 2004-01-14 2011-11-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Multilayer ceramic substrate with pads fixed by a single via
JP2006041242A (en) * 2004-07-28 2006-02-09 Kyocera Corp Ceramic wiring board
JP4535801B2 (en) * 2004-07-28 2010-09-01 京セラ株式会社 Ceramic wiring board
WO2006051821A1 (en) * 2004-11-10 2006-05-18 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and production method therefor
JP2007000986A (en) * 2005-06-24 2007-01-11 Matsushita Electric Works Ltd Micro structure
US7812258B2 (en) 2008-04-23 2010-10-12 Hitachi Global Storage Technologies Netherlands, B.V. Flex cable with biased neutral axis
JP2011044518A (en) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd Resin multilayer substrate
JPWO2020195930A1 (en) * 2019-03-28 2020-10-01
WO2020195930A1 (en) * 2019-03-28 2020-10-01 京セラ株式会社 Base body structure and wafer loading device

Similar Documents

Publication Publication Date Title
US5146191A (en) Delay line device and a method for producing the same
JPH10289837A (en) Laminated electronic parts
KR100489820B1 (en) Ceramic Multilayer Substrate and its Manufacturing Process
JP2001257471A (en) Multilayer wiring board and manufacturing method thereof
JPH10294565A (en) Multilayer circuit substrate
US6922129B2 (en) High-work-efficiency multilayered circuit board
JPH08186024A (en) Multilayer inductor
JP3855798B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US6381120B2 (en) Mounting arrangement for multilayer electronic part
JPH09181443A (en) Electronic component manufacturing method
JPH05327222A (en) Ceramic multilayer wiring board
JPH06252612A (en) Printed circuit board incorporating strip line
JP2002246752A (en) Via hole structure of ceramic multilayer board
JP2800864B2 (en) Multilayer electronic components
JP3368817B2 (en) Stacked electronic component array
JP3064751B2 (en) Method for manufacturing multilayer jumper chip
JP2533603Y2 (en) LC composite parts
JPH05152130A (en) Composite inductor and its manufacture
JPH0945830A (en) Chip electronic component
KR100558443B1 (en) Outer Terminal Structure of Low Temperature Co-fired Ceramic Substrate and the Manufacturing Process
JP2000114100A (en) Multiple electronic part
JPH10261873A (en) Multilayer printed circuit board
JPH10261874A (en) Multilayer printed circuit board
JPH10284838A (en) Multilayer circuit board and its mounting method
JP2003282357A (en) Capacitor array

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040601