JPH08186024A - Multilayer inductor - Google Patents

Multilayer inductor

Info

Publication number
JPH08186024A
JPH08186024A JP6326445A JP32644594A JPH08186024A JP H08186024 A JPH08186024 A JP H08186024A JP 6326445 A JP6326445 A JP 6326445A JP 32644594 A JP32644594 A JP 32644594A JP H08186024 A JPH08186024 A JP H08186024A
Authority
JP
Japan
Prior art keywords
conductor
coil
layers
pattern
coil pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6326445A
Other languages
Japanese (ja)
Inventor
Takanori Ikuta
貴紀 生田
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP6326445A priority Critical patent/JPH08186024A/en
Publication of JPH08186024A publication Critical patent/JPH08186024A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a multilayer inductor, which can be reduced the loss of a conductor to a minimum without generating a peeling of insulating layers and without increasing the plane area of a substrate. CONSTITUTION: A multilayer inductor is formed into a constitution, wherein a coil formed by connecting a plurality of coil patterns 2A and 2B to each other into a spiral form is arranged in a multilayer board 1 formed by stacking a plurality of insulating layers 1a to 1e. The coil pattern 2A is constituted by parallel-connecting conductor patterns 2b and 2c, which are respectively formed between the layers 1a and 1b adjacent to each other and between the layers 1b and 1c adjacent to each other and are substantially formed into the same form.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コイルパターンの導体
抵抗によって発生する電流の減衰(以下、導体損失とい
う)を低減することができる積層インダクタに関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated inductor capable of reducing the attenuation of current generated by the conductor resistance of a coil pattern (hereinafter referred to as conductor loss).

【0002】[0002]

【従来の技術】一般に、積層インダクタは、高周波を用
い電子機器や電子装置に広く用いられ、小実装面積化、
高性能、低価格化が要求されている。
2. Description of the Related Art Generally, multilayer inductors are widely used in electronic equipment and devices by using high frequency, and have a small mounting area,
High performance and low price are required.

【0003】積層インダクタの構成は、積層基板を構成
する絶縁層 (誘電体材料や磁性体材料を含む) の各層間
に所定ターン数のコイルパターンを配置し、コイルパタ
ーンの一端は、隣接する絶縁層間に配置されたコイルパ
ターンの他端に絶縁層の厚み方向を貫くビアホール導体
を介して接続されて構成されていた。これにより、積層
基板の内部には、ビアホール導体によって接続された複
数のコイルパターンからなるコイルが形成され、コイル
の両端が積層基板の外部に延出され、この両端の延出部
分に端子電極が形成されていた。
The laminated inductor has a structure in which a coil pattern having a predetermined number of turns is arranged between the respective layers of an insulating layer (including a dielectric material and a magnetic material) forming a laminated substrate, and one end of the coil pattern is adjacent to an insulating layer. The coil pattern arranged between the layers is connected to the other end through a via-hole conductor that penetrates the insulating layer in the thickness direction. As a result, a coil composed of a plurality of coil patterns connected by via-hole conductors is formed inside the laminated substrate, both ends of the coil are extended to the outside of the laminated substrate, and terminal electrodes are provided at the extended portions of both ends. Had been formed.

【0004】上述の積層インダクタは、絶縁層となるグ
リーンシート上に、ビアホール導体となる貫通穴を形成
して、その後、グリーンシート上に導電性ペーストの印
刷により、コイルパターンとなる導体膜を形成する。
尚、この印刷により貫通穴内に導体ペーストが充填され
ることになり、ビアホール導体となる導体が形成され
る。
In the above-mentioned laminated inductor, a through hole which becomes a via hole conductor is formed on a green sheet which becomes an insulating layer, and thereafter a conductive film which becomes a coil pattern is formed by printing a conductive paste on the green sheet. To do.
By this printing, the conductor paste is filled in the through holes, and a conductor to be a via hole conductor is formed.

【0005】このような導体膜を形成した複数枚のグリ
ーンシート、表面層となるグリーンシートを熱・圧着し
て、焼成処理した後、端子電極を形成していた。
A plurality of green sheets having such a conductor film formed thereon and a green sheet to be a surface layer are heat-pressed and fired to form terminal electrodes.

【0006】[0006]

【発明が解決しようとする課題】上述の積層インダクタ
において、コイルパターンとなる導体膜は、Au、A
g、白金、銅などを主成分とする導電性ペーストによっ
て形成されており、コイルパターンの導体抵抗を低減し
てきたが、コイルの基本特性に係わるこの導体抵抗を一
層低減しようとすると、導電性ペーストによって形成さ
れるコイルパターンとなる導体膜の厚みを増加したり、
コイルパターンの幅を広くしたりする必要がある。
In the above laminated inductor, the conductor film forming the coil pattern is Au, A
Although it is formed of a conductive paste containing g, platinum, copper, etc. as a main component, the conductor resistance of the coil pattern has been reduced. However, if the conductor resistance related to the basic characteristics of the coil is further reduced, the conductive paste is Increase the thickness of the conductor film that becomes the coil pattern formed by
It is necessary to widen the width of the coil pattern.

【0007】例えば、導体膜の厚みを増加した場合、グ
リーンシート上で導体膜が存在する部位と存在していた
ない部位での厚み差が大きくことなり、積層工程の熱圧
着時に、または焼成工程の焼成処理時に、絶縁層間の剥
離が発生してしまう可能性が非常に高くなる。
For example, when the thickness of the conductor film is increased, the difference in thickness between the portion where the conductor film is present and the portion where the conductor film is not present on the green sheet is large, and during the thermocompression bonding in the laminating step or the firing step. There is a high possibility that peeling between the insulating layers will occur during the baking treatment of.

【0008】また、コイルパターンの幅を広くした場
合、グリーンシート上のコイルパターンの占有面積が増
加してしまい、積層基板の平面的な面積が増加してしま
い、プリント配線基板上での実装面積が増大してしま
う。
Further, when the width of the coil pattern is widened, the area occupied by the coil pattern on the green sheet is increased and the planar area of the laminated board is increased, so that the mounting area on the printed wiring board is increased. Will increase.

【0009】従って、コイルパターン、またはコイルパ
ターンとなる導体膜に関して、厚み、幅などは制約を受
けるため、結果として導体抵抗の低減には限度があっ
た。
Therefore, the thickness, width, etc. of the coil pattern or the conductor film forming the coil pattern are restricted, and as a result, there is a limit to the reduction of the conductor resistance.

【0010】本発明は上述の問題点に鑑みて案出したも
のであり、その目的は、コイルパターンがビアホール導
体によって接続されて成るコイルの導体抵抗を有効に低
減することができる積層インダクタを提案するものであ
る。
The present invention has been made in view of the above problems, and an object thereof is to propose a laminated inductor capable of effectively reducing the conductor resistance of a coil formed by connecting coil patterns by via-hole conductors. To do.

【0011】[0011]

【問題点を解決するための手段】本発明は、 複数の絶
縁層を積層して成る積層基板内に、複数のコイルパター
ンをビアホール導体を介し螺旋状に接続することによっ
て形成されるコイルを配置した積層インダクタにおい
て、前記コイルパターンは、隣接する絶縁層間に形成さ
れた複数の実質的に同一形状の導体パターン層を複数の
ビアホール導体で接続して形成されている積層インダク
タである。
According to the present invention, a coil formed by spirally connecting a plurality of coil patterns via via-hole conductors is arranged in a laminated substrate formed by laminating a plurality of insulating layers. In the laminated inductor described above, the coil pattern is a laminated inductor formed by connecting a plurality of conductor pattern layers of substantially the same shape formed between adjacent insulating layers with a plurality of via hole conductors.

【0012】[0012]

【作用】以上のように、複数の絶縁層を積層して成る積
層基板内のコイルを形成するコイルパターンは、隣接す
る絶縁層間に形成された実質的に同一形状の導体パター
ン層が複数のビアホール導体によって接続されて構成さ
れている。
As described above, the coil pattern forming the coil in the laminated substrate formed by laminating a plurality of insulating layers has a plurality of via holes formed by conductor pattern layers of substantially the same shape formed between adjacent insulating layers. It is configured by being connected by a conductor.

【0013】従って、所定コイルパターンに流れる電流
が互いに並列接続された複数の導体パターン層に分流さ
れることになるため、1パターンあたりの電流容量が充
分に余裕を持たせることができ、導体損失を大きく低減
できることになる。
Therefore, the current flowing in the predetermined coil pattern is shunted to the plurality of conductor pattern layers connected in parallel with each other, so that the current capacity per pattern can be made sufficiently large and the conductor loss can be reduced. Can be greatly reduced.

【0014】これによって、積層基板の積層数が増加す
るものの、プリント配線基板上の実装面積を変化させず
に、特性を大きく向上させることができる。
As a result, although the number of laminated boards is increased, the characteristics can be greatly improved without changing the mounting area on the printed wiring board.

【0015】[0015]

【実施例】以下、本発明の積層インダクを図面を用いて
詳説する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The laminated inductor of the present invention will be described below in detail with reference to the drawings.

【0016】図1は、本発明の積層インダクタの外観斜
視図であり、図2は各絶縁層を分解した分解斜視図であ
る。
FIG. 1 is an external perspective view of the laminated inductor of the present invention, and FIG. 2 is an exploded perspective view in which each insulating layer is disassembled.

【0017】図1において、積層インダクタは、磁性体
材料、誘電体セラミック材料となどからなる絶縁層(本
発明では、磁性体材料、誘電体セラミック材料などで構
成される層を「絶縁層」という)1a〜1eが積層され
た積層基板1と、積層基板1の対向する1対の端部に形
成した端子電極4、5とから構成されている。
In FIG. 1, the laminated inductor is an insulating layer made of a magnetic material, a dielectric ceramic material or the like (in the present invention, a layer made of a magnetic material, a dielectric ceramic material or the like is called an "insulating layer"). ) 1a to 1e are laminated, and the laminated substrate 1 and terminal electrodes 4 and 5 formed at a pair of opposing end portions of the laminated substrate 1.

【0018】積層基板1は、磁性体材料、誘電体セラミ
ック材料、必要に応じてガラス成分を含む絶縁層からな
り、例えば5層の絶縁層1a〜1eが積層されて構成さ
れている。
The laminated substrate 1 is composed of an insulating layer containing a magnetic material, a dielectric ceramic material and, if necessary, a glass component, and is formed by laminating, for example, five insulating layers 1a to 1e.

【0019】この積層基板1の絶縁層1a〜1eの各絶
縁層間に、Au、Ag、Cu、Ptなどを低抵抗材料か
らなる導体パターン層2b〜2eが形成されている。
Conductor pattern layers 2b to 2e made of a low resistance material such as Au, Ag, Cu and Pt are formed between the insulating layers of the insulating layers 1a to 1e of the laminated substrate 1.

【0020】ここで、導体パターン層2b、2cは実質
的に同一パターンであり、第1のビアホール導体(以
下、並列ビアホール導体という)21、22によって互
いに並列的に接続されている。これにより、絶縁層1a
と1bとの層間、絶縁層1bと1cとの層間、即ち隣接
する層間の導体パターン層2b、2cが並列接続されて
第1のコイルパターン2Aを構成する。
Here, the conductor pattern layers 2b and 2c have substantially the same pattern and are connected to each other in parallel by the first via-hole conductors (hereinafter referred to as parallel via-hole conductors) 21 and 22. Thereby, the insulating layer 1a
And 1b, and between the insulating layers 1b and 1c, that is, between the adjacent layers, the conductor pattern layers 2b and 2c are connected in parallel to form a first coil pattern 2A.

【0021】また、導体パターン層2d、2eは実質的
に同一パターンであり、並列ビアホール導体23、24
によって互いに並列的に接続されている。これにより、
絶縁層1cと1dとの層間、絶縁層1dと1eとの層
間、即ち隣接する層間の導体パターン層2d、2eが並
列接続されて第2のコイルパターン2Bを構成する。
The conductor pattern layers 2d and 2e have substantially the same pattern, and the parallel via-hole conductors 23 and 24 are provided.
Are connected in parallel with each other. This allows
The conductor pattern layers 2d and 2e between the insulating layers 1c and 1d and between the insulating layers 1d and 1e, that is, the adjacent layers are connected in parallel to form a second coil pattern 2B.

【0022】このようにして構成された第1のコイルパ
ターン2Aと第2のコイルパターン2Bは、絶縁層1c
に形成された第2のビアホール導体(以下、接続ビアホ
ール導体という)3によって、コイルパターン2Aの一
端と第2のコイルパターン2Bの他端とが接続されて、
結果として両コイルパターン2A、2Bが螺旋状に接続
されたコイルとなる。
The first coil pattern 2A and the second coil pattern 2B thus configured have the insulating layer 1c.
One end of the coil pattern 2A and the other end of the second coil pattern 2B are connected by the second via-hole conductor (hereinafter, referred to as connection via-hole conductor) 3 formed in
As a result, the coil patterns 2A and 2B are spirally connected.

【0023】また、第1のコイルパターン2Aの他端
は、例えばビアホール導体31によって積層基板1の外
部に延出され、また、第2のコイルパターン2Bの一端
は、例えばビアホール導体32によって積層基板1の外
部に延出されている。
The other end of the first coil pattern 2A is extended to the outside of the laminated substrate 1 by, for example, a via hole conductor 31, and one end of the second coil pattern 2B is formed by, for example, a via hole conductor 32. 1 is extended to the outside.

【0024】このビアホール導体31、32の延出部分
を含む積層基板1の対向する端部には端子電極4、5が
形成され、この端子電極4、5の間に所定インダクタン
ス成分を導出することができる。
Terminal electrodes 4 and 5 are formed at opposite ends of the laminated substrate 1 including the extended portions of the via-hole conductors 31 and 32, and a predetermined inductance component is derived between the terminal electrodes 4 and 5. You can

【0025】尚、並列ビアホール導体21、22、2
3、24、接続ビアホール導体3、ビアホール導体3
1、32は、夫々Au、Ag、Cu、Ptなどを低抵抗
材料からなる導体によって形成され、端子電極4、5は
例えば、Ag、Cu系などの低抵抗材料を主成分とする
導体によって形成され、必要に応じて、表面にNiメッ
キ、半田メッキなどが被着形成されている。
The parallel via-hole conductors 21, 22, 2
3, 24, connection via-hole conductor 3, via-hole conductor 3
Reference numerals 1 and 32 are each made of a conductor made of low resistance material such as Au, Ag, Cu, Pt, and the terminal electrodes 4, 5 are made of a conductor whose main component is a low resistance material such as Ag or Cu. If necessary, Ni plating, solder plating or the like is adhered and formed on the surface.

【0026】以上の構成により、例えば、端子電極3
1、32間に流れる電流は、第1のコイルパターン2
A、第2のコイルパターン2Bを通流する際には、2つ
分流されることになり、そのコイルパターン2A、2B
で発生する導体損失を充分に小さくすることができる。
With the above configuration, for example, the terminal electrode 3
The current flowing between 1 and 32 is the first coil pattern 2
A, when flowing through the second coil pattern 2B, it is divided into two, and the coil patterns 2A, 2B
It is possible to sufficiently reduce the conductor loss generated in the above.

【0027】このため、コイルパターンを構成する導体
パターン層2b〜2eの厚みを増加させる必要がないた
め、製造工程における絶縁層1a〜1e間の剥離現象が
発生せず、また、コイルパターン2A、2Bの幅が非常
に広げる必要がないため、積層基板1の平面的な面積が
大きくならないため、プリント配線基板への実装面積が
充分に小さく維持でき、しかも、コイルパターン2A、
2Bによる導体損失を有効に減少させて、特性を向上さ
せることができる。
For this reason, since it is not necessary to increase the thickness of the conductor pattern layers 2b to 2e forming the coil pattern, the peeling phenomenon between the insulating layers 1a to 1e does not occur in the manufacturing process, and the coil patterns 2A, Since the width of 2B does not have to be very wide, the planar area of the laminated substrate 1 does not become large, so that the mounting area on the printed wiring board can be kept sufficiently small, and the coil pattern 2A,
It is possible to effectively reduce the conductor loss due to 2B and improve the characteristics.

【0028】このような積層インダクタは、以下のよう
な製造工程によって形成される。
Such a laminated inductor is formed by the following manufacturing process.

【0029】まず、所定絶縁材料と有機ビヒクルなどを
混合したスリップ材からドクターブレード法でもってテ
ープ成型を行い、さらに所定形状に裁断してグリーンシ
ートを作成する。
First, a slip material obtained by mixing a predetermined insulating material and an organic vehicle is tape-formed by a doctor blade method and further cut into a predetermined shape to form a green sheet.

【0030】次に、絶縁層1aとなるグリーンシートに
ビアホール導体31となる貫通穴、絶縁層1bとなるグ
リーンシートに並列ビアホール導体21、22となる貫
通穴、絶縁層1cとなるグリーンシートに接続ビアホー
ル導体3となる貫通穴、絶縁層1dとなるグリーンシー
トに並列ビアホール導体23、24となる貫通穴、絶縁
層1eとなるグリーンシートにビアホール導体32とな
る貫通穴を夫々パンチ加工によって形成する。尚、この
貫通穴は、導電性ペーストの充填処理の後に導体抜けが
発生しない程度まで大きくすることが望ましい。
Next, the green sheet to be the insulating layer 1a is connected to the through hole to be the via hole conductor 31, the green sheet to be the insulating layer 1b is connected to the through holes to be the parallel via hole conductors 21 and 22, and the green sheet to be the insulating layer 1c is connected. A through hole to be the via hole conductor 3, a through hole to be the parallel via hole conductors 23 and 24 in the green sheet to be the insulating layer 1d, and a through hole to be the via hole conductor 32 in the green sheet to be the insulating layer 1e are formed by punching. In addition, it is desirable that the through hole is made large enough to prevent the conductor from being omitted after the conductive paste is filled.

【0031】次に、絶縁層1b、1cとなるグリーンシ
ート上に、導体パターン層2b、2cとなる導体膜を、
例えばAgを主成分とする導電性ペーストの印刷及び乾
燥によって形成する。この時、各グリーンシートに形成
された貫通穴には、印刷時に導電性ペーストが充填され
ることになる。
Next, a conductor film to be the conductor pattern layers 2b and 2c is formed on the green sheet to be the insulating layers 1b and 1c.
For example, it is formed by printing and drying a conductive paste containing Ag as a main component. At this time, the through holes formed in each green sheet are filled with the conductive paste during printing.

【0032】次に、絶縁層1d、1eとなるグリーンシ
ート上に、導体パターン層2d、2eとなる導体膜を、
例えばAgを主成分とする導電性ペーストの印刷及び乾
燥によって形成する。
Next, a conductor film to be the conductor pattern layers 2d and 2e is formed on the green sheets to be the insulating layers 1d and 1e.
For example, it is formed by printing and drying a conductive paste containing Ag as a main component.

【0033】ここで、重要なことは、第1のコイルパタ
ーン2Aとなる導体パターン層2b、2c及び第2のコ
イルパターン2Bとなる導体パターン層2d、2eの導
体膜のパターンが実質的に同一であるため、夫々1種類
づづのスクリーンの製版を用意するだけでよく、作業効
率が向上する。
Here, what is important is that the conductor film patterns of the conductor pattern layers 2b and 2c which become the first coil pattern 2A and the conductor pattern layers 2d and 2e which become the second coil pattern 2B are substantially the same. Therefore, it suffices to prepare a screen plate for each type, and the work efficiency is improved.

【0034】次に、絶縁層1a〜1eとなるグリーンシ
ートを積層順序を考慮して、熱圧着して積層一体化す
る。
Next, the green sheets to be the insulating layers 1a to 1e are thermocompression-bonded in consideration of the order of lamination to be laminated and integrated.

【0035】このようにして得られた未焼成の積層体を
所定の大きさに裁断して、焼成処理を行う。
The unfired laminate thus obtained is cut into a predetermined size and subjected to firing treatment.

【0036】焼成された積層基板1の端部に導電性ペー
ストを浸漬・塗布して、焼きつけ処理し、さらに必要に
応じてメッキ処理を行い、端子電極4、5を形成する。
A conductive paste is dipped and applied to the end portion of the fired laminated substrate 1, baked and then plated if necessary to form the terminal electrodes 4 and 5.

【0037】尚、この端子電極4、5の形成方法につい
ては種々の変更が可能である。
Various changes can be made to the method of forming the terminal electrodes 4 and 5.

【0038】上述の実施例では、最も簡単な構成のコイ
ルが形成される積層インダクタについて説明したが、積
層基板1内に、2つのコイルを形成して、トランス部品
として用いることが可能である。
In the above-mentioned embodiment, the laminated inductor in which the coil having the simplest structure is formed has been described. However, it is possible to form two coils in the laminated substrate 1 and use it as a transformer component.

【0039】また、1つのコイルパターン、例えば第1
のコイルパターン2Aを構成する2つの導体パターン層
2b、2cは、一端及び他端が接続されているが、両端
以外の間に複数の並列ビアホール導体を形成しても構わ
ない。また、第1のコイルパターン2Aは、隣接しあう
2つの絶縁層間で形成されているが、連続する隣接する
3つ以上の絶縁層間に実質的に同一形状の導体パターン
層を形成しても構わない。
Also, one coil pattern, for example, the first
The two conductor pattern layers 2b and 2c constituting the coil pattern 2A are connected at one end and the other end, but a plurality of parallel via-hole conductors may be formed between the two ends. Further, the first coil pattern 2A is formed between two insulating layers that are adjacent to each other, but conductor pattern layers having substantially the same shape may be formed between three or more continuous insulating layers that are adjacent to each other. Absent.

【0040】さらに、コイルは第1のコイルパターン2
Aと第2のコイルパターン2Bを接続ビアホール導体3
でもって螺旋状に接続されて構成されているが、コイル
パターンの数を3つ以上であっても構わない。
Further, the coil is the first coil pattern 2
Connects A and the second coil pattern 2B Via-hole conductor 3
Therefore, the coil patterns are connected in a spiral shape, but the number of coil patterns may be three or more.

【0041】[0041]

【発明の効果】以上のように、本発明によれば、コイル
を形成するコイルパターンが、隣接する絶縁層に配置さ
れた複数の導体パターン層を並列接続した状態で構成さ
れるため、コイルパターンに流れる電流を分流すること
ができ、実質的にコイルパターンの導体抵抗を1/nと
することができるため、特性の劣化を有効的に抑えるこ
とができる。
As described above, according to the present invention, since the coil pattern forming the coil is formed by connecting the plurality of conductor pattern layers arranged in the adjacent insulating layers in parallel, the coil pattern is formed. It is possible to shunt the current flowing therethrough and substantially reduce the conductor resistance of the coil pattern to 1 / n, so that the deterioration of the characteristics can be effectively suppressed.

【0042】しかも、絶縁層間の剥離、積層基板の平面
的な広がりを有効に抑えることもでき、コイルパターン
を構成する導体パターン層が実質的に同一パターンであ
るため、導体パターン層となる導体膜の形成も共通化さ
せることができ、製造工程が煩雑化することがない。
Moreover, peeling between the insulating layers and planar spreading of the laminated substrate can be effectively suppressed. Since the conductor pattern layers forming the coil pattern have substantially the same pattern, the conductor film serving as the conductor pattern layer is formed. Can be formed in common, and the manufacturing process is not complicated.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の積層インダクタの外観斜視図である。FIG. 1 is an external perspective view of a laminated inductor of the present invention.

【図2】本発明の積層インダクタの分解斜視図である。FIG. 2 is an exploded perspective view of the laminated inductor of the present invention.

【符号の説明】[Explanation of symbols]

1・・・・・・積層基板 1a〜1e・・・・絶縁層 2A・・・第1のコイルパターン 2b、2c・・・導体パターン層 21、22・・・並列ビアホール導体 2B・・・第2のコイルパターン 2d、2e・・・導体パターン層 23、24・・・並列ビアホール導体 3・・・・・・接続ビアホール導体 31、32・・・・ビアホール導体 4、5・・・・・・端子電極 1 ... Multilayer substrate 1a to 1e ... Insulating layer 2A ... First coil pattern 2b, 2c ... Conductor pattern layer 21, 22 ... Parallel via-hole conductor 2B ... 2 coil patterns 2d, 2e ... Conductor pattern layers 23, 24 ... Parallel via hole conductors 3 ... Connection via hole conductors 31, 32 ... Via hole conductors 4, 5 ... Terminal electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の絶縁層を積層して成る積層基板内
に、複数のコイルパターンをビアホール導体を介し螺旋
状に接続することによって形成されるコイルを配置した
積層インダクタにおいて、 前記コイルパターンは、隣接する絶縁層間に形成された
複数の実質的に同一形状の導体パターン層を複数のビア
ホール導体で接続して形成されていることを特徴とする
積層インダクタ。
1. A laminated inductor in which a coil formed by spirally connecting a plurality of coil patterns through a via-hole conductor is arranged in a laminated substrate formed by laminating a plurality of insulating layers, wherein the coil pattern is A multilayer inductor characterized by being formed by connecting a plurality of conductor pattern layers of substantially the same shape formed between adjacent insulating layers with a plurality of via-hole conductors.
JP6326445A 1994-12-27 1994-12-27 Multilayer inductor Pending JPH08186024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6326445A JPH08186024A (en) 1994-12-27 1994-12-27 Multilayer inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6326445A JPH08186024A (en) 1994-12-27 1994-12-27 Multilayer inductor

Publications (1)

Publication Number Publication Date
JPH08186024A true JPH08186024A (en) 1996-07-16

Family

ID=18187892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6326445A Pending JPH08186024A (en) 1994-12-27 1994-12-27 Multilayer inductor

Country Status (1)

Country Link
JP (1) JPH08186024A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216023A (en) * 1998-11-18 2000-08-04 Fuji Elelctrochem Co Ltd Laminated inductor
JP2002229090A (en) * 2001-02-07 2002-08-14 Matsushita Electric Ind Co Ltd Image blur correction device
US6498555B1 (en) 1999-07-30 2002-12-24 Murata Manufacturing Co., Ltd. Monolithic inductor
JP2003532285A (en) * 1998-07-06 2003-10-28 ミッドコム インコーポレーテッド Multilayer transformer with electrical connections inside core
US6998951B2 (en) 2002-01-22 2006-02-14 Murata Manufacturing Co., Ltd. Common mode choke coil array
US8456256B2 (en) 2007-10-31 2013-06-04 Soshin Electric Co., Ltd. Electronic component and passive component
JP2013140927A (en) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd Thin film-type coil component and method of fabricating the same
JP2017175338A (en) * 2016-03-23 2017-09-28 Smk株式会社 Conductive film and touch panel with the same
JP2019041096A (en) * 2017-08-23 2019-03-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. Coil component and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532285A (en) * 1998-07-06 2003-10-28 ミッドコム インコーポレーテッド Multilayer transformer with electrical connections inside core
JP2000216023A (en) * 1998-11-18 2000-08-04 Fuji Elelctrochem Co Ltd Laminated inductor
US6498555B1 (en) 1999-07-30 2002-12-24 Murata Manufacturing Co., Ltd. Monolithic inductor
KR100415277B1 (en) * 1999-07-30 2004-01-16 가부시키가이샤 무라타 세이사쿠쇼 Monolithic Inductor
JP2002229090A (en) * 2001-02-07 2002-08-14 Matsushita Electric Ind Co Ltd Image blur correction device
US6998951B2 (en) 2002-01-22 2006-02-14 Murata Manufacturing Co., Ltd. Common mode choke coil array
US8456256B2 (en) 2007-10-31 2013-06-04 Soshin Electric Co., Ltd. Electronic component and passive component
JP2013140927A (en) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd Thin film-type coil component and method of fabricating the same
US9064626B2 (en) 2011-12-29 2015-06-23 Samsung Electro-Mechanics Co., Ltd. Thin film-type coil component and method of fabricating the same
US9966181B2 (en) 2011-12-29 2018-05-08 Samsung Electro-Mechanics Co., Ltd. Thin film-type coil component and method of fabricating the same
JP2017175338A (en) * 2016-03-23 2017-09-28 Smk株式会社 Conductive film and touch panel with the same
JP2019041096A (en) * 2017-08-23 2019-03-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. Coil component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6189200B1 (en) Method for producing multi-layered chip inductor
US6590486B2 (en) Multilayer inductor
JP3164000B2 (en) Multilayer inductor
JP3058164B1 (en) Multilayer inductor
JPH08186024A (en) Multilayer inductor
US6476690B1 (en) Laminated LC component with rotationally symmetric capacitor electrodes
JP2002093623A (en) Laminated inductor
US6922129B2 (en) High-work-efficiency multilayered circuit board
JPH1197256A (en) Laminated chip inductor
JPH10294565A (en) Multilayer circuit substrate
JP3765225B2 (en) Chip-type multiple electronic components
JPH08130115A (en) Electronic chip component
JPH11340085A (en) Laminated ceramic capacitor
JPH09312232A (en) Manufacturing laminated chip inductor
CN100354995C (en) Capacitor, wiring substrate, decoupling circuit and high-frequency circuit
KR100293307B1 (en) Stacked ferrite inductor and method for manufacturing the same
JPH10215134A (en) Laminated emi filter
JPH07176430A (en) Laminated inductor and its manufacture
JP2002025823A (en) Chip component
JP2000114100A (en) Multiple electronic part
JPS6279605A (en) Inductor
JP2001093736A (en) Laminated chip inductor
JP2006041320A (en) Laminated inductor
JP2003282357A (en) Capacitor array
JP3488733B2 (en) Multilayer resonator