JP2006041320A - Laminated inductor - Google Patents
Laminated inductor Download PDFInfo
- Publication number
- JP2006041320A JP2006041320A JP2004221285A JP2004221285A JP2006041320A JP 2006041320 A JP2006041320 A JP 2006041320A JP 2004221285 A JP2004221285 A JP 2004221285A JP 2004221285 A JP2004221285 A JP 2004221285A JP 2006041320 A JP2006041320 A JP 2006041320A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor
- conductor pattern
- laminate
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、積層型インダクタに関するものである。 The present invention relates to a multilayer inductor.
図8は、従来の積層型インダクタの導体パターンを示す断面図である。 FIG. 8 is a cross-sectional view showing a conductor pattern of a conventional multilayer inductor.
図において、積層型インダクタ30は、複数の絶縁層32を積層してなる積層体の内部で、隣接する絶縁層32間に、線状の導体パターン33を介在させるとともに、これら導体パターン33をビアホール導体34により電気的に接続することによりコイルパターン41を形成している。
In the figure, a laminated
すなわち、外部からビアホール導体34aを通って入力した電流は、ビアホール導体34a、導体パターン33a、ビアホール導体34b、導体パターン33b、ビアホール導体34c、導体パターン33c、ビアホール導体34d、導体パターン33d、ビアホール導体34eの順で、積層体31内部を螺旋状に流れることにより、所定のインダクタンスを得るものである(例えば、特許文献1参照)。
しかしながら、上記積層型インダクタ30によれば、導体パターン33をビアホール導体34により電気的に接続している。すなわち、絶縁層32の1層毎に、異なる位置に貫通孔を形成後、導電性ペーストを充填してビアホール導体となる導体部34を形成する必要があるため、工程が複雑であり、コスト増大の原因となっていた。また、導電性ペーストの充填に伴い、特に貫通孔周辺において導電性ペーストの厚みバラつきが生じ、これに起因して積層時に積層体31の変形が大きくなり、焼成時のデラミネーションなどの内部欠陥及び製品の特性変化を引き起こすという問題があった。
However, according to the
また、導体パターン33とビアホール導体となる導体部34間の位置ずれが生じた場合、導体パターン33とビアホール導体34間の接続状態が悪くなり、抵抗値が大きくなるなどの問題点があった。 In addition, when a displacement occurs between the conductor pattern 33 and the conductor portion 34 that becomes the via-hole conductor, there is a problem that the connection state between the conductor pattern 33 and the via-hole conductor 34 is deteriorated and the resistance value is increased.
さらに、積層型インダクタ30の小型化・高インダクタンス化のためには、絶縁層2の厚みを薄くして、電流が積層体31内部を螺旋状に流れる回数を多くすることが望ましく、また導体パターン33とビアホール導体34間の接続状態を良好にするためには、ビアホール導体34の径を大きくすることが望ましいが、ビアホール導体34の径を大きくし、且つ絶縁層32の厚みを薄くした場合、貫通孔に導電性ペーストを保持することが困難になるため、上記積層型インダクタ30の小型化・高インダクタンス化には限界があった。
Further, in order to reduce the size and increase the inductance of the
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、簡単且つ安価な製造方法により、小型化且つ高インダクタンス化を実現できるとともに、機械的強度や電気的特性の低下を防止できる積層型インダクタを提供することにある。 The present invention has been devised in view of the above-mentioned problems, and its object is to realize a reduction in size and increase in inductance by a simple and inexpensive manufacturing method, as well as mechanical strength and electrical characteristics. It is an object of the present invention to provide a multilayer inductor that can prevent a decrease.
本発明の積層型インダクタは、複数の絶縁層を積層してなる積層体の内部で、隣接する絶縁層間に、線状の導体パターンを介在させるとともに、これら導体パターンを電気的に接続することによりコイルパターンを形成したものにおいて、前記導体パターンの両端部を前記積層体の表面に導出させるとともに、該導出部と隣り合う導体パターンの導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターンを介して前記積層体の表面で電気的に接続したことを特徴とするものである。 The multilayer inductor according to the present invention includes a linear conductor pattern interposed between adjacent insulating layers in a multilayer body formed by laminating a plurality of insulating layers, and electrically connecting these conductor patterns. A metal plating in which both end portions of the conductor pattern are led out to the surface of the multilayer body and the lead portions of the conductor pattern adjacent to the lead portion are precipitated starting from both lead portions in the coil pattern formed It is characterized in that it is electrically connected on the surface of the laminate through a connection pattern made of a film.
本発明によれば、導体パターンの両端部を積層体の表面に導出させるとともに、導出部と隣り合う導体パターンの導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターンを介して積層体の表面で電気的に接続していることから、導体パターン間を電気的に接続するために、絶縁層毎に異なる位置に貫通孔を形成し、該貫通孔に導電性ペーストを多数回充填してビアホール導体を形成するといった煩雑な工程ではなく、積層体を無電解メッキ用のメッキ液に所定時間浸漬しておくだけの簡単な加工によって、金属メッキ膜から成る連結パターンを所定部位に選択的に析出形成して導体パターン間を電気的に接続することが可能となる。 According to the present invention, both end portions of the conductor pattern are led out to the surface of the multilayer body, and the connection pattern is formed of a metal plating film in which the lead-out portion and the lead-out portion of the adjacent conductor pattern are deposited starting from both lead-out portions. In order to make an electrical connection between the conductor patterns through the surface of the laminate, through holes are formed at different positions for each insulating layer, and a conductive paste is formed in the through holes. Rather than a complicated process of forming a via-hole conductor by filling a plurality of times, a connection pattern made of a metal plating film is formed by a simple process of immersing the laminate in a plating solution for electroless plating for a predetermined time. It is possible to selectively form and deposit at predetermined portions to electrically connect the conductor patterns.
また、導電性ペーストを貫通孔に保持するために絶縁層を所定以上の厚みに設定する必要がなく、厚みの薄い絶縁層を多数積層することによって電流が流れる距離を長く設定することにより、積層型インダクタの小型化・高インダクタンス化を容易に実現することができる。 In addition, it is not necessary to set the insulating layer to a predetermined thickness or more in order to hold the conductive paste in the through-hole, and by stacking a large number of thin insulating layers, the distance through which the current flows is set to be long. It is possible to easily realize downsizing and high inductance of the type inductor.
以下、本発明を添付図面に基づいて詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の一実施形態に係る積層型インダクタを示す外観斜視図である。図2は、図1の積層型インダクタの分解斜視図である。図3は、図1の積層型インダクタの導体パターンを示す断面図である。 FIG. 1 is an external perspective view showing a multilayer inductor according to an embodiment of the present invention. FIG. 2 is an exploded perspective view of the multilayer inductor of FIG. FIG. 3 is a cross-sectional view showing a conductor pattern of the multilayer inductor of FIG.
図において、積層型インダクタ10は、複数の絶縁層2を積層してなる積層体1の一対の端面に、夫々入出力端子5、6が形成されている。このとき、入出力端子5、6のいずれを入力側、出力側にしても良く、実装時の方向性を完全になくすためには、積層体1が入出力端子5、6に対して対称であることが望ましい。
In the figure, a
入出力導体5、6は、例えば、厚みが5〜10μmのCuメッキ層の表面に、厚みが2〜3μmのNiメッキ層、厚みが4〜5μmのSnメッキ層が順次形成されている。
In the input /
絶縁層2は、Cu−Znフェライト、Mn−Znフェライト、Ni−Znフェライト、Mn−Mg−Znフェライト、Ni−Zn−Cuフェライトなどの強磁性体材料、セラミック誘電体材料、アルミナなどの絶縁体材料、ポリプロピレンなどの有機物絶縁体材料を用いることができるが、インダクタンスを大きくするという点から、強磁性体材料が望ましい。また、隣り合う導体パターンの導出部を起点として析出させた金属メッキ膜が、両導出部に跨るように成長するためには、絶縁層2の厚みは8μm以下であることが望ましい。
The
積層体1内部で、隣接する絶縁層2間に、線状の導体パターン3を介在させている。また、導体パターン3の両端部を積層体1の隣接する表面に導出させるとともに、導出部と隣り合う導体パターン3の導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターン4b〜4dを介して積層体1の表面で電気的に接続することによりコイルパターン11を形成している。
Inside the
積層体1内部で、間に導体パターン3を介在させた誘電体2の積層方向の両側に、間に入出力パターン7、8を介在させた誘電体2が夫々積層されている。また、積層体1端面に形成された入出力パターン8から積層体1表面に導出した入出力パターン8に跨るように、入出力端子5、6が形成されている。入出力パターン7、8は、コイルパターン11を入出力端子5、6に電気的に接続するものであって、少なくとも一部が、接続される導体パターン3の導出部に対応するように露出されている。ここで、入出力端子5、6をメッキ層により形成する場合、積層体1端面全面にメッキ層が形成されるように、積層体1端面に形成された入出力パターン8は、積層体1端面全面に形成する必要があるが、積層体1表面にのみ導出する入出力パターン8は、導出部以外は非形成部を有しても良い。このことにより、積層体1表面にのみ導出する入出力パターン8を挟んだ誘電層2−2の間の接触面積が増大し、これらの誘電層2−2の間の剥離を防止できる。
In the
入出力パターン7は、積層体1の積層方向の最も外側の導体パターン3の導出部と同一表面に導出している。そして、入出力パターン7を起点として、金属メッキ膜が析出し、入出力端子5、6と導体パターン3の導出部を電気的に接続する連結パターン4a、4eが形成される。
The input /
導体パターン3、入出力パターン7、8は、Ag、Cu、Ni、Au、Pt、あるいはこれらの合金の低抵抗材料が用いられる。
The conductor pattern 3 and the input /
連結パターン4は、入出力導体5、6と同様に、例えば、厚みが5〜10μmのCuメッキ層の表面に、厚みが2〜3μmのNiメッキ層、厚みが4〜5μmのSnメッキ層が順次形成されている。
Similar to the input /
ここで、入出力導体5、6は、積層体1の表面に導電性ペーストを塗布後焼き付けることにより、形成しても良い。この場合、絶縁層2間に入出力パターン8を介在させなくても、形成することができる。
Here, the input /
これらのことにより、電流は、入力端子5、連結パターン4a、導体パターン3a、連結パターン4b、導体パターン3b、連結パターン4c、導体パターン3c、連結パターン4d、導体パターン3d、連結パターン4e、出力端子6の順で、積層体1内部を螺旋状に流れる。
As a result, the current is supplied to the
以下、本発明の積層型インダクタ10の製造方法について説明する。なお、図中各符号は焼成の前後で区別しないこととする。
Hereinafter, a method for manufacturing the
まず、Cu−Znフェライト、Mn−Znフェライト、Ni−Znフェライト、Mn−Mg−Znフェライト、Ni−Zn−Cuフェライトなどの強磁性体材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状のセラミックスラリを作製するとともに、得られたセラミックスラリを従来周知のドクターブレード法等による、所定形状、所定厚みの絶縁層となるセラミックグリーンシート2を形成する。
First, organic solvent, glass frit, organic binder, etc. suitable for powder of ferromagnetic material such as Cu-Zn ferrite, Mn-Zn ferrite, Ni-Zn ferrite, Mn-Mg-Zn ferrite, Ni-Zn-Cu ferrite, etc. Is added and mixed to produce a slurry-like ceramic slurry, and the obtained ceramic slurry is formed into a ceramic
次に、セラミックグリーンシート2の主面に、Ag、Cu、Ni、Au、Pt、あるいはこれらの合金の導電性粉末に適当な有機溶剤、有機バインダ等を添加・混合して得た導体ペーストを従来周知のスクリーン印刷等によって所定パターンに塗布し、導体パターン3a〜3dを形成する。なお、上記導体パターン3a〜3dは、所定パターンのメッキ膜を被着・転写させておくことにより形成するようにしても良い。
Next, a conductive paste obtained by adding and mixing an appropriate organic solvent, organic binder, or the like to the conductive powder of Ag, Cu, Ni, Au, Pt, or an alloy thereof on the main surface of the ceramic
次に、導体パターン3a〜3dが形成されたセラミックグリーンシート2を所定の枚数だけ積層する。
Next, a predetermined number of ceramic
次に、積層された導体パターン3a〜3d及びセラミックグリーンシート2を加圧加熱することにより、大型積層体が得られる。次に、大型積層体を所定の寸法で切断することにより、未焼成状態の積層体1が得られる。
Next, the laminated
次に、得られた未焼成状態の積層体1を例えば1100℃〜1400℃の温度で焼成することにより、積層体1が得られる。このとき、積層体1表面に、入出力パターン7及び導体パターン3a〜3d導出部が夫々導出している。
Next, the
次に、積層体1の一対の端部に、無電解メッキ法により、連結パターン4a〜4e、入出力端子5、6を形成する。具体的には、積層体1の表面に導体パターン3a〜3d、入出力パターン7、8の導出部を起点として金属を析出させるとともに、これらの析出物同士を相互に連結させることによって形成される。
Next,
このようにして、図1〜3に示すような積層型インダクタ10が得られる。
In this way, the
かくして、本発明によれば、導体パターン3間を電気的に接続するために、ビアホール導体34を用いる必要がないため、簡単且つ安価な製造方法になるとともに、積層体1の変形により、積層型インダクタ10の機械的強度や電気的特性が低下するという問題点を解決できる。
Thus, according to the present invention, it is not necessary to use the via-hole conductor 34 to electrically connect the conductor patterns 3, so that the manufacturing method is simple and inexpensive, and the
また、絶縁層2の厚みを薄くして、電流が積層体1内部を螺旋状に流れる回数を多くすることが可能であるため、積層型インダクタ10の小型化・高インダクタンス化を実現できる。さらに、絶縁層2の面積に対し、電流が積層体1内部を螺旋状に流れる領域が占める割合を大きくできることから、このことによっても積層型インダクタ10の小型化・高インダクタンス化を実現できる。
Moreover, since the thickness of the insulating
またさらに、連結パターン4は、一対の導体パターン3の両導出部を起点として析出させた金属メッキ膜から成るため、積層体1を無電解メッキ用のメッキ液に所定時間浸漬しておくだけの簡単な加工によって形成することができ、簡単且つ安価な製造方法になるとともに、必要な部分に選択的に析出し、不必要な導通が問題になることはない。なお、連結パターン4の厚みは、積層体1表面に連結パターン4による凹凸が生じても、吸着ノズルによる吸着効率の低下が生じない程度、すなわち10μm以下に薄くすることが好ましい。
Furthermore, since the
そして、積層体1は、直方体状からなるため、通常の積層型電子部品の製造方法を変更することなく、このことによっても簡単且つ安価な製造方法が可能であるとともに、配線基板上に半田などにより実装した場合、安定した実装が可能であり、積層体1の表面の連結パターンの不必要な部分に半田が付着することを防止できる。
And since the
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 Note that the present invention is not limited to the above-described embodiment, and various modifications and improvements can be made without departing from the scope of the present invention.
図4は、本発明の他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、導体パターン3は、夫々積層体1の各絶縁層2の4辺に沿うように形成されているため、各層当たりの導体パターン3の長路化が可能であり、より効果的に小型化且つ高インダクタンス化を実現できる。
FIG. 4 is a cross-sectional view showing a conductor pattern of a multilayer inductor according to another embodiment of the present invention. According to the figure, since the conductor pattern 3 is formed along the four sides of each
図5は、本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、導体パターンは、積層体1の外周に沿うように形成されていることや、曲線状からなることにより、各層当たりの導体パターン3a〜3dの長路化が可能であり、より効果的に積層型インダクタ10の小型化且つ高インダクタンス化を実現できる。
FIG. 5 is a cross-sectional view showing a conductor pattern of a multilayer inductor according to still another embodiment of the present invention. According to the figure, the conductor pattern is formed so as to be along the outer periphery of the
図6は、本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、積層方向に同一位置にあるが、電気的に接続しない連結パターン4a−4i間に、導体パターン3b〜3gが6層介在されるため、連結パターン4a−4i間の間隔を大きくするために、絶縁層2の厚みを厚くする必要がないことから、このことによっても、より効果的に小型化且つ高インダクタンス化を実現できる。
FIG. 6 is a cross-sectional view showing a conductor pattern of a multilayer inductor according to still another embodiment of the present invention. According to the figure, since the
図7は、本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、積層体1の1つの表面には、導体パターン3が全く導出していない。このことにより、配線基板上に半田実装した際などに、半田などが付着することによる不必要な導通を防ぐことができる。例えば、この導体パターン3が全く導出していない表面が実装面となるように配線基板に半田実装する場合において、配線基板上の積層体1の下側に配線パターンを配置することができるため、回路設計の選択の幅が増大する。
FIG. 7 is a cross-sectional view showing a conductor pattern of a multilayer inductor according to still another embodiment of the present invention. According to the figure, the conductor pattern 3 is not led out at all on one surface of the
また、本発明において、入出力端子5、6を除く積層体1の表面を絶縁層で被覆しても良い。このことによっても、連結パターン4に半田などが付着することによる不必要な導通を防ぐことができるとともに、積層体1表面の連結パターンによる凹凸をなくすことができるため、吸着ノズルによる吸着効率を向上させることができる。このとき、絶縁層はガラス、絶縁性樹脂などが挙げられるが、積層型インダクタ10の耐湿性、信頼性を高めるためにはガラスが望ましい。
In the present invention, the surface of the
10・・・・積層型インダクタ
1・・・・・積層体
2・・・・・絶縁層
3・・・・・導体パターン
4・・・・・連結パターン
11・・・・コイルパターン
5、6・・・入出力端子
7、8・・・入出力パターン
10...
Claims (1)
前記導体パターンの両端部を前記積層体の表面に導出させるとともに、該導出部と隣り合う導体パターンの導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターンを介して前記積層体の表面で電気的に接続したことを特徴とする積層型インダクタ。 A multilayer inductor in which a linear conductor pattern is interposed between adjacent insulating layers in a laminate formed by laminating a plurality of insulating layers, and a coil pattern is formed by electrically connecting these conductor patterns. In
Both ends of the conductor pattern are led out to the surface of the multilayer body, and the lead-out part of the conductor pattern adjacent to the lead-out part is connected via a connection pattern made of a metal plating film precipitated from both lead-out parts. A multilayer inductor characterized by being electrically connected on the surface of the multilayer body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221285A JP2006041320A (en) | 2004-07-29 | 2004-07-29 | Laminated inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221285A JP2006041320A (en) | 2004-07-29 | 2004-07-29 | Laminated inductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006041320A true JP2006041320A (en) | 2006-02-09 |
Family
ID=35905971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221285A Pending JP2006041320A (en) | 2004-07-29 | 2004-07-29 | Laminated inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006041320A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015137226A1 (en) * | 2014-03-14 | 2015-09-17 | 株式会社村田製作所 | Laminated coil element and method for manufacturing same |
JP2020194802A (en) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | Laminated coil component |
JP2020194805A (en) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | Laminated coil component |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0636214A (en) * | 1992-07-17 | 1994-02-10 | Tdk Corp | Coil component |
JPH06290954A (en) * | 1993-03-31 | 1994-10-18 | Tdk Corp | Laminated antenna and manufacture thereof |
JPH08203737A (en) * | 1995-01-23 | 1996-08-09 | Murata Mfg Co Ltd | Coil component |
JPH10241941A (en) * | 1997-02-24 | 1998-09-11 | Murata Mfg Co Ltd | Laminated chip inductor |
-
2004
- 2004-07-29 JP JP2004221285A patent/JP2006041320A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0636214A (en) * | 1992-07-17 | 1994-02-10 | Tdk Corp | Coil component |
JPH06290954A (en) * | 1993-03-31 | 1994-10-18 | Tdk Corp | Laminated antenna and manufacture thereof |
JPH08203737A (en) * | 1995-01-23 | 1996-08-09 | Murata Mfg Co Ltd | Coil component |
JPH10241941A (en) * | 1997-02-24 | 1998-09-11 | Murata Mfg Co Ltd | Laminated chip inductor |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015137226A1 (en) * | 2014-03-14 | 2015-09-17 | 株式会社村田製作所 | Laminated coil element and method for manufacturing same |
JPWO2015137226A1 (en) * | 2014-03-14 | 2017-04-06 | 株式会社村田製作所 | Multilayer coil element and manufacturing method thereof |
US10056181B2 (en) | 2014-03-14 | 2018-08-21 | Murata Manufacturing Co., Ltd. | Stacked coil element and method for manufacturing the same |
JP2020194802A (en) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | Laminated coil component |
JP2020194805A (en) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | Laminated coil component |
JP7127610B2 (en) | 2019-05-24 | 2022-08-30 | 株式会社村田製作所 | Laminated coil parts |
JP2022191427A (en) * | 2019-05-24 | 2022-12-27 | 株式会社村田製作所 | Lamination type coil component |
JP7215327B2 (en) | 2019-05-24 | 2023-01-31 | 株式会社村田製作所 | Laminated coil parts |
JP7476937B2 (en) | 2019-05-24 | 2024-05-01 | 株式会社村田製作所 | Multilayer coil parts |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101670184B1 (en) | Multilayered electronic component and manufacturing method thereof | |
KR100627700B1 (en) | Method for manufacturing laminated electronic component and laminated electronic component | |
KR101219006B1 (en) | Chip-type coil component | |
JP4636180B2 (en) | Multilayer ceramic electronic components | |
US20110285494A1 (en) | Multilayer type inductor | |
US6825748B1 (en) | Module and method of manufacture | |
JP2004312023A (en) | Plated termination | |
JPH1092643A (en) | Manufacture of laminated chip inductor | |
KR102064073B1 (en) | Inductor | |
WO2012002133A1 (en) | Multilayer ceramic electronic component and method for producing same | |
JP2009224802A (en) | Method for forming electroless plating termination | |
JP4463045B2 (en) | Ceramic electronic components and capacitors | |
JP2004200373A (en) | Electronic component and method of manufacturing the same | |
KR20180046270A (en) | Coil Electronic Component | |
JP2006310475A (en) | Laminated coil | |
JP6784183B2 (en) | Multilayer coil parts | |
JPH08186024A (en) | Multilayer inductor | |
JP2006041320A (en) | Laminated inductor | |
JP2007012825A (en) | Chip part and its manufacturing method | |
JP2022166463A (en) | Ceramic electronic component and mounting substrate | |
JP2006024878A (en) | Wiring board of multiple allocation and its manufacturing method | |
JP4429130B2 (en) | Manufacturing method of ceramic electronic component | |
JPH09260144A (en) | Coil component and its manufacture | |
JPH0757935A (en) | Multilayer chip inductor | |
JPH09312232A (en) | Manufacturing laminated chip inductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
A977 | Report on retrieval |
Effective date: 20100118 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |