KR100293307B1 - Stacked ferrite inductor and method for manufacturing the same - Google Patents

Stacked ferrite inductor and method for manufacturing the same Download PDF

Info

Publication number
KR100293307B1
KR100293307B1 KR1019980016883A KR19980016883A KR100293307B1 KR 100293307 B1 KR100293307 B1 KR 100293307B1 KR 1019980016883 A KR1019980016883 A KR 1019980016883A KR 19980016883 A KR19980016883 A KR 19980016883A KR 100293307 B1 KR100293307 B1 KR 100293307B1
Authority
KR
South Korea
Prior art keywords
ferrite
sheet
sheets
inductor
electrode pattern
Prior art date
Application number
KR1019980016883A
Other languages
Korean (ko)
Other versions
KR19990084840A (en
Inventor
구기덕
장동석
이우성
성재석
이규복
Original Assignee
김춘호
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김춘호, 전자부품연구원 filed Critical 김춘호
Priority to KR1019980016883A priority Critical patent/KR100293307B1/en
Publication of KR19990084840A publication Critical patent/KR19990084840A/en
Application granted granted Critical
Publication of KR100293307B1 publication Critical patent/KR100293307B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/08Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/20Ferrites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers

Abstract

PURPOSE: A stacked ferrite inductor and method for manufacturing the same is provided to easily estimate an inductance value by changing turns of coil, while maintaining cross section occupied by the coil constant. CONSTITUTION: A stacked ferrite inductor comprises a first ferrite sheet unit having a plurality of first ferrite sheets(51,53,56,58) having via holes(512,532,562) connected to electrode patterns(511,531,561,581); a second ferrite sheet unit having a plurality of second ferrite sheets(52,54,55,57) having via holes(522,542,552,572), wherein the second ferrite sheets having no electrode patterns are inserted between first ferrite sheets; a conductive paste filling the via holes of first and second ferrite sheets so as to interconnect the electrode patterns; and a third ferrite sheet unit having a plurality of third ferrite sheets(1,2) disposed onto and beneath the first ferrite sheet unit, wherein third ferrite sheets have no electrode patterns.

Description

적층형 페라이트 인덕터 및 그 제조 방법Multilayer Ferrite Inductor and Manufacturing Method Thereof

본 발명은 적층형 페라이트(ferrite) 인덕터(inductor) 및 그 제조 방법에 관한 것이다.The present invention relates to a stacked ferrite inductor and a method of manufacturing the same.

인덕터는 저항(resistor), 컨덴서(condenser)와 더불어 전자 회로를 이루는 3대 수동 부품 중의 하나로서, 페라이트 코어(core)에 코일(coil)을 감거나 인쇄를 하고 양단에 전극을 형성한 것으로, 노이즈(noise) 제거나 LC 공진 회로를 이루는 부품으로 사용된다.An inductor is one of the three passive components that make up an electronic circuit together with a resistor and a condenser. The coil is wound or printed on a ferrite core and electrodes are formed at both ends. It is used as a component of noise elimination or LC resonant circuit.

인덕터는 구조에 따라서 적층형, 권선형, 박막형 등 여러 가지로 분류할 수 있으며, 이중에서도 적층형이 널리 보급되어 가고 있는 추세이다.Inductors can be classified into various types such as stacked type, winding type, thin film type, etc., and stacked type is being widely used.

그러면, 첨부한 도면을 참고로 하여 종래의 적층형 페라이트 인덕터의 구조에 대하여 설명한다.Next, a structure of a conventional multilayer ferrite inductor will be described with reference to the accompanying drawings.

도 1 및 도 2는 종래의 적층형 페라이트 인덕터의 분해사시도로서, 전극 패턴이 형성되어 있는 다수의 페라이트 시트(sheet)를 가운데 두고 양쪽으로 전극 패턴이 없는 다수의 페라이트 시트가 적층되어 있는 구조이다. 여기에서 모든 페라이트 시트의 두께는 거의 동일하다.1 and 2 are exploded perspective views of a conventional multilayer ferrite inductor, in which a plurality of ferrite sheets without electrode patterns are stacked on both sides of a plurality of ferrite sheets having electrode patterns formed thereon. The thickness of all ferrite sheets is about the same here.

먼저 도 1을 보면, 전극 패턴(111, 121, 131, 141, 151, 161, 171, 181)이 형성되어 있는 제1 내지 제8 사각형 페라이트 시트(11, 12, 13, 14, 15, 16, 17, 18)가 위에서부터 아래로 차례로 적층되어 중앙에 위치하고 있고, 그 상하로 전극 패턴이 없는 다수의 사각형 페라이트 시트(1, 2)가 형성되어 있다.First, referring to FIG. 1, first to eighth rectangular ferrite sheets 11, 12, 13, 14, 15, 16, on which electrode patterns 111, 121, 131, 141, 151, 161, 171, and 181 are formed. 17 and 18 are sequentially stacked from the top to the bottom, and a plurality of rectangular ferrite sheets 1 and 2 without electrode patterns are formed above and below.

코일의 역할을 하는 전극 패턴(111, 121, 131, 141, 151, 161, 171, 181)은 시트(11, 12, 13, 14, 15, 16, 17, 18)의 가장자리를 따라 선형으로 형성되어 있으며, 사각형의 네 변 중 세 변 주위에만 형성되어 코일의 감은 수로 따질 때 0.75번에 해당하는 만큼의 코일이 형성되어 있는 셈이 된다. 또한 제8 페라이트 시트(18)를 제외한 나머지 제1 내지 제7 페라이트 시트(11, 12, 13, 14, 15, 16, 17)에 형성되어 있는 전극 패턴(111, 121, 131, 141, 151, 161, 171)의 끝에는 비어홀(112, 122, 132, 142, 152, 162, 172)이 형성되어 잇고 이 비어홀(112, 122, 132, 142, 152, 162, 172) 안에는 도전성 페이스트(paste)가 채워져 있어, 각 시트(11, 12, 13, 14, 15, 16, 17, 18)에 형성된 전극 패턴(111, 121, 131, 141, 151, 161, 171, 181)이 도전성 페이스트를 통하여 연결된다. 앞서 언급한 것처럼, 각 시트(11, 12, 13, 14, 15, 16, 17, 18)에는 0.75번의 감은 수를 가지는 전극 패턴이 형성되어 있고 총 8장의 시트에 전극 패턴이 형성되어 있기 때문에 총 감은 수는 6번이 된다.The electrode patterns 111, 121, 131, 141, 151, 161, 171, and 181 serving as coils are formed linearly along the edges of the sheets 11, 12, 13, 14, 15, 16, 17, and 18. It is formed only around three sides of the four sides of the square, so that the number of coils corresponding to 0.75 is formed when the number of coils is counted. In addition, the electrode patterns 111, 121, 131, 141, 151, which are formed on the first to seventh ferrite sheets 11, 12, 13, 14, 15, 16, and 17 except for the eighth ferrite sheet 18, Via holes 112, 122, 132, 142, 152, 162 and 172 are formed at the ends of the 161 and 171, and conductive pastes are formed in the via holes 112, 122, 132, 142, 152, 162 and 172. Filled, so that the electrode patterns 111, 121, 131, 141, 151, 161, 171, and 181 formed on the sheets 11, 12, 13, 14, 15, 16, 17, and 18 are connected through the conductive paste. . As mentioned above, each sheet 11, 12, 13, 14, 15, 16, 17, 18 has an electrode pattern having a number of turns of 0.75 and the electrode pattern is formed on a total of eight sheets. The number of turns is six.

한편, 전극 패턴이 형성되어 있지 않은 상부 페라이트 시트(1)와 하부 페라이트 시트(3)는 각각 5장으로 이루어지므로, 도 1에서 페라이트 시트의 총 수는 18장이 된다.On the other hand, since the upper ferrite sheet 1 and the lower ferrite sheet 3, in which the electrode pattern is not formed, are each composed of five sheets, the total number of ferrite sheets in FIG. 1 is 18 sheets.

이러한 인덕터의 인덕턴스는 전극 패턴이 형성된 페라이트 시트의 수를 줄이거나 늘이는 방법으로 조절할 수 있다.The inductance of such an inductor can be adjusted by reducing or increasing the number of ferrite sheets on which electrode patterns are formed.

도 2에는 도 1에 도시한 인덕터와 동일한 크기를 가지면서 인덕턴스가 그 절반이 되도록 구현한 종래의 인덕터가 도시되어 있다.FIG. 2 shows a conventional inductor having the same size as the inductor shown in FIG. 1 and having an inductance halved.

도 2를 보면, 도 1에서와 동일한 형태로 전극 패턴(211, 221, 231, 241)이 형성되어 있는 제1 내지 제4 사각형 페라이트 시트(21, 22, 23, 24)가 위에서부터 아래로 차례로 적층되어 중앙에 위치하고 있고, 그 상하로 전극 패턴이 없는 다수의 사각형 페라이트 시트(1, 2)가 형성되어 있다. 인덕터를 도 1에서와 같은 크기로 만들기 위하여 전극 패턴이 없는 페라이트 시트(1, 2)는 아래 위 각각 7장씩을 부착한다.Referring to FIG. 2, the first to fourth rectangular ferrite sheets 21, 22, 23, and 24 on which the electrode patterns 211, 221, 231, and 241 are formed in the same shape as in FIG. 1 are sequentially disposed from top to bottom. A plurality of rectangular ferrite sheets 1 and 2, which are stacked and positioned in the center and without an electrode pattern, are formed above and below. In order to make the inductor the same size as in FIG. 1, the ferrite sheets 1 and 2 without the electrode pattern are attached with seven sheets each at the top and bottom.

도 2에서는 총 4장의 시트에 0.75 감은 수의 전극 패턴이 형성되어 있기 때문에 총 감은 수는 3번이 된다.In FIG. 2, since the electrode pattern of 0.75 turns is formed in 4 sheets in total, the number of turns is three times.

도 2에서와 같이 인덕터를 제작하면 코일의 감은 수가 도 1의 인덕터에 비하여 절반이 되므로, 인덕턴스 역시 수식에 따르는 것으로 예측할 수 있다.When the inductor is manufactured as shown in FIG. 2, since the number of windings of the coil is half that of the inductor of FIG. 1, the inductance may also be predicted as following the equation.

그러나, 실제로 제작한 결과 예측한 인덕턴스 값이 나오지 않기 때문에 감은수를 조절하는 등 반복 실험을 거쳐야 한다는 문제점이 있다.However, there is a problem in that it is necessary to undergo repeated experiments such as adjusting the number of windings because the expected inductance value does not come out.

본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서, 인덕터의 전체 크기 및 전극 패턴이 형성된 중앙 부분의 크기를 줄이거나 늘이지 않고 코일의 감은 수만을 변화시켜서 예측한 대로 인덕턴스 값을 얻을 수 있는 인덕터 및 그 제조 방법을 제공하는 것이다.The technical problem to be solved by the present invention is to solve this problem, the inductance value can be obtained as expected by changing only the number of turns of the coil without reducing or increasing the overall size of the inductor and the size of the center portion where the electrode pattern is formed. An inductor and a method of manufacturing the same are provided.

도 1 및 도 2는 종래의 적층형 페라이트 인덕터의 분해사시도이고,1 and 2 are an exploded perspective view of a conventional stacked ferrite inductor,

도 3은 종래의 적층형 페라이트 인덕터의 단면도이고,3 is a cross-sectional view of a conventional stacked ferrite inductor,

도 4는 본 발명의 실시예에 따른 적층형 페라이트 인덕터의 사시도이고,4 is a perspective view of a stacked ferrite inductor according to an embodiment of the present invention;

도 5 및 도 6은 본 발명의 제1 및 제2 실시예에 따른 적층형 페라이트 인덕터의 분해사시도이고,5 and 6 are exploded perspective views of the stacked ferrite inductor according to the first and second embodiments of the present invention,

도 7은 본 발명의 실시예에 따른 적층형 페라이트 인덕터의 단면도이며,7 is a cross-sectional view of a stacked ferrite inductor according to an embodiment of the present invention.

도8a 내지 8e는 본 발명의 실시예에 따른 적층형 페라이트 인덕터의 제조 순서를 나타낸 사시도이다.8A to 8E are perspective views illustrating a manufacturing procedure of the stacked ferrite inductor according to the exemplary embodiment of the present invention.

이러한 과제를 달성하기 위하여 본 발명에서는 내부 전극 패턴이 차지하는 단면적을 일정하게 하여 그 단면적내에서 코일의 감은 수만으로도 인덕턴스 값을 예측할 수 있도록 한다.In order to achieve the above object, in the present invention, the cross-sectional area occupied by the internal electrode pattern is made constant so that the inductance value can be predicted only by winding the coil in the cross-sectional area.

내부 전극 패턴이 차지하는 단면적을 일정하게 하기 위해서는 두 가지 방법을 사용할 수 있다. 그 중 하나는 내부 전극 패턴이 형성된 페라이트 시트의 사이 사이에 비어홀만을 가지고 있고 전극 패턴이 형성되어 있지 않은 페라이트 시트를 삽입하는 것이고, 다른 하나는 페리이트 시트의 두께를 달리하는 것이다.Two methods can be used to make the cross-sectional area occupied by the internal electrode pattern constant. One of them inserts a ferrite sheet having only via holes and no electrode pattern formed between the ferrite sheets on which the internal electrode patterns are formed, and the other is varying the thickness of the ferrite sheet.

구체적으로 본 발명에 따른 적층형 페라이트 인덕터에는, 코일의 역할을 하는 전극 패턴이 형성되어 있고 전극 패턴과 연결되는 비어홀을 가지고 있는 다수의 제1 페라이트 시트가 차례로 쌓여 있다. 제1 페라이트 시트의 비어홀에 해당하는 위치에 비어홀을 가지고 있으며 전극 패턴이 형성되어 있지 않은 제2 페라이트 시트가 제1 페라이트 시트의 사이에 삽입되어 있다. 제1 및 제2 페라이트 시트의 비어홀에는 도전체가 충진되어 전극 패턴이 서로 연결되도록 한다. 마지막으로 제1 페라이트 시트의 양쪽 바깥에는 전극 패턴과 비어홀이 모두 형성되어 있지 않은 제3 페라이트 시트가 적층되어 있다.Specifically, in the multilayer ferrite inductor according to the present invention, a plurality of first ferrite sheets having an electrode pattern serving as a coil and having a via hole connected to the electrode pattern are sequentially stacked. A second ferrite sheet having a via hole at a position corresponding to the via hole of the first ferrite sheet and having no electrode pattern is inserted between the first ferrite sheets. The via holes of the first and second ferrite sheets are filled with a conductor so that the electrode patterns are connected to each other. Finally, on both outer sides of the first ferrite sheet, a third ferrite sheet in which neither the electrode pattern nor the via hole is formed is laminated.

본 발명에 따른 다른 적층형 페라이트 인덕터에는 코일의 역할을 하는 제1 전극 패턴이 형성되어 있어며, 제1 전극 패턴과 연결되는 비어홀을 가지고 있는 제1 페라이트 시트와, 코일의 역할을 하는 제2 전극 패턴이 형성되어 있고 제1 페라이트 시트의 비어홀에 해당하는 위치에 비어홀을 가지고 있으며 제1 페라이트 시트와는 두께가 다른 제2 페라이트 시트가 제1 페라이트 시트와 함께 적층되어 있다. 여기에서 제1 및 제2 페라이트 시트의 비어홀에는 도전체가 충진되어 제1 및 제2 전극 패턴을 서로 연결한다. 마지막으로 제1 페라이트 시트 및 제2 페라이트 시트의 바깥에는 전극 패턴이 형성되어 있지 않은 제3 페라이트 시트가 적층되어 있다.In another multilayer ferrite inductor according to the present invention, a first electrode pattern serving as a coil is formed, a first ferrite sheet having a via hole connected to the first electrode pattern, and a second electrode pattern serving as a coil. And a second ferrite sheet having a via hole at a position corresponding to the via hole of the first ferrite sheet, and having a thickness different from that of the first ferrite sheet, are laminated together with the first ferrite sheet. The via holes of the first and second ferrite sheets are filled with a conductor to connect the first and second electrode patterns to each other. Finally, outside the first ferrite sheet and the second ferrite sheet, a third ferrite sheet in which no electrode pattern is formed is laminated.

여기에서 페라이트 시트는 Ni-Cu-Zn계인 것이 바람직하다.It is preferable that a ferrite sheet is Ni-Cu-Zn system here.

이러한 적층형 페라이트 인덕터를 제조하기 위해서는 먼저 다수의 제1 내지 제3 Ni-Cu-Zn계 페라이트 그린 시트를 제작한다. 여기에서 제1 그린 시트 중의 일부는 다른 그린 시트와 두께가 다를 수 있다. 제1 및 제2 그린 시트에 비어홀을 형성하고 상기 제1 그린 시트에는 코일로 사용되는 내부 전극 패턴을 인쇄한다. 제2 및 제3 그린 시트 중 적어도 하나와 제1 그린 시트를 혼합 적층하여 페라이트 인덕터를 형성한다. 이때, 코일의 감은 수는 다르더라도 페라이트 인덕터의 두께와 내부 전극 패턴이 차지하는 단면적은 일정하게 한다.In order to manufacture such a multilayer ferrite inductor, first, a plurality of first to third Ni-Cu-Zn based ferrite green sheets are manufactured. Here, some of the first green sheets may be different in thickness from other green sheets. Via holes are formed in the first and second green sheets, and internal electrode patterns used as coils are printed on the first green sheets. At least one of the second and third green sheets and the first green sheet are mixed and stacked to form a ferrite inductor. At this time, although the number of windings of the coil is different, the cross-sectional area occupied by the thickness of the ferrite inductor and the internal electrode pattern is made constant.

그러면, 본 발명의 실시예에 따른 적층형 인덕터 및 그 제조 방법에 대하여 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부한 도면을 참고로 하여 상세히 설명한다.Then, a multilayer inductor and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the same.

본 발명에서는 적층형 인덕터의 전체 두께를 일정하게 유지하면서 예측한 인덕턴스 값을 가지는 다양한 인덕터를 제조하기 위하여 인덕터 내에서 코일의 역할을 하는 내부 전극 패턴이 차지하는 단면적 또는 총두께를 일정하게 한다. 즉, 실험 결과에 따르면 내부 전극이 차지하는 단면적이 일정하면 예측한 만큼의 인덕턴스를 얻을 수 있다.In the present invention, in order to manufacture various inductors having predicted inductance values while maintaining the overall thickness of the multilayer inductor, the cross-sectional area or the total thickness occupied by the internal electrode pattern serving as the coil in the inductor is constant. That is, according to the experimental results, if the cross-sectional area occupied by the internal electrode is constant, the inductance as expected can be obtained.

그러나, 종래 기술에서처럼, 예를 들어 도 1 및 도2에 도시한 종래의 적층형 인덕터의 단면도인 도 3a 및 도 3b를 보면, 인덕터(38)의 전체 두께는 일정하지만, 전극 패턴(31)이 차지하는 단면적(32, 33)은 다르다.However, as in the prior art, for example, in FIGS. 3A and 3B, which are cross-sectional views of the conventional stacked inductors shown in FIGS. 1 and 2, the overall thickness of the inductor 38 is constant, but the electrode pattern 31 occupies The cross sectional areas 32 and 33 are different.

이와 같이 단면적이 달라지면 두 인덕터 중 어느 하나를 기준으로 볼 때 원하는 만큼의 인덕턴스를 얻을 수 없다.If the cross-sectional area is changed in this way, it is impossible to obtain as much inductance as desired based on either of the two inductors.

이와는 달리, 본 발명에서는 인덕터의 두께를 일정하게 유지하고, 전극 패턴이 차지하는 단면적을 일정하게 유지하면서 감은 수를 변화시킨 적층형 인덕터를 제시한다. 그러기 위해서는 전극 패턴이 형성되어 있는 페라이트 시트의 사이사이에 비어홀만 형성되어 있고 전극 패턴이 없는 페라이트 시트를 끼워 넣거나, 페라이트 시트 자체의 두께를 두껍게 하는 것이다. 본 실시예에서는 두 가지 경우 모두를 제시한다.In contrast, the present invention provides a multilayer inductor in which the number of turns is changed while maintaining a constant thickness of the inductor and maintaining a constant cross-sectional area occupied by the electrode pattern. To this end, only via holes are formed between the ferrite sheets on which the electrode patterns are formed, and the ferrite sheets without the electrode patterns are sandwiched, or the thickness of the ferrite sheet itself is increased. In this example, both cases are presented.

도 4는 본 발명의 실시예에 따른 적층형 인덕터의 사시도이고, 도 7은 도 4에서 A-A선을 따라 잘라 도시한 본 발명의 제1 실시예에 따른 적층형 인덕터의 분해사시도이다.4 is a perspective view of a multilayer inductor according to an exemplary embodiment of the present invention, and FIG. 7 is an exploded perspective view of the multilayer inductor according to the first exemplary embodiment of the present invention, taken along line A-A in FIG. 4.

먼저 도 4를 보면, 적층형 페라이트 인덕터(43)와 그 바깥 면에 형성되어 있는 외부 전극 패턴(41, 42)이 도시되어 있으며, 후술하겠지만 이 외부 전극 패턴(41, 42)은 인덕터의 내부 전극 패턴의 끝 부분과 연결되어 있고 외부로부터의 전류를 흘려주는 역할을 하는 것이다.First, referring to FIG. 4, the multilayer ferrite inductor 43 and the external electrode patterns 41 and 42 formed on the outer surface thereof are illustrated. As described later, the external electrode patterns 41 and 42 are internal electrode patterns of the inductor. It is connected to the end of and plays a role of flowing current from the outside.

도 5에서 보면, 전극 패턴이 형성되어 있는 페라이트 시트와 그렇지 않은 페라이트 시트가 섞여 있는 중앙의 8장의 페라이트 시트를 가운데에 두고 양쪽으로 전극 패턴이 없는 다수의 페라이트 시트가 적층되어 있는 구조이다. 여기에서 모든 페라이트 시트의 두께는 거의 동일하며, Ni-Cu-Zn계 페라이트 시트를 사용한다.As shown in Fig. 5, a plurality of ferrite sheets without electrode patterns are laminated on both sides with the center of the eight ferrite sheets in which the ferrite sheet on which the electrode pattern is formed and the ferrite sheet not mixed are placed in the center. Here, the thicknesses of all ferrite sheets are almost the same, and Ni-Cu-Zn-based ferrite sheets are used.

사각형 모양의 8장의 중앙 페라이트 시트(51, 52, 53, 54, 55, 56, 57, 58)중에서 위에서부터 차례로 첫째, 셋째, 여섯째 및 여덟째 시트(51, 53, 56, 58)에는 각각 코일의 역할을 하는 선형의 전극 패턴(511, 531, 561, 581)이 사각형의 가장자리를 따라 형성되어 있다. 이 네 시트(51, 53, 56, 58) 중 여덟째 시트(58)를 제외한 나머지 시트(51, 53, 56)의 전극 패턴(511, 531, 561) 끝에는 비어홀(512, 532, 562)이 형성되어 있다.Among the eight central ferrite sheets 51, 52, 53, 54, 55, 56, 57, 58 in the shape of a square, the first, third, sixth, and eighth sheets 51, 53, 56, 58, in turn, from top to bottom, respectively, Linear electrode patterns 511, 531, 561, and 581 serving as a role are formed along the edge of the rectangle. Via holes 512, 532, and 562 are formed at the ends of the electrode patterns 511, 531, and 561 of the remaining sheets 51, 53, and 56 except for the eighth sheet 58 of the four sheets 51, 53, 56, and 58. It is.

또한, 둘째, 넷째, 다섯째 및 일곱째 시트(52, 54, 55, 57)에는 각 시트 바로 위에 위치한 시트, 즉, 첫째, 셋째, 넷째 및 여섯째 시트(51, 53, 54, 56)의 비어홀(512, 532, 542, 562)에 대응하는 위치에 역시 비어홀(522, 542, 552, 572)이 형성되어 있다. 이 비어홀(512, 522, 532, 542, 552, 562, 572) 내부에는 도전성 페이스트(paste)가 채워져 있어, 각 시트(51, 53, 56, 58)에 형성된 전극 패턴(551, 531, 561, 581)이 도전성 페이스트를 통하여 전기적으로 연결된다.In addition, the second, fourth, fifth and seventh sheets 52, 54, 55, 57 have a via hole 512 of the sheet located immediately above each sheet, that is, the first, third, fourth and sixth sheets 51, 53, 54, 56. Also, via holes 522, 542, 552, and 572 are formed at positions corresponding to 532, 542, and 562. The via holes 512, 522, 532, 542, 552, 562, and 572 are filled with a conductive paste to form electrode patterns 551, 531, 561, and the like formed in the sheets 51, 53, 56, and 58. 581 is electrically connected through the conductive paste.

좀더 상세하게 설명하자면, 첫째 시트(51) 위에 형성된 전극 패턴(511)의 한쪽 끝은 시트(51)의 가장자리까지 나와 있고, 전극 패턴(511)은 그곳으로부터 시계 방향 또는 반시계 방향으로 시트(51)의 가장자리를 따라 진행하여 감은 수 0.75번에 해당하는 위치에서 멈추며 그곳에는 비어홀(512)이 뚫려 있다. 둘째 시트(52)에는 첫째 시트(51)의 비어홀(512)에 대응하는 위치에 비어홀(522)이 뚫려 있다. 셋째 시트(53) 위에 형성된 전극 패턴(531)의 한쪽 끝은 첫째 및 둘째 시트(51, 52)의 비어홀(512,522)에 대응하는 곳에 위치하며, 전극 패턴(531)은 이곳으로부터 출발하여 첫째 시트(51)의 전극 패턴(511)과 마찬가지의 방향으로 진행하여 역시 감은 수 0.75번에 해당하는 위치에서 멈추며 그곳에는 비어홀(532)이 뚫려 있다. 넷째 및 다섯째 시트(54, 55)에는 셋째 시트(53)의 비어홀(532)에 대응하는 위치에 비어홀(542, 552)이 뚫려 있다. 여섯째 시트(56) 위에 형성된 전극 패턴(561)의 한쪽 끝은 셋째, 넷째 및 다섯째 시트(53, 54, 55)의 비어홀(532, 542, 552)에 대응하는 곳에 위치하며, 전극 패턴(561)은 이곳으로부터 출발하여 첫째 및 셋째 시트(51, 53)의 전극 패턴(511, 531)과 마찬가지의 방향으로 진행하여 역시 감은 수 0.75번에 해당하는 위치에서 멈추며 그곳에는 비어홀(562)이 뚫려 있다. 일곱째 시트(57)에는 여섯째 시트(56)의 비어홀(562)에 대응하는 위치에 비어홀(572)이 뚫려 있다. 여덟째 시트(58) 위에 형성된 전극 패턴(581)의 한쪽 끝은 여섯째 및 일곱째 시트(56, 57)의 비어홀(562, 572)에 대응하는 곳에 위치하며, 전극 패턴(581)은 이곳으로부터 출발하여 첫째 시트(51)의 전극 패턴(511)과 마찬가지의 방향으로 진행하여 역시 감은 수 0.75번에 해당하는 위치에서 멈추되 가장자리까지 진행하여 다른 쪽 끝이 가장자리에 걸치도록 한다. 이상에서 전극 패턴은 첫째 시트(51)의 전극 패턴(511)의 한 쪽 끝 및 여덟째 시트(58)의 다른 쪽 끝을 제외하면, 직사각형의 가장자리를 따라 진행하되 가장자리와는 일정 간격을 두도록 형성되어 있다. 첫째 시트(51)의 전극 패턴(511)의 한 쪽 끝 및 여덟째 시트(58)의 다른 쪽 끝은 도 4에 도시한 바와 같은 외부 전극 패턴(41, 42)과 연결된다.In more detail, one end of the electrode pattern 511 formed on the first sheet 51 extends up to the edge of the sheet 51, and the electrode pattern 511 is therefrom in the clockwise or counterclockwise direction. Proceed along the edge of the) to stop at the position corresponding to the number 0.75 times wound there is a via hole 512. In the second sheet 52, a via hole 522 is drilled at a position corresponding to the via hole 512 of the first sheet 51. One end of the electrode pattern 531 formed on the third sheet 53 is located at a position corresponding to the via holes 512 and 522 of the first and second sheets 51 and 52, and the electrode pattern 531 starts from the first sheet ( Proceed in the same direction as the electrode pattern 511 of 51, and stops at a position corresponding to the number 0.75 wound again, there is a via hole 532 there. Via holes 542 and 552 are formed in the fourth and fifth sheets 54 and 55 at positions corresponding to the via holes 532 of the third sheet 53. One end of the electrode pattern 561 formed on the sixth sheet 56 is located at a position corresponding to the via holes 532, 542, and 552 of the third, fourth, and fifth sheets 53, 54, and 55, and the electrode pattern 561. Starting from here, the process proceeds in the same direction as the electrode patterns 511 and 531 of the first and third sheets 51 and 53, and stops at a position corresponding to the number of turns 0.75, where a via hole 562 is drilled. In the seventh sheet 57, a via hole 572 is drilled at a position corresponding to the via hole 562 of the sixth sheet 56. One end of the electrode pattern 581 formed on the eighth sheet 58 is located at a position corresponding to the via holes 562 and 572 of the sixth and seventh sheets 56 and 57, and the electrode pattern 581 starts first from here. Proceeding in the same direction as the electrode pattern 511 of the sheet 51 stops at a position corresponding to the number of turns 0.75, but proceeds to the edge so that the other end is over the edge. Above the electrode pattern is formed to proceed along the edge of the rectangle except at one end of the electrode pattern 511 of the first sheet 51 and the other end of the eighth sheet 58 to be spaced apart from the edges have. One end of the electrode pattern 511 of the first sheet 51 and the other end of the eighth sheet 58 are connected to the external electrode patterns 41 and 42 as shown in FIG. 4.

이와 같이 총 4장의 시트(51, 53, 56, 58)에 각각 0.75번의 감은 수를 가지는 전극 패턴(511, 531, 561, 581)의 끝이 도전체를 통하여 연결되고 서로 동일한 방향으로 진행하도록 형성되어 있기 때문에 총 감은 수는 3번이 된다.In this way, the ends of the electrode patterns 511, 531, 561, and 581 having the number of turns of 0.75 in each of the four sheets 51, 53, 56, and 58 are connected through the conductors, and are formed in the same direction. As a result, the total number is three times.

한편, 전극 패턴이 형성되어 있지 않은 상부 페라이트 시트(1)와 하부 페라이트 시트(3)는 각각 5장으로 이루어지므로, 도 5에서 페라이트 시트의 총 수는 18장이 된다.On the other hand, since the upper ferrite sheet 1 and the lower ferrite sheet 3 on which the electrode pattern is not formed are each five, the total number of ferrite sheets is 18 in FIG.

이렇게 제작된 인덕터의 단면도가 도 7에 도시되어 있다. 도 7에서 보면, 본 발명의 제1 실시예에 따른 적층형 인덕터(78)의 두께와 전극 패턴(71)이 차지하는 단면적(72)은 도 1에서와 동일함을 알 수 있으며, 이렇게 제작하면 도 1과 같은 구조의 인덕터로부터 얻어진 인덕턴스로부터 예측할 수 있는 값을 얻을 수 있다. 또한, 이는 본 발명의 제2 실시예에서와 같이 두께가 다른 페라이트 시트를 사용함 으로써도 가능하다.A cross-sectional view of the inductor thus manufactured is shown in FIG. 7. 7, it can be seen that the thickness of the stacked inductor 78 and the cross-sectional area 72 occupied by the electrode pattern 71 according to the first embodiment of the present invention are the same as those of FIG. 1. The predictable value can be obtained from the inductance obtained from the inductor having the structure as follows. This is also possible by using a ferrite sheet having a different thickness as in the second embodiment of the present invention.

본 발명의 제2 실시예에 따른 적층형 인덕터의 분해 사시도인 도 6을 보면, 전극 패턴(611, 621, 631, 641)이 형성되어 있는 넉 장의 중앙 페라이트 시트(61, 62, 63, 64)는, 가장 하부의 페라이트 시트(64)를 제외하면, 전극 패턴이 형성되어 있지 않은 페라이트 시트(1, 3)와는 두께가 다르다. 가장 위에 위치한 첫째 페라이트 시트(61) 및 위에서 세 번째 페라이트 시트(63)는 보통 페라이트 시트(1, 3)의 2배의 두께를 가지며, 둘재 페라이트 시트(62)는 3배의 두께를 가진다. 이는 도 5에서 위에서부터 첫째, 둘째 페라이트 시트(51, 52)가 결합되고, 셋째, 넷째, 다섯째 페라이트 시트(53, 54, 55)가 결합되며, 여섯째, 일곱째 페라이트 시트(56, 57)가 결합된 구조와 동일하다. 전극 패턴(611, 621, 631, 641) 및 비어홀(612, 622, 632)의 상태는 도 5에서와 동일하다.Referring to FIG. 6, which is an exploded perspective view of a multilayer inductor according to a second exemplary embodiment of the present invention, four center ferrite sheets 61, 62, 63, and 64 having electrode patterns 611, 621, 631, and 641 are formed. Except for the lowermost ferrite sheet 64, the thickness is different from the ferrite sheets 1 and 3 in which the electrode pattern is not formed. The first ferrite sheet 61 and the third ferrite sheet 63 located above are usually twice as thick as the ferrite sheets 1 and 3, and the second ferrite sheet 62 is three times as thick. 5, the first, second, and ferrite sheets 51, 52 are combined, and the third, fourth, and fifth ferrite sheets 53, 54, 55 are combined, and the sixth, seventh, ferrite sheets 56, 57 are combined. Same as the structure. The states of the electrode patterns 611, 621, 631, and 641 and the via holes 612, 622, and 632 are the same as in FIG. 5.

그러면 이러한 적층형 인덕터의 제조 방법에 대하여 도8a 내지 8e를 참고로 하여 상세히 설명한다.Next, a method of manufacturing the multilayer inductor will be described in detail with reference to FIGS. 8A to 8E.

먼저, 도 8a에 도시한 바와 같이, 850 ℃ - 900 ℃의 범위에서 소결이 가능한 Ni-Cu-Zn계의 저온 소결 페라이트 분말을 PVB(poly-vinyl butylalcohol) 등의 유기결합제와 DBP(di-butyl phthalate) 등의 가소제 및 분산제 그리고 톨루엔(toluene)과 에틸알콜(ethylalcohol) 용제와 혼합하여 슬러리(slury) 상태로 만들고, 이것을 테이프 성형(tape casting) 방법으로 페라이트 그린(green) 시트(80)를 제작한 후, 이를 일정한 크기로 절단하고, 도 8b에 나타낸 바와 같이, 그린 시트(80)에 비어홀(81)을 형성한다. 여기에서 페라이트 그린 시트(80)는 도 5에 도시한 구조를 위해서는 두께를 동일하게 하고 도 6에 도시한 구조를 위해서는 두께를 다르게 한다.First, as shown in Figure 8a, Ni-Cu-Zn-based low-temperature sintered ferrite powder that can be sintered in the range of 850 ℃-900 ℃ to the organic binder such as polyvinyl butylalcohol (PVB) and DBP (di-butyl) Plasticizers and dispersants such as phthalate and mixed with toluene and ethyl alcohol solvents to make a slurry (slury) state, and the ferrite green sheet (80) is produced by tape casting method After that, it is cut to a certain size and a via hole 81 is formed in the green sheet 80 as shown in Fig. 8B. Here, the ferrite green sheet 80 has the same thickness for the structure shown in FIG. 5 and different thicknesses for the structure shown in FIG. 6.

도 8c에 도시한 것처럼, 실버 페이스트(silver paste) 등의 도전성 페이스트(82)를 그린 시트(80)의 비어홀(81)에 충진한 다음, 도 8d에서 보는 바와 같이, 그린 시트(80)에 도전성 페이스트(82)에 한쪽 끝이 연결되는 내부 전극 패턴(83)을 후막 인쇄한다. 여기에서 전극으로 사용되는 도전성 페이스트는 Ni-Cu-Zn계 페라이트와 동시 소결이 가능하고 면저항이 적은 은, 구리, 금 등의 금속을 사용한다.As shown in FIG. 8C, a conductive paste 82 such as silver paste is filled in the via hole 81 of the green sheet 80, and then, as shown in FIG. 8D, the green sheet 80 is conductive. A thick film is printed on the internal electrode pattern 83 having one end connected to the paste 82. Here, the conductive paste used as the electrode is a metal such as silver, copper, gold, etc., which is capable of simultaneous sintering with Ni-Cu-Zn-based ferrite and has low sheet resistance.

도 8e를 참고하면, 비어홀(81)과 전극 패턴(83)이 형성되어 있는 그린 시트를 일정한 순서로 배열하고, 상하에 내부 전극 패턴이 없는 페라이트 그린 시트를 각각 추가하여 열간 가압하여 적층한다.Referring to FIG. 8E, the green sheets on which the via holes 81 and the electrode patterns 83 are formed are arranged in a predetermined order, and ferrite green sheets having no internal electrode patterns are added to the upper and lower layers, respectively, and hot pressed.

이러한 Ni-Cu-Zn계 페라이트 그린 시트와 도전성 페이스트 내에는 성형성을 유지하기 위한 유기물들이 포함되어 있고 이러한 유기물들은 인덕터의 성능에 좋지 않은 영향을 미친다. 그러므로 이러한 유기물을 제거하기 위하여 페라이트 인덕터 적층체(84)를 350 ℃ - 500 ℃ 사이에서 열처리한다.The Ni-Cu-Zn-based ferrite green sheet and the conductive paste contain organic materials for maintaining moldability, and these organic materials adversely affect the performance of the inductor. Therefore, in order to remove such organic matter, the ferrite inductor stack 84 is heat treated between 350 ° C and 500 ° C.

이어 850 ℃ - 900 ℃ 사이에서 동시 소결을 실시하여 페라이트 인덕터 소결체를 제작한다.Subsequently, co-sintering is performed between 850 ° C and 900 ° C to produce a ferrite inductor sintered body.

마지막으로 도 4에 도시한 것처럼, 페라이트 인덕터(43) 외부에 내부 전극 패턴과 연결되는 은 등의 도전체로 외부 전극 패턴(41, 42)을 도포하고, 500 ℃ - 600 ℃에서 소성한 다음, 외부 전극(41, 42)에 니켈 도금을 하고 다시 그 위에 납(solder) 도금을 실시하여, 페라이트 인덕터를 완성한다.Finally, as shown in FIG. 4, the external electrode patterns 41 and 42 are coated with a conductor such as silver connected to the internal electrode pattern on the outside of the ferrite inductor 43, and then fired at 500 ° C. to 600 ° C. Nickel plating is performed on the electrodes 41 and 42, followed by solder plating to complete the ferrite inductor.

이와 같이 본 발명에서는 코일이 차지하는 단면적이 일정하게 유지하면서, 코일의 감은 수만을 변화시켜도 인덕턴스 값의 예측이 용이한 페라이트 인덕터를 만들 수 있다.As described above, in the present invention, a ferrite inductor having an easy prediction of the inductance value can be manufactured even if only the number of turns of the coil is changed while the cross-sectional area occupied by the coil is kept constant.

Claims (8)

코일의 역할을 하는 전극 패턴이 형성되어 있고 상기 전극 패턴과 연결되는 비어홀을 가지는 제1형 페라이트 시트 다수개가 적층되어 이루어지되, 적층두께가 고정되어 있는 제1 페라이트 시트부,A first ferrite sheet portion in which a plurality of first type ferrite sheets having a via hole connected to the electrode patterns are formed and stacked with an electrode pattern serving as a coil, and the lamination thickness is fixed; 상기 제1형 페라이트 시트의 비어홀에 해당하는 위치에 비어홀을 가지고 있고, 전극 패턴이 형성되어 있지 않는 제2형 페라이트 시트 다수개가 고정된 적층 두께를 가지는 상기 제1 페라이트 시트부의 제1형 페라이트 시트 사이에 개재되어 있는 제2 페라이트 시트부Between the first type ferrite sheets of the first ferrite sheet portion having a via thickness in which a plurality of second type ferrite sheets having a via hole at a position corresponding to the via holes of the first type ferrite sheet and the electrode pattern are not formed are fixed. Second ferrite sheet portion interposed in 상기 제1 및 제2 페라이트 시트의 비어홀에 충진되어 상기 전극 패턴을 서로 연결하는 도전체,A conductor filling the via holes of the first and second ferrite sheets to connect the electrode patterns to each other; 상기 제1 페라이트 시트부의 상부와 하부에 각각 위치하되, 전극 패턴이 형성되어 있지 않는 제3형 페라이트 시트 다수개가 적층되어 이루어지는 제3 페라이트 시트부Third ferrite sheet portions, which are respectively located on the upper and lower portions of the first ferrite sheet portion and are laminated with a plurality of third type ferrite sheets having no electrode pattern formed thereon. 를 포함하는 적층형 페라이트 인덕터″Stacked Ferrite Inductors Containing ″ 제1항에서,In claim 1, 상기 페라이트 시트는 Ni-Cu-Zn계인 적층형 페라이트 인덕터.The ferrite sheet is a Ni-Cu-Zn-based stacked ferrite inductor. 코일의 역할을 하는 제1 전극 패턴이 형성되어 있으며 상기 제1 전극 패턴과 연결되는 비어홀을 가지고 있는 제1 페라이트 시트,A first ferrite sheet having a first electrode pattern serving as a coil and having a via hole connected to the first electrode pattern, 코일의 역할을 하는 제2 전극 패턴이 형성되어 있고 상기 제1 페라이트 시트의 비어홀에 해당하는 위치에 비어홀을 가지고 있고 상기 제1 페라이트 시트 아래 또는 위에 적층되어 있으며 상기 제1 페라이트 시트와는 두께가 다른 제2 페라이트 시트,A second electrode pattern serving as a coil is formed and has a via hole at a position corresponding to the via hole of the first ferrite sheet, and is stacked below or on the first ferrite sheet and has a different thickness from the first ferrite sheet. Second ferrite sheet, 상기 제1 및 제2 페라이트 시트의 비어홀에 충진되어 있으며 상기 제1 및 제2 전극 패턴을 서로 연결하는 도전체, 그리고A conductor filled in the via holes of the first and second ferrite sheets and connecting the first and second electrode patterns to each other; and 상기 제1 페라이트 시트와 제2 페라이트 시트의 적층체의 아래위에 적층되어 있으며 전극 패턴이 형성되어 있지 않은 제3 페라이트 시트A third ferrite sheet laminated on and under the laminate of the first ferrite sheet and the second ferrite sheet, wherein the electrode pattern is not formed 를 포함하는 적층형 페라이트 인덕터.Multilayer ferrite inductor comprising a. 제3항에서,In claim 3, 상기 페라이트 시트는 Ni-Cu-Zn계인 적층형 페라이트 인덕터.The ferrite sheet is a Ni-Cu-Zn-based stacked ferrite inductor. 다수의 제1 내지 제3 페라이트 그린 시트를 제작하는 단계,Manufacturing a plurality of first to third ferrite green sheets, 상기 제1 및 제2 그린 시트에 비어홀을 형성하는 단계,Forming via holes in the first and second green sheets; 상기 제1 그린 시트에 코일로 사용되는 내부 전극 패턴을 인쇄하는 단계,Printing an internal electrode pattern used as a coil on the first green sheet; 상기 제2 및 제3 그린 시트 중 하나 이상과 상기 제1 그린 시트를 혼합 적층하여 다수의 페라이트 인덕터를 형성하는 단계Mixing at least one of the second and third green sheets and the first green sheet to form a plurality of ferrite inductors 를 포함하며,Including; 상기 다수의 페라이트 인덕터의 두께와 상기 내부 전극 패턴이 차지하는 단면적은 일정하며, 상기 코일의 감은 수는 다른The thickness of the plurality of ferrite inductors and the cross-sectional area occupied by the internal electrode patterns are constant, and the number of windings of the coil is different. 적층형 페라이트 인덕터의 제조 방법.Method of manufacturing a multilayer ferrite inductor. 제5항에서,In claim 5, 상기 제2 그린 시트 중 하나 이상이 상기 제1 그린 시트와 적층되며 상기 제1 그린 시트의 두꺼ㅔ는 사익 제2 그린 시트의 두께와 동일한 적층형 페라이트 인덕터의 제조 방법.At least one of the second green sheets is laminated with the first green sheet, and the thickness of the first green sheet is the same as the thickness of the second green sheet. 제5항에서,In claim 5, 상기 제1 그린 시트의 두께는 상기 제3 그린 시트의 두께와 다른 적층형 페라이트 인덕터.The thickness of the first green sheet is a stacked ferrite inductor different from the thickness of the third green sheet. 제5항 내지 제7항 중 어느 한 항에서,The method according to any one of claims 5 to 7, 상기 페라이트 그린 시트는 Ni-Cu-Zn계인 적층형 페라이트 인덕터.The ferrite green sheet is a Ni-Cu-Zn-based multilayer ferrite inductor.
KR1019980016883A 1998-05-12 1998-05-12 Stacked ferrite inductor and method for manufacturing the same KR100293307B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980016883A KR100293307B1 (en) 1998-05-12 1998-05-12 Stacked ferrite inductor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016883A KR100293307B1 (en) 1998-05-12 1998-05-12 Stacked ferrite inductor and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR19990084840A KR19990084840A (en) 1999-12-06
KR100293307B1 true KR100293307B1 (en) 2001-10-25

Family

ID=37527234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016883A KR100293307B1 (en) 1998-05-12 1998-05-12 Stacked ferrite inductor and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100293307B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327246C (en) * 2002-12-26 2007-07-18 旭精工株式会社 Coin sensor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392259B1 (en) * 2001-05-29 2003-07-22 한국전자통신연구원 Fabrication of buried inductor with electromagnetic shield
KR101039038B1 (en) * 2010-06-11 2011-06-07 주식회사 지오 Multilayer inductor and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012819A (en) * 1995-08-30 1997-03-29 강박광 Manufacturing method of multilayer chip inductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012819A (en) * 1995-08-30 1997-03-29 강박광 Manufacturing method of multilayer chip inductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327246C (en) * 2002-12-26 2007-07-18 旭精工株式会社 Coin sensor

Also Published As

Publication number Publication date
KR19990084840A (en) 1999-12-06

Similar Documents

Publication Publication Date Title
JP2637332B2 (en) Method for manufacturing solid composite magnetic element
JP4211591B2 (en) Method for manufacturing multilayer electronic component and multilayer electronic component
US6223422B1 (en) Method of manufacturing multilayer-type chip inductors
JP2004127976A (en) Inductive element and its manufacturing method
KR100304792B1 (en) Multilayer coil and manufacturing method for the same
JP3545701B2 (en) Common mode choke
JPH1197256A (en) Laminated chip inductor
KR100293307B1 (en) Stacked ferrite inductor and method for manufacturing the same
JPH0416927B2 (en)
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP3444226B2 (en) Multilayer inductor
JP2003217935A (en) Layered inductor array
JPS6228891B2 (en)
KR20020090852A (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JP2539613Y2 (en) Chip inductor
US20120161914A1 (en) Transformer
JPH0447950Y2 (en)
JP2958804B2 (en) Multilayer chip common mode choke coil
JPH09260144A (en) Coil component and its manufacture
KR102004815B1 (en) Magnetic Substance Module for Power Inductor, Power Inductor and Manufacturing Method for the Same
JPH03225905A (en) Multilayer composite parts and manufacture thereof
JP3168691B2 (en) LC composite electronic components
JPH10241997A (en) Laminated composite electronic component
JPH03263311A (en) Laminated compound parts and manufacture thereof
JPH06196332A (en) Laminated inductor

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee