JP2000216023A - Laminated inductor - Google Patents

Laminated inductor

Info

Publication number
JP2000216023A
JP2000216023A JP11083057A JP8305799A JP2000216023A JP 2000216023 A JP2000216023 A JP 2000216023A JP 11083057 A JP11083057 A JP 11083057A JP 8305799 A JP8305799 A JP 8305799A JP 2000216023 A JP2000216023 A JP 2000216023A
Authority
JP
Japan
Prior art keywords
coil
coils
laminated
conductor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11083057A
Other languages
Japanese (ja)
Other versions
JP3444226B2 (en
Inventor
Yasuo Suzuki
靖生 鈴木
Noboru Kojima
暢 小島
Yoshinari Noyori
佳成 野寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP08305799A priority Critical patent/JP3444226B2/en
Publication of JP2000216023A publication Critical patent/JP2000216023A/en
Application granted granted Critical
Publication of JP3444226B2 publication Critical patent/JP3444226B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize high L value in a laminated inductor. SOLUTION: An electric insulating layer and a conductive pattern are alternately laminated, an end of each conductive pattern is successively connected to form a coil in the electric insulating body 2, and an end of the coil is connected to external electrodes 3, 4 by protruding conductors 9, 10. Thus, a laminated inductor is fabricated. In this case, the coil comprises a plurality of coils 5, 6 which are independently arranged and formed without riding over the other coils on the way of forming, and an inside coil and an outside coil are connected at the top or the bottom. By this constitution, the conductive pattern of each layer can be simply connected, and the surface of the coil is always made flat without deformation, resulting in forming a multiple coil which is small-sized and has high accuracy. Thus, high L value is realized with an ultrasmall-sized laminated inductor having chip size of 1005 or lower.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、移動体通信機器等
の高周波回路に使用する積層インダクタに関し、特に、
小型で高L値を実現した積層インダクタに関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer inductor used for a high-frequency circuit of a mobile communication device or the like,
The present invention relates to a small-sized multilayer inductor having a high L value.

【0002】[0002]

【従来の技術】従来より、積層インダクタのコイル形成
方法として、セラミックスをシート上に形成して行うシ
ート積層法や電気絶縁層と内部導体を全てスクリーン印
刷にて形成する印刷積層法が知られている。図12〜図
14はコイル形成の際の各絶縁層90における代表的な
コイル構造を示している。ここで、図12は1層中に1
ターンのコイル91を形成した例、図13はコイルをス
パイラル構造として1層中に1ターン以上(2ターン)
の連続的なコイル92を形成した例、図14は内側のコ
イルと外側のコイルを別々に形成する例である。
2. Description of the Related Art Conventionally, as a method of forming a coil of a laminated inductor, a sheet laminating method in which ceramics are formed on a sheet and a print laminating method in which an electric insulating layer and internal conductors are all formed by screen printing are known. I have. 12 to 14 show a typical coil structure in each insulating layer 90 at the time of forming the coil. Here, FIG.
FIG. 13 shows an example in which a coil 91 having a turn is formed, and the coil is formed in a spiral structure in one layer in one or more turns (two turns).
FIG. 14 shows an example in which the inner coil and the outer coil are formed separately.

【0003】近年、電子部品の軽薄短小化傾向にあっ
て、上記積層技術を使用して作製される積層インダクタ
おいては、小型化・高L値の実現が不可欠である。
[0003] In recent years, there has been a tendency for electronic components to become lighter, thinner and smaller, and it is indispensable to realize a small-sized and high L value in a laminated inductor manufactured using the above-mentioned lamination technology.

【0004】[0004]

【発明が解決しようとする課題】ところで、図12に示
した、各絶縁層90内に1ターンのコイル91を形成す
る方法によってL値が20nH以上の高インダクタンス
を実現する場合、コイル断面積を大きくするか、あるい
はコイルの巻き数を多くしなければならないが、巻き数
を多くするにはチップ内部に多層にわたるコイルを形成
しなければならず、これではチップサイズも大型化して
しまう。
By the way, when a high inductance having an L value of 20 nH or more is realized by a method of forming a one-turn coil 91 in each insulating layer 90 shown in FIG. It is necessary to increase the number of turns or increase the number of turns of the coil. However, in order to increase the number of turns, it is necessary to form a multilayer coil inside the chip, which increases the chip size.

【0005】また、巻き数を多くするため、コイルをス
パイラル構造にして1層内に1ターン以上のコイル92
を形成するようにした図13に示す方法は、コイル92
の外周端部93と内周端部94を各層毎に順次接続して
ゆく構造であるから、図13に示すように、接続部分9
5,96においては常に上側のコイルが下側のコイルを
跨いで印刷・積層されることとなり、特に、サイズ10
05以下の超小型サイズのチップにあっては、積層面
(印刷面)がでこぼこして精度良く積み重ねることがで
きなかった。
Further, in order to increase the number of windings, the coil is formed in a spiral structure so that the coil 92 has one or more turns in one layer.
The method shown in FIG.
Since the outer peripheral end 93 and the inner peripheral end 94 are sequentially connected for each layer, as shown in FIG.
5 and 96, the upper coil is always printed and laminated so as to straddle the lower coil.
In the case of ultra-small size chips of 05 or less, the lamination surface (printing surface) was uneven and could not be accurately stacked.

【0006】また、上記スパイラル構造における上下接
続の不都合を解決するものとして、実開平3−3440
7号公報や実開平9−330818号公報等が開示され
ている。上記開示技術は、各コイルの接続をセラミック
スに設けた貫通孔を介して行うもので、上下接続のし易
い構造であることから比較的少ない積層数で高L値を実
現できるものとされているが、この方法は、チップサイ
ズが小型になり、貫通孔の大きさが100μm以下にな
ると安定した印刷ができないこと、貫通孔の位置が移動
し平らな印刷面が確保できないこと等の欠点があること
ことから、超小型のチップ作製には適用困難であった。
In order to solve the inconvenience of the vertical connection in the above-mentioned spiral structure, Japanese Utility Model Application Laid-Open No. 3-3440 has been proposed.
No. 7, JP-A-9-330818, and the like are disclosed. The disclosed technology connects each coil through a through-hole provided in ceramics, and has a structure that allows easy connection up and down, so that a high L value can be realized with a relatively small number of layers. However, this method has drawbacks in that the chip size is small, stable printing cannot be performed when the size of the through-hole is 100 μm or less, and the position of the through-hole moves and a flat printing surface cannot be secured. For this reason, it has been difficult to apply the method to the production of a very small chip.

【0007】また、図14に示すものとして、特開閉3
−4507号公報が開示されているが、図12の符号9
7,98に示す部分でコイル同士が跨ぎ合う構造である
ため、印刷面に段差が生じ、精度の高い印刷は困難であ
る。
[0007] As shown in FIG.
No. 4507 is disclosed, but reference numeral 9 in FIG.
Because of the structure in which the coils straddle each other at the portions indicated by reference numerals 7 and 98, a step occurs on the printing surface, and it is difficult to perform high-precision printing.

【0008】以上のように、超小型チップでは1ターン
以上のコイル形成を如何に精度良く行うかが重要なポイ
ントとなるが、上記した従来技術は、印刷面に段差や凸
凹が発生する構造となっており、高精度印刷を実現する
ために必須の平らな印刷面を確保することができなかっ
た。
As described above, it is important how to form a coil of one turn or more with high precision in an ultra-small chip. However, the above-described prior art has a structure in which steps or irregularities are generated on a printing surface. As a result, a flat printing surface required for realizing high-precision printing could not be secured.

【0009】本発明は、上記問題に鑑みて成されたもの
で、外側のコイルと内側のコイルを独立して形成し、且
つ、各々コイルが他のコイルを跨ぐことの無い構造にし
て常に平らな印刷面を確保することにより高精度印刷を
可能とし、小型で且つ高精度・高L値を実現可能とした
多重構造の積層インダクタを提供することを目的として
いる。
The present invention has been made in view of the above-mentioned problems, and has an outer coil and an inner coil formed independently, and each coil has a structure that does not straddle other coils. It is an object of the present invention to provide a multilayer inductor having a multi-layered structure capable of performing high-accuracy printing by securing a proper printing surface and realizing a small-sized, high-accuracy, and high-L value.

【0010】[0010]

【課題を解決するための手段】すなわち、請求項1に記
載の本発明では、電気絶縁層と導体パターンが交互に積
層され、各導体パターンの端部が順次接続されて電気絶
縁体(2)中に積層方向に重畳したコイルが形成される
とともに、当該コイルの端部が引出導体(9,10)に
よって外部電極(3,4)に接続されており、前記コイ
ルは各々独立して配置・形成された複数のコイル(5,
6)で構成されて成る積層インダクタ(1)において、
前記複数のコイル(5,6)は、途中で他のコイル導体
を跨ぐことなく独立して形成し、それぞれ内側と外側の
コイルをその最上部、もしくは最下部にて接続して構成
した。
That is, according to the first aspect of the present invention, the electric insulating layer is formed by alternately laminating the electric insulating layers and the conductor patterns, and the ends of the respective conductor patterns are sequentially connected. A coil superposed in the laminating direction is formed therein, and the ends of the coil are connected to the external electrodes (3, 4) by lead conductors (9, 10). A plurality of formed coils (5,
6) In the multilayer inductor (1) constituted by:
The plurality of coils (5, 6) were independently formed without straddling other coil conductors on the way, and the inner and outer coils were respectively connected at the uppermost portion or the lowermost portion.

【0011】このように、1層内に1ターン以上のコイ
ルを形成する際、1層内で周回させるのではなく、外側
のコイルと内側のコイルを独立して形成し、両コイルを
端部で繋げることにより、各層毎の導体パターンの接続
を単純化できる。この際、内側のコイルと外側のコイル
同士が跨がないようい、同じ場所にコイルを形成するこ
とにより、コイルの印刷面を常に平らで歪みのないもの
にできる。その結果、高精度のコイル印刷が可能とな
り、小型で且つ精度の高い高L値の多重コイルを形成で
きる。
As described above, when a coil having one or more turns is formed in one layer, the outer coil and the inner coil are formed independently of each other, instead of being circulated in one layer, and both coils are connected to end portions. The connection of the conductor patterns on each layer can be simplified by connecting the layers. At this time, by forming the coil in the same place so that the inner coil and the outer coil do not straddle each other, the printed surface of the coil can be always flat and free from distortion. As a result, high-precision coil printing can be performed, and a small, high-accuracy multi-coil with a high L value can be formed.

【0012】また、請求項2に記載の本発明では、電気
絶縁層と導体パターンが交互に積層され、各導体パター
ンの端部が順次接続されて電気絶縁体(2)中に積層方
向に重畳したコイルが形成されるとともに、当該コイル
の端部が引出導体(9,10)によって外部電極(3,
4)に接続されており、前記コイルは各々独立して配置
・形成された複数のコイル(5,6)で構成されて成る
積層インダクタ(1)において、前記引出導体(9,1
0)をチップ断面の中央に配置し、それぞれ内側のコイ
ル(5)と外側のコイル(6)に接続するとともに、当
該コイル(5,6)は、それぞれ上下逆方向に巻くよう
に、且つ、途中で他のコイル導体を跨ぐことなく独立し
て形成し、それぞれ最上部と最下部で反対側のコイルに
接続して構成した。
According to the second aspect of the present invention, the electrical insulating layers and the conductor patterns are alternately laminated, and the ends of the conductor patterns are sequentially connected so as to overlap the electrical insulator (2) in the laminating direction. Coil is formed, and the ends of the coil are connected to the external electrodes (3,
4), wherein the coil is composed of a plurality of coils (5, 6) arranged and formed independently of each other.
0) is arranged at the center of the cross section of the chip and connected to the inner coil (5) and the outer coil (6), respectively, and the coils (5, 6) are wound upside down, respectively, and They were formed independently without straddling other coil conductors on the way, and connected to the opposite coil at the top and bottom, respectively.

【0013】本構成は上記同様、各上下層での導体パタ
ーンの接続を単純化でき、且つ、途中で他のコイル導体
を跨ぐことが無いから、高精度のコイル形成が可能であ
る。また、外部電極への引出導体をチップ断面の中央に
配置することにより、コイルを上下方向に対称に形成で
きから、L値に係わる上下の方向性を無くすことができ
る。これにより、チップを整列梱包する際、上下方向を
合わせる必要が無くなる。
As described above, this configuration can simplify the connection of the conductor patterns in the upper and lower layers and does not straddle other coil conductors on the way, so that a highly accurate coil can be formed. By arranging the lead conductor to the external electrode at the center of the cross section of the chip, the coil can be formed symmetrically in the vertical direction, so that the vertical direction related to the L value can be eliminated. Thereby, when aligning and packing chips, it is not necessary to align the vertical direction.

【0014】また、請求項3に記載の本発明では、前記
コイル(5,6)は1ターン以下の2種類の導体パター
ンの組み合わせで形成し、且つ、前記2種類の導体パタ
ーンが相接続される接続部の導体幅を違えて構成した。
According to the present invention, the coil (5, 6) is formed by combining two types of conductor patterns of one turn or less, and the two types of conductor patterns are connected in phase. The conductor width of the connecting part is different.

【0015】例えば、図10に示すように、U字形導体
パターン102,103とI字形導体パターン100,
101の接続部105,104でU字形導体パターン1
02,103の幅を変えることにより、パターン同士の
接続性を向上できる。この場合、内側の導体パターン1
02と外側の導体パターン103で導体幅を太くする部
分は各々反対側とし、各コイルの中心を意図的にずらす
ことにより、より一層確実な接続が可能となる。
For example, as shown in FIG. 10, U-shaped conductor patterns 102, 103 and I-shaped conductor patterns 100,
U-shaped conductor pattern 1 at connection portions 105 and 104 of 101
By changing the widths of 02 and 103, the connectivity between patterns can be improved. In this case, the inner conductor pattern 1
02 and the conductor pattern 103 on the outer side where the conductor width is increased are on the opposite sides, and the center of each coil is intentionally shifted, so that a more reliable connection can be achieved.

【0016】さらに、請求項4に記載の本発明では、前
記電気絶縁層の素材として誘電体セラミックスを使用し
た。これにより、高周波で使用しても高いQ値を得るこ
とができる。
Further, according to the present invention, a dielectric ceramic is used as a material of the electric insulating layer. Thereby, a high Q value can be obtained even when used at a high frequency.

【0017】[0017]

【発明の実施の形態】以下、図面により本発明の実施の
形態を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】先ず、図1〜図6に基づいて本発明の第1
の実施形態を説明すれば、図1は本発明に係る積層イン
ダクタの内部構造を示す斜視図、図2は同、積層インダ
クタのコイル構造を示す図、図3は同、積層インダクタ
の製造方法の一例を示す工程図、図4〜図6は同、積層
インダクタの製造方法の各々別の例を示す工程図であ
る。
First, a first embodiment of the present invention will be described with reference to FIGS.
1 is a perspective view showing the internal structure of a laminated inductor according to the present invention, FIG. 2 is a diagram showing a coil structure of the laminated inductor, and FIG. 3 is a diagram showing a method of manufacturing the laminated inductor. 4 to 6 are process diagrams showing another example of the method for manufacturing a laminated inductor.

【0019】図1に示すように、積層インダクタ1は電
気絶縁体2より成る直方体形状で、両端に外部接続用の
外部電極3,4が形成されている。この電気絶縁体2の
内部にコイル5,6による2重構造の周回コイルが形成
されており、その端部がそれぞれチップの底部より引出
導体9,10にて前記外部電極3,4に接続されてい
る。
As shown in FIG. 1, the laminated inductor 1 has a rectangular parallelepiped shape made of an electric insulator 2 and external electrodes 3 and 4 for external connection are formed at both ends. A circular coil having a double structure composed of coils 5 and 6 is formed inside the electric insulator 2, and its ends are connected to the external electrodes 3 and 4 via lead conductors 9 and 10 from the bottom of the chip, respectively. ing.

【0020】図2に示すように、上記周回コイルは各々
独立した状態で同心状に配置・形成された内側のコイル
5(図2中、破線で示すコイル)と外側のコイル6(図
2中、実線で示すコイル)の2個のコイルを、その最下
部にて接続パターン7で繋げたものである。
As shown in FIG. 2, the above-mentioned orbiting coils are arranged and formed independently and concentrically, and an inner coil 5 (a coil shown by a broken line in FIG. 2) and an outer coil 6 (a coil shown in FIG. 2). , A coil indicated by a solid line) are connected by a connection pattern 7 at the lowermost portion.

【0021】次に、上記積層インダクタ1の製造方法を
説明する。既述したように、コイル形成方法としてシー
ト積層法や印刷積層法が可能であるが、ここでは後者の
印刷積層法により説明する。
Next, a method of manufacturing the laminated inductor 1 will be described. As described above, a sheet laminating method or a printing laminating method is possible as a coil forming method, but the latter will be described here.

【0022】先ず、セラミックス系の電気絶縁素材とし
て、ガラスを添加して低温焼結化した誘電体セラミック
スを使用した。ここでは、ホウケイ酸ガラスをアルミナ
に体積で70:30の比率に混合した誘電体材料を使用
し、これに、ビヒクルとしてエチルセルロースと分散
剤、可塑剤を混合したものを配合し混合して印刷用の誘
電体ペーストを作製した。
First, a dielectric ceramic which was added with glass and sintered at a low temperature was used as a ceramic-based electric insulating material. Here, a dielectric material in which borosilicate glass is mixed with alumina in a ratio of 70:30 by volume is used, and a mixture of ethylcellulose, a dispersant, and a plasticizer as a vehicle is mixed and mixed with the dielectric material for printing. Was prepared.

【0023】また、導体用として銀を用い、これに前記
ビヒクルを混合して導体ペーストを作製した。尚、バイ
ンダーとしてエチルセルロース以外でPVB、メチルセ
ルロースやアクリル樹脂を使用しても良い。また、導体
ペーストに銀パラジウムを使用しても良い。尚、分散剤
や可塑剤は印刷性の向上や生産時の取り扱いを考慮して
添加する必要がある。
Also, silver was used as a conductor, and the above-mentioned vehicle was mixed with the silver to prepare a conductor paste. In addition, PVB, methylcellulose, or acrylic resin may be used as a binder other than ethylcellulose. Further, silver palladium may be used as the conductor paste. The dispersant and the plasticizer need to be added in consideration of improvement in printability and handling during production.

【0024】図3に示す工程図はU字形パターンとI字
形パターンの組み合わせにより2重構造の周回コイルを
形成する例である。
The process diagram shown in FIG. 3 is an example in which a double-turn coil is formed by combining a U-shaped pattern and an I-shaped pattern.

【0025】先ず、図3(a)に示すように、誘電体2
1を繰り返し印刷・積層して所定厚の電気絶縁層を形成
し、図3(b)に示すように、この電気絶縁層上に導体
パターン22、23を印刷し、引出導体9、10を形成
する。この際、前記導体パターン22,23の幅を内部
導体の幅より太くすることによりパターン同士の接続性
が向上し、ひいては外部電極3,4への接続性を高める
ことができる。
First, as shown in FIG.
3 is repeatedly printed and laminated to form an electric insulating layer having a predetermined thickness, and as shown in FIG. 3B, conductor patterns 22 and 23 are printed on the electric insulating layer to form lead conductors 9 and 10. I do. At this time, by making the width of the conductor patterns 22 and 23 larger than the width of the internal conductor, the connectivity between the patterns is improved, and thus the connectivity to the external electrodes 3 and 4 can be enhanced.

【0026】次に、図3(c)に示すように、前記導体
パターン22,23の一部をI字形に残して他の導体部
分を誘電体パターン24で覆い、図3(d)に示すよう
に、その上から前記導体パターン22,23の露出終端
部と接続するようにU字形導体パターン25,26を印
刷する。前記導体パターン26は内側コイル5用、導体
パターン25は外側コイル6用である。ここで、前記導
体パターン25,26は、図10により既述したように
同一方向に接続する部分のU字側の導体幅を極力広くす
ることによってパターン同士の接続精度を高めることが
できる。
Next, as shown in FIG. 3C, a part of the conductor patterns 22 and 23 is left in an I-shape, and the other conductor is covered with a dielectric pattern 24, as shown in FIG. 3D. Thus, the U-shaped conductor patterns 25 and 26 are printed from above so as to be connected to the exposed end portions of the conductor patterns 22 and 23. The conductor pattern 26 is for the inner coil 5 and the conductor pattern 25 is for the outer coil 6. Here, as described above with reference to FIG. 10, as described above with reference to FIG. 10, the connection accuracy between the patterns can be increased by increasing the width of the conductor on the U-shaped side of the portion connected in the same direction.

【0027】次に、図3(e)に示すように、誘電体パ
ターン27で前記導体パターン22,23の露出部分を
覆い、さらに図3(f)に示すように、前記U字形導体
パターン25,26の終端部と接続するようにI字形導
体パターン28,29を印刷する。この時、図11に示
すように、U字形導体パターン25,26と直角に繋が
るI字形導体パターン29,28の端部をU字形導体パ
ターン25,26側に少々引き出すことにより接続部3
6,37の接続面積を大きくでき、より一層接続時の信
頼性を高めることができる。
Next, as shown in FIG. 3 (e), the exposed portions of the conductor patterns 22 and 23 are covered with a dielectric pattern 27, and further as shown in FIG. 3 (f), the U-shaped conductor pattern 25 is formed. , 26 are printed with I-shaped conductor patterns 28, 29. At this time, as shown in FIG. 11, the ends of the I-shaped conductor patterns 29 and 28, which are connected to the U-shaped conductor patterns 25 and 26 at right angles, are slightly pulled out toward the U-shaped conductor patterns 25 and 26 so that the connection portions 3 are formed.
6, 37, the connection area can be increased, and the reliability at the time of connection can be further improved.

【0028】これで内側コイル5と外側コイル6の各1
ターン分が別々に形成されたことになる。
Thus, each of the inner coil 5 and the outer coil 6
This means that the turns are separately formed.

【0029】次に、図3(g)に示すように、誘電体パ
ターン30で導体パターン25,26を覆い、図3
(h)に示すように、露出しているI字形導体パターン
28,29の終端部と接続するようにU字形導体パター
ン31,32を印刷する。この後、(e)〜(h)の工
程を所定回数繰り返し行う。これによって、所定巻き数
の内側コイル5、および外側コイル6が積層方向に同心
状に、且つ各々独立した状態で形成されることになる。
Next, as shown in FIG. 3 (g), the conductor patterns 25 and 26 are covered with
As shown in (h), the U-shaped conductor patterns 31 and 32 are printed so as to be connected to the ends of the exposed I-shaped conductor patterns 28 and 29. Thereafter, the steps (e) to (h) are repeated a predetermined number of times. As a result, the inner coil 5 and the outer coil 6 having a predetermined number of turns are formed concentrically in the laminating direction and independently from each other.

【0030】次に、図3(i)に示すように、誘電体パ
ターン33にてI字形導体パターン28,29を覆った
後、図3(j)に示すように、内側の導体パターンと外
側の導体パターンを接続するため、導体パターン34
(図1,図2の接続パターン7に相当)を印刷する。こ
れによって、内側コイル5と外側コイル6が繋がって一
連の周回コイルが形成される。
Next, as shown in FIG. 3I, after the I-shaped conductor patterns 28 and 29 are covered with a dielectric pattern 33, as shown in FIG. Conductor patterns 34 to connect the conductor patterns 34
(Corresponding to the connection pattern 7 in FIGS. 1 and 2). Thereby, the inner coil 5 and the outer coil 6 are connected to form a series of circulating coils.

【0031】最後に、図3(k)に示すように、所定の
厚みまで誘電体35を繰り返し印刷・積層する。尚、実
際の工程では、通常上記コイルが多数整列配置された複
数個取りの積層ブロックとして作製される。
Finally, as shown in FIG. 3K, the dielectric 35 is repeatedly printed and laminated to a predetermined thickness. In the actual process, the coil is usually manufactured as a multilayer block in which a large number of coils are arranged and arranged.

【0032】以上、工程(a)〜(k)を経て作製した
積層ブロックをチップ単位に切断し、脱脂、焼成、バリ
を削った後、チップ両端に外部電極3,4を形成し、焼
き付けメッキ処理をして図1に示すような積層インダク
タが完成する。
As described above, the laminated block manufactured through the steps (a) to (k) is cut into chips, degreased, fired, and burred, and then the external electrodes 3 and 4 are formed on both ends of the chip, and baked and plated. By performing the processing, a multilayer inductor as shown in FIG. 1 is completed.

【0033】このように、本発明では、1層内に1ター
ン以上のコイルを形成する際、従来のように1層内で渦
巻状に周回させるのではなく、先ず、1層1ターン構造
の外側コイル6と内側コイル5を所定層数各々独立して
形成し、次に、積層コイルの最上部もしくは最下部で両
コイルを繋げることにより、従来、コイルを跨ぐように
して行っていた上下層での導体パターンの接続に替え
て、内側のコイルと外側のコイル同士を跨がない積層構
造にすることができる。これにより、コイルの印刷面を
平らで歪みのないものにすることができ、高精度の印刷
が可能となるため、精度の高い多重構造の周回コイルを
形成することができる。
As described above, according to the present invention, when a coil having one or more turns is formed in one layer, the coil is not spirally wound in one layer as in the conventional case, but is first formed in a one-layer one-turn structure. The outer coil 6 and the inner coil 5 are formed independently of each other by a predetermined number of layers, and then the upper and lower layers of the laminated coil are connected to each other to form the upper and lower layers, which are conventionally performed over the coils. Instead of the connection of the conductor patterns in the above, a laminated structure in which the inner coil and the outer coil do not straddle each other can be obtained. As a result, the printed surface of the coil can be made flat and free from distortion, and high-precision printing can be performed. Therefore, a high-precision multiple-turn coil can be formed.

【0034】したがって、上記構造であれば、サイズ1
005以下の超小型チップにおいても、高L値の積層イ
ンダクタが実現できる。
Therefore, with the above structure, size 1
Even with an ultra-small chip of 005 or less, a multilayer inductor with a high L value can be realized.

【0035】また、本実施形態のように、U字形パター
ンとI字形パターンの組み合わせでコイルパターンを構
成することにより、I字とU字の印刷ズレで生じるコイ
ル断面積のバラツキを小さくでき、高精度の印刷が可能
となる。
Further, by forming the coil pattern by combining the U-shaped pattern and the I-shaped pattern as in the present embodiment, it is possible to reduce the variation in the coil cross-sectional area caused by the misalignment of the I-shaped and U-shaped prints. Accurate printing becomes possible.

【0036】次に、図4に積層インダクタの製造方法の
別の例を示す。既述した図3の実施形態がU字とI字の
組み合わせによるものであるのに対し、図4に示す本実
施形態は1/2ターンを構成するU字形パターンの組み
合わせによって2重構造の周回コイルを形成する例であ
る。但し、この場合も、上記同様、常に誘電体パターン
を印刷した上に導体パターンが印刷されるものである。
Next, FIG. 4 shows another example of a method for manufacturing a laminated inductor. While the embodiment of FIG. 3 described above is based on a combination of a U-shape and an I-shape, the present embodiment shown in FIG. This is an example of forming a coil. However, also in this case, similarly to the above, the conductor pattern is printed after the dielectric pattern is always printed.

【0037】先ず、図4(a)に示すように、誘電体4
1を所定の厚みになるまで繰り返し印刷し、図4(b)
に示すように、この上に導体パターン42、43を印刷
し、引出導体9、10を形成する。
First, as shown in FIG.
1 is repeatedly printed until a predetermined thickness is obtained, and FIG.
As shown in FIG. 7, conductor patterns 42 and 43 are printed thereon to form lead conductors 9 and 10.

【0038】次に、図4(c)に示すように、積層面の
右半分を誘電体パターン44で覆い、図4(d)に示す
ように、その上に前記導体パターン42,43の露出終
端部と接続するようにU字形導体パターン45,46を
印刷する。
Next, as shown in FIG. 4C, the right half of the laminated surface is covered with a dielectric pattern 44, and as shown in FIG. 4D, the conductive patterns 42 and 43 are exposed thereon. The U-shaped conductor patterns 45 and 46 are printed so as to be connected to the terminal portions.

【0039】次に、図4(e)に示すように、誘電体パ
ターン47で積層面の左半分を覆い、図4(f)に示す
ように、さらにその上に前記U字形導体パターン45,
46の露出終端部と接続するようにU字形導体パターン
48,49を印刷する。これで内側コイル5と外側コイ
ル6の各々1ターン分が形成されたことになる。
Next, as shown in FIG. 4 (e), the left half of the laminated surface is covered with a dielectric pattern 47, and as shown in FIG. 4 (f), the U-shaped conductor pattern 45,
The U-shaped conductor patterns 48 and 49 are printed so as to be connected to the exposed end portions 46. Thus, one turn of each of the inner coil 5 and the outer coil 6 is formed.

【0040】次に、図4(g)に示すように、誘電体パ
ターン50で積層面の右半分を覆い、図4(h)に示す
ように、その上にU字形導体パターン48,49の露出
終端部と接続するようにU字形導体パターン52,51
を印刷する。この後、(e)〜(h)の工程を所定回数
繰り返し行う。これによって、所定巻き数の内側コイル
5、および外側コイル6が各々独立した状態で積層方向
に同心状に形成されることになる。
Next, as shown in FIG. 4 (g), the right half of the laminated surface is covered with a dielectric pattern 50, and as shown in FIG. 4 (h), U-shaped conductor patterns 48 and 49 are formed thereon. U-shaped conductor patterns 52, 51 so as to be connected to the exposed terminations.
Print. Thereafter, the steps (e) to (h) are repeated a predetermined number of times. Thus, the inner coil 5 and the outer coil 6 having a predetermined number of turns are formed concentrically in the laminating direction in an independent state.

【0041】次に、図4(i)に示すように、誘電体パ
ターン53で積層面の左半分を覆った後、図4(j)に
示すように、内側の導体パターンと外側の導体パターン
の終端部を接続するため、導体パターン54(図1,図
2の接続パターン7に相当)を印刷する。これで内側コ
イル5と外側コイル6が繋がって一連の周回コイルが形
成される。
Next, as shown in FIG. 4 (i), after covering the left half of the laminated surface with the dielectric pattern 53, as shown in FIG. 4 (j), the inner conductor pattern and the outer conductor pattern are formed. The conductor pattern 54 (corresponding to the connection pattern 7 in FIGS. 1 and 2) is printed in order to connect the end portions of the conductor pattern 54. Thus, the inner coil 5 and the outer coil 6 are connected to form a series of winding coils.

【0042】最後に、図4(k)に示すように、所定の
厚みまで誘電体55を繰り返し印刷・積層し、積層ブロ
ックが完成する。
Finally, as shown in FIG. 4K, the dielectric 55 is repeatedly printed and laminated to a predetermined thickness to complete a laminated block.

【0043】ところで、上記した二つの実施形態は何れ
も2重構造のコイル形成に係わるものであるが、同様の
手順にて更なる多重構造のコイル形成も可能である。そ
の一例を図5および図6に示す。
Although the above two embodiments relate to the formation of a coil having a double structure, it is also possible to form a coil having a further multiple structure by the same procedure. One example is shown in FIGS.

【0044】先ず、図5はU字の組み合わせで3重構造
の周回コイルを形成する例であって、図5(a)〜
(c)の工程を繰り返すことにより、内側・中側・外側
に各々独立した所定巻き数の周回コイルを同心状に形成
する。その後、図5(d)に示すように、導体パターン
56を印刷することにより、内側のコイルと中側のコイ
ルとが接続される。
First, FIG. 5 shows an example in which a winding coil having a triple structure is formed by a combination of U-shapes.
By repeating the step (c), the winding coils having a predetermined number of independent windings are formed concentrically on the inner side, the inner side, and the outer side. Thereafter, as shown in FIG. 5D, the inner coil and the middle coil are connected by printing the conductor pattern 56.

【0045】次に、図6により4重構造の周回コイルを
形成する例を説明する。この場合も図5と同様であり、
図6(a)〜(c)を繰り返すことにより、各々独立し
た4重の周回コイルが形成される。また、各コイル同士
の接続は、導体パターン57,58によって行われる。
Next, an example of forming a quadruple-structured spiral coil will be described with reference to FIG. This case is similar to FIG.
6 (a) to 6 (c) are repeated to form independent quadruple winding coils. The connection between the coils is made by conductor patterns 57 and 58.

【0046】尚、上記した3重構造および4重構造のコ
イルの印刷積層工程は何れも既述した図4の場合と基本
的に同じであるので、その詳細についての説明は省略す
る。
Note that the printing and laminating steps of the above-described triple-structure and quadruple-structure coils are basically the same as those in the case of FIG. 4 described above, and a detailed description thereof will be omitted.

【0047】次に、図7〜図9に基づいて本発明の第2
の実施形態を説明する。図7は本発明に係る積層インダ
クタの内部構造を示す斜視図、図8は同、積層インダク
タのコイル構造を示す図、図9は同、積層インダクタの
製造方法の一例を示す工程図である。
Next, the second embodiment of the present invention will be described with reference to FIGS.
An embodiment will be described. 7 is a perspective view showing the internal structure of the multilayer inductor according to the present invention, FIG. 8 is a diagram showing the coil structure of the multilayer inductor, and FIG. 9 is a process diagram showing an example of the method for manufacturing the multilayer inductor.

【0048】図7に示すように、本発明の積層インダク
タ1は、両端に外部電極3,4を備えた直方体形状であ
って、電気絶縁体2の内部に内側コイル5と外側コイル
6より成る2重構造の周回コイルが形成されている。こ
の点は図1に示した第1の実施形態とほぼ同様の構成で
あるが、本実施形態では、コイル端部を外部電極3,4
に引き出すための引出導体9,10がチップ断面の中央
部に配置されており、したがって、周回コイルの形成が
この点において前記第1の実施形態とは相違するもので
ある。また、これらのコイルは別々に印刷するのではな
く一体となったものを1度に印刷しても良い。
As shown in FIG. 7, the laminated inductor 1 of the present invention has a rectangular parallelepiped shape having external electrodes 3 and 4 at both ends, and includes an inner coil 5 and an outer coil 6 inside an electric insulator 2. A winding coil having a double structure is formed. This point is substantially the same as that of the first embodiment shown in FIG. 1, but in this embodiment, the coil ends are connected to the external electrodes 3 and 4.
The extraction conductors 9 and 10 for extracting the coil are arranged at the center of the cross section of the chip. Therefore, the formation of the orbital coil differs from that of the first embodiment in this point. Further, these coils may be printed as one unit instead of being printed separately.

【0049】すなわち、本実施形態は、図8に示すよう
に中央に配置した引出導体9、10よりチップの上下方
向に外側コイル6、6(図8中、実線で示すコイル)を
形成し、その最上部と最下部でそれぞれ接続パターン
7、7により連続的に形成される内側コイル5(図8
中、破線で示すコイル)に接続して2重構造の周回コイ
ルを形成するものである。
That is, in the present embodiment, outer coils 6, 6 (coils indicated by solid lines in FIG. 8) are formed in the vertical direction of the chip from the lead conductors 9, 10 arranged at the center as shown in FIG. The inner coil 5 (FIG. 8) formed continuously by the connection patterns 7, 7 at the uppermost portion and the lowermost portion, respectively.
(Middle, broken lines) to form a double-turn coil.

【0050】本発明の積層インダクタ1は上記構造を有
するから、第1実施形態と同様、各上下層での導体パタ
ーンの接続を単純化でき、高精度のコイル形成が可能と
なるとともに、引出導体9,10がチップ断面の中央に
配置されることによりコイル形成を上下対称にできるた
め、チップの方向性が無くなり、上下方向の置き方によ
るL値の変化を無くすことができるものである。
Since the laminated inductor 1 of the present invention has the above-described structure, the connection of the conductor patterns in each of the upper and lower layers can be simplified, and a highly accurate coil can be formed, as in the first embodiment. Since the coils 9 and 10 are arranged at the center of the cross section of the chip, the coil can be formed vertically symmetrically, the directionality of the chip is lost, and the change of the L value due to the placement in the vertical direction can be eliminated.

【0051】次に上記積層インダクタ1の製造方法を説
明する。尚、コイル形成は印刷積層法を用い、印刷用の
誘電体材料や導体ペーストは第1実施形態と同様のもの
を使用した。
Next, a method of manufacturing the laminated inductor 1 will be described. The coil was formed by a printing lamination method, and the same dielectric material and conductive paste for printing as in the first embodiment were used.

【0052】図9に示す工程図は、U字形パターンの組
み合わせによる2重構造の周回コイルを形成する例であ
る。
The process diagram shown in FIG. 9 is an example in which a circulating coil having a double structure is formed by combining U-shaped patterns.

【0053】先ず、チップ断面の中央部から下方に向う
2重コイルを形成する。
First, a double coil is formed to extend downward from the center of the cross section of the chip.

【0054】それには先ず、図9(a)に示すように、
誘電体61を繰り返し印刷・積層して所定厚の電気絶縁
層を形成した後、図9(b)に示すように、さらにこの
絶縁層上にU字形導体パターン62,63を印刷し、そ
れらの終端部を接続する導体パターン65(図8の下部
接続パターン7に相当)を印刷する。前記導体パターン
62は外側コイル6用、導体パターン63は内側コイル
5用である。
First, as shown in FIG. 9A,
After the dielectric 61 is repeatedly printed and laminated to form an electric insulating layer having a predetermined thickness, as shown in FIG. 9B, U-shaped conductor patterns 62 and 63 are further printed on the insulating layer, and A conductor pattern 65 (corresponding to the lower connection pattern 7 in FIG. 8) for connecting the terminal portions is printed. The conductor pattern 62 is for the outer coil 6, and the conductor pattern 63 is for the inner coil 5.

【0055】次に、図9(c)に示すように、積層面の
左半分を誘電体パターン66で覆い、図9(d)に示す
ように、前記導体パターン62,63の露出終端部と接
続するようにU字形導体パターン67,68を印刷す
る。以下同様の印刷・積層を行い、図9(h)で導体パ
ターン70の終端部と接続するように導体パターン73
を印刷し、引出導体10を形成する。これで下部コイル
が完成する。
Next, as shown in FIG. 9C, the left half of the lamination surface is covered with a dielectric pattern 66, and as shown in FIG. The U-shaped conductor patterns 67 and 68 are printed so as to be connected. Thereafter, the same printing and lamination are performed, and the conductor pattern 73 is connected to the end of the conductor pattern 70 in FIG.
Is printed to form the lead conductor 10. This completes the lower coil.

【0056】次に、チップ断面の中央部から上方に向う
2重コイルを形成する。
Next, a double coil is formed which extends upward from the center of the cross section of the chip.

【0057】それには、先ず、図9(i)に示すよう
に、積層面の右半分を誘電パターン75で覆い、図9
(j)に示すように、その上に導体パターン76を印刷
し、もう一方の引出導体9を形成する。この時、同時に
印刷した導体パターン77は内側コイル5用であって、
前工程にて印刷された内側コイル5用の導体パターン7
4に接続されるものである。
First, as shown in FIG. 9 (i), the right half of the lamination surface is covered with a dielectric pattern 75, and FIG.
As shown in (j), the conductor pattern 76 is printed thereon, and the other lead conductor 9 is formed. At this time, the conductor pattern 77 printed at the same time is for the inner coil 5,
Conductor pattern 7 for inner coil 5 printed in the previous process
4 is connected.

【0058】以降、下部コイルの場合と同じ手順にて導
体パターン79,80、82,83,85,86を順次
印刷・積層していき、図9(r)で導体パターン85と
86の終端部を接続する導体パターン88(図8の上部
接続パターン7に相当)を印刷する。これで外側コイル
6と内側コイル5とが繋がって、上部コイルが完成す
る。
Thereafter, the conductor patterns 79, 80, 82, 83, 85 and 86 are sequentially printed and laminated in the same procedure as in the case of the lower coil, and the end portions of the conductor patterns 85 and 86 are shown in FIG. Are printed (corresponding to the upper connection pattern 7 in FIG. 8). Thus, the outer coil 6 and the inner coil 5 are connected, and the upper coil is completed.

【0059】最後に、図9(s)に示すように、所定の
厚みまで誘電体89を繰り返し印刷・積層する。
Finally, as shown in FIG. 9S, the dielectric 89 is repeatedly printed and laminated to a predetermined thickness.

【0060】以上、工程(a)〜(s)を経て作製した
積層ブロックをチップ単位に切断し、脱脂、焼成、バリ
を削った後、チップ両端に外部電極3,4を形成し、焼
き付けメッキ処理をして図7に示すような積層インダク
タ1が完成する。
As described above, the laminated block produced through the steps (a) to (s) is cut into chips, degreased, fired, and burred, and then external electrodes 3 and 4 are formed on both ends of the chip, and baked and plated. By performing the processing, the multilayer inductor 1 as shown in FIG. 7 is completed.

【0061】[0061]

【発明の効果】以上説明したように、請求項1に記載の
本発明によれば、内側のコイルと外側のコイルを途中で
他のコイル同士が跨ぐことのないよう各々独立して形成
し、その後、コイルの最下部あるいは最上部で両者を接
続する構成としたので、各上下層でのコイル接続を単純
化でき、且つ、コイルの印刷面を常に平らで歪みのない
ものにできるため、小型で精度の高い多重コイルが形成
でき、チップサイズ1005以下の超小型の積層インダ
クタで高いL値が実現できる。因みに、上記の実施形態
にけるチップサイズ1005の積層インダクタおいてL
値120〜220nHが確認されている。
As described above, according to the first aspect of the present invention, the inner coil and the outer coil are independently formed so that other coils do not straddle on the way. After that, the lower and upper parts of the coil are connected to each other, so that the coil connection in each upper and lower layer can be simplified, and the printed surface of the coil can always be flat and free from distortion. And a highly accurate multiple coil can be formed, and a high L value can be realized with an ultra-small multilayer inductor having a chip size of 1005 or less. Incidentally, in the multilayer inductor of the chip size 1005 in the above embodiment, L
Values of 120-220 nH have been confirmed.

【0062】また、請求項2に記載の本発明によれば、
コイルと外部電極を接続するための引出導体をチップ断
面の中央部に配置する構成としたので、上下方向のコイ
ル形状を対称にでき、よってL値に係わる上下の方向性
を無くすことができる。これにより、コイルを整列梱包
する際、その都度コイルの上下位置を合わせる必要は無
くなるから、作業性は大幅に向上する。また、この場合
も、前記同様に途中で他のコイル導体を跨ぐことが無い
から、高精度のコイル形成が可能である。
According to the second aspect of the present invention,
Since the lead conductor for connecting the coil and the external electrode is arranged at the center of the cross section of the chip, the coil shape in the vertical direction can be symmetrical, and the vertical direction related to the L value can be eliminated. This eliminates the need to align the upper and lower positions of the coil each time the coils are aligned and packed, thereby greatly improving workability. Also, in this case, since no other coil conductor is straddled on the way as described above, a highly accurate coil can be formed.

【0063】また、請求項3に記載の本発明によれば、
前記コイルは1ターン以下の2種類の導体パターンの組
み合わせで形成し、且つ、前記2種類の導体パターンが
相接続される接続部の幅を違えて構成したので、各導体
パターン同士の接続性が向上し、積層インダクタとして
の信頼性が向上する。
According to the third aspect of the present invention,
The coil is formed by a combination of two types of conductor patterns of one turn or less, and the width of a connection portion where the two types of conductor patterns are connected to each other is different, so that the connectivity between the respective conductor patterns is improved. And the reliability as a multilayer inductor is improved.

【0064】さらに、請求項4に記載の本発明によれ
ば、電気絶縁層として誘電体セラミックスを使用したの
で、線間浮遊容量を減少させることができ、高周波帯域
で高いQ値を得ることができる。また、低温焼成が可能
であるため、積層インダクタの作製は容易となる。
Further, according to the present invention, since the dielectric ceramic is used as the electric insulating layer, the stray capacitance between lines can be reduced, and a high Q value can be obtained in a high frequency band. it can. Further, since low-temperature firing is possible, the production of the multilayer inductor becomes easy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る積層インダクタの
内部構造を示す斜視図である。
FIG. 1 is a perspective view showing an internal structure of a multilayer inductor according to a first embodiment of the present invention.

【図2】図1に示す積層インダクタのコイル構造を示す
図である。
FIG. 2 is a diagram showing a coil structure of the multilayer inductor shown in FIG.

【図3】図1に示す積層インダクタの製造方法の一例を
示す工程図である。
FIG. 3 is a process chart showing an example of a method for manufacturing the laminated inductor shown in FIG.

【図4】図1に示す積層インダクタの製造方法の図3と
別の例を示す工程図である。
FIG. 4 is a process drawing showing another example of the method for manufacturing the laminated inductor shown in FIG. 1, which is different from FIG.

【図5】図1に示す積層インダクタの製造方法の図4と
別の例を示す工程図である。
5 is a process chart showing another example of the method of manufacturing the laminated inductor shown in FIG. 1 which is different from FIG. 4;

【図6】図1に示す積層インダクタの製造方法の図5と
別の例を示す工程図である。
6 is a process chart showing another example of the method of manufacturing the laminated inductor shown in FIG. 1 which is different from FIG. 5;

【図7】本発明の第2実施形態に係る積層インダクタの
内部構造を示す斜視図である。
FIG. 7 is a perspective view showing an internal structure of a multilayer inductor according to a second embodiment of the present invention.

【図8】図2に示す積層インダクタのコイル構造を示す
図である。
8 is a diagram showing a coil structure of the multilayer inductor shown in FIG.

【図9】図2に示す積層インダクタの製造方法の一例を
示す工程図である。
9 is a process chart showing an example of a method for manufacturing the laminated inductor shown in FIG.

【図10】導体パターン同士の接続態様を示す図であ
る。
FIG. 10 is a diagram showing a connection mode between conductor patterns.

【図11】図3(e)〜(h)に対応する別の工程図で
ある。
FIG. 11 is another process chart corresponding to FIGS. 3 (e) to 3 (h).

【図12】従来の積層インダクタのコイル構造を示す図
である。
FIG. 12 is a diagram showing a coil structure of a conventional laminated inductor.

【図13】同、積層インダクタの図12とは別のコイル
構造を示す図である。
FIG. 13 is a diagram showing a coil structure of the laminated inductor different from that of FIG. 12;

【図14】同、積層インダクタの図13とは別のコイル
構造を示す図である。
FIG. 14 is a diagram showing another coil structure of the laminated inductor different from FIG. 13;

【符号の説明】[Explanation of symbols]

1 積層インダクタ 2 電気絶縁体 3,4 外部電極 5 内側のコイル 6 外側のコイル 9,10 引出導体 DESCRIPTION OF SYMBOLS 1 Multilayer inductor 2 Electric insulator 3, 4 External electrode 5 Inner coil 6 Outer coil 9, 10 Lead-out conductor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野寄 佳成 東京都港区新橋5丁目36番11号 富士電気 化学株式会社内 Fターム(参考) 5E070 AA01 AB01 AB04 CB04 CB13 CB17 CB20 EA01  ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshinari Noyoro 5-36-11 Shimbashi, Minato-ku, Tokyo Fuji Electric Chemical Co., Ltd. F-term (reference) 5E070 AA01 AB01 AB04 CB04 CB13 CB17 CB20 EA01

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されて電気絶縁
体(2)中に積層方向に重畳したコイルが形成されると
ともに、当該コイルの端部が引出導体(9,10)によ
って外部電極(3,4)に接続されており、前記コイル
は各々独立して配置・形成された複数のコイル(5,
6)で構成されて成る積層インダクタ(1)において、 前記複数のコイル(5,6)は、途中で他のコイル導体
を跨ぐことなく独立して形成され、それぞれ内側と外側
のコイルがその最上部、もしくは最下部にて接続されて
多重構造を成すことを特徴とする積層インダクタ。
An electric insulating layer and a conductor pattern are alternately laminated, and the ends of each conductor pattern are sequentially connected to form a coil superposed in an electric insulator (2) in a laminating direction. Are connected to external electrodes (3, 4) by extraction conductors (9, 10), and the coils are independently arranged and formed in a plurality of coils (5, 5).
6) In the laminated inductor (1) constituted by 6), the plurality of coils (5, 6) are independently formed without straddling other coil conductors on the way, and the inner and outer coils are respectively formed at the most. A multilayer inductor, which is connected at an upper portion or a lower portion to form a multiplex structure.
【請求項2】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されて電気絶縁
体(2)中に積層方向に重畳したコイルが形成されると
ともに、当該コイルの端部が引出導体(9,10)によ
って外部電極(3,4)に接続されており、前記コイル
は各々独立して配置・形成された複数のコイル(5,
6)で構成されて成る積層インダクタ(1)において、 前記引出導体(9,10)がチップ断面の中央に配置さ
れ、それぞれ内側のコイル(5)と外側のコイル(6)
に接続されるとともに、当該コイル(5,6)は、それ
ぞれ上下逆方向に巻くように、且つ、途中で他のコイル
導体を跨ぐことなく独立して形成されており、それぞれ
最上部と最下部で反対側のコイルに接続されて多重構造
を成すことを特徴とする積層インダクタ。
2. An electric insulation layer and a conductor pattern are alternately laminated, and ends of each conductor pattern are sequentially connected to form a coil superposed in an electric insulator (2) in a laminating direction. Are connected to external electrodes (3, 4) by extraction conductors (9, 10), and the coils are independently arranged and formed in a plurality of coils (5, 5).
6) In the laminated inductor (1), the lead conductors (9, 10) are arranged at the center of the cross section of the chip, and the inner coil (5) and the outer coil (6), respectively.
And the coils (5, 6) are independently formed so as to be wound upside down and without straddling other coil conductors in the middle, respectively. Wherein the multilayer inductor is connected to the coil on the opposite side to form a multiplex structure.
【請求項3】 前記コイル(5,6)は1ターン以下の
2種類の導体パターンの組み合わせで形成され、且つ、
前記2種類の導体パターンが相接続される接続部の導体
幅を違えて成ることを特徴とする請求項1または請求項
2の何れかに記載の積層インダクタ。
3. The coil (5, 6) is formed of a combination of two types of conductor patterns of one turn or less, and
3. The multilayer inductor according to claim 1, wherein a conductor width of a connection portion where the two types of conductor patterns are connected in phase is different from each other. 4.
【請求項4】 前記電気絶縁体(2)の素材が誘電体セ
ラミックスであることを特徴とする請求項1から請求項
3までの何れかに記載の積層インダクタ。
4. The multilayer inductor according to claim 1, wherein a material of the electrical insulator (2) is a dielectric ceramic.
JP08305799A 1998-11-18 1999-03-26 Multilayer inductor Expired - Fee Related JP3444226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08305799A JP3444226B2 (en) 1998-11-18 1999-03-26 Multilayer inductor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32775498 1998-11-18
JP10-327754 1998-11-18
JP08305799A JP3444226B2 (en) 1998-11-18 1999-03-26 Multilayer inductor

Publications (2)

Publication Number Publication Date
JP2000216023A true JP2000216023A (en) 2000-08-04
JP3444226B2 JP3444226B2 (en) 2003-09-08

Family

ID=26424126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08305799A Expired - Fee Related JP3444226B2 (en) 1998-11-18 1999-03-26 Multilayer inductor

Country Status (1)

Country Link
JP (1) JP3444226B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002029478A1 (en) * 2000-10-04 2002-04-11 Fdk Corporation Polarizer and optical device using it
WO2010007858A1 (en) * 2008-07-15 2010-01-21 株式会社村田製作所 Electronic part
CN103050224A (en) * 2012-12-26 2013-04-17 王向群 Power inductor and manufacturing method thereof
JP2013522955A (en) * 2010-04-07 2013-06-13 ザイリンクス インコーポレイテッド Multilayer double inductor structure
JP2016157963A (en) * 2014-02-27 2016-09-01 株式会社村田製作所 Method of manufacturing laminate, and laminate
KR101905325B1 (en) 2016-06-16 2018-10-05 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
JP2018160625A (en) * 2017-03-23 2018-10-11 住友電工プリントサーキット株式会社 Flat surface coil substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034507A (en) * 1989-06-01 1991-01-10 Tdk Corp Compound winding laminated inductor and manufacture thereof
JPH0388309U (en) * 1989-12-27 1991-09-10
JPH0513238A (en) * 1991-06-29 1993-01-22 Taiyo Yuden Co Ltd Laminated chip inductor
JPH0722514U (en) * 1993-09-22 1995-04-21 ティーディーケイ株式会社 Multilayer chip type inductance component
JPH08186024A (en) * 1994-12-27 1996-07-16 Kyocera Corp Multilayer inductor
JPH09306770A (en) * 1996-05-20 1997-11-28 Fuji Elelctrochem Co Ltd Manufacture of laminated chip transformer
JPH1027711A (en) * 1996-07-09 1998-01-27 Tokin Corp Multilayer chip inductor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034507A (en) * 1989-06-01 1991-01-10 Tdk Corp Compound winding laminated inductor and manufacture thereof
JPH0388309U (en) * 1989-12-27 1991-09-10
JPH0513238A (en) * 1991-06-29 1993-01-22 Taiyo Yuden Co Ltd Laminated chip inductor
JPH0722514U (en) * 1993-09-22 1995-04-21 ティーディーケイ株式会社 Multilayer chip type inductance component
JPH08186024A (en) * 1994-12-27 1996-07-16 Kyocera Corp Multilayer inductor
JPH09306770A (en) * 1996-05-20 1997-11-28 Fuji Elelctrochem Co Ltd Manufacture of laminated chip transformer
JPH1027711A (en) * 1996-07-09 1998-01-27 Tokin Corp Multilayer chip inductor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002029478A1 (en) * 2000-10-04 2002-04-11 Fdk Corporation Polarizer and optical device using it
CN106935360A (en) * 2008-07-15 2017-07-07 株式会社村田制作所 Electronic component
CN102099876A (en) * 2008-07-15 2011-06-15 株式会社村田制作所 Electronic part
US8334746B2 (en) 2008-07-15 2012-12-18 Murata Manufacturing Co., Ltd. Electronic component
JP2013077849A (en) * 2008-07-15 2013-04-25 Murata Mfg Co Ltd Electronic component
JP5310726B2 (en) * 2008-07-15 2013-10-09 株式会社村田製作所 Electronic components
WO2010007858A1 (en) * 2008-07-15 2010-01-21 株式会社村田製作所 Electronic part
CN106935360B (en) * 2008-07-15 2020-04-14 株式会社村田制作所 Electronic component
JP2013522955A (en) * 2010-04-07 2013-06-13 ザイリンクス インコーポレイテッド Multilayer double inductor structure
CN103050224A (en) * 2012-12-26 2013-04-17 王向群 Power inductor and manufacturing method thereof
JP2016157963A (en) * 2014-02-27 2016-09-01 株式会社村田製作所 Method of manufacturing laminate, and laminate
US10204735B2 (en) 2014-02-27 2019-02-12 Murata Manufacturing Co., Ltd. Method of manufacturing electromagnet, and electromagnet
KR101905325B1 (en) 2016-06-16 2018-10-05 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
JP2018160625A (en) * 2017-03-23 2018-10-11 住友電工プリントサーキット株式会社 Flat surface coil substrate

Also Published As

Publication number Publication date
JP3444226B2 (en) 2003-09-08

Similar Documents

Publication Publication Date Title
KR100297584B1 (en) Coiled component and its production method
JPH0521325B2 (en)
JP2002260925A (en) Laminated chip inductor
JP2002305111A (en) Laminated inductor
JPH0254647B2 (en)
JP2002093623A (en) Laminated inductor
JP3444226B2 (en) Multilayer inductor
JPH11265823A (en) Laminated inductor and manufacture of the same
JP2655657B2 (en) Structure of laminated application parts
JP2000003825A (en) Manufacture of laminated chip component
JP2682829B2 (en) Structure of laminated application parts
JP2002064016A (en) Laminated inductor
JPS6228891B2 (en)
JPS637016B2 (en)
JP2539613Y2 (en) Chip inductor
JPS6119179B2 (en)
JP2000223315A (en) Laminated chip coil part
JP2001126924A (en) Laminate inductor
JP2000082626A (en) Inductor element and its manufacture
JP2007266219A (en) Laminated chip component and its manufacturing method
JPH11251146A (en) Laminating inductor and manufacture thereof
JP2000021666A (en) Manufacture of stacked chip inductor
JPS6346566B2 (en)
JPH05175060A (en) Chip-shaped transformer and its manufacture
JPS5943689Y2 (en) laminated transformer

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees