JPH11251146A - Laminating inductor and manufacture thereof - Google Patents

Laminating inductor and manufacture thereof

Info

Publication number
JPH11251146A
JPH11251146A JP6192798A JP6192798A JPH11251146A JP H11251146 A JPH11251146 A JP H11251146A JP 6192798 A JP6192798 A JP 6192798A JP 6192798 A JP6192798 A JP 6192798A JP H11251146 A JPH11251146 A JP H11251146A
Authority
JP
Japan
Prior art keywords
spiral coil
chip
conductor pattern
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6192798A
Other languages
Japanese (ja)
Inventor
Yasuo Suzuki
靖生 鈴木
Tetsuya Suzuki
徹也 鈴木
Noboru Kojima
暢 小島
Yoshinari Noyori
佳成 野寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP6192798A priority Critical patent/JPH11251146A/en
Publication of JPH11251146A publication Critical patent/JPH11251146A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminating inductor and method for manufacturing it wherein the number of turns of a spiral coil is increased as many as possible for larger L-value as possible. SOLUTION: A spiral coil 27 is formed inside a dielectrics chip 25, with external electrodes 26 formed on both end surfaces in longitudinal direction of the dielectrics chip 25. The spiral coil 27 is so formed that its central axis is parallel to an axis connecting both external electrodes. Since the center axis of the spiral coil 27 is parallel to the longitudinal direction of the dielectrics chip 25, the spiral coil 27 can be formed longer in central-axis direction than with a spiral coil of a laminating inductor manufactured by a conventional method. So, the number of turns of the spiral coil 27 can be increased for larger L-value of the laminating inductor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、導体パターンと誘
電体層とを交互に印刷形成して順次積層することで、誘
電体チップの内部に前記導体パターンがつながった螺旋
状コイルを埋め込んだ状態とする積層インダクタ及びそ
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a state in which a helical coil connected to a conductor pattern is embedded in a dielectric chip by alternately printing and forming conductor patterns and dielectric layers alternately. And a method of manufacturing the same.

【0002】[0002]

【従来の技術】図12は従来の積層インダクタの製造方
法を示している。同図に示すように、下部誘電体基板1
の上に誘電体ペーストを薄く塗って誘電体層2を形成
し、その上にL字型の導体パターン3を印刷形成する。
係る導体パターン3は一部が誘電体層2の一辺に接する
ように形成される。次に、導体パターン3の一部分を覆
うように、誘電体層2の上に誘電体層4を印刷形成す
る。次に誘電体層2と誘電体層4にまたがって、これら
の表面にL字型の導体パターン5を印刷形成する。この
導体パターン5の一端部分は誘電体層2の表面に露出し
ていた導体パターン3の一端部分とつながる。
2. Description of the Related Art FIG. 12 shows a conventional method of manufacturing a laminated inductor. As shown in FIG.
The dielectric layer 2 is formed by thinly applying a dielectric paste thereon, and an L-shaped conductor pattern 3 is formed thereon by printing.
The conductor pattern 3 is formed so that a part thereof is in contact with one side of the dielectric layer 2. Next, a dielectric layer 4 is formed by printing on the dielectric layer 2 so as to cover a part of the conductor pattern 3. Next, over the dielectric layer 2 and the dielectric layer 4, an L-shaped conductor pattern 5 is printed and formed on the surfaces thereof. One end of the conductor pattern 5 is connected to one end of the conductor pattern 3 exposed on the surface of the dielectric layer 2.

【0003】同様の積層手順を繰り返し、誘電体層と導
体パターンを積層形成する。そして、最上層となる誘電
体層6の上面及び誘電体層6の前に形成された誘電体層
7の上面に略コ字型の導体パターン8を形成する。係る
導体パターン8は、端部を含む一部が誘電体層6,誘電
体層7の一辺に接するように形成される。そして、上部
誘電体基板9を積層することにより、図13に示すよう
な、誘電体チップ10の内部に前記導体パターンがつな
がった所定ターン数の螺旋状コイル11を埋め込んだも
のを形成し、最終的に全体を焼成する。
The same lamination procedure is repeated to laminate and form a dielectric layer and a conductor pattern. Then, a substantially U-shaped conductor pattern 8 is formed on the upper surface of the dielectric layer 6 as the uppermost layer and on the upper surface of the dielectric layer 7 formed before the dielectric layer 6. The conductor pattern 8 is formed such that a part including an end portion is in contact with one side of the dielectric layers 6 and 7. Then, by laminating the upper dielectric substrate 9, as shown in FIG. 13, a dielectric chip 10 in which a spiral coil 11 having a predetermined number of turns connected with the conductor pattern is embedded is formed. The whole is fired.

【0004】また、誘電体チップ10の長手方向の両端
面に外部電極12を印刷形成する。この時、螺旋状コイ
ル11の中心軸は、誘電体チップ10の長手方向に垂直
な方向に配置され、螺旋状コイル11を構成する巻き始
めの導体パターン3と巻き終わりの導体パターン8は、
それぞれ対向配置された各外部電極12の形成面に接す
るように形成されている。
Further, external electrodes 12 are formed by printing on both end surfaces in the longitudinal direction of the dielectric chip 10. At this time, the center axis of the spiral coil 11 is arranged in a direction perpendicular to the longitudinal direction of the dielectric chip 10, and the conductor pattern 3 at the beginning of winding and the conductor pattern 8 at the end of the winding constituting the spiral coil 11 are:
The external electrodes 12 are formed so as to be in contact with the formation surfaces of the external electrodes 12 that are arranged to face each other.

【0005】[0005]

【発明が解決しようとする課題】ところで、積層インダ
クタの寸法は、規格により定められており、外部電極1
2が形成されている方向が、誘電体チップ10の長手方
向となっている。よって、上記した従来の積層インダク
タの製造方法で製造された製品では、螺旋状コイル11
は誘電体チップ10の厚さ方向(短手方向)が中心軸と
なるように形成されるので、螺旋状コイル11の長さは
短くなり、螺旋状コイル11のターン数が少なくなって
しまう。そのため、積層インダクタのL値は低くなって
しまう。
By the way, the dimensions of the multilayer inductor are determined by standards, and the external electrode 1
The direction in which 2 is formed is the longitudinal direction of the dielectric chip 10. Therefore, in the product manufactured by the above-described conventional manufacturing method of the multilayer inductor, the spiral coil 11
Is formed so that the thickness axis (transverse direction) of the dielectric chip 10 becomes the central axis, the length of the spiral coil 11 is shortened, and the number of turns of the spiral coil 11 is reduced. Therefore, the L value of the multilayer inductor becomes low.

【0006】また、導体パターンは、誘電体層の表面に
導体ペースを印刷することにより形成されるため、その
縦断面形状は偏平な矩形状となり、それを焼成すること
により図14に示すように螺旋状コイル11の縦断面形
状は、上方が収縮した偏平な台形状となっている。よっ
て、面積も小さいとともに、形状も台形状であることか
ら直流電気抵抗が大きくなり、また積層インダクタのQ
値も低下してしまうという問題も有する。さらに、上記
L値の低下をできるだけ抑制するためにコイルのターン
数を多くとるために誘電体層・導体パターンの膜厚を薄
くすると、コイルの断面形状がより薄くなるので、Q値
がより低下してしまう。
Further, since the conductor pattern is formed by printing a conductor pace on the surface of the dielectric layer, its vertical cross-sectional shape becomes a flat rectangular shape, and by firing it, as shown in FIG. The vertical cross-sectional shape of the spiral coil 11 is a flat trapezoid whose upper part is contracted. Therefore, since the area is small and the shape is trapezoidal, the DC electric resistance increases, and the Q of the multilayer inductor increases.
There is also a problem that the value decreases. Further, when the thickness of the dielectric layer / conductor pattern is reduced in order to increase the number of turns of the coil in order to suppress the decrease in the L value as much as possible, the cross-sectional shape of the coil becomes thinner, so that the Q value is further reduced. Resulting in.

【0007】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、螺旋状コイルのターン数を可及的に増加して、L値
をできるだけ大きくした積層インダクタ及びその製造方
法を提供することにある。また、コイルの直流抵抗を低
減し、Q値の増大を図ることも別の目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned background, and has as its object to solve the above-mentioned problems and increase the number of turns of a spiral coil as much as possible to reduce the L value. An object of the present invention is to provide a laminated inductor as large as possible and a method for manufacturing the same. Another object is to reduce the DC resistance of the coil and increase the Q value.

【0008】[0008]

【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る積層インダクタでは、電気絶縁体か
らなるチップの内部に導体パターンがつながった螺旋状
コイルが埋め込まれており、前記チップの長手方向両側
面にそれぞれ外部電極が形成され、前記外部電極は、直
接または電極接続用パターンを介して、前記螺旋状コイ
ルと電気的に接続され、前記螺旋状コイルの中心軸は、
両方の前記外部電極を結ぶ方向と平行にした(請求項
1)。ここで電気絶縁体は、例えば誘電体や磁性体によ
り実現できる。より具体的な材質としては、ガラス系セ
ラミックやフェライトなどを用いることができる。これ
は、以下の請求項についても同様である。
In order to achieve the above-mentioned object, in a laminated inductor according to the present invention, a spiral coil having a conductor pattern connected is embedded inside a chip made of an electrical insulator. External electrodes are formed on both side surfaces in the longitudinal direction, respectively, and the external electrodes are electrically connected to the spiral coil directly or through an electrode connection pattern, and a central axis of the spiral coil is
The direction is parallel to the direction connecting the two external electrodes (claim 1). Here, the electric insulator can be realized by, for example, a dielectric or a magnetic material. As a more specific material, a glass ceramic, ferrite, or the like can be used. This applies to the following claims.

【0009】積層インダクタの寸法の規格では、チップ
の長手方向両側に外部電極が形成されるようになってい
る。そして、従来から行われている製造方法では、電気
絶縁層と導体パターンを交互に積層していき、その積層
方向を厚み方向(外部電極を結ぶ方向と直交する方向)
とするプロセスしか考えられていなかったため、必然的
にターン数を増やすことに限界があった。しかし、本発
明では、チップの両側に形成された外部電極を結ぶ方向
と、螺旋状コイルの中心軸とを一致させたため、螺旋状
コイルの巻き方向の長さを長くとれるので、たとえチッ
プを小型化したとしてもターン数を多くとることがで
き、コイルのL値が大きくなる。
According to the dimensional standard of the laminated inductor, external electrodes are formed on both sides in the longitudinal direction of the chip. In the conventional manufacturing method, the electric insulating layers and the conductor patterns are alternately laminated, and the laminating direction is the thickness direction (the direction orthogonal to the direction connecting the external electrodes).
There was a limit to increasing the number of turns inevitably because only the process was considered. However, in the present invention, since the direction connecting the external electrodes formed on both sides of the chip and the center axis of the spiral coil are made coincident with each other, the length of the spiral coil in the winding direction can be lengthened. Even if the number of turns is increased, the number of turns can be increased, and the L value of the coil increases.

【0010】請求項1に記載の積層インダクタを製造す
るのに適した本発明に係る積層インダクタの製造方法と
しては、例えば、複数の下部帯状導体パターンを形成し
た電気絶縁層の上に、前記各下部帯状導体パターンの両
端に対向する位置に孔部が形成された電気絶縁層を印刷
形成する工程と、前記各下部帯状導体パターンの両端に
対向する位置に柱状導体パターンを印刷形成する工程を
所定の順で繰り返し行う。そして、前記2つの工程を所
定回数繰り返すことにより前記孔部内に前記柱状導体パ
ターンが挿入された電気絶縁層を複数枚積層するととも
に、その複数枚の電気絶縁層のうち最上層の電気絶縁層
の上面に、所定の前記柱状導体パターン同士を接続する
ように上部帯状導体パターンの印刷形成工程を実行する
ことにより、上記した上部・下部帯状導体パターンと柱
状導体パターンを連続させて螺旋状コイルを形成する。
さらに、前記上部帯状導体パターンの形成された前記電
気絶縁層の表面に絶縁部材を積層して、チップの内部に
前記螺旋状コイルを埋め込んだものを形成する。次い
で、前記螺旋状コイルの中心軸方向が前記チップの長手
方向に一致するように形成するとともに、そのチップの
長手方向の両端部に、前記上部帯状導体パターンと導通
する外部電極を形成するようにした。(請求項2)。つ
まり、上記下部帯状導体パターンと下部帯状導体パター
ンと柱状導体パターンが、請求項1に記載の導体パター
ンを構成することになる。
[0010] A method of manufacturing a multilayer inductor according to the present invention suitable for manufacturing the multilayer inductor according to claim 1 includes, for example, forming each of the above-mentioned respective layers on an electric insulating layer on which a plurality of lower band-shaped conductor patterns are formed. A step of printing and forming an electrical insulating layer having holes formed at positions opposed to both ends of the lower band-shaped conductor pattern, and a step of printing and forming columnar conductor patterns at positions opposed to both ends of each of the lower band-shaped conductor patterns. Repeat in the following order. Then, by repeating the two steps a predetermined number of times, a plurality of electric insulating layers in which the columnar conductor patterns are inserted are laminated in the hole, and the uppermost electric insulating layer of the plurality of electric insulating layers is formed. On the upper surface, by performing a print forming step of the upper band-shaped conductor pattern so as to connect the predetermined columnar conductor patterns to each other, the above-described upper / lower band-shaped conductor pattern and the columnar conductor pattern are connected to form a spiral coil. I do.
Further, an insulating member is laminated on a surface of the electric insulating layer on which the upper strip-shaped conductor pattern is formed, and a chip in which the spiral coil is embedded is formed. Next, the spiral coil is formed so that the central axis direction thereof coincides with the longitudinal direction of the chip, and external electrodes that are electrically connected to the upper band-shaped conductor pattern are formed at both ends in the longitudinal direction of the chip. did. (Claim 2). That is, the lower band-shaped conductor pattern, the lower band-shaped conductor pattern, and the columnar conductor pattern constitute the conductor pattern according to the first aspect.

【0011】好ましくは、前記孔部の内部に形成される
柱状導体パターンの横断面形状を円形にすることである
(請求項3)。螺旋状コイルの少なくとも一部の断面形
状が、直流抵抗の小さい円形となるので、製造された積
層インダクタのQ値が増大する。なお、円形とは、真円
とするのがもっとも好ましいが、楕円形及びそれに類す
る形状のものも本発明で言うところの円形に含まれる。
Preferably, the cross-sectional shape of the columnar conductor pattern formed inside the hole is circular. Since the cross-sectional shape of at least a part of the spiral coil is a circle having a small DC resistance, the Q value of the manufactured laminated inductor increases. The circular shape is most preferably a perfect circle, but an elliptical shape and a similar shape are also included in the circular shape in the present invention.

【0012】また、別の製造方法としては、導体パター
ンと電気絶縁層を交互に印刷形成して順次積層すること
で、内部に前記導体パターンがつながった螺旋状コイル
を埋め込んだ中間生成物を形成し、前記中間形成物の所
定位置で切断して、内部に前記螺旋状コイルを有するチ
ップを形成するに際し、前記チップの長手方向が前記螺
旋状コイルの中心軸の方向となるようにし、前記誘電体
チップの長手方向の両端面に、外部電極を形成し、か
つ、螺旋状コイルを形成後の所定のタイミングで前記螺
旋状コイルの両端と前記外部導体を接続するための電極
接続用パターンを形成することもできる(請求項4)。
ここで、電極接続用パターンとしては、実施の形態のよ
うにチップの外側に形成するのが簡単で好ましい。そし
てその場合には、上記所定のタイミングは切断してチッ
プを形成した後、外部電極を形成する前あるいは外部電
極を形成した後となる。そして、必然的に螺旋状コイル
の両端はチップの外面に露出するような位置で切断する
ことになる。また、チップの内部に電極接続用パターン
を形成する場合には、外部電極に向かう方向は、電気絶
縁層の積層方向となるので、例えば請求項2に記載した
柱状導体パターンを形成する工程を利用することにより
形成することができる。
In another manufacturing method, a conductor pattern and an electric insulating layer are alternately formed by printing and laminated sequentially to form an intermediate product in which a spiral coil connected to the conductor pattern is embedded. Then, cutting at a predetermined position of the intermediate product, when forming a chip having the spiral coil inside, so that the longitudinal direction of the chip is in the direction of the central axis of the spiral coil, the dielectric External electrode is formed on both end surfaces in the longitudinal direction of the body chip, and an electrode connection pattern for connecting both ends of the spiral coil and the external conductor is formed at a predetermined timing after the spiral coil is formed. (Claim 4).
Here, it is simple and preferable to form the electrode connection pattern outside the chip as in the embodiment. In this case, the predetermined timing is after cutting to form a chip, before forming an external electrode, or after forming an external electrode. Inevitably, both ends of the spiral coil are cut at positions where they are exposed on the outer surface of the chip. In the case where the electrode connection pattern is formed inside the chip, the direction toward the external electrode is the direction of lamination of the electric insulating layer, and therefore, for example, the step of forming a columnar conductor pattern according to claim 2 is used. Can be formed.

【0013】[0013]

【発明の実施の形態】図1,図2は、本発明に係る積層
インダクタの製造方法の第1の実施の形態を示してい
る。そして、図1は平面図であり、図2は対応する図1
の左側半分を示す断面図である。
1 and 2 show a first embodiment of a method of manufacturing a laminated inductor according to the present invention. FIG. 1 is a plan view, and FIG.
It is sectional drawing which shows the left half of FIG.

【0014】本形態では、まず、電気絶縁層たる誘電体
層を形成するセラミック材料としては、フェライトやガ
ラスを添加し低温焼結化した誘電体材料を用いている。
そして、一例を示すと、例えばホウケイ酸ガラスとアル
ミナを体積比で70:30で混合した誘電体材料(ガラ
ス系セラミック材料)を用いており、これにビヒクルと
して、エチルセルロース,テレピネール,分散剤,可塑
剤を混合したものを配合し混合して印刷用ペーストを形
成する。また、導体パターン(パターン要素)を印刷形
成する際に用いる導体ペーストは、銀を使用し、それを
上記誘電体材料と同様のビヒクルに混合したものを用い
ている。そして、使用するバインダーは、エチルセルロ
ース以外で、PVBやメチルセルロースなどを用いる。
なお、銀ではなく銀パラジウムを用いることもできる。
さらに、分散剤や可塑剤は印刷性の向上や生産時の取り
扱いを考慮して入れることになる。
In this embodiment, first, as a ceramic material for forming a dielectric layer serving as an electrical insulating layer, a dielectric material added with ferrite or glass and sintered at a low temperature is used.
As an example, a dielectric material (glass-based ceramic material) in which borosilicate glass and alumina are mixed at a volume ratio of 70:30 is used, and as a vehicle, ethyl cellulose, terpinel, dispersant, plasticizer, and the like are used. The mixture of the agents is blended and mixed to form a printing paste. The conductor paste used for printing and forming the conductor pattern (pattern element) uses silver, which is a mixture of silver and the same vehicle as the dielectric material. As a binder to be used, PVB, methyl cellulose or the like is used other than ethyl cellulose.
Note that silver palladium can be used instead of silver.
Further, the dispersant and the plasticizer are taken into consideration in consideration of improvement in printability and handling during production.

【0015】上記した各種ペーストを所定のパターンで
順次印刷することにより、積層インダクタを製造する。
具体的には、まず図1(A),図2(A)に示すよう
に、所定の厚さまで上記セラミック(誘電体材料)のペ
ーストを印刷し、電気絶縁層たる誘電体層15を形成す
る。
A multilayer inductor is manufactured by sequentially printing the various pastes in a predetermined pattern.
Specifically, first, as shown in FIGS. 1A and 2A, a paste of the ceramic (dielectric material) is printed to a predetermined thickness to form a dielectric layer 15 serving as an electrical insulating layer. .

【0016】そして、図1(B),図2(B)に示すよ
うに、係る誘電体層15の上面に下部帯状導体パターン
16a〜16dを印刷形成する。本形態では、係る下部
帯状導体パターン16a〜16dを、それぞれ細長な1
本の矩形状のパターンとなるように形成しており、係る
各下部帯状導体パターン16a〜16dを、誘電体層1
5の短辺と平行でかつ等間隔になるように形成する。ま
た、この時、複数回にわたって下部帯状導体パターン1
6a〜16dを印刷することにより、膜厚が厚くなり、
直流抵抗を小さくすることができる。
As shown in FIGS. 1B and 2B, lower conductive strips 16a to 16d are formed on the upper surface of the dielectric layer 15 by printing. In the present embodiment, the lower band-shaped conductor patterns 16a to 16d are each formed into an elongated one.
The lower band-shaped conductor patterns 16a to 16d are formed so as to form a rectangular pattern.
5 is formed so as to be parallel to the short side and at equal intervals. At this time, the lower band-shaped conductor pattern 1 is repeated a plurality of times.
By printing 6a to 16d, the film thickness increases,
DC resistance can be reduced.

【0017】次いで、下部帯状導体パターン16a〜1
6dが形成された誘電体層15の上面にセラミック材料
を印刷し、誘電体層17を形成する(図1(C),図2
(C))。この時、係る誘電体層17には、下部帯状導
体パターン16a〜16dの両端部に対応する位置に、
厚さ方向に貫通する円筒状の孔部18a〜18hを設け
る。そして、係る孔部18a〜18hの内部に導体ペー
ストを印刷し、柱状導体パターン(ビア)19a〜19
hを形成する。係る柱状導体パターン19a〜19h
は、孔部18a〜18hの形状に沿って形成されるの
で、円柱状となる(図1(D),図2(D))。これに
より、下部帯状導体パターン16aの両端に柱状導体パ
ターン19a,19bが電気的に接続され、下部帯状導
体パターン16bの両端に柱状導体パターン19c,1
9dが電気的に接続され、下部帯状導体パターン16c
の両端に柱状導体パターン19e,19fが電気的に接
続され、下部帯状導体パターン16dの両端に柱状導体
パターン19g,19hが電気的に接続される。
Next, the lower band-shaped conductor patterns 16a to 16a-1
A ceramic material is printed on the upper surface of the dielectric layer 15 on which 6d is formed to form the dielectric layer 17 (FIGS. 1C and 2).
(C)). At this time, the dielectric layer 17 includes, at positions corresponding to both ends of the lower band-shaped conductor patterns 16a to 16d,
Cylindrical holes 18a to 18h penetrating in the thickness direction are provided. Then, a conductor paste is printed inside the holes 18a to 18h to form columnar conductor patterns (vias) 19a to 19h.
form h. Such columnar conductor patterns 19a to 19h
Is formed along the shape of the holes 18a to 18h, and thus has a columnar shape (FIGS. 1D and 2D). Thereby, the columnar conductor patterns 19a, 19b are electrically connected to both ends of the lower band-shaped conductor pattern 16a, and the columnar conductor patterns 19c, 1 are connected to both ends of the lower band-shaped conductor pattern 16b.
9d is electrically connected to the lower strip-shaped conductor pattern 16c.
The columnar conductor patterns 19e and 19f are electrically connected to both ends, and the columnar conductor patterns 19g and 19h are electrically connected to both ends of the lower band-shaped conductor pattern 16d.

【0018】そして、上記した孔部を有する誘電体層を
印刷する工程(図1(C),図2(C))と、係る孔部
内に柱状導体パターンを印刷形成する工程(図1
(D),図2(D))を繰り返し行う。これにより、図
2(C′),図2(D′)に示すように、既設の柱状導
体パターン19bの上に順次円柱状の柱状導体パターン
19b′が積層形成されていく。これにより、積層方向
(厚さ方向)に円柱状の導体が延びることになる。
Then, a step of printing the above-described dielectric layer having holes (FIGS. 1C and 2C) and a step of printing and forming a columnar conductor pattern in the holes (FIG. 1).
(D) and FIG. 2 (D)) are repeated. Thereby, as shown in FIGS. 2C and 2D, the columnar conductor patterns 19b 'having a columnar shape are sequentially formed on the existing columnar conductor patterns 19b. Thereby, the columnar conductor extends in the laminating direction (thickness direction).

【0019】このようにして、上記の孔部を有する誘電
体層を印刷する工程と、孔部内に柱状導体パターンを印
刷形成する工程を所定回数繰り返すことにより最上層の
誘電体層(これも孔部を有している)20に至る(図1
(E))。その誘電体層20の表面に露出するように形
成された柱状導体パターン19″a〜19″hは、下部
帯状導体パターン16a〜16hの上面に接続形成した
柱状導体パターン19a〜19hとそれぞれ同一直線状
に位置し、図示省略する中間層に形成される各柱状導体
パターンを介して導通状態にある。
In this manner, the step of printing the dielectric layer having the hole and the step of printing and forming the columnar conductor pattern in the hole are repeated a predetermined number of times, whereby the uppermost dielectric layer (also the hole) is formed. 1) (see FIG. 1).
(E)). The columnar conductor patterns 19 ″ a to 19 ″ h formed so as to be exposed on the surface of the dielectric layer 20 are in the same straight line as the columnar conductor patterns 19a to 19h connected to the upper surfaces of the lower band-shaped conductor patterns 16a to 16h, respectively. And is in a conductive state via each of the columnar conductor patterns formed in the intermediate layer (not shown).

【0020】次いで、誘電体層20の上面に、斜め位置
に形成されている柱状導体パターン同士を接続するよう
に、上部帯状導体パターン22b〜22dを形成する。
つまり、柱状導体パターン19″b,19″cを接続す
るようにして上部帯状導体パターン22bを印刷形成
し、柱状導体パターン19″d,19″eを接続するよ
うにして上部帯状導体パターン22cを印刷形成し、柱
状導体パターン19″f,19″gを接続するように上
部帯状導体パターン22dを印刷形成する。さらに、柱
状導体パターン19″aと誘電体層20の短辺の中点を
結ぶように上部帯状導体パターン22aを印刷形成する
とともに、柱状導体パターン19″hと誘電体層20の
短辺の中点を結ぶように上部帯状導体パターン22eを
印刷形成する。なお、この上部帯状導体パターン22a
〜22eを印刷形成するに際し、複数回印刷することに
より厚みを増すことができ、これにより直流抵抗を低減
することができる。
Next, upper strip-shaped conductor patterns 22b to 22d are formed on the upper surface of the dielectric layer 20 so as to connect the columnar conductor patterns formed at oblique positions.
That is, the upper band-shaped conductor pattern 22b is formed by printing so as to connect the columnar conductor patterns 19 "b and 19" c, and the upper band-shaped conductor pattern 22c is formed so as to connect the columnar conductor patterns 19 "d and 19" e. The upper band-shaped conductor pattern 22d is formed by printing so as to connect the columnar conductor patterns 19 "f, 19" g. Further, an upper band-shaped conductor pattern 22a is formed by printing so as to connect the column-shaped conductor pattern 19 "a and the midpoint of the short side of the dielectric layer 20, and the column-shaped conductor pattern 19" h and the short side of the dielectric layer 20 are formed. The upper band-shaped conductor pattern 22e is printed and formed so as to connect the points. The upper band-shaped conductor pattern 22a
In printing and forming 2222e, it is possible to increase the thickness by printing a plurality of times, thereby reducing the DC resistance.

【0021】これにより、誘電体層20の長手方向両側
に位置する上部帯状導体パターン22a,22eは、各
柱状導体パターン,下部帯状導体パターン並びに上部帯
状導体パターンによって、1本の連続した螺旋状コイル
により導通接続されることになり、その螺旋状コイルの
中心軸は誘電体層20の長辺に平行な方向となる。
As a result, the upper strip-shaped conductor patterns 22a and 22e located on both sides in the longitudinal direction of the dielectric layer 20 are formed into one continuous spiral coil by each of the columnar conductor patterns, the lower strip-shaped conductor patterns, and the upper strip-shaped conductor patterns. And the center axis of the helical coil is in a direction parallel to the long side of the dielectric layer 20.

【0022】そして、誘電体層20の上面にペースト状
の誘電体材料(セラミック)を複数回印刷することによ
り、所定厚さの上部誘電体層(基板)24を積層形成す
る(図1(F))。なお、実際には、上記した各工程は
大きな基板上で同時に複数個を形成するため、チップ単
位で切断後、脱脂・焼成する。
Then, an upper dielectric layer (substrate) 24 having a predetermined thickness is laminated by printing a paste-like dielectric material (ceramic) a plurality of times on the upper surface of the dielectric layer 20 (FIG. 1F). )). Actually, in order to simultaneously form a plurality of the above-mentioned steps on a large substrate, the chips are cut and degreased and fired.

【0023】そして、図3に示すように、誘電体チップ
25の長手方向の両端面に外部導体を焼き付けるととも
に、メッキを施すことにより、それぞれ外部電極26を
形成する。この時、両端に位置する上部帯状導体パター
ン22a,22eは外部電極26に接続される。以上の
方法によって、誘電体チップ25の内部に螺旋状コイル
27が配置された積層インダクタを製造する。
Then, as shown in FIG. 3, external conductors are formed on both ends of the dielectric chip 25 in the longitudinal direction by baking and plating, thereby forming external electrodes 26 respectively. At this time, the upper strip-shaped conductor patterns 22a and 22e located at both ends are connected to the external electrodes 26. By the above method, a multilayer inductor in which the spiral coil 27 is arranged inside the dielectric chip 25 is manufactured.

【0024】本形態における製造方法によって製造され
た積層インダクタでは、螺旋状コイルの中心軸は、外部
電極26を結ぶ軸に平行な方向となる。すなわち、螺旋
状コイルの中心軸の方向は、誘電体チップ25の長手方
向となるので、係る螺旋状コイルは、従来の製造方法に
より製造された積層インダクタにおける螺旋状コイルよ
りも、中心軸方向で長く形成することができる。よっ
て、本形態における製造方法によって製造された螺旋状
コイルのターン数を多くすることができるので、積層イ
ンダクタのL値を大きくすることができる。
In the multilayer inductor manufactured by the manufacturing method according to the present embodiment, the center axis of the spiral coil is in a direction parallel to the axis connecting the external electrodes 26. That is, since the direction of the center axis of the spiral coil is the longitudinal direction of the dielectric chip 25, such a spiral coil is more axially centered than the spiral coil of the multilayer inductor manufactured by the conventional manufacturing method. It can be formed long. Therefore, since the number of turns of the spiral coil manufactured by the manufacturing method according to the present embodiment can be increased, the L value of the multilayer inductor can be increased.

【0025】また、本形態では、螺旋状コイルを構成す
る柱状導体パターンを円柱状としたため、螺旋状コイル
の各部の断面形状が円形となり、直流抵抗を低くすると
ともに積層インダクタのQ値を大きくすることができ
る。
Further, in this embodiment, since the columnar conductor pattern constituting the spiral coil is cylindrical, the cross-sectional shape of each part of the spiral coil is circular, thereby reducing the DC resistance and increasing the Q value of the laminated inductor. be able to.

【0026】なお、上記した説明では、最初に孔部付き
の誘電体層17を形成する工程(図1(C),図2
(C))を実行後、その孔部内に導体ペーストを充填し
て柱状導体パターンを形成する工程(図1(D),図2
(D))を実行するようにしたが、本発明はこれに限る
ことはなく、先に所定パターンに導体ペーストを印刷し
て柱状導体パターンを形成する工程を実行し、次いでそ
の柱状導体パターンの未形成領域に誘電体ペーストを印
刷することにより誘電体層を形成する工程を実行するよ
うにしてもよい。つまり、誘電体層の印刷工程と、柱状
導体パターンの印刷工程はどちらを先に行ってもよい。
In the above description, first, the step of forming the dielectric layer 17 with holes (FIG. 1C, FIG.
(C)), a step of filling the hole with a conductive paste to form a columnar conductive pattern (FIG. 1 (D), FIG.
(D)) is performed, but the present invention is not limited to this. First, a step of printing a conductor paste on a predetermined pattern to form a columnar conductor pattern is performed, and then the columnar conductor pattern is formed. The step of forming a dielectric layer by printing a dielectric paste on the unformed region may be performed. That is, either of the printing step of the dielectric layer and the printing step of the columnar conductor pattern may be performed first.

【0027】図4は本発明に係る積層インダクタの製造
方法の第2の実施の形態の要部を示している。本形態に
おける製造方法により製造される積層インダクタでは、
第1の実施の形態におけるそれと比較して、螺旋状コイ
ルのターン数を多くしており、製品のL値をさらに高く
することができるようにしている。
FIG. 4 shows a main part of a second embodiment of the method for manufacturing a laminated inductor according to the present invention. In the multilayer inductor manufactured by the manufacturing method according to the present embodiment,
Compared with the first embodiment, the number of turns of the spiral coil is increased, so that the L value of the product can be further increased.

【0028】すなわち、同図(A)に示す下部誘電体層
30の上面に、下部帯状導体パターン31a〜31gを
形成する。係る下部帯状導体パターン31a〜31g
を、下部誘電体層30の短辺に平行となるように形成す
る。そして、下部帯状導体パターン31a〜31gは、
長いパターン(31a,31c,31e,31g)と、
短いパターン(31b,31d,31f)を交互に配置
するように形成する(同図(B))。
That is, the lower strip-shaped conductor patterns 31a to 31g are formed on the upper surface of the lower dielectric layer 30 shown in FIG. Such lower band-shaped conductor patterns 31a to 31g
Is formed so as to be parallel to the short side of the lower dielectric layer 30. And the lower strip-shaped conductor patterns 31a to 31g are:
Long patterns (31a, 31c, 31e, 31g)
Short patterns (31b, 31d, 31f) are formed so as to be alternately arranged (FIG. (B)).

【0029】次に、下部誘電体層30の上面に誘電体層
32を形成する。この時、誘電体層32には、下部帯状
導体パターン31a〜31gの両端と同位置に孔部33
a〜33nが設けられている(同図(C))。そして、
係る孔部33a〜33nの内部に導体ペーストを充填し
て柱状導体パターン34a〜34nを設ける(同図
(D))。
Next, a dielectric layer 32 is formed on the upper surface of the lower dielectric layer 30. At this time, the hole 33 is formed in the dielectric layer 32 at the same position as both ends of the lower strip-shaped conductor patterns 31a to 31g.
a to 33n are provided (FIG. 2C). And
The inside of the holes 33a to 33n is filled with a conductive paste to provide columnar conductive patterns 34a to 34n (FIG. (D)).

【0030】そして、同様の工程(同図(C),同図
(D)に示す工程)を所定回数繰り返すことにより最上
層の誘電体層35まで形成し、その誘電体層35に形成
された各柱状導体パターン34′b〜34′mを斜めの
位置同士で接続する上部帯状導体パターン36b〜36
mと、両端の柱状導体パターン34′a,34′nと、
誘電体層35の短辺の中点とを接続する上部帯状導体パ
ターン36a,36hを形成する(同図(E))。これ
により、螺旋状コイルが構成される。
The same steps (steps shown in FIGS. 3C and 3D) are repeated a predetermined number of times to form up to the uppermost dielectric layer 35, which is formed on the dielectric layer 35. Upper strip-shaped conductor patterns 36b-36 connecting the columnar conductor patterns 34'b-34'm at oblique positions.
m, columnar conductor patterns 34'a, 34'n at both ends,
Upper strip-shaped conductor patterns 36a and 36h connecting the midpoint of the short side of the dielectric layer 35 are formed (FIG. 10E). Thereby, a spiral coil is formed.

【0031】そして、誘電体層35の上面に誘電体セラ
ミックを複数回印刷することにより、上部誘電体層37
を形成し、最終的に全体を焼成して誘電体チップを形成
し、係る誘電体チップの長手方向両端面に外部電極を形
成して、積層インダクタを完成させる。
Then, a dielectric ceramic is printed on the upper surface of the dielectric layer 35 a plurality of times, so that the upper dielectric layer 37 is printed.
Is formed, and finally the whole is fired to form a dielectric chip, and external electrodes are formed on both end surfaces in the longitudinal direction of the dielectric chip to complete a multilayer inductor.

【0032】本形態で形成される螺旋状コイルは、ター
ン数が、第1の実施の形態で形成される螺旋状コイルの
ターン数よりも多くなる。よって、積層インダクタのL
値を、第1の実施の形態におけるそれよりも大きくする
ことができる。
The spiral coil formed in the present embodiment has a larger number of turns than the spiral coil formed in the first embodiment. Therefore, L of the multilayer inductor
The value can be larger than that in the first embodiment.

【0033】図5は本発明に係る積層インダクタの製造
方法の第3の実施の形態を示している。本形態により製
造される製品では、螺旋状コイルを構成する柱状導体パ
ターンの断面形状を円形状とし、さらに、係る導体パタ
ーンの断面積を、第1の実施の形態のそれよりも大きく
している。
FIG. 5 shows a third embodiment of the method for manufacturing a laminated inductor according to the present invention. In the product manufactured according to the present embodiment, the cross-sectional shape of the columnar conductor pattern constituting the spiral coil is circular, and the cross-sectional area of the conductor pattern is larger than that of the first embodiment. .

【0034】同図(A)に示す誘電体層40の上面に、
広幅な帯状の下部帯状導体パターン41a,41bを2
本平行に複数回印刷形成し、所定厚さにする(同図
(B))。次いで、下部帯状導体パターン41a,41
bの両端に対応する位置に孔部43a〜43dが位置す
るようなパターン形状で誘電体ペーストを印刷し、誘電
体層40を形成する(同図(C))。この時形成する孔
部43a〜43dの径は、上記した各実施の形態におけ
る孔部の径よりも大きくする。そして、係る孔部43a
〜43d内に導体ペーストを充填することにより、大き
な径からなる円柱状の柱状導体パターン44a〜44d
を形成する(同図(D))。
On the upper surface of the dielectric layer 40 shown in FIG.
The wide band-shaped lower band-shaped conductor patterns 41a and 41b are
The printing is performed a plurality of times in parallel with the main body to a predetermined thickness ((B) in the same figure). Next, the lower band-shaped conductor patterns 41a, 41
The dielectric paste is printed in a pattern shape such that the holes 43a to 43d are located at positions corresponding to both ends of b, thereby forming the dielectric layer 40 (FIG. 3C). The diameter of the holes 43a to 43d formed at this time is set to be larger than the diameter of the holes in each of the above-described embodiments. Then, such a hole 43a
To 43d are filled with a conductive paste to form columnar conductive patterns 44a to 44d having a large diameter.
Is formed (FIG. 2D).

【0035】そして、上記した誘電体層形成工程と柱状
導体パターン形成工程を繰り返し行うことにより得られ
た最上層の誘電体層45の上面に上部帯状導体パターン
46a〜46cを印刷形成することにより、上部・下部
帯状導体パターンと柱状導体パターンで1本の連続した
螺旋状コイルを形成する(同図(E))。その後、図示
省略するが誘電体チップを焼成し、外部電極を形成する
ことにより、積層インダクタを製造する。
The upper band-shaped conductor patterns 46a to 46c are formed by printing on the upper surface of the uppermost dielectric layer 45 obtained by repeatedly performing the above-described dielectric layer forming step and columnar conductor pattern forming step. One continuous spiral coil is formed by the upper and lower strip-shaped conductor patterns and the columnar conductor patterns (FIG. (E)). Thereafter, though not shown, the dielectric chip is fired to form external electrodes, thereby manufacturing a multilayer inductor.

【0036】図5と図1とを比較すると明らかなよう
に、基本的な各工程は同じであるが、本実施の形態では
各パターンを幅広としたり径を大きくすることにより、
製造されるコイルの各部の断面積を大きくすることがで
きるので、直流抵抗がさらに低減し、大きなQ値を得る
ことができる。
As is apparent from a comparison between FIG. 5 and FIG. 1, the basic steps are the same, but in this embodiment, the width of each pattern and the diameter of the pattern are increased.
Since the sectional area of each part of the manufactured coil can be increased, the DC resistance can be further reduced, and a large Q value can be obtained.

【0037】図6〜図9は、本発明に係る積層インダク
タの製造方法の第4の実施の形態を示している。本形態
では、従来の積層インダクタの製造方法と同様に、誘電
体層と導体パターンを交互に印刷形成することにより、
誘電体チップの内部に螺旋状コイルを配置するようにし
ている点では共通するが、切り出し時に従来と発想の転
換を行うことにより、最終的な積層インダクタにおいて
は螺旋状コイルの中心軸を、外部電極間を結ぶ方向にな
るようにしている。
6 to 9 show a fourth embodiment of the method for manufacturing a laminated inductor according to the present invention. In this embodiment, similarly to the conventional manufacturing method of the multilayer inductor, by alternately printing and forming the dielectric layer and the conductor pattern,
The common point is that the helical coil is arranged inside the dielectric chip.However, by switching the concept from the conventional one at the time of cutting, the center axis of the helical coil in the final laminated inductor is shifted to the outside. The direction is to connect the electrodes.

【0038】すなわち、図6に示すように、下部誘電体
基板50の表面に誘電体層51を印刷形成し(同図
(A))、係る誘電体層51の表面に略C字型の導体パ
ターン52を形成する(同図(B))。係る導体パター
ン52は、誘電体層51の一辺に一端が接するように印
刷形成される。
That is, as shown in FIG. 6, a dielectric layer 51 is formed by printing on the surface of the lower dielectric substrate 50 (FIG. 6A), and a substantially C-shaped conductor is formed on the surface of the dielectric layer 51. A pattern 52 is formed (FIG. 2B). The conductive pattern 52 is formed by printing so that one end thereof is in contact with one side of the dielectric layer 51.

【0039】次に、同図(C)の工程を行い、螺旋状の
コイルを形成していく。つまり、係る導体パターン52
の一部が露出するように誘電体層53を形成する(C−
)。そして、露出された導体パターン52の端部に接
続するように、略L字型の導体パターン54を形成する
(C−)。次いで、導体パターン54の先端側を露出
するようにして誘電体層55を印刷形成し(C−)、
導体パターン54の露出した先端部に接続する導体パタ
ーン56を誘電体層55の上面に印刷形成する。この工
程を行うことにより、1ターン分のコイルが形成され
る。
Next, the step shown in FIG. 3C is performed to form a spiral coil. That is, the conductor pattern 52
The dielectric layer 53 is formed such that a portion of the dielectric layer 53 is exposed (C-
). Then, a substantially L-shaped conductor pattern 54 is formed so as to be connected to the exposed end of the conductor pattern 52 (C-). Next, the dielectric layer 55 is formed by printing so that the tip side of the conductor pattern 54 is exposed (C-),
A conductor pattern 56 connected to the exposed end of the conductor pattern 54 is printed on the upper surface of the dielectric layer 55. By performing this step, a coil for one turn is formed.

【0040】以後は、上記した同図(C)の工程を所定
回数繰り返し行い、所定のターン数を得たならば、最後
は同図(C′)に示すように、上記した図(C)におけ
る〜と同様の工程を行った後、同図(D)に示すよ
うに露出した導体パターン54″の先端に接続する導体
パターン57を形成する。この導体パターン57は、誘
電体層55″の上に形成され、その先端部は誘電体層5
5″の短辺側に接している。そして、最後に誘電体ペー
ストを所定回数印刷することにより、上部誘電体基板5
8を積層形成する(同図(E))。なお、ここまでの工
程は、具体的なパターン形状は異なるものの、図12に
示す従来のものと同様の工程により実現できる。
After that, the above-described process of FIG. (C) is repeated a predetermined number of times, and when a predetermined number of turns is obtained, finally, as shown in FIG. After performing the same steps as in (1), a conductor pattern 57 connected to the tip of the exposed conductor pattern 54 "is formed as shown in FIG. 4D. This conductor pattern 57 is formed on the dielectric layer 55". Formed on the dielectric layer 5
5 ". Finally, the dielectric paste is printed a predetermined number of times to form the upper dielectric substrate 5".
8 are laminated (FIG. 10E). The steps up to this point can be realized by the same steps as the conventional one shown in FIG. 12, although the specific pattern shape is different.

【0041】そして、実際には、螺旋状コイルを内部に
配置された誘電体チップを、一度に多数形成するため
に、誘電体チップを構成する誘電体層の面積よりも大き
な面積である誘電体基板の上の各位置にて上記処理を行
い、図6(E)の工程を終えて形成される中間形成物6
0は、図7に示すように、内部に複数の螺旋状コイル6
1が配置された状態となる(図示の例では便宜上3個の
螺旋状コイルを示したが、実際にはもちろん格子状に多
数形成することになる)。
In practice, since a large number of dielectric chips each having a spiral coil disposed therein are formed at a time, a dielectric material having an area larger than the area of the dielectric layer constituting the dielectric chips is required. The above process is performed at each position on the substrate, and the intermediate product 6 formed after the step of FIG.
0 has a plurality of spiral coils 6 inside as shown in FIG.
1 are arranged (three spiral coils are shown for the sake of convenience in the illustrated example, but of course, a large number of them are formed in a grid).

【0042】そして、中間形成物60を所定位置で切断
することにより、図8(A)に示すように、内部に1つ
の螺旋状コイル61が配置された誘電体チップ62を形
成する。この時、本形態では、形成された誘電体チップ
62の長手方向が、内部に配置された螺旋状コイル61
の中心軸の方向と一致するように切断する。つまり、従
来であれば、製造工程における誘電体層等の積層方向
が、そのまま積層インダクタの厚さ方向であったが、本
形態では切断後90度倒すことにより、積層方向と厚さ
方向とが直交するようにしている。この切断方法と、切
断後に回転させるところにポイントがある。
Then, by cutting the intermediate product 60 at a predetermined position, as shown in FIG. 8A, a dielectric chip 62 in which one spiral coil 61 is disposed is formed. At this time, in the present embodiment, the longitudinal direction of the formed dielectric chip 62 matches the spiral coil 61 arranged inside.
Cut so that it matches the direction of the center axis of. That is, in the related art, the laminating direction of the dielectric layer and the like in the manufacturing process is the thickness direction of the laminated inductor as it is, but in the present embodiment, the laminating direction and the thickness direction are turned down by 90 degrees after cutting. They are orthogonal. There is a point in this cutting method and in rotating after cutting.

【0043】また、積層インダクタの寸法形状の規格に
より、係る誘電体チップ62の長手方向の両端面に螺旋
状コイル61と電気的に接続する外部電極が形成される
が、螺旋状コイル61を構成する導体パターン52,5
7は、誘電体チップ62の長手方向の面に接していな
い。そこで、誘電体チップ62の表面に、両導体パター
ン52,57の端部と誘電体チップ62の長手方向両端
縁を結ぶ電極接続用パターン65を形成する(同図
(B))。このように、表面に形成したのは、製造工程
の簡略化のためであり、例えばビアホールのように誘電
体チップ62内に係る接続用パターンを形成してももち
ろんよい。
Further, external electrodes electrically connected to the helical coil 61 are formed on both end surfaces in the longitudinal direction of the dielectric chip 62 according to the dimensional specification of the laminated inductor. Conductive patterns 52, 5
7 is not in contact with the surface of the dielectric chip 62 in the longitudinal direction. Therefore, on the surface of the dielectric chip 62, an electrode connection pattern 65 connecting the ends of the conductor patterns 52, 57 and both longitudinal edges of the dielectric chip 62 is formed (FIG. 8B). The reason why the connection pattern is formed on the surface in order to simplify the manufacturing process is, of course, to form a connection pattern in the dielectric chip 62 such as a via hole.

【0044】その後、誘電体チップ62の長手方向の両
端面に外部電極66を焼き付け形成し(図9(A))、
その露出した導体部分(65,66)にメッキを施すこ
とにより、図9(B)に示すような積層インダクタ68
が製造される。
Thereafter, external electrodes 66 are formed by baking on both end surfaces in the longitudinal direction of the dielectric chip 62 (FIG. 9A).
By plating the exposed conductor portions (65, 66), a laminated inductor 68 as shown in FIG.
Is manufactured.

【0045】また、上記のように積層方向と厚さ方向を
異ならせる方法を利用すると、例えば図10に示すよう
な誘電体チップ70の内部に1本の棒状の内部導体71
を配置し、その内部導体71が誘電体チップ62の両端
に形成された外部電極72に接続されたタイプのインダ
クタンス素子を製造することができる。
When the method of making the stacking direction different from the thickness direction as described above is used, for example, one rod-shaped internal conductor 71 is provided inside a dielectric chip 70 as shown in FIG.
And an inductance element of which internal conductors 71 are connected to external electrodes 72 formed at both ends of the dielectric chip 62 can be manufactured.

【0046】つまり、図11に示すように、中央に孔部
76を設けた誘電体層75を印刷形成するとともに、そ
の孔部76内に導体ペースト77を充填する工程を所定
回数繰り返すことにより、導体ペースト77が連続した
所定長さの棒状の内部導体71が形成される。そして、
この内部導体71の両端はチップ70の両端に露出する
ため、チップ70の両端面を含む周囲に外部電極72を
形成して、その外部電極72と内部導体71とを導通さ
せることにより、図10に示すような積層インダクタを
製造することができる。
That is, as shown in FIG. 11, a process of printing and forming a dielectric layer 75 having a hole 76 at the center and filling a conductive paste 77 in the hole 76 is repeated a predetermined number of times. A rod-shaped internal conductor 71 of a predetermined length in which the conductor paste 77 is continuous is formed. And
Since both ends of the internal conductor 71 are exposed at both ends of the chip 70, external electrodes 72 are formed around the both ends of the chip 70, and the external electrodes 72 and the internal conductor 71 are electrically connected to each other. A multilayer inductor as shown in FIG.

【0047】[0047]

【発明の効果】以上のように、本発明に係る積層インダ
クタでは、誘電体チップの内部に配置された螺旋状コイ
ルを、誘電体チップの両端面に形成された外部電極を結
ぶ軸と平行となるように配置しているので、従来の積層
インダクタにおける螺旋状コイルよりも長く形成するこ
とができる。よって、螺旋状コイルのターン数を多くす
ることができるので、積層インダクタのL値を大きくす
ることができる。
As described above, in the multilayer inductor according to the present invention, the spiral coil disposed inside the dielectric chip is parallel to the axis connecting the external electrodes formed on both end faces of the dielectric chip. As a result, the coil can be formed longer than the spiral coil in the conventional multilayer inductor. Therefore, the number of turns of the spiral coil can be increased, and the L value of the multilayer inductor can be increased.

【0048】そして、螺旋状コイルの大部分(第1〜第
3の実施の形態における柱状導体パターンにより構成さ
れる部分)の断面形状を円形或いはそれに近い形状とす
ることが容易に行え、係る場合に、直流抵抗を低減する
とともに、数百MHz以上の高周波領域においてもQ値
の大きな高性能な積層インダクタを実現できる。
The cross-sectional shape of most of the helical coil (the portion formed by the columnar conductor patterns in the first to third embodiments) can be easily made circular or a shape close thereto, and In addition, the DC resistance can be reduced, and a high-performance multilayer inductor having a large Q value can be realized even in a high frequency region of several hundred MHz or more.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る積層インダクタの製造方法の第1
の実施の形態を説明する図である。
FIG. 1 shows a first example of a method for manufacturing a multilayer inductor according to the present invention.
It is a figure explaining an embodiment.

【図2】本発明に係る積層インダクタの製造方法の第1
の実施の形態を説明する図である。
FIG. 2 shows a first example of a method for manufacturing a multilayer inductor according to the present invention.
It is a figure explaining an embodiment.

【図3】本発明に係る積層インダクタの一実施の形態を
示す透視図である。
FIG. 3 is a perspective view showing an embodiment of the laminated inductor according to the present invention.

【図4】本発明に係る積層インダクタの製造方法の第2
の実施の形態を説明する図である。
FIG. 4 shows a second example of the method for manufacturing a multilayer inductor according to the present invention.
It is a figure explaining an embodiment.

【図5】本発明に係る積層インダクタの製造方法の第3
の実施の形態を説明する図である。
FIG. 5 shows a third example of the method for manufacturing a multilayer inductor according to the present invention.
It is a figure explaining an embodiment.

【図6】本発明に係る積層インダクタの製造方法の第4
の実施の形態を説明する図である。
FIG. 6 shows a fourth step of the method for manufacturing a laminated inductor according to the present invention.
It is a figure explaining an embodiment.

【図7】本発明に係る積層インダクタの製造方法の第4
の実施の形態を説明する図である。
FIG. 7 shows a fourth step of the method for manufacturing a laminated inductor according to the present invention.
It is a figure explaining an embodiment.

【図8】本発明に係る積層インダクタの製造方法の第4
の実施の形態を説明する図である。
FIG. 8 shows a fourth embodiment of the manufacturing method of the multilayer inductor according to the present invention.
It is a figure explaining an embodiment.

【図9】本発明に係る積層インダクタの製造方法の第4
の実施の形態を説明する図である。
FIG. 9 shows a fourth step of the method for manufacturing a multilayer inductor according to the present invention.
It is a figure explaining an embodiment.

【図10】第4の実施の形態を適用した変形例を示す図
である。
FIG. 10 is a diagram illustrating a modified example to which the fourth embodiment is applied.

【図11】第4の実施の形態を適用した変形例を示す図
である。
FIG. 11 is a diagram showing a modified example to which the fourth embodiment is applied.

【図12】従来の積層インダクタの製造方法を説明する
図である。
FIG. 12 is a diagram illustrating a method for manufacturing a conventional laminated inductor.

【図13】従来の積層インダクタの製造方法により完成
した積層インダクタの姿形及び内部構造を示す図であ
る。
FIG. 13 is a diagram showing a shape and an internal structure of a multilayer inductor completed by a conventional multilayer inductor manufacturing method.

【図14】従来の積層インダクタにおける螺旋状コイル
の断面形状を説明する図である。
FIG. 14 is a diagram illustrating a cross-sectional shape of a spiral coil in a conventional laminated inductor.

【符号の説明】[Explanation of symbols]

16a〜16d,31a〜31g,41a,41b 下
部帯状導体パターン 18a〜18h,33a〜33n,43a〜43d 孔
部 19a〜19h,19″a〜19″h 柱状導体パター
ン 34a〜34n,34′a〜34′n 柱状導体パター
ン 44a〜44d,44′a〜44′d 柱状導体パター
ン 22a〜22e,36a〜36h,46a〜46e 上
部帯状導体パターン 17,20,32,35,42,45,51 誘電体層 53,53′,55,55′,55″ 誘電体層 25,62 誘電体チップ 26,66 外部電極 27,61 螺旋状コイル 52,52′,54,54′,54″56 導体パター
ン 65 電極接続用パターン
16a-16d, 31a-31g, 41a, 41b Lower strip-shaped conductor patterns 18a-18h, 33a-33n, 43a-43d Holes 19a-19h, 19 "a-19" h Columnar conductor patterns 34a-34n, 34'a- 34'n Columnar conductor pattern 44a-44d, 44'a-44'd Columnar conductor pattern 22a-22e, 36a-36h, 46a-46e Upper strip conductor pattern 17, 20, 32, 35, 42, 45, 51 Dielectric Layer 53, 53 ', 55, 55', 55 "Dielectric layer 25, 62 Dielectric chip 26, 66 External electrode 27, 61 Spiral coil 52, 52 ', 54, 54', 54" 56 Conductor pattern 65 Electrode Connection pattern

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01F 41/04 H01F 15/10 C (72)発明者 野寄 佳成 東京都港区新橋5丁目36番11号 富士電気 化学株式会社内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01F 41/04 H01F 15/10 C (72) Inventor Yoshinari Noyori 5-36-11 Shimbashi, Minato-ku, Tokyo Fuji Electric Chemical Co., Ltd. In company

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電気絶縁体からなるチップの内部に導体
パターンがつながった螺旋状コイルが埋め込まれてお
り、 前記チップの長手方向両側面にそれぞれ外部電極が形成
され、 前記外部電極は、直接または電極接続用パターンを介し
て、前記螺旋状コイルと電気的に接続され、 前記螺旋状コイルの中心軸は、両方の前記外部電極を結
ぶ方向と平行にしたことを特徴とする積層インダクタ。
A helical coil having a conductor pattern connected is embedded in a chip made of an electrical insulator, and external electrodes are formed on both side surfaces in a longitudinal direction of the chip, respectively. A multilayer inductor electrically connected to the spiral coil via an electrode connection pattern, wherein a center axis of the spiral coil is parallel to a direction connecting both the external electrodes.
【請求項2】 複数の下部帯状導体パターンを形成した
電気絶縁層の上に、 前記各下部帯状導体パターンの両端に対向する位置に孔
部が形成された電気絶縁層を印刷形成する工程と、 前記各下部帯状導体パターンの両端に対向する位置に柱
状導体パターンを印刷形成する工程を所定の順で繰り返
し行い、 前記2つの工程を所定回数繰り返すことにより前記孔部
内に前記柱状導体パターンが挿入された電気絶縁層を複
数枚積層するとともに、その複数枚の電気絶縁層のうち
最上層の電気絶縁層の上面に、所定の前記柱状導体パタ
ーン同士を接続するように上部帯状導体パターンの印刷
形成工程を実行することにより、上記した上部・下部帯
状導体パターンと柱状導体パターンを連続させて螺旋状
コイルを形成し、 前記上部帯状導体パターンの形成された前記電気絶縁層
の表面に絶縁部材を積層して、チップの内部に前記螺旋
状コイルを埋め込んだものを形成し、 前記螺旋状コイルの中心軸方向が前記チップの長手方向
に一致するように形成するとともに、そのチップの長手
方向の両端部に、前記上部帯状導体パターンと導通する
外部電極を形成することを特徴とする積層インダクタの
製造方法。
2. A step of printing and forming an electrical insulating layer having holes formed at positions opposing both ends of each of the lower conductive strip patterns on the electrical insulating layer on which the plurality of lower conductive strip patterns are formed; The step of printing and forming a columnar conductor pattern at positions opposed to both ends of each of the lower band-shaped conductor patterns is repeatedly performed in a predetermined order, and the columnar conductor pattern is inserted into the hole by repeating the two steps a predetermined number of times. Forming a plurality of electrical insulating layers, and forming an upper band-shaped conductive pattern on the upper surface of the uppermost electrical insulating layer of the plurality of electrical insulating layers so as to connect the predetermined columnar conductive patterns to each other. To form a helical coil by connecting the above-mentioned upper and lower strip-shaped conductor patterns and columnar conductor patterns, An insulating member is laminated on the surface of the formed electric insulating layer to form a chip in which the spiral coil is embedded, and a center axis direction of the spiral coil coincides with a longitudinal direction of the chip. And forming external electrodes at both ends in the longitudinal direction of the chip, the external electrodes being electrically connected to the upper band-shaped conductor pattern.
【請求項3】 前記孔部の内部に形成される柱状導体パ
ターンの横断面形状を円形にしたことを特徴とする請求
項2に記載の積層インダクタの製造方法。
3. The method for manufacturing a laminated inductor according to claim 2, wherein the cross-sectional shape of the columnar conductor pattern formed inside the hole is circular.
【請求項4】 導体パターンと電気絶縁層を交互に印刷
形成して順次積層することで、内部に前記導体パターン
がつながった螺旋状コイルを埋め込んだ中間生成物を形
成し、 前記中間形成物の所定位置を切断して、内部に前記螺旋
状コイルを有するチップを形成するに際し、前記チップ
の長手方向が前記螺旋状コイルの中心軸の方向となるよ
うにし、 前記誘電体チップの長手方向の両端面に、外部電極を形
成し、 かつ、螺旋状コイルを形成後の所定のタイミングで前記
螺旋状コイルの両端と前記外部導体を接続するための電
極接続用パターンを形成することを特徴とする積層イン
ダクタの製造方法。
4. An intermediate product having a helical coil connected to the conductor pattern embedded therein is formed by alternately printing and forming a conductor pattern and an electrical insulating layer alternately, and forming the intermediate product. When cutting a predetermined position to form a chip having the spiral coil therein, the longitudinal direction of the chip is set to the direction of the central axis of the spiral coil, and both ends in the longitudinal direction of the dielectric chip An external electrode is formed on a surface, and an electrode connection pattern for connecting both ends of the spiral coil and the external conductor is formed at a predetermined timing after the spiral coil is formed. Manufacturing method of inductor.
JP6192798A 1998-02-27 1998-02-27 Laminating inductor and manufacture thereof Withdrawn JPH11251146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6192798A JPH11251146A (en) 1998-02-27 1998-02-27 Laminating inductor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6192798A JPH11251146A (en) 1998-02-27 1998-02-27 Laminating inductor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11251146A true JPH11251146A (en) 1999-09-17

Family

ID=13185294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6192798A Withdrawn JPH11251146A (en) 1998-02-27 1998-02-27 Laminating inductor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11251146A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186137A (en) * 2004-12-28 2006-07-13 Sumida Corporation Magnetic element
WO2010084794A1 (en) * 2009-01-22 2010-07-29 株式会社村田製作所 Electronic component and method for manufacturing same
KR101322330B1 (en) * 2011-05-26 2013-10-28 전자부품연구원 Band stop filter for rf choke
JP2015179867A (en) * 2010-03-25 2015-10-08 クアルコム,インコーポレイテッド Three-dimensional inductor and transformer design methodology of glass technology

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186137A (en) * 2004-12-28 2006-07-13 Sumida Corporation Magnetic element
JP4690033B2 (en) * 2004-12-28 2011-06-01 スミダコーポレーション株式会社 Multilayer type magnetic element
WO2010084794A1 (en) * 2009-01-22 2010-07-29 株式会社村田製作所 Electronic component and method for manufacturing same
JP2015179867A (en) * 2010-03-25 2015-10-08 クアルコム,インコーポレイテッド Three-dimensional inductor and transformer design methodology of glass technology
KR101322330B1 (en) * 2011-05-26 2013-10-28 전자부품연구원 Band stop filter for rf choke

Similar Documents

Publication Publication Date Title
JP3571247B2 (en) Multilayer electronic components
JP2004128506A (en) Stacked coil component and its manufacturing method
JP2004127976A (en) Inductive element and its manufacturing method
JPH0855726A (en) Laminated electronic part and its manufacture
JP3201309B2 (en) Laminated coil and method of manufacturing the same
JP2002260925A (en) Laminated chip inductor
JP2002093623A (en) Laminated inductor
JPH11265823A (en) Laminated inductor and manufacture of the same
JP2001217126A (en) Laminated inductor
JPH11251146A (en) Laminating inductor and manufacture thereof
JP2004079973A (en) Lc composite part
JP3444226B2 (en) Multilayer inductor
JP2002064016A (en) Laminated inductor
JP2001102218A (en) Multilayer chip inductor and method for production thereof
JPH11219821A (en) Integrated inductor and manufacture of the same
JP2000091152A (en) Stacked electronic part, and its manufacture
JP4635430B2 (en) Multilayer coil parts
JP2004273859A (en) Method for manufacturing laminated electronic component
JP2000021666A (en) Manufacture of stacked chip inductor
JPS6344286B2 (en)
JP3684290B2 (en) Multilayer electronic component and manufacturing method thereof
JP2003077728A (en) Lamination inductor
JP3582256B2 (en) Impedance element and method of manufacturing the same
JP2001102219A (en) Multilayer chip inductor and method for production thereof
JPH07176430A (en) Laminated inductor and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510