JPH10293697A

JPH10293697A - 二重化コンピュータシステム

Info

Publication number: JPH10293697A
Application number: JP9101578A
Authority: JP
Inventors: Kazuhiro Hiuga; 一弘日向; Yoshihiro Miyazaki; 義弘宮崎; Soichi Takatani; 壮一高谷; Kenichi Kurosawa; 憲一黒沢; Shinichiro Yamaguchi; 伸一朗山口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-04-18
Filing date: 1997-04-18
Publication date: 1998-11-04

Abstract

(57)【要約】【課題】フォールトトレラントコンピュータは処理装
置内の要素の組み合わせによる１つのコンピュータシス
テムとして分離し、別のソフトウェアを実行することは
できず、システムを停止しないでソフトを交換すること
ができない。【解決手段】二重化したプロセッサ装置１００Ａ，１
００Ｂ、システムバス１１０Ａ，１１０Ｂ、二重化した
クロック発生回路１２０Ａ，１２０Ｂ、Ｉ／Ｏバス１９
５Ａ，１９５Ｂ、入出力インターフェース１３０Ａ，１
３０Ｂ、分離／結合指示手段１４０、この分離／結合指
示手段１４０の指示に基づいて前記プロセッサ装置の少
なくとも１つを独立したコンピュータシステムとして分
離し或いは分離したコンピュータシステムを１つの二重
化したコンピュータシステムに結合する分離／結合手段
１６０を備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサ装置と
主記憶装置と入出力インターフェースを多重化たコンピ
ュータシステムに係り、特に、クロック同期でプロセッ
サ装置を動作させ、プロセッサ装置のいずれかに障害が
発生しても他のプロセッサで処理を迅速に引き継ぐこと
のできる二重化コンピュータシステムに関する。

【０００２】

【従来の技術】例えば、電力、エネルギー、交通、公
共、鉄鋼等の各分野においては、システムの大規模化、
高度化、複合化が進み、これらの中核には情報制御シス
テムが用いられている。このような情報制御システムで
は２４時間利用が求められるようになり、信頼性の高い
二重化コンピュータシステムの利用が高まりつつある。
従来の処理装置を多重化するマルチコンピュータシステ
ムでは、複数台の処理装置を互いに生死の監視を行うバ
スで接続し、現在処理を行っている装置に障害が発生た
ときには、待機している処理装置が現用の処理装置の停
止を検知して待機処理装置が現用となるシステムがあ
る。

【０００３】また、例えば特開昭５８−１３７０５７号
公報に示されるように、処理装置の内部要素の各々を全
て多重化し、これらを同一のクロックに同期して動作さ
せ、前記内部要素のいずれかが故障した場合、その要素
のみを切り離して他の要素で処理を継続できるようにし
た多重化システムも提案されている。

【０００４】以上のように多重化した処理装置が同一の
クロックに同期して同一命令を実行するコンピュータ
は、フォールトトレラントコンピュータと呼ばれる。

【０００５】更に、多重化したコンピュータシステムの
一例として、特開昭６１−２１３３２号公報及び特開平
５−２０４８８０号公報がある。前者には、プログラム
の変更をオンラインで行うため、Ａ，Ｂ２つの系の分
離、結合を行う構成が示されている。また、後者には、
Ａ系を常用系、Ｂ系を待機系とし、Ｂ系を切り離して改
訂プログラムをロードした後、Ｂ系を常用系にして動作
させ、待機系になったＡ系にプログラムをコピーするこ
とにより、オンラインでソフトウェアの改訂を行う構成
が示されている。

【０００６】

【発明が解決しようとする課題】しかし、従来の二重化
コンピュータシステムによれば、各処理装置は独立に動
作しているので、別々のプログラムを実行させることが
でき、システムを停止させることなくソフトウェアを交
換することができるという利点がある反面、処理装置を
多重化するマルチコンピュータシステムでは、現用の処
理装置が故障してから待機処理装置に処理を引き継ぐま
でに時間を要している。これは、各処理装置が各々異な
るプログラムを実行しているため、故障発生時に現用の
処理装置が実行していたプログラムの内容を待機処理装
置が引き継ぐのに時間がかかるためである。

【０００７】特開昭６１−２１３９３２号公報及び特開
平５−２０４８８０号公報の多重化システムにおいて
も、現用系から待機系への移行に際し、改訂プログラム
等の所定のプログラムをロードした後に現用系のプログ
ラムを待機系へ転写するため、現用系から待機系への移
行に時間を要する。

【０００８】一方、処理装置の内部要素を多重化したフ
ォールトトレラントコンピュータは、多重化された要素
は全て同一のクロックに同期して動作するため、故障発
生時には故障のあった要素のみを論理的又は物理的に分
離すればよく、処理の引き継ぎに時間が取られないの
で、上記した処理引き継ぎ時の問題は解決される。しか
し、分離する単位が要素毎であるため、処理装置の内部
の幾つかの要素の組み合わせで構成した１つのコンピュ
ータシステムとして分離し、別のソフトウェアを実行す
ることができないため、システムを停止させずにソフト
ウェアを交換することは不可能である。

【０００９】本発明の目的は、通常時はフォールトトレ
ラントコンピュータとして動作し、故障発生時の処理の
引き継ぎ時間を必要とせず、ソフトウェアの入れ換え時
にはマルチコンピュータシステムとして動作し、システ
ムを停止させることなくソフトウェアを交換することが
可能な二重化コンピュータシステムを提供することにあ
る。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、二重化を形成する第１及び第２のプロ
セッサ装置と、前記プロセッサ装置の各々に接続された
システムバスと、前記プロセッサ装置の各々に二重化し
たクロックを供給するクロック発生手段と、第１及び第
２のＩ／Ｏバスと、該Ｉ／Ｏバスの各々に接続された第
１及び第２の入出力インターフェースと、前記システム
バスの各々と前記Ｉ／Ｏバスの各々の間に設けられ、分
離の指示に基づいて前記プロセッサ装置の少なくとも１
つを独立したコンピュータシステムとして分離し、ある
いは結合の指示に基づいて分離したコンピュータシステ
ムを１つの二重化したコンピュータシステムに結合する
分離／結合手段と、前記第１及び第２のプロセッサ装置
のクロック同期・結合状態またはクロック非同期・分離
状態を記憶する状態記憶手段を備えた構成にしている。

【００１１】この構成によれば、オペレータによって分
離又は結合の指示が与えられると、その指示に応じて分
離／結合手段は第１及び第２のプロセッサ装置を分離し
てマルチコンピュータシステムを形成し、或いは結合し
てフォールトトレラントコンピュータシステムを形成す
る。そして、その状態すなわちクロック同期のフォール
トトレラントコンピュータシステムとして動作している
か、非同期のマルチコンピュータシステムとして動作し
ているかが記憶される。したがって、故障発生等に際
し、分離後にマルチコンピュータシステムとして動作さ
せる場合、ソフトウェアの入れ替えがシステムを停止さ
せることなく行うことが可能になる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の二重化コンピュー
タシステムを示す。このシステムは、プロセッサ装置１
００Ａ，１００Ｂ、これらの各々に接続されたシステム
バス１１０Ａ，１１０Ｂ、選択手段２００Ａ，２００Ｂ
へクロックを供給するクロック発生回路１２０Ａ，１２
０Ｂ、入出力インターフェース（Ｉ／Ｆ）１３０Ａ，１
３０Ｂ、システムバスとＩ／Ｏバスの分離又は結合を行
う分離／結合指示手段１４０、プロセッサ装置１００
Ａ，１００Ｂに接続された状態記憶手段１５０、プロセ
ッサ装置１００Ａ，１００Ｂ、入出力インターフェース
１３０Ａ，１３０Ｂ、状態記憶手段１５０、選択手段２
００Ａ，２００Ｂ及びメモリ転写手段２３０に接続され
た分離／結合手段１６０、プロセッサ装置１００Ａ，１
００Ｂに接続された選択手段２００Ａ，２００Ｂ、メモ
リ転写手段２３０の各々を備えて構成されている。分離
／結合指示手段１４０は、キーボード等を用いてオペレ
ータにより指示が出されるものである。

【００１３】なお、１９５Ａ，１９５Ｂは入出力インタ
ーフェース１３０Ａ，１３０Ｂの各々に接続されたＩ／
Ｏバス、１７０は分離／結合指示信号、１８０は状態切
り替え信号、１９０は状態信号、２１０はクロック信
号、２２０は選択クロック出力である。

【００１４】状態記憶手段１５０はシステムがクロック
に同期して同一のプログラムを一括動作している状態で
ある同一動作状態と、複数のコンピュータシステムとし
て独立に動作している独立動作状態の２つの状態を記憶
する。分離／結合手段１６０は二重化コンピュータシス
テムを分離して複数のコンピュータシステムにし、或い
は複数のコンピュータシステムを結合して１つのコンピ
ュータシステムにする。選択手段２００Ａ，２００Ｂは
自己の処理装置（又は他の処理装置）のクロック発生回
路１２０からのクロックを選択する。また、メモリ転写
手段２３０は両プロセッサ装置１２０Ａ，１２０Ｂが内
蔵するメモリの一致化を実行する。

【００１５】以上の構成において、プロセッサ装置１０
０Ａ，１００Ｂには選択手段２００Ａ，２００Ｂにより
選択されたクロック出力２２０Ａ，２２０Ｂが入力され
る。選択手段２００Ａ，２００Ｂはクロック発生回路１
２０Ａ，１２０Ｂのいずれかのクロック出力を共通に選
択するか、或いは自己の処理装置のクロック発生回路か
らのクロックを夫々選択する。

【００１６】プロセッサ装置１００Ａ，１００Ｂはシス
テムバス１１０Ａ，１１０Ｂに接続され、システムバス
１１０Ａ，１１０Ｂの出力は分離／結合手段１６０を介
してＩ／Ｏバス１９５Ａ，１９５Ｂに接続又は分離する
ことができる。分離／結合指示手段１４０からの分離／
結合指示信号１７０はプロセッサ装置１００Ａ，１００
Ｂの夫々に入力され、プロセッサ装置１００Ａ，１００
Ｂからの状態切替信号１８０Ａ，１８０Ｂは状態記憶手
段１５０に入力される。また、状態記憶手段１５０の状
態信号１９０は分離／結合手段１６０に入力され、状態
信号１９０の状態によりシステムバス１１０ＡとＩ／Ｏ
バス１９５Ａ、又はシステムバス１１０ＢとＩ／Ｏバス
１９５Ｂとの接続が制御される。

【００１７】分離／結合手段１６０はシステムがクロッ
ク非同期・分離状態の場合、各系のシステムバスを自系
のＩ／Ｏバス（１９５Ａ又は１９５Ｂ）に接続し、プロ
セッサ装置１００Ａ，１００Ｂは夫々自系の入出力イン
ターフェース１３０へのみデータを出力する。また、ク
ロック同期・結合状態においては、システムの状態がク
ロック同期かつ結合状態の場合、プロセッサ装置１００
Ａ又は１００Ｂの状態によってＩ／Ｏバス１９５Ａ又は
１９５Ｂへの出力を選択し、自系のプロセッ装置１００
が正常であれば、自系のシステムバス１１０のデータを
選択する。また、異常の場合、他系のシステムバス１１
０のデータを選択する。これにより、プロセッサ装置１
００Ａ，１００Ｂの一方に障害が発生しても、入出力イ
ンターフェース１３０Ａ，１３０Ｂは二重化の状態のま
ま処理を継続することが可能になる。

【００１８】選択手段２００Ａ，２００Ｂは状態信号１
９０がクロック非同期・分離状態であれば、接続されて
いるプロセッサ装置１００Ａ，１００Ｂのクロックを選
択して供給するが、それ以外の時は他のクロック発生回
路１２０Ａ，１２０Ｂのいずれかからのクロック（２１
０Ａ又は２１０Ｂ）を共通に選択する。

【００１９】図２は本発明による状態記憶手段１５０の
定義を示す。状態記憶手段１５０は（ａ）のように２ビ
ットのフラグからなる。このフラグのパターンは、
（ｂ）に示すように、（ｉ）プロセッサ装置１００Ａ
と、クロック発生回路１２０Ａと、入出力インターフェ
ース１３０Ａからなるグループ、及び（ii）プロセッサ
装置１００Ｂと、クロック発生回路１２０Ｂと、入出力
インターフェース１３０Ｂからなるグループを夫々１つ
のコンピュータシステムにするシステム状態の組み合わ
せを表し、４つのパターンが存在する。状態記憶手段１
５０のパターンは、例えば“１１”の場合、前記２つの
コンピュータシステムがクロック同期かつ結合状態にあ
ることを示している。状態記憶手段１５０を設けること
により、以降の分離・結合の処理を円滑に進めることが
できる。

【００２０】図３は分離／結合手段１６０の詳細構成を
示す。状態記憶手段１５０は図２の（ａ）に示す２ビッ
トの信号を出力する。その出力には２入力のＡＮＤ回路
１６５が接続され、選択回路２６０Ａ，２６０Ｂの各々
に入力される。選択回路２６０Ａ，２６０Ｂにはシステ
ムバス１１０Ａ，１１０Ｂが接続されほか、Ｉ／Ｏバス
１９５Ａ，１９５Ｂが接続されている。システムバス１
１０Ａ，１１０Ｂ間には、リセット回路（ＲＥＳＥＴ）
２５０が接続されている。

【００２１】選択回路２６０Ａ，２６０Ｂは同一構成で
あり、選択回路２６０Ａは、２入力のＡＮＤ回路２２０
Ａ、その出力を入力とするセレクタ（ＳＥＬ）２６０Ａ
より構成される。同様に、選択回路２６０ＢはＡＮＤ回
路２２０Ｂとセレクタ２６０Ｂから構成されている。選
択回路２６０の接続関係について説明すると、ＡＮＤ回
路１６５より出力された状態信号１９０はＡＮＤ回路２
２０Ａ，２２０Ｂの各々の一方の入力端子に印加され、
他方の入力端子にはシステムバス１１０Ａ，１１０Ｂが
たすき掛けに接続されている。ＡＮＤ回路２２０Ａの出
力は選択回路２６０Ａを切り換える信号になり、ＡＮＤ
回路２２０Ｂの出力は選択回路２６０Ｂを切り換える信
号になる。

【００２２】次に、図３の分離／結合手段１６０の動作
について説明する。ここでは、プロセッサ装置１００Ｂ
と入出力インターフェース１３０Ｂを１つのコンピュー
タシステムとして分離する場合について説明する。ま
ず、分離／結合指示手段１４０から、プロセッサ装置１
００Ｂを含むシステムを分離する指示がプロセッサ装置
１００Ａ，１００Ｂに入力される。この分離／結合指示
信号１７０を基に、プロセッサ装置１００Ａ，１００Ｂ
は状態記憶手段１５０を書きかえる指示（状態書換信号
１８０Ａ，１８０Ｂ）を状態記憶手段１５０へ出力す
る。これにより、状態記憶手段１５０には図２の（ｂ）
に示すパターン“１０”が設定される。このパターン
“１０”に対してはＡＮＤ回路１６５によるＡＮＤ条件
が成立しないため、ＡＮＤ回路２２０Ａ，２２０Ｂの出
力は“Ｌ”レベルのままであり、ＡＮＤ出力２４０Ａ，
２４０Ｂは生ぜず、システムバス１１０Ａ，１１０Ｂの
出力がＡＮＤ回路２２０Ａ，２２０Ｂに印加されても、
選択回路２６０Ａ，２６０Ｂを切り換える入力信号は生
じない。

【００２３】選択回路２６０Ａ，２６０Ｂは、システム
の状態がクロック同期で且つ結合状態の場合、図２の
（ｂ）に示すパターン“１１”が状態記憶手段１５０に
設定される。したがって、ＡＮＤ回路１６５はＡＮＤ条
件が成立し、状態信号１９０は“Ｈ”レベルに転じ、Ａ
ＮＤ回路２２０Ａ，２２０Ｂもシステムバス１１０Ａ，
１１０Ｂの状態に応じて出力２４０Ａ，２４０Ｂを発生
する。すなわち、プロセッサ装置１００Ａ，１００Ｂの
状態に応じてＩ／Ｏバス１９５Ａ，１９５Ｂへの出力が
選択される。自系のプロセッサ装置１００が正常であれ
ば、自系のシステムバス１１０のデータが選択（プロセ
ッサ装置１００Ａに対してはシステムバス１１０Ａのデ
ータ、プロセッサ装置１００Ｂに対してはシステムバス
１１０Ｂのデータ）される。また、自系のプロセッサ装
置１００が異常であれば、他系のシステムバス１１０の
データが選択される。これにより、プロセッサ装置１０
０Ａ，１００Ｂの一方に障害が発生しても、入出力イン
ターフェース１３０Ａ，１３０Ｂは二重化したまま処理
を継続することができる。

【００２４】このように、プロセッサ装置１００Ｂと入
出力インターフェース１３０Ｂを１つのコンピュータシ
ステムとして分離することができる。なお、リセット回
路２５０は、分離／結合指示手段１４０には分離したコ
ンピュータシステムを結合した後、二重化システムを形
成できるように、同一動作を開始するための指示をシス
テムバス１１０Ａ，１１０Ｂを介してプロセッサ装置１
００Ａ，１００Ｂへ出力する。

【００２５】図４は本発明による二重化コンピュータシ
ステムを用いてソフトウェアの入れ替えを行う際の処理
例を示す。ここでは、プロセッサ装置１００Ａ、クロッ
ク発生回路１２０Ａ、及び入出力インターフェース１３
０Ａの組み合わせを１つのコンピュータシステムとして
分離する場合を例に説明する。

【００２６】状態記憶手段１５０はクロック同期・結合
状態にある。このとき、状態記憶手段１５０のパターン
は“１１”が設定されており、システムバス１１０Ａ，
１１０Ｂは夫々ＡＮＤ回路２２０Ａ，２２０Ｂを介して
ＡＮＤ出力２４０Ａ，２４０Ｂが生じており、選択回路
２６０Ａ，２６０Ｂの選択状態によってはシステムバス
１１０Ａ，１１０Ｂは夫々Ｉ／Ｏバス１９５Ａ，１９５
Ｂと接続できる状態にある（ステップＳ１００１）。こ
こで、オペレータが分離／結合指示手段１４０によりプ
ロセッサ装置１００Ａ、クロック発生回路１２０Ａ及び
入出力インターフェース１３０Ａの組み合わせによるコ
ンピュータシステムをクロック同期・分離状態へ遷移さ
せる指示を入力すると（ステップＳ１００２）、分離・
結合指示信号１７０を介してプロセッサ装置１００Ａ，
１００Ｂに分離の指示が入力される。プロセッサ装置１
００Ａ，１００Ｂは状態書換信号１８０によって状態記
憶手段１５０の状態を読み、現在、両系同期動作状態に
あるか否かを判断する（ステップＳ１００３）。両系同
期動作状態であれば分離の指示を無視し、両系同期動作
であれば状態書換信号１８０によって状態記憶手段１５
０の状態をクロック同期・分離状態へ遷移させてＡ系か
らＢ系（プロセッサ装置１００Ｂ＋クロック発生回路１
２０Ｂ＋入出力インターフェース１３０Ｂ）を分離し、
Ａ系（プロセッサ装置１００Ａ＋クロック発生回路１２
０Ａ＋入出力インターフェース１３０Ａ）により処理を
継続する（ステップＳ１００４）。状態記憶手段１５０
から出力された状態信号１９０は分離／結合手段１６０
に入力され、状態記憶手段１５０はシステムバス１１０
Ａ，１１０ＢとＩ／Ｏバス１９５Ａ，１９５Ｂ間を分離
する。この状態でシステムバス１１０Ｂとクロック発生
回路１２０Ｂを含むＢ系を停止させ（ステップＳ１００
５）、クロック非同期・分離・Ａ系現用状態に遷移させ
る指示を入力する（ステップＳ１００６）。ステップＳ
１００５のＢ系の停止は、プロセッサ装置１００Ｂにお
ける処理の停止及び電源オフである。

【００２７】再び、Ｂ系を改修後のソフトウェアで立ち
上げ（ステップＳ１００７）、現用状態にあるＡ系より
メモリ転写手段２３０によりメモリ上の共有エリアをＢ
系へ転写する（ステップＳ１００８）。ここでのソフト
ウェアとは、ＯＳ及びアプリケーションプログラムを意
味する。また、メモリ上の共有エリアは、システムがク
ロック非同期・分離状態の場合に現用系と待機系の間で
ソフトウェアの処理の同期をとるために必要な共有デー
タを格納しているメモリの一部分である。ソフトウェア
の同期をとるために必ずしもメモリの全エリアを転写す
る必要はなく、一部分に集約することが可能なため、転
写に要する時間を短縮することができる。

【００２８】メモリ転写手段２３０によるメモリの転写
が完了後、クロック非同期・分離・Ｂ系現用状態に遷移
させる指示を入力（ステップＳ１００９）してＢ系で処
理を引き継ぎ、Ａ系を停止させる（ステップＳ１０１０
〜４１１）。更に、クロック同期・分離状態に遷移させ
る指示を入力し（ステップＳ１０１２）、再びＡ系を立
ち上げ（ステップＳ１０１３）、現在処理を継続してい
るＢ系よりメモリ転写手段２３０によりメモリ上の共有
エリアをＡ系に転写する（ステップＳ１０１４）。シス
テムをクロック同期・結合状態で動作させるためには、
両系のプロセッサ装置１００の同期をとる必要がある。
このため、両系のメモリの内容を全て一致させなければ
ならない。

【００２９】メモリ転写手段２３０によるメモリの転写
が完了後、クロック同期・結合状態に遷移させる指示を
入力し（ステップＳ１０１５）、プロセッサ装置を再び
同一動作にするためのリセットを出力する。これによ
り、システムは再び１つの二重化コンピュータシステム
として動作する（ステップＳ１０１６）。以上により、
システムが停止することなく、ソフトウェアの入れ替え
が可能になる。

【００３０】図５は図１の構成において、通信データが
入出力インターフェース１３０Ａ，１３０Ｂの両方で受
信された場合の信号の流れを示している。図のように、
入出力インターフェース１３０Ａ，１３０Ｂは通信アド
レスを記憶する通信アドレス記憶手段１３０ａ，１３０
ｂを持っている。この通信アドレス記憶手段には、例え
ば、コンピュータシステムと通信可能であるが、状態記
憶手段１５０の状態がクロック同期・結合状態にあり、
入出力インターフェース１３０Ａ，１３０Ｂ内のアドレ
ス記憶手段には同一の物理アドレスＡがＩ／Ｏバス１９
５Ａ，１９５Ｂを介して記憶されている。これは、立ち
上げ時にＯＳ（オペレーティングシステム）が磁気ディ
スク等のＩＰＬ装置に記憶された設定すべき物理アドレ
スを読み出し、入出力インターフェース１３０Ａ，１３
０Ｂに対して同じアドレスを書き込むことを意味する。

【００３１】このとき、通信回線３００を介して他のコ
ンピュータシステムから送信されてきた物理アドレスＡ
を持つデータ（４００）は、入出力インターフェース１
３０Ａ，１３０Ｂのアドレス記憶手段には同一の物理ア
ドレスＡが記憶されているため、入出力インターフェー
ス１３０Ａ，１３０Ｂの各々で受信される。このデータ
はプロセッサ装置１００Ａ，１００Ｂで同時に処理され
る。このため、他のコンピュータシステムからは１台の
コンピュータシステムがデータを受信したように見え
る。

【００３２】図６は図１の構成において、通信データが
入出力インターフェース１３０Ａ，１３０Ｂの片方で受
信されたときの信号の流れを示している。Ｂ系（プロセ
ッサ装置１００Ｂ、クロック発生回路１２０Ｂ、及び入
出力インターフェース１３０Ｂ）が１つのコンピュータ
システムとして分離独立している場合、再立ち上げ時に
Ｂ系のＯＳは、状態記憶手段１５０の状態を参照し、ク
ロック非同期・分離・Ａ系現用状態にあることを把握す
る。磁気ディスク等のＩＰＬ装置に記憶された設定すべ
き物理アドレスを読み出し、入出力インターフェース１
３０Ｂのアドレス記憶手段１３０ｂの物理アドレスを物
理アドレスＡと異なる物理アドレスＢに設定する（４１
０）。これにより、物理アドレスＡを持つデータ（４２
０）が他のコンピュータシステムから送信されて来る
と、記憶している入出力インターフェース１３０Ａで物
理アドレスＡを受信するが、入出力インターフェース１
３０Ｂのアドレス記憶手段１３０ｂは物理アドレスＢを
記憶しているため、このデータを受信しない。また、物
理アドレスＢを持つデータ（４３０）が他のコンピュー
タシステムから送信されて来ると、物理アドレスＢを記
憶している入出力インターフェース１３０Ｂで受信する
が、入出力インターフェース１３０Ａは物理アドレスＡ
を記憶しているため、このデータを受信しない。このた
め、独立動作状態では本発明による二重化コンピュータ
システムは、他のコンピュータシステムからは２台のコ
ンピュータシステムがデータを受信したように見える。

【００３３】図７はメモリ転写手段２３０の詳細構成を
示す。メモリ転写手段２３０は、データを保持するレジ
スタ２３１、アドレス及びデータを他の系へ送信するた
めのバッファ２３２、及びレジスタ２３１のＥＮ端子に
アドレスエリア判定結果を与えるためのアドレスエリア
判定回路２３３を備えて構成されている。アドレスエリ
ア判定回路２３３は、自系のプロセッサ装置のメモリア
ドレス１７１（１７２はメモリデータである）が共有エ
リアに一致しているか否かを判定するための共有エリア
アドレスの一致を判定すると、レジスタ２３１にデータ
が保持される。このデータはバッファ２３２を介して他
系のプロセッサ装置へ転送される。

【００３４】図８はプロセッサ装置におけるメモリ上の
共有エリアの割り当てを示す。メモリ１０１の全エリア
１０１ａに対し、共有エリア１０１ｂはその途中の一部
に割り当てられる。

【００３５】図９は系間データ転送の同期化回路を示
す。同期化回路５００は、レジスタ（ＲＥＧ）５０１、
レジスタ５０２、及び受信信号選択回路５０３を備えて
構成される。受信データを最初に保持するレジスタ５０
１には系間データ転送制御信号が印加され、非同期ハザ
ードを吸収するためのレジスタ５０２にはレジスタ５０
１の出力が印加される。レジスタ５０１，５０２はクロ
ック（ＣＬＫ）で動作する。受信信号選択回路５０３に
は、レジスタ５０１及びレジスタ５０２の出力及びクロ
ック同期・非同期状態信号が印加される。受信信号選択
回路５０３は、クロック同期／非同期によって前記２つ
のレジスタの出力を選択する。

【００３６】図９の同期化回路５００によれば、非同期
ハザードが発生せず、同期化が不要なクロック同期状態
では前段のレジスタ５０１の値を選択するため、一回の
転送で１クロックサイクル余分にかかることがなく、性
能低下を招くことがない。

【００３７】二重系間のデータ転送において、クロック
同期、非同期のいずれの場合も転送パスを共有させるこ
とにより、クロック同期転送時に同期化ロスによる転送
性能の低下を防止することができる。

【００３８】図１０は選択手段２００の詳細構成を示
す。選択手段２００Ａは、マスタ／スレーブ検定回路２
０１Ａ、このマスタ／スレーブ検定回路２０１Ａに接続
された自系クロック選択回路（ＤＥＣ）２０２Ａ、自系
クロック選択回路２０２Ａの出力及びクロック発生回路
１２０Ａ，１２０Ｂの出力を入力とするセレクタ２０３
Ａより構成されている。選択手段２００Ｂは選択手段２
００Ａと同一の接続構成であり、マスタ／スレーブ検定
回路２０１Ｂ、自系クロック選択回路２０２Ｂ、セレク
タ２０３Ｂを備えている。

【００３９】マスタ／スレーブ検定回路２０１Ａ，２０
１Ｂは、Ａ系、Ｂ系いずれかのマスタ信号を排他的に成
立させるもので、例えば、電源投入が先行した方をマス
タにする方式等があり、クロック同期状態時の使用クロ
ックを決定するための信号２０４Ａ，２０４Ｂを出力す
る。自系クロック選択回路２０２Ａ，２０２Ｂは、値が
“１”のとき自系クロックを選択することを示す自系ク
ロック選択信号２０５Ａ，２０５Ｂを出力する。セレク
タ２０３Ａ，２０３Ｂは、自系クロック選択信号２０５
Ａ，２０５Ｂを受けて自系又は他系のクロックを選択す
る。

【００４０】図１１は図１０の自系クロック選択回路２
０２Ａ，２０２Ｂの選択論理を示す。自系クロック選択
回路２０２Ａ，２０２Ｂを用いることで、状態記憶手段
１５０の状態パターンに応じてＡ系、Ｂ系のいずれか一
方のクロックを選択的に使用し、Ａ系、Ｂ系をクロック
同期で動作させ、又はＡ系、Ｂ系夫々のクロックを独立
に使用し、Ａ系、Ｂ系をクロック非同期で動作させるこ
とが可能になる。

【００４１】図１２は図４に示したソフトウェアを入れ
替えた時の制御プログラム及びオペレータの処理を示
す。ここで、制御プログラムとはハードウェアに依存し
た機械語等で記述され、ハードウェアを直接制御するプ
ログラムを指している。

【００４２】例えば、ＯＳコマンドの入力等により、ソ
フトウェア入れ替え指示が行われる（ステップＳ２００
１）。この指示を基に現在の状態が判定される。例え
ば、“１１”であるか否かが判定され（ステップＳ２０
０２）、“１１”であれば状態は“１０”に設定される
（ステップＳ２００３）。この設定を基にオペレータが
Ｂ系停止・電源断を実行すると（ステップＳ２００
４）、状態が“０１”に設定設定される（ステップＳ２
００５）。これに対し、オペレータはＢ系電源投入・再
立ち上げを実行する（ステップＳ２００６）。更に、改
修後のソフトウェアに入れ替える（ステップＳ２００
７）。この後、Ｂ系が立ち上がったか否かが判定される
（ステップＳ２００８）。Ｂ系の立ち上がりが判定され
れば、メモリ上の共有エリアの転写が指示（Ａ系→Ｂ
系）される（ステップＳ２００９）。ついで、状態が
“００”に設定される（ステップＳ２０１０）。これに
対し、オペレータはＡ系停止・電源断を実行すると（ス
テップＳ２０１１）、状態は“１０”に設定される（ス
テップＳ２０１２）。オペレータはＡ系電源投入・再立
ち上げを実行する（ステップＳ２０１３）。これに対
し、メモリ上の全エリアの転写が指示（Ｂ系→Ａ系）さ
れ（ステップＳ２０１４）、状態が“１１”に設定され
ると（ステップＳ２０１５）、両系同期処理が終了する
（ステップＳ２０１６）。

【００４３】図１３は図１２のステップＳ２０１６のＡ
系、Ｂ系を再同期させるための処理の詳細を示す。ま
ず、リセットにより初期化されるプロセッサ内部のプロ
グラムカウンタやレジスタの値をメモリ上に退避させる
（ステップＳ３００１）。次に、同期リセット中の入出
力インターフェース１３０Ａ又は入出力インターフェー
ス１３０ＢからのＤＭＡ（direct memory access）や割
り込みの消失を防ぐため、これらを一旦抑止する（ステ
ップＳ３００２〜３００３）。ついで、図３に示したリ
セット回路２５０に対して同期リセット指示を行い、
Ａ，Ｂ両系のプロセッサをクロックに同期してリセット
する（ステップＳ３００４）。これにより、両系のプロ
セッサはクロック同期で同一命令の実行を開始する。次
に、退避しておいたプロセッサの内部情報をメモリから
回復し（ステップＳ３００５）、入出力インターフェー
ス１３０からのＤＭＡアクセス抑止を解除し（ステップ
Ｓ３００６）、更に、入出力インターフェース１３０か
らの割り込みの受付を再開する（ステップＳ３００
８）。

【００４４】図１４は入出力インターフェース１３０の
アドレス空間の割り当てを示す。アドレス領域６００に
は、Ａ系入出力インターフェース（Ｉ／Ｏ）のアドレス
空間６０１とＢ系入出力インターフェース（Ｉ／Ｏ）の
アドレス空間６０２が別々に割り当てられ、アドレス空
間６０１の先頭には末実装領域６０３、アドレス空間６
０２の先頭には末実装領域６０４、アドレス空間６０２
の後部には末実装領域６０５が確保されている。

【００４５】制御プログラムは立ち上げ時に実装されて
いる入出力インターフェース１３０を認識し、その結果
をＯＳに引き渡す。ＯＳはＡ，Ｂ系対象となっている入
出力インターフェース１３０Ａ，１３０Ｂを夫々認識
し、どちらかの系を現用系にし、他方の系を待機系と定
義し二重化制御を実行する。

【００４６】図１５は両系分離状態のＡ系プロセッサか
ら見た入出力インターフェースのアドレス空間の割り当
てを示す。両系分離状態においては、図３に示した分離
／結合手段１６０によりＡ系プロセッサからはＢ系入出
力インターフェースを認識できないため、制御プログラ
ムはＢ系入出力インターフェースを末実装（斜線で図示
のアドレス空間６０２）と定義し、この情報をＯＳに引
き渡す。これにより、ＯＳはＡ系入出力インターフェー
スのみを制御し、Ａ系プロセッサとＡ系入出力インター
フェースで独立した１つのコンピュータシステムとして
動作する。

【００４７】図１６は両系分離状態のＢ系プロセッサか
ら見た入出力インターフェースのアドレス空間の割り当
てを示す。この場合、図１５とは逆に、Ｂ系プロセッサ
からはＡ系入出力インターフェースを認識できないた
め、制御プログラムはＢ系入出力インターフェースを末
実装（斜線で図示のアドレス空間６０１）と定義し、こ
の情報をＯＳに引き渡すことになる。これにより、ＯＳ
はＡ系入出力インターフェースのみを制御し、Ｂ系プロ
セッサとＢ系入出力インターフェースで独立した１つの
コンピュータシステムとして動作する。

【００４８】図１７は制御プログラムによる立ち上げ処
理を示す。まず、プロセッサ、メモリの初期化及び診断
が行われる（ステップＳ４００１，４００２）。次に、
実装されている入出力インターフェース１３０Ａ，１３
０Ｂの認識及び初期化が行われる（ステップＳ４００
３）。以上が完了したら状態記憶手段１５０を参照し、
クロック同期状態か否かを判定し（ステップＳ４００
４）、クロック同期状態（状態値が“１ｘ”のとき）で
あればステップＳ４００５へ移行し、Ａ，Ｂ両系を同期
させるためにループをしながら両系同期リセットを待つ
（ステップＳ４００５）。両系の同期リセットが行われ
るとループより抜け（ステップＳ４００６）、両系クロ
ック同期動作状態でＯＳに分岐する（ステップＳ４００
７）。一方、ステップＳ４００４の判定処理でクロック
非同期が判定（状態値が“０ｘ”のとき）された場合、
片系単独で立ち上がるため、判定処理の後、ＯＳに分岐
する（ステップＳ４００７）。

【００４９】

【発明の効果】以上説明した通り、本発明によれば、ク
ロック同期で動作する二重化コンピュータシステムにあ
って、少なくとも各１つのプロセッサ装置、主記憶装置
及び入出力インターフェースの組み合わせを１つのコン
ピュータシステムとして独立に動作させ、その状態でソ
フトウェアの入れ替えを行い、再度、該コンピュータシ
ステムを他のコンピュータシステムに同期させて動作さ
せることを可能にしたので、システムを停止することな
くソフトウェアを入れ替えることができる。

【図面の簡単な説明】

【図１】本発明の二重化コンピュータシステムを示すブ
ロック図である。

【図２】本発明による状態記憶手段の定義を示す説明図
である。

【図３】分離／結合手段の詳細構成を示す回路図であ
る。

【図４】本発明による二重化コンピュータシステムを用
いてソフトウェアの入れ替えを行う際の処理例を示すフ
ローチャートである。

【図５】図１の構成で通信データが２つの入出力インタ
ーフェースの両方で受信された場合の信号の流れを示す
説明図である。

【図６】図１の構成で通信データが２つの入出力インタ
ーフェースの一方で受信されたときの信号の流れを示す
説明図である。

【図７】メモリ転写手段の詳細構成を示す回路図であ
る。

【図８】プロセッサ装置におけるメモリ上の共有エリア
の割り当てを示す説明図である。

【図９】系間データ転送の同期化回路を示す回路図であ
る。

【図１０】選択手段の詳細構成を示す回路図である。

【図１１】図１０の自系クロック選択回路の選択論理を
示す説明図である。

【図１２】図４に示したソフトウェアを入れ替えた時の
制御プログラム及びオペレータの処理を示すフローチャ
ートである。

【図１３】図１２のＡ系、Ｂ系を再同期させるための処
理の詳細を示すフローチャートである。

【図１４】入出力インターフェースのアドレス空間の割
り当てを示す説明図である。

【図１５】両系分離状態のＡ系プロセッサから見た入出
力インターフェースのアドレス空間の割り当てを示す説
明図である。

【図１６】両系分離状態のＢ系プロセッサから見た入出
力インターフェースのアドレス空間の割り当てを示す説
明図である。

【図１７】制御プログラムによる立ち上げ処理を示すフ
ローチャートである。

【符号の説明】

１００Ａ，１００Ｂプロセッサ装置１０１メモリ１０１ｂ共有エリア１１０Ａ，１１０Ｂシステムバス１２０Ａ，１２０Ｂクロック発生回路１３０Ａ，１３０Ｂ入出力インターフェース１３０ａ，１３０ｂ通信アドレス記憶手段１４０分離／結合指示手段１５０状態記憶手段１６０分離／結合手段１９５Ａ，１９５ＢＩ／Ｏバス２００Ａ，２００Ｂ選択手段２３３アドレスエリア判定回路２６０Ａ，２６０Ｂ選択回路５０３受信信号選択回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者黒沢憲一茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者山口伸一朗茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】二重化を形成する第１及び第２のプロセ
ッサ装置と、前記プロセッサ装置の各々に接続されたシ
ステムバスと、前記プロセッサ装置の各々に二重化した
クロックを供給するクロック発生手段と、第１及び第２
のＩ／Ｏバスと、該Ｉ／Ｏバスの各々に接続された第１
及び第２の入出力インターフェースと、前記システムバ
スの各々と前記Ｉ／Ｏバスの各々の間に設けられ、分離
の指示に基づいて前記プロセッサ装置の少なくとも１つ
を独立したコンピュータシステムとして分離し、或いは
結合の指示に基づいて分離したコンピュータシステムを
１つの二重化したコンピュータシステムに結合する分離
／結合手段と、前記第１及び第２のプロセッサ装置のク
ロック同期・結合状態又はクロック非同期・分離状態を
記憶する状態記憶手段を具備することを特徴とする二重
化コンピュータシステム。
【請求項２】前記分離／結合手段は、分離されたコン
ピュータシステムを１つの二重化したコンピュータシス
テムに結合したとき、前記第１及び第２のプロセッサ装
置に対し、同一動作を開始させる指示を出力することを
特徴とする請求項１記載の二重化コンピュータシステ
ム。
【請求項３】前記分離／結合手段は、前記状態記憶手
段がクロック非同期・分離状態になったことをもって前
記プロセッサ装置の少なくとも１つを独立したコンピュ
ータシステムとして分離し、分離したコンピュータシス
テムでソフトウェアの入れ替えを行うことを特徴とする
請求項２記載の二重化コンピュータシステム。
【請求項４】前記分離／結合手段は、前記状態記憶手
段がクロック同期・結合状態を記憶したことをもって分
離していたコンピュータシステムの主記憶置に現用コン
ピュータシステムの主記憶装置の内容を転写し、転写後
に前記第１及び第２のプロセッサ装置へ同一動作を開始
させる指示を出力することを特徴とする請求項２記載の
二重化コンピュータシステム。
【請求項５】前記分離されたプロセッサ装置は、自系
の入出力インターフェースに対し、他の入出力インター
フェースの通信アドレスとは異なる通信用アドレスをア
ドレス記憶手段に設定することを特徴とする請求項１記
載の二重化コンピュータシステム。
【請求項６】前記第１及び第２のプロセッサ装置がク
ロック同期・結合状態にあるとき、前記各プロセッサ装
置が備えるメモリの共有エリアの内容を同一にするメモ
リ転写手段を備えることを特徴とする請求項１記載の二
重化コンピュータシステム。
【請求項７】前記メモリ転写手段は、前記第１及び第
２のプロセッサ装置が分離状態にあるとき、常時、現用
系のプロセッサ装置のメモリの共有エリアのデータを待
機系のプロセッサ装置のメモリに転写することを特徴と
する請求項６記載の二重化コンピュータシステム。
【請求項８】前記メモリ転写手段は共有エリアのアド
レスの一致の有無を判定する共有エリア判定手段を備
え、該共有エリア判定手段が共有エリアの一致を判定し
た時にメモリ転写を起動することを特徴とする請求項７
記載の二重化コンピュータシステム。
【請求項９】二重系間のデータ転送に際し、クロック
同期及び非同期のいずれにおいても転送パスが共有され
ることを特徴とする請求項１記載の二重化コンピュータ
システム。