JPH10293567A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH10293567A
JPH10293567A JP9158838A JP15883897A JPH10293567A JP H10293567 A JPH10293567 A JP H10293567A JP 9158838 A JP9158838 A JP 9158838A JP 15883897 A JP15883897 A JP 15883897A JP H10293567 A JPH10293567 A JP H10293567A
Authority
JP
Japan
Prior art keywords
display
frame
image data
display device
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9158838A
Other languages
English (en)
Inventor
Mikio Miura
幹夫 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP9158838A priority Critical patent/JPH10293567A/ja
Publication of JPH10293567A publication Critical patent/JPH10293567A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 殆どコストアップをせずに、表示画面を複数
のエリアに分割指定し、その各エリアにそれぞれフレー
ムメモリの各レイヤの画像データを表示すると共にその
境界部分にウインドウ枠を表示する際の処理速度を向上
させる。 【解決手段】 CPU1が種類の異なる複数の画像デー
タをフレームメモリ7の各レイヤに別々に描画し、表示
装置9の画面が複数のエリアに分割指定された場合、タ
イミングジェネレータ3がその各エリアに上記各レイヤ
の画像データを表示させる際の表示アドレスを切り換え
るための切換信号を発生し、その発生に同期して枠信号
も発生し、その枠信号により合成回路11が上記各エリ
アの境界部分にウインドウ枠を表示させる。また、切換
信号の発生に同期して表示制御回路4が上記各レイヤの
表示アドレスを切り換え、その表示アドレスのレイヤか
ら画像データを読み出し、それを合成回路11が対応す
るエリアに表示させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ラスタスキャン
方式の画像表示装置に関する。
【0002】
【従来の技術】このような画像表示装置として、並列デ
ータ入出力方式のフレームメモリの画像データ(文字や
パターン等の画像情報)を並列データとして読み込み、
それをCRT(陰極線管)やLCD(液晶デバイス)等
を用いた表示装置に順次転送してその表示画面に表示さ
せるグラフィックディスプレイ装置がある。
【0003】このような画像表示装置は、例えば図25
に示すように、CPU1,ROM2,タイミングジェネ
レータ3,表示制御回路4,バスドライバ5,マルチプ
レクサ6,フレームメモリ7,ラッチ8,表示装置9等
によって構成されている。CPU1は、表示装置9のみ
ならずこの画像表示装置全体の制御を行なう中央処理装
置であり、ROM(リード・オンリ・メモリ)2に格納
されているプログラムを実行する。そのROM2には、
プログラムの他にグラフィック表示のためのグラフィッ
クデータ(画像データ)が格納されている。
【0004】表示制御回路4は、主にアドレスジェネレ
ータからなり、タイミングジェネレータ3から発生され
るタイミング信号に従って、CPU1とは非同期にサイ
クリックな(規則正しい)表示動作を繰り返す機能を持
っている。したがって、フレームメモリ7のアクセスは
表示制御回路4に優先権があり、CPU1はフレームメ
モリ7のグラフィックデータの書き換えや読み出しを表
示制御回路4が非アクセス状態のタイミングで行なえる
ようにタイミングジェネレータ3によって制御される。
【0005】まず、CPU1が、表示制御回路4内の各
レジスタに、フレームメモリ7上の表示開始アドレス
(スタートアドレス),表示画面の水平方向の表示文字
数(水平表示画面幅),フレームメモリ7の水平方向の
書き込み文字数(水平仮想画面幅)などをそれぞれ設定
する。それらの設定値はタイミングジェネレータ3にも
送られ、それらの設定値に従ってタイミングジェネレー
タ3が表示のための各種同期信号を発生する。
【0006】CPU1は、ROM2内のプログラムに従
ってグラフィックデータをフレームメモリ7(フレーム
バッファ)の所定アドレスに描画する。表示制御回路4
は、タイミングジェネレータ3から発生されるフレーム
同期信号に従ってグラフィック用表示アドレスバス10
上にグラフィック表示アドレス(GA0〜GA14)を
出力する。それによって、そのアドレスに従ったグラフ
ィックデータがフレームメモリ7から読み出され、ラッ
チ8を経由して表示装置9に転送される。
【0007】このような画像表示装置において、表示内
容の切り替えや画面展開の方法として、表示画面を複数
のエリアに分割指定し、その各エリアに種類の異なる複
数の画像データをそれぞれ表示する(表示画面上のウイ
ンドウ枠内にその周りと種類が異なる画像データを表示
する)、いわゆるウインドウ表示が一般的に使われてい
る。
【0008】このようなウインドウ表示の際に、開いた
ウインドウ表示を強調するために、ウインドウの外側の
表示を暗くしたり、色調を変えたり、網かけ等のオーバ
レイを施したりすることがある。また、ウインドウ枠
(各エリアの境界線)を表示する場合がある。ウインド
ウ枠を表示するために従来用いられていた方法として
は、次のような方法が知られている。
【0009】(1)フレームメモリ(VRAM)に画像
データ(例えばグラフィックデータ)と共にウインドウ
枠を描画する。 (2)画像データ描画用のフレームメモリの他に、ウイ
ンドウ枠を表示するためのフレームメモリを設け、その
フレームメモリにウインドウ枠を描画し、画像データと
論理和合成して表示画面に表示する。
【0010】
【発明が解決しようとする課題】しかしながら、(1)
の方法では、表示画面の任意の位置に任意の形状のウイ
ンドウ枠を表示でき、ハードウェアの回路構成も簡単に
なるが、ウインドウ開閉時の視覚的効果として徐々にウ
インドウの大きさを変化させようとすると、ウインドウ
枠を移動した後の背景を修復しながら移動したウインド
ウ枠を描画しなければならないため、動作速度の点で問
題がある。つまり、ウインドウ枠を移動しながら画面分
割アドレスも移動させるには、高速な処理が要求され
る。
【0011】また、(2)の方法では、画像データ描画
用のフレームメモリの他に、最低でも1画面分のフレー
ムメモリを別に設けなければならないので、コスト的に
問題がある。また、画像データ描画用のフレームメモリ
上でウインドウ枠の移動に伴う画像データの書き換えが
生じないため、ウインドウ枠の背景の修復動作を行なう
必要がなく、(1)の方法に比べると動作速度は速くな
るが、ウインドウ枠の描画にはやはり時間がかかってし
まう。
【0012】この発明は上記の点に鑑みてなされたもの
であり、殆どコストアップをせずに、表示装置の表示画
面を複数のエリアに分割指定し、その各エリアにそれぞ
れフレームメモリの各レイヤの画像データを表示すると
共にその境界部分にウインドウ枠を表示する際の処理速
度を向上させることを目的とする。
【0013】
【課題を解決するための手段】この発明は上記の目的を
達成するため、ラスタスキャン方式の画像表示装置にお
いて、種類の異なる複数の画像データをフレームメモリ
の各レイヤに別々に描画する画像データ描画手段と、表
示装置の表示画面を複数のエリアに分割指定する分割指
定手段と、該手段によって指定された各エリアに上記各
レイヤの画像データをそれぞれ表示させる際の表示アド
レスを切り換えるための切換信号を発生する切換信号発
生手段と、該手段による切換信号の発生に同期して枠信
号を発生する枠信号発生手段と、該手段によって発生さ
れた枠信号によって上記各エリアの境界部分にウインド
ウ枠を表示させる枠表示制御手段と、切換信号発生手段
による切換信号の発生に同期して上記各レイヤの表示ア
ドレスを切り換える表示アドレス切換手段と、フレーム
メモリの表示アドレス切換手段によって切り換えられた
表示アドレスのレイヤから画像データを読み出す画像デ
ータ読出手段と、該手段によって読み出された画像デー
タを表示画面の対応するエリアに表示させる画像表示制
御手段とを設けたものである。
【0014】さらに、分割指定手段を、表示画面を複数
のエリアにドット単位で分割指定する手段とすればよ
い。この場合、枠表示制御手段が、分割指定手段によっ
て表示画面がドット単位で正方形又は長方形のエリアと
その他のエリアとに分割指定され、枠信号発生手段から
の枠信号によって上記正方形又は長方形のエリアとその
他のエリアとの境界部分に2ドット幅のウインドウ枠を
表示させるとき、上記正方形又は長方形のエリアとその
他のエリアとの境界線のうち、左右の各境界線の両側に
それぞれ1ドット幅の縦枠を表示させると共に、上の境
界線の下側及び下の境界線の上側にそれぞれ2ドット幅
の横枠を表示させるようにするとよい。
【0015】この発明の画像表示装置では、画像データ
描画手段が種類の異なる複数の画像データをフレームメ
モリの各レイヤに別々に描画し、分割指定手段によって
表示装置の表示画面が複数のエリアに分割指定された場
合に、切換信号発生手段がその各エリアに上記各レイヤ
の画像データをそれぞれ表示させる際の表示アドレスを
切り換えるための切換信号を発生する。この切換信号
は、一方のエリアに1ライン分の画像データが表示され
る度に発生される。
【0016】その切換信号の発生に同期して枠信号発生
手段が枠信号を発生し、その枠信号によって枠表示制御
手段が上記各エリアの境界部分にウインドウ枠(上下の
横枠,左右の縦枠からなる境界線)を表示させる。一
方、上記切換信号の発生に同期して表示アドレス切換手
段が上記各レイヤの表示アドレスを切り換え、その表示
アドレスのレイヤから画像データ読出手段が画像データ
を読み出し、その画像データを画像表示制御手段が表示
画面の対応するエリアに表示させる。
【0017】したがって、枠信号発生手段をハードウェ
アで構成することにより、ソフトの負担が減り、上記各
エリアにそれぞれフレームメモリの各レイヤの画像デー
タを表示すると共にその境界部分にウインドウ枠を表示
する際の処理速度を向上させることができる。また、ウ
インドウ枠を専用のフレームメモリに描画する必要もな
いため、コストの上昇を抑えることができる。さらに、
分割指定手段による表示画面の複数のエリアへの分割指
定(ウインドウ枠の指定)と同期してその各エリアに表
示される画像データも移動することになるため、ウイン
ドウ枠の表示品質も向上する。
【0018】また、分割指定手段によって表示画面を複
数のエリアにドット単位で分割指定するようにすれば、
その各エリアにフレームメモリの各レイヤの画像データ
を、その境界部分にウインドウ枠をそれぞれドット単位
で表示できるため、それらの表示品質を向上させること
ができる。
【0019】この場合、枠表示制御手段が、分割指定手
段によって表示画面がドット単位で正方形又は長方形の
エリアとその他のエリアとに分割指定され、枠信号発生
手段からの枠信号によって上記正方形又は長方形のエリ
アとその他のエリアとの境界部分に2ドット幅のウイン
ドウ枠を表示させるとき、上記正方形又は長方形のエリ
アとその他のエリアとの境界線のうち、左右の各境界線
の両側にそれぞれ1ドット幅の縦枠を表示させると共
に、上の境界線の下側及び下の境界線の上側にそれぞれ
2ドット幅の横枠を表示させるようにすれば、角部(縦
枠と横枠の接する部分)で段差を生じない真直角のウイ
ンドウ枠を表示させることができる。
【0020】
【発明の実施の形態】以下、この発明の実施形態を図面
に基づいて具体的に説明する。図1は、この発明の一実
施形態である画像表示装置の制御系の構成例を示すブロ
ック図であり、図25と対応する部分には同一符号を付
している。
【0021】CPU1は、この画像表示装置全体の制御
を行なう中央処理装置であり、ROM2に格納されてい
る種類の異なる複数の画像データ(グラフィックデー
タ)をフレームメモリ7の各レイヤに別々に描画する画
像データ描画手段としての各機能と、表示装置9の表示
画面を複数のエリアに分割指定する分割指定手段として
の機能を果たす。
【0022】表示制御回路4は、前述した各レジスタの
他に、表示装置9の表示画面を複数のエリアに分割する
(表示画面にウインドウを表示する)ための垂直分割ア
ドレスレジスタ及び水平分割アドレスレジスタを2つず
つ備えており、後述するタイミングジェネレータ3によ
る切換信号の発生に同期してフレームメモリ7の各レイ
ヤの表示アドレスを切り換える表示アドレス切換手段と
しての機能と、それによって切り換えられたフレームメ
モリ7の表示アドレスのレイヤから画像データを読み出
す画像データ読出手段としての機能を果たす。
【0023】タイミングジェネレータ3は、表示制御回
路4から送られてくる各レジスタの設定値に従って表示
のための各種同期信号を発生するものであり、表示制御
回路4に対して分割指定された表示画面の各エリアにフ
レームメモリ7の各レイヤの画像データをそれぞれ表示
させる際の表示アドレスを切り換えるための切換信号を
発生する切換信号発生手段としての機能と、その切換信
号の発生に同期して縦枠信号,横枠信号を発生する枠信
号発生手段としての機能を果たす。
【0024】合成回路11は、フレームメモリ7からの
画像データとタイミングジェネレータ3からの縦枠信
号,横枠信号とを論理和合成して表示装置9の表示画面
に表示を行なわせるものであり、タイミングジェネレー
タ3からの縦枠信号,横枠信号によって上記各エリアの
境界部分にウインドウ枠を表示させる枠表示制御手段と
しての機能と、フレームメモリ7の各レイヤから読み出
された画像データを表示装置9の表示画面の対応するエ
リアに表示させる画像表示制御手段としての機能を果た
す。
【0025】次に、この画像表示装置におけるこの発明
に係る動作について、図2及び図3を参照して具体的に
説明する。まず、CPU1が表示制御回路4の各レジス
タに各種の値をそれぞれ設定する。このとき、表示装置
9の表示画面を複数のエリアに分割したい(表示画面に
ウインドウを表示したい)旨の要求があった場合、表示
制御回路4の各垂直分割アドレスレジスタ及び水平分割
アドレスレジスタに所要のアドレス値を設定することに
より、表示装置9の表示画面を複数のエリアに分割指定
する。
【0026】例えば、図2に示すように、表示装置9の
表示画面9aにウインドウWを表示するために、そのウ
インドウ枠の表示アドレス(フレームメモリ7における
アドレス)、つまり横枠Saの表示アドレスである第1
の垂直分割アドレスAD1,横枠Sbの表示アドレスで
ある第2の垂直分割アドレスAD2,縦枠Scの表示ア
ドレスである第1の水平分割アドレスAD3,縦枠Sd
の表示アドレスである第2の水平分割アドレスAD4
を、それぞれ各垂直分割アドレスレジスタ及び水平分割
アドレスレジスタに設定する。
【0027】表示制御回路4は、各レジスタに各種の値
が設定されると(ここでは表示装置9の表示画面が複数
のエリアに分割指定されたものと仮定する)、それらの
設定値をタイミングジェネレータ3に送る。タイミング
ジェネレータ3は、それらの設定値に従って表示のため
の各種同期信号を発生する。
【0028】ここでは、表示装置9の表示画面が複数の
エリアに分割指定されているため、例えば図3に示すよ
うに、表示アドレスを切り換えるための切換信号である
ウインドウの内外を識別するアドレスセレクト信号(A
S,VAS)を発生し、さらにその信号の発生に同期し
て上記各エリアの境界部分にウインドウ枠を表示させる
ための縦枠信号,横枠信号を発生する。
【0029】すなわち、信号ASを図示しないメモリク
ロックMCLKによってディレイさせて信号ASDを生
成した後、そのASとASDとの排他的論理和によって
縦枠信号を生成する。また、信号VASを図示しない水
平同期信号HSによってディレイさせて信号VASDを
生成した後、そのVASとVASDとの排他的論理和に
よって横枠信号を生成する。なお、メモリクロックMC
LKは、フレームメモリ7から画像データ(表示デー
タ)を読み出す周期の同期信号である。
【0030】一方、表示制御回路4は、タイミングジェ
ネレータ3からアドレスセレクト信号(AS,VAS)
が発生される度に、その発生に同期して(実際には信号
VASの立ち上がりと立ち下がりで)フレームメモリ7
の各レイヤの表示アドレスを切り換え、その表示アドレ
スのレイヤから画像データを並列データとして(例えば
1バイト単位で)読み出し、合成回路11に順次送出す
る。
【0031】合成回路11は、タイミングジェネレータ
3からの縦枠信号,横枠信号とフレームメモリ7から送
られてくる画像データとを論理和合成し、その合成画像
データを表示装置9に順次転送してその表示画面に表示
させる。それによって、図2に示したように表示装置9
の表示画面9aにウインドウWとウインドウ枠を構成す
る横枠Sa,Sb,縦枠Sc,Sdを表示させることが
できる。
【0032】このように、この実施形態においては、タ
イミングジェネレータ3(ハードウェア)が枠信号発生
手段としての機能を果たすため、CPU1(ソフト)の
負担が減り、上記各エリアにそれぞれフレームメモリ7
の各レイヤの画像データを表示すると共にその境界部分
にウインドウ枠を表示する際の処理速度が向上する。ま
た、ウインドウ枠を専用のフレームメモリに描画する必
要もないため、コストの上昇を抑えることができる。さ
らに、CPU1による表示画面の複数のエリアへの分割
指定(ウインドウ枠の指定)と同期してその各エリアに
表示される画像データも移動することになるため、ウイ
ンドウ枠の表示品質も向上する。
【0033】図4は、この発明の他の実施形態である画
像表示装置の制御系の構成例を示すブロック図であり、
図1と対応する部分には同一符号を付している。CPU
1は、この画像表示装置全体の制御を行なう中央処理装
置であり、ROM2に格納されている種類の異なる複数
の画像データ(グラフィックデータ)をフレームメモリ
7の各レイヤに別々に描画する画像データ描画手段とし
ての各機能と、表示装置9の表示画面を複数のエリアに
ドット単位で分割指定する分割指定手段としての機能を
果たす。
【0034】タイミングジェネレータ3は、表示制御回
路4から送られてくる各レジスタの設定値に従って表示
のための各種同期信号を発生するものであり、表示制御
回路4に対してドット単位で分割指定された表示画面の
各エリアにフレームメモリ7の各レイヤの画像データを
それぞれ表示させる際の表示アドレスを切り換えるため
の切換信号を発生する切換信号発生手段としての機能
と、その切換信号の発生に同期して縦枠信号A〜C,横
枠信号を発生する枠信号発生手段としての機能を果た
す。
【0035】シフト回路20は、例えば図5に示すよう
に、シフトレジスタ21〜25,マルチプレクサ(MP
X)26〜29,及びフリップフロップ回路(F/F)
30等によって構成されており、それらによってフレー
ムメモリ7からの画像データとタイミングジェネレータ
3からの縦枠信号A〜Cと横枠信号とを論理和合成して
表示装置9の表示画面に表示を行なわせる。
【0036】このシフト回路20が、タイミングジェネ
レータ3からの縦枠信号,横枠信号等の各同期信号によ
って上記各エリアの境界部分にウインドウ枠を表示させ
る枠表示制御手段としての機能と、フレームメモリ7の
各レイヤから読み出された画像データを表示装置9の表
示画面の対応するエリアに表示させる画像表示制御手段
としての機能を果たす。なお、その他の各部は図1と同
様なので、それらの説明を省略する。
【0037】次に、この画像表示装置におけるこの発明
に係る動作について、図6〜図24を参照して具体的に
説明する。まず、CPU1が表示制御回路4の各レジス
タに各種の値をそれぞれ設定する。このとき、表示装置
9の表示画面を複数のエリアにドット単位で分割したい
(表示画面にウインドウを表示したい)旨の要求があっ
た場合、表示制御回路4の各垂直分割アドレスレジスタ
及び水平分割アドレスレジスタに所要のアドレス値を設
定することにより、表示装置9の表示画面を複数のエリ
アにドット単位で分割指定する。
【0038】例えば、図6に示すように、表示装置9の
表示画面9aに長方形(正方形でもよい)のエリアにウ
インドウWを表示するために、そのエリアと他のエリア
との境界線Rのアドレス(実際にはフレームメモリ7に
おけるドット単位の位置)、つまり第1の垂直分割アド
レスAD1,第2の垂直分割アドレスAD2,第1の水
平分割アドレスAD3,第2の水平分割アドレスAD4
を、それぞれ各垂直分割アドレスレジスタ及び水平分割
アドレスレジスタに設定する。
【0039】このアドレス指定により、シフト回路20
が、表示装置9の表示画面9aの分割指定された各エリ
アのうちの長方形のエリアにウインドウWを表示すると
共に、そのエリアと他のエリアとの境界線Rのうち、左
右の境界線Ra,Rbの両側にそれぞれ1本の縦枠S
e,SfとSg,Shを表示させると共に、上の境界線
Rcの下側に2本の横枠Si,Sjを、下の境界線Rd
の上側に2本の横枠Sm,Snをそれぞれ表示させる
が、これについては追って詳細に説明する。
【0040】表示制御回路4は、各レジスタに各種の値
が設定されると(ここでは表示装置9の表示画面が複数
のエリアに分割指定されたものと仮定する)、それらの
設定値をタイミングジェネレータ3に送る。タイミング
ジェネレータ3は、それらの設定値に従って表示のため
の各種同期信号を発生する。
【0041】ここでは、表示装置9の表示画面が複数の
エリアに分割指定されているため、表示アドレスを切り
換えるための切換信号であるウインドウの内外を識別す
るアドレスセレクト信号を発生し、さらにその信号の発
生に同期して上記各エリアの境界部分にウインドウ枠を
表示させるための縦枠信号A〜C,横枠信号を発生す
る。なお、縦枠信号,横枠信号の生成に関しては、前述
の実施形態とその生成数が異なる以外は同様なので、説
明を省略する。
【0042】一方、表示制御回路4は、タイミングジェ
ネレータ3からアドレスセレクト信号が発生される度
に、その発生に同期してフレームメモリ7の各レイヤの
表示アドレスを切り換え、その表示アドレスのレイヤか
ら画像データを並列データとして(例えば1バイト単位
で)読み出し、シフト回路20に順次送出する。
【0043】シフト回路20は、フレームメモリ7から
順次送られてくる画像データである並列データを直列デ
ータに変換した後、その直列データとタイミングジェネ
レータ3からの縦枠信号A〜C,横枠信号とを論理和合
成し、その合成画像データを表示装置9に順次転送して
その表示画面に表示させる。
【0044】このとき、表示装置9の表示画面にはラス
タスキャン方式によって表示を行なうため、フレームメ
モリ7の複数のレイヤの画像データを表示装置9の表示
画面の同一ライン上に表示する場合、次のような制御を
行なう。
【0045】例えば、図7の(a)(b)に示すように、フ
レームメモリ7のレイヤ1のM番目の画像データ(1バ
イト)の4ビット目と5ビット目との間に相当する位置
に第1の水平分割アドレスが、レイヤ2のT番目の画像
データの4ビット目と5ビット目との間に相当する位置
に第2の水平分割アドレスがある場合は、フレームメモ
リ7のレイヤ1に描画されているM−2番目の画像デー
タ(表示データ)の1ビット目からM番目の画像データ
の3ビット目までを表示画面9aに表示させた後、ウイ
ンドウ枠の一部(2ビット)を表示させる。
【0046】続いて、フレームメモリ7のレイヤ2に描
画されているS番目の画像データの6ビット目からT番
目の画像データの3ビット目までを表示画面9aに表示
させ、ウインドウ枠の一部(2ビット)を表示させた
後、レイヤ1に描画されているN番目の画像データの6
ビット目からN+3番目の画像データの8ビット目まで
を表示画面9aに表示させる。
【0047】また、例えば図8の(a)(b)に示すよう
に、フレームメモリ7のレイヤ1のM番目の画像データ
とM+1番目の画像データとの間に相当する位置に第1
の水平分割アドレスが、レイヤ2のT番目の画像データ
とT+1番目の画像データとの間に相当する位置に第2
の水平分割アドレスがある場合は、フレームメモリ7の
レイヤ1に描画されているM−2番目の画像データの1
ビット目からM番目の画像データの7ビット目までを表
示画面9aに表示させた後、ウインドウ枠の一部(2ビ
ット)を表示させる。
【0048】続いて、フレームメモリ7のレイヤ2に描
画されているS+1番目の画像データの2ビット目から
T番目の画像データの7ビット目までを表示画面9aに
表示させ、ウインドウ枠の一部(2ビット)を表示させ
た後、レイヤ1に描画されているN+1番の画像データ
の2ビット目からN+3番目の画像データの8ビット目
までを表示画面9aに表示させる。
【0049】ここで、ウインドウ枠の表示についてもう
少し詳しく説明すると、上述したようにCPU1によっ
て表示装置9の表示画面9aがドット単位で長方形のエ
リアとその他のエリアとに分割指定された場合、シフト
回路20はタイミングジェネレータ3からの縦枠信号,
横枠信号によってその各エリアの境界部分に2ドット幅
のウインドウ枠を表示させる。
【0050】例えば、図9の(a)に示すように、上記
分割指定された長方形のエリアとその他のエリアとの境
界線Rのうち、左右の境界線Ra,Rbの両側にそれぞ
れ1本(1ドット幅)の縦枠Se,SfとSg,Shを
表示させると共に、上の境界線Rcの下側に2本(2ド
ット幅)の横枠Si,Sjを、下の境界線Rdの上側に
2本(2ドット幅)の横枠Sm,Snを表示させる。な
お、図9の(b)に示すように、上下の各境界線Rc,
Rdの両側にそれぞれ1本ずつ横枠Sp,SgとSr,
Stを表示させるようにすると、角部で段差が生じる。
【0051】ところで、図7の(b)に示したように表
示装置9の表示画面(表示エリア)9aの分割位置(水
平方向)が表示データ(1バイト)の中間(例えば4ビ
ット目と5ビット目との間)に設定された場合には、シ
フト回路20がタイミングジェネレータ3からの縦枠信
号Aによって4本の縦枠Se,Sf,Sg,Shを、横
枠信号によって4本のSi,Sj,Sm,Snを表示装
置9の表示画面にそれぞれ表示させることができる。な
お、タイミングジェネレータ3による縦枠信号A及び横
枠信号の発生タイミングは、図10〜図14に示す通り
である。
【0052】また、図8の(b)に示したように表示装
置9の表示画面(表示エリア)9aの分割位置がバイト
単位の位置(水平方向)に設定された場合には、シフト
回路20がタイミングジェネレータ3からの縦枠信号A
によって2本の縦枠Se,Sgを、縦枠信号Bによって
1本の縦枠Shを、縦枠信号Cによって1本の縦枠Sf
を、横枠信号によって4本のSi,Sj,Sm,Snを
それぞれ表示させることができる。なお、タイミングジ
ェネレータ3による縦枠信号A〜C及び横枠信号の発生
タイミングは、図15〜図18に示す通りである。
【0053】図10〜図12は、この画像表示装置(図
5に示したシフト回路20も含む)における図7の
(b)に示したライン表示のうちのH部分の表示を行な
うための動作を示すタイミングチャートである。図1
3,図14は、この画像表示装置における上記ライン表
示のうちのI部分の表示を行なうための動作を示すタイ
ミングチャートである。
【0054】図15,図16は、この画像表示装置にお
ける図8の(b)に示したライン表示のうちのJ部分の
表示を行なうための動作を示すタイミングチャートであ
る。図17,図18は、この画像表示装置における上記
ライン表示のうちのK部分の表示を行なうための動作を
示すタイミングチャートである。
【0055】図19は、シフト回路20における図10
〜図18の期間ta内でのデータの流れを示す図であ
る。図20は、シフト回路20における図10〜図18
の期間tb内でのデータの流れを示す図である。図21
は、シフト回路20における図10〜図18の期間tc
内でのデータの流れを示す図である。
【0056】図22は、シフト回路20における図10
〜図18の期間td内でのデータの流れを示す図であ
る。図23は、シフト回路20における図10〜図18
の期間te内でのデータの流れを示す図である。
【0057】図24は、この画像表示装置におけるウイ
ンドウ枠の表示を行なうための動作を示すタイミングチ
ャートである。この画像表示装置において、横枠信号が
“1”の間は、図10〜図18の期間tb,tcでマル
チプレクサ27の出力に“1”がORされるので、表示
が全て“1”になる。また、縦枠信号B,Cは、水平分
割アドレスが表示データ(1バイト)の中間の時(図7
参照)には“0”となる。
【0058】したがって、この実施形態においても、前
述の実施形態と同様の効果を得ることができる。また、
CPU1によって表示装置9の表示画面を複数のエリア
にドット単位で分割指定することにより、その各エリア
にフレームメモリ7の各レイヤの画像データを、その境
界部分にウインドウ枠をそれぞれドット単位で表示でき
るため、それらの表示品質を向上させることができる。
【0059】この場合、CPU1によって表示装置9の
表示画面がドット単位で長方形(正方形でもよい)のエ
リアとその他のエリアとに分割指定され、タイミングジ
ェネレータ3からの縦枠信号,横枠信号によってその各
エリアの境界部分に2ドット幅のウインドウ枠を表示さ
せるとき、上記長方形のエリアとその他のエリアとの境
界線のうち、左右の各境界線の両側にそれぞれ1ドット
幅の縦枠を表示させると共に、上の境界線の下側及び下
の境界線の上側にそれぞれ2ドット幅の横枠を表示させ
るので、角部(縦枠と横枠の接する部分)で段差を生じ
ない真直角のウインドウ枠を表示させることができる。
【0060】
【発明の効果】以上説明してきたように、この発明の画
像表示装置によれば、殆どコストアップをせずに、表示
装置の表示画面を複数のエリアに分割指定し、その各エ
リアにそれぞれフレームメモリの各レイヤの画像データ
を表示すると共にその境界部分にウインドウ枠を表示す
る際の処理速度を向上させることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態である画像表示装置の制
御系の構成例を示すブロック図である。
【図2】図1の表示装置9の表示画面におけるウインド
ウ表示の一例を示す図である。
【図3】図1のタイミングジェネレータ3によるウイン
ドウ枠の表示に係る動作を説明するための図である。
【図4】この発明の他の実施形態である画像表示装置の
制御系の構成例を示すブロック図である。
【図5】図4のシフト回路20の構成例を示す回路図で
ある。
【図6】図4の表示装置9の表示画面におけるウインド
ウ表示の一例を示す図である。
【図7】図4に示した画像表示装置における表示装置9
の表示画面に1ライン分の画像データ及びウインドウ枠
を表示する際の動作の一例を説明するための図である。
【図8】同じく表示装置9の表示画面に1ライン分の画
像データ及びウインドウ枠を表示する際の動作の他の例
を説明するための図である。
【図9】同じく表示装置9の表示画面にウインドウ枠を
表示する際の動作を説明するための図である。
【図10】図4に示した画像表示装置における図7の
(b)に示したライン表示のうちのH部分の表示を行な
うための動作を示すタイミング図である。
【図11】その続きの動作を示すタイミング図である。
【図12】その続きの動作を示すタイミング図である。
【図13】図4に示した画像表示装置における図7の
(b)に示したライン表示のうちのI部分の表示を行な
うための動作を示すタイミング図である。
【図14】その続きの動作を示すタイミング図である。
【図15】図4に示した画像表示装置における図8の
(b)に示したライン表示のうちのJ部分の表示を行な
うための動作を示すタイミング図である。
【図16】その続きの動作を示すタイミング図である。
【図17】図4に示した画像表示装置における図8の
(b)に示したライン表示のうちのK部分の表示を行な
うための動作を示すタイミング図である。
【図18】その続きの動作を示すタイミング図である。
【図19】図5に示したシフト回路20における図10
〜図18の期間ta内でのデータの流れを示す図であ
る。
【図20】同じく図10〜図18の期間tb内でのデー
タの流れを示す図である。
【図21】同じく図10〜図18の期間tc内でのデー
タの流れを示す図である。
【図22】同じく図10〜図18の期間td内でのデー
タの流れを示す図である。
【図23】同じく図10〜図18の期間te内でのデー
タの流れを示す図である。
【図24】図4に示した画像表示装置におけるウインド
ウ枠の表示を行なうための動作を示すタイミング図であ
る。
【図25】従来の画像表示装置の制御系の構成例を示す
ブロック図である。
【符号の説明】
1:CPU 2:ROM 3:タイミングジェネレータ 4:表示制御回路 7:フレームメモリ 9:表示装置 9a:表示画面 11:合成回路 20:シフト回路 21〜25:シフトレジスタ 26〜29:マルチプレクサ 30:フリップフロップ回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ラスタスキャン方式の画像表示装置にお
    いて、 種類の異なる複数の画像データをフレームメモリの各レ
    イヤに別々に描画する画像データ描画手段と、表示装置
    の表示画面を複数のエリアに分割指定する分割指定手段
    と、該手段によって指定された各エリアに前記各レイヤ
    の画像データをそれぞれ表示させる際の表示アドレスを
    切り換えるための切換信号を発生する切換信号発生手段
    と、該手段による切換信号の発生に同期して枠信号を発
    生する枠信号発生手段と、該手段によって発生された枠
    信号によって前記各エリアの境界部分にウインドウ枠を
    表示させる枠表示制御手段と、前記切換信号発生手段に
    よる切換信号の発生に同期して前記各レイヤの表示アド
    レスを切り換える表示アドレス切換手段と、前記フレー
    ムメモリの前記表示アドレス切換手段によって切り換え
    られた表示アドレスのレイヤから画像データを読み出す
    画像データ読出手段と、該手段によって読み出された画
    像データを前記表示画面の対応するエリアに表示させる
    画像表示制御手段とを設けたことを特徴とする画像表示
    装置。
  2. 【請求項2】 前記分割指定手段が、前記表示画面を複
    数のエリアにドット単位で分割指定する手段であること
    を特徴とする請求項1記載の画像表示装置。
  3. 【請求項3】 前記枠表示制御手段が、前記分割指定手
    段によって前記表示画面がドット単位で正方形又は長方
    形のエリアとその他のエリアとに分割指定され、前記枠
    信号発生手段からの枠信号によって前記正方形又は長方
    形のエリアとその他のエリアとの境界部分に2ドット幅
    のウインドウ枠を表示させるとき、前記正方形又は長方
    形のエリアとその他のエリアとの境界線のうち、左右の
    各境界線の両側にそれぞれ1ドット幅の縦枠を表示させ
    ると共に、上の境界線の下側及び下の境界線の上側にそ
    れぞれ2ドット幅の横枠を表示させるようにしたことを
    特徴とする請求項2記載の画像表示装置。
JP9158838A 1997-02-20 1997-06-16 画像表示装置 Pending JPH10293567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9158838A JPH10293567A (ja) 1997-02-20 1997-06-16 画像表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3642897 1997-02-20
JP9-36428 1997-02-20
JP9158838A JPH10293567A (ja) 1997-02-20 1997-06-16 画像表示装置

Publications (1)

Publication Number Publication Date
JPH10293567A true JPH10293567A (ja) 1998-11-04

Family

ID=26375483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9158838A Pending JPH10293567A (ja) 1997-02-20 1997-06-16 画像表示装置

Country Status (1)

Country Link
JP (1) JPH10293567A (ja)

Similar Documents

Publication Publication Date Title
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
JPH06214550A (ja) コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JP2004280125A (ja) ビデオ/グラフィックメモリシステム
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPH1186029A (ja) 画像描画装置
JPH04174497A (ja) 表示制御装置
JPH10293567A (ja) 画像表示装置
JPH08272344A (ja) 高速画面表示装置及び方法
JP2002258827A (ja) 画像表示装置
JPH11161255A (ja) 画像表示装置
JPH0830254A (ja) 表示効果発生回路
JPH06343142A (ja) 画像表示装置
JPS6373478A (ja) 表示マツプによるマルチ・ウインドウ表示方式
JPH05308569A (ja) 画像合成装置
JP2604153B2 (ja) ビデオゲームマシンにおける画像書換方法
JP2000098996A (ja) 画像表示装置
JPH1131065A (ja) 画像表示装置
JPH03144491A (ja) 画像表示装置
JPH04225395A (ja) フレームバッファ制御装置
JPH0667644A (ja) グラフィックス表示装置
JPH05192334A (ja) 超音波診断装置
JPH05130504A (ja) 画像表示制御装置
JPH03257617A (ja) 図形表示装置のダブルバッファ制御方式
JPH04261589A (ja) グラフィック表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050118