JPH10288775A - 反射型２次元マトリクス空間光変調素子 - Google Patents
反射型２次元マトリクス空間光変調素子Info
- Publication number
- JPH10288775A JPH10288775A JP9098949A JP9894997A JPH10288775A JP H10288775 A JPH10288775 A JP H10288775A JP 9098949 A JP9098949 A JP 9098949A JP 9894997 A JP9894997 A JP 9894997A JP H10288775 A JPH10288775 A JP H10288775A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- electrode
- dimensional matrix
- light
- spatial light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Abstract
(57)【要約】
【課題】 反射型２次元マトリクス空間光変調素子にお
いて、画素間隙の入射光を遮光して画素回路を構成する
半導体へのリーク光による影響を低減するとともに、画
素電極間隙の出力光を有効利用し、さらに出力光による
画質を向上させる。 【解決手段】 行と列からなる２次元マトリクス状に配
置された複数の画素電極25と、これらの画素電極25との
間に間隙を置いて配置された対向電極28と、この対向電
極28と画素電極25との間に配された液晶等からなる光変
調層30とを備えてなる反射型２次元マトリクス空間光変
調素子において、画素電極25と光変調層30との間に絶縁
膜40を形成するとともに、この絶縁膜40を介して、画素
電極25どうしの間の間隙の少なくとも一部を覆う導電膜
（画素間隙電極）41を形成する。
いて、画素間隙の入射光を遮光して画素回路を構成する
半導体へのリーク光による影響を低減するとともに、画
素電極間隙の出力光を有効利用し、さらに出力光による
画質を向上させる。 【解決手段】 行と列からなる２次元マトリクス状に配
置された複数の画素電極25と、これらの画素電極25との
間に間隙を置いて配置された対向電極28と、この対向電
極28と画素電極25との間に配された液晶等からなる光変
調層30とを備えてなる反射型２次元マトリクス空間光変
調素子において、画素電極25と光変調層30との間に絶縁
膜40を形成するとともに、この絶縁膜40を介して、画素
電極25どうしの間の間隙の少なくとも一部を覆う導電膜
（画素間隙電極）41を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、反射型フラットデ
ィスプレイ、ビデオプロジェクター、感光材料への露光
投影等に用いられる反射型２次元マトリクス空間光変調
素子に関するものである。
ィスプレイ、ビデオプロジェクター、感光材料への露光
投影等に用いられる反射型２次元マトリクス空間光変調
素子に関するものである。
【０００２】
【従来の技術】従来より、上記の反射型フラットディス
プレイ等を構成するために、反射型２次元マトリクス空
間光変調素子が用いられている。この反射型２次元マト
リクス空間光変調素子の代表的なものとして、行と列か
らなる２次元マトリクス状に配置された複数の画素電極
と、これらの画素電極との間に間隙を置いて配置された
対向電極と、この対向電極と前記画素電極との間に配さ
れ、該対向電極側から入射して画素電極（あるいはその
奥方の反射部材）で反射する光を、これら両電極による
印加電圧に応じて変調する液晶層等の光変調層とからな
るものが知られている。
プレイ等を構成するために、反射型２次元マトリクス空
間光変調素子が用いられている。この反射型２次元マト
リクス空間光変調素子の代表的なものとして、行と列か
らなる２次元マトリクス状に配置された複数の画素電極
と、これらの画素電極との間に間隙を置いて配置された
対向電極と、この対向電極と前記画素電極との間に配さ
れ、該対向電極側から入射して画素電極（あるいはその
奥方の反射部材）で反射する光を、これら両電極による
印加電圧に応じて変調する液晶層等の光変調層とからな
るものが知られている。
【０００３】ここで、一例として、液晶を光変調層に用
いた反射型２次元マトリクス空間光変調素子について詳
しく説明する。
いた反射型２次元マトリクス空間光変調素子について詳
しく説明する。
【０００４】素子の構造 図１は、この種の空間光変調素子の画素部の断面図であ
る。ここに示されている通り、単結晶のｐ- 型シリコン
半導体基板10上には、n-ＭＯＳ−ＦＥＴ11と電荷蓄積容
量Ｃstg 12が形成されている。n-ＭＯＳ−ＦＥＴ11はｎ
+ 型のドレイン領域13、ソース領域14、ゲート酸化膜1
5、および poly-Ｓｉ膜よりなるゲート電極16から構成
される。また、電荷蓄積容量Ｃstg 12は、ｐ+ 領域17、
酸化膜18、および poly-Ｓｉ膜19で構成されている。
る。ここに示されている通り、単結晶のｐ- 型シリコン
半導体基板10上には、n-ＭＯＳ−ＦＥＴ11と電荷蓄積容
量Ｃstg 12が形成されている。n-ＭＯＳ−ＦＥＴ11はｎ
+ 型のドレイン領域13、ソース領域14、ゲート酸化膜1
5、および poly-Ｓｉ膜よりなるゲート電極16から構成
される。また、電荷蓄積容量Ｃstg 12は、ｐ+ 領域17、
酸化膜18、および poly-Ｓｉ膜19で構成されている。
【０００５】また、第１層間絶縁膜20を介して第１層Ａ
ｌ配線21が形成され、これにより、ソース領域14に接続
されたソース電極22が形成されている。このソース電極
22により、ソース領域14と電荷蓄積容量Ｃstg 12の pol
y-Ｓｉ膜19とが接続されている。なおドレイン領域13に
は、ドレイン電極23が接続されている。さらに第２層間
絶縁膜24を介して画素電極（第２層Ａｌ）25が形成さ
れ、ソース電極22と接続されている。
ｌ配線21が形成され、これにより、ソース領域14に接続
されたソース電極22が形成されている。このソース電極
22により、ソース領域14と電荷蓄積容量Ｃstg 12の pol
y-Ｓｉ膜19とが接続されている。なおドレイン領域13に
は、ドレイン電極23が接続されている。さらに第２層間
絶縁膜24を介して画素電極（第２層Ａｌ）25が形成さ
れ、ソース電極22と接続されている。
【０００６】画素電極25上には配向膜26が形成されてい
る。一方、対向透明基板27の片側にはＩＴＯからなる対
向透明共通電極28が形成され、さらにその上に配向膜29
が形成されている。上記２つの基板10、27は、各々と一
体化している配向膜26、29が対向するように配置され、
その間隙に液晶30が保持されている。
る。一方、対向透明基板27の片側にはＩＴＯからなる対
向透明共通電極28が形成され、さらにその上に配向膜29
が形成されている。上記２つの基板10、27は、各々と一
体化している配向膜26、29が対向するように配置され、
その間隙に液晶30が保持されている。
【０００７】図２は、図１の空間光変調素子の画素部の
等価回路である。図示の通り、n-ＭＯＳ−ＦＥＴ11のソ
ース電極22と電荷蓄積容量Ｃstg 12の一方、および画素
電極25が接続されている。電荷蓄積容量Ｃstg 12の他方
は素子の電源グランド電位Ｖssに接続されている。また
画素電極25と、配向膜26、29、液晶30および対向透明共
通電極28により容量Ｃlcが形成されている。
等価回路である。図示の通り、n-ＭＯＳ−ＦＥＴ11のソ
ース電極22と電荷蓄積容量Ｃstg 12の一方、および画素
電極25が接続されている。電荷蓄積容量Ｃstg 12の他方
は素子の電源グランド電位Ｖssに接続されている。また
画素電極25と、配向膜26、29、液晶30および対向透明共
通電極28により容量Ｃlcが形成されている。
【０００８】ここで、電源グランド電位Ｖssを基準に、
n-ＭＯＳ−ＦＥＴ11のゲート電極電圧をＶg 、ドレイン
電極電圧をＶd 、ソース電極電圧をＶs 、対向透明共通
電極電圧をＶcom とする。また、Ｖcom を基準に画素電
極電圧を液晶層電圧Ｖlcとする。
n-ＭＯＳ−ＦＥＴ11のゲート電極電圧をＶg 、ドレイン
電極電圧をＶd 、ソース電極電圧をＶs 、対向透明共通
電極電圧をＶcom とする。また、Ｖcom を基準に画素電
極電圧を液晶層電圧Ｖlcとする。
【０００９】素子の基本動作 光変調材料としての液晶とその電気光学モードは種々存
在する。ここで、いくつかの例を説明する。
在する。ここで、いくつかの例を説明する。
【００１０】（１）強誘電性液晶の例 図３は、空間光変調素子の基本動作を説明するための、
概略の光変調光学系を示すものである。空間光変調素子
５の対向透明基板側に偏光ビームスプリッター（ＰＢ
Ｓ）６を配置する。光源７からの光はＰＢＳ６によりＳ
偏光波が反射され、空間光変調素子５の対向透明基板27
に入射する。入射した光は液晶30の層を介して画素電極
25により反射され、再度液晶層を通ってＰＢＳ６に入射
する。このとき、反射光のＰ偏光波成分のみがＰＢＳ６
を透過し、その光が出力光となる。
概略の光変調光学系を示すものである。空間光変調素子
５の対向透明基板側に偏光ビームスプリッター（ＰＢ
Ｓ）６を配置する。光源７からの光はＰＢＳ６によりＳ
偏光波が反射され、空間光変調素子５の対向透明基板27
に入射する。入射した光は液晶30の層を介して画素電極
25により反射され、再度液晶層を通ってＰＢＳ６に入射
する。このとき、反射光のＰ偏光波成分のみがＰＢＳ６
を透過し、その光が出力光となる。
【００１１】また図４は、同じく空間光変調素子の基本
動作を説明するための、液晶層電圧Ｖlcと液晶配向位置
の関係を示している。液晶には双安定性配向を示す強誘
電性液晶を使用するものとする。液晶層電圧Ｖlcが−Ｖ
lcs のとき液晶配向方向が入射偏光軸と一致し、液晶層
電圧ＶlcがＶlcs のとき液晶配向方向が入射偏光軸から
45度の位置になるように、配向処理を行なう。また、液
晶配向方向が入射偏光軸から45度の位置のとき所望の出
力光が得られるように、液晶素材、液晶層厚を適宜調整
する。
動作を説明するための、液晶層電圧Ｖlcと液晶配向位置
の関係を示している。液晶には双安定性配向を示す強誘
電性液晶を使用するものとする。液晶層電圧Ｖlcが−Ｖ
lcs のとき液晶配向方向が入射偏光軸と一致し、液晶層
電圧ＶlcがＶlcs のとき液晶配向方向が入射偏光軸から
45度の位置になるように、配向処理を行なう。また、液
晶配向方向が入射偏光軸から45度の位置のとき所望の出
力光が得られるように、液晶素材、液晶層厚を適宜調整
する。
【００１２】こうすることにより、出力光は液晶層電圧
Ｖlcが−Ｖlcs のときＯＦＦとなり、Ｖlcs のときＯＮ
となる。
Ｖlcが−Ｖlcs のときＯＦＦとなり、Ｖlcs のときＯＮ
となる。
【００１３】次に図５は、図１〜４で説明した構成にお
ける画素部の各電圧と出力光の波形とを示している。ま
ず、n-ＭＯＳ−ＦＥＴ11が導通状態となるようにゲート
電極電圧Ｖg を十分高いＶgon にする。同時にドレイン
電極電圧Ｖd をＶd(on) にすると、画素電圧Ｖs は略Ｖ
d(on) となる。その後にn-ＭＯＳ−ＦＥＴ11が非導通状
態となるようにゲート電極電圧Ｖg を十分低いＶgoffに
しても、画素電圧Ｖsは電荷蓄積容量Ｃstg 12と液晶層
容量Ｃlcにより略Ｖd(on) を保持する。したがってこの
期間（図５の(a) ）の液晶層電圧Ｖlcは、Ｖlc＝（Ｖd
(on) −Ｖcom ）となる。
ける画素部の各電圧と出力光の波形とを示している。ま
ず、n-ＭＯＳ−ＦＥＴ11が導通状態となるようにゲート
電極電圧Ｖg を十分高いＶgon にする。同時にドレイン
電極電圧Ｖd をＶd(on) にすると、画素電圧Ｖs は略Ｖ
d(on) となる。その後にn-ＭＯＳ−ＦＥＴ11が非導通状
態となるようにゲート電極電圧Ｖg を十分低いＶgoffに
しても、画素電圧Ｖsは電荷蓄積容量Ｃstg 12と液晶層
容量Ｃlcにより略Ｖd(on) を保持する。したがってこの
期間（図５の(a) ）の液晶層電圧Ｖlcは、Ｖlc＝（Ｖd
(on) −Ｖcom ）となる。
【００１４】一方、n-ＭＯＳ−ＦＥＴ11が導通状態とな
るようにゲート電極電圧Ｖg を十分に高くし、同時にド
レイン電極電圧Ｖd をＶd(off)にすると、画素電圧Ｖs
は略Ｖd(off)となる。その後にn-ＭＯＳ−ＦＥＴ11が非
導通状態となるようにゲート電極電圧Ｖg を十分低くし
ても、画素電圧Ｖs は電荷蓄積容量Ｃstg と液晶層容量
Ｃlcにより略Ｖd(off)を保持する。したがってこの期間
（図４の(b) ）における液晶層電圧Ｖlcは略Ｖlc＝（Ｖ
d(off)−Ｖcom ）となる。
るようにゲート電極電圧Ｖg を十分に高くし、同時にド
レイン電極電圧Ｖd をＶd(off)にすると、画素電圧Ｖs
は略Ｖd(off)となる。その後にn-ＭＯＳ−ＦＥＴ11が非
導通状態となるようにゲート電極電圧Ｖg を十分低くし
ても、画素電圧Ｖs は電荷蓄積容量Ｃstg と液晶層容量
Ｃlcにより略Ｖd(off)を保持する。したがってこの期間
（図４の(b) ）における液晶層電圧Ｖlcは略Ｖlc＝（Ｖ
d(off)−Ｖcom ）となる。
【００１５】ここで対向共通電極電圧Ｖcom を Ｖcom ＝（Ｖd(on) ＋Ｖd(off)）／２ となるように印加すると、 (a)期間、 (b)期間の各々の
液晶層電圧Ｖlcは、 (a)期間： Ｖlc＝ （Ｖd(on) −Ｖd(off)）／２ (b)期間： Ｖlc＝−（Ｖd(on) −Ｖd(off)）／２ となる。このとき、 (a)期間、 (b)期間の液晶層電圧Ｖ
lcが各々Ｖlcs 以上、−Ｖlcs 以下になるようにＶd(o
n) 、Ｖd(off)を決定すると、出力光は各々ＯＮ、ＯＦ
Ｆと変調できることになる。
液晶層電圧Ｖlcは、 (a)期間： Ｖlc＝ （Ｖd(on) −Ｖd(off)）／２ (b)期間： Ｖlc＝−（Ｖd(on) −Ｖd(off)）／２ となる。このとき、 (a)期間、 (b)期間の液晶層電圧Ｖ
lcが各々Ｖlcs 以上、−Ｖlcs 以下になるようにＶd(o
n) 、Ｖd(off)を決定すると、出力光は各々ＯＮ、ＯＦ
Ｆと変調できることになる。
【００１６】なお、実際にはn-ＭＯＳ−ＦＥＴ11の寄生
容量等の原因により、液晶層電圧Ｖlcは (a)期間と (b)
期間とで非対称となる場合があるが、その場合は、直流
成分がゼロとなるようにＶcom を調整する。
容量等の原因により、液晶層電圧Ｖlcは (a)期間と (b)
期間とで非対称となる場合があるが、その場合は、直流
成分がゼロとなるようにＶcom を調整する。
【００１７】（２）ＥＣＢ（電界制御複屈折）モード液
晶の例 この場合、光変調光学系は図３と同様にＰＢＳを利用す
る。
晶の例 この場合、光変調光学系は図３と同様にＰＢＳを利用す
る。
【００１８】図６と図７は、ＥＣＢモード液晶層におけ
る液晶層電圧Vlc に応じた液晶配向状態を概略的に示し
た図であり、それぞれ平面視状態と側面視状態を示して
いる。液晶には、負の誘電率異方性を有し、そして、分
子の短軸と長軸とで複屈折性を示す、交流電圧で動作す
るものを用いる。Ｖlc＝０で液晶分子は垂直に配向さ
れ、交流電圧Ｖlcが高くなると液晶分子は電極面と平行
になるように傾くが、この傾く方向が入射偏光軸とほぼ
４５°をなすように配向処理を行なう。
る液晶層電圧Vlc に応じた液晶配向状態を概略的に示し
た図であり、それぞれ平面視状態と側面視状態を示して
いる。液晶には、負の誘電率異方性を有し、そして、分
子の短軸と長軸とで複屈折性を示す、交流電圧で動作す
るものを用いる。Ｖlc＝０で液晶分子は垂直に配向さ
れ、交流電圧Ｖlcが高くなると液晶分子は電極面と平行
になるように傾くが、この傾く方向が入射偏光軸とほぼ
４５°をなすように配向処理を行なう。
【００１９】また図８は、ＥＣＢモード液晶からの反射
出力光の液晶層電圧依存性を示す図である。Ｖlc＝０の
とき、入射光側から見た見かけの複屈折は小さく、反射
出力光は最低値となる。Ｖlcを高くし、閾値電圧Ｖlc(t
h)を超えると液晶分子が傾き始め、見かけの複屈折が大
きくなり、反射出力光も強くなる。そしてＶlc＝Ｖlcs
のとき反射出力光は最大強度となる。したがって、Ｖlc
をＶlc(th)からＶlcsまで変化させることにより、反射
出力光を変調させることができる。
出力光の液晶層電圧依存性を示す図である。Ｖlc＝０の
とき、入射光側から見た見かけの複屈折は小さく、反射
出力光は最低値となる。Ｖlcを高くし、閾値電圧Ｖlc(t
h)を超えると液晶分子が傾き始め、見かけの複屈折が大
きくなり、反射出力光も強くなる。そしてＶlc＝Ｖlcs
のとき反射出力光は最大強度となる。したがって、Ｖlc
をＶlc(th)からＶlcsまで変化させることにより、反射
出力光を変調させることができる。
【００２０】（３）高分子分散液晶の例 この場合、光変調光学系はシュリーレン光学系を用い
る。シュリーレン光学系は非散乱光を通過させ、散乱光
を除外する光学系である。
る。シュリーレン光学系は非散乱光を通過させ、散乱光
を除外する光学系である。
【００２１】高分子分散液晶の例としては、高分子ネッ
トワーク中に、交流電圧で動作する正の誘電率異方性を
有する液晶が分散されてなるものがある。そのような高
分子分散液晶において、Ｖlc＝０では液晶分子は高分子
の界面に規制され、その配向はランダムとなる。また、
Ｖlcを増大させると、液晶分子の長軸が電極面と垂直に
なるように配向する。液晶の有する複屈折（ｎe 》ｎo
）と、高分子の屈折率ｎp （ほぼｎo と等しい）の関
係により、液晶の配向がランダムなとき反射光は散乱
し、液晶の配向が電極面と垂直になるに従い反射光は非
散乱光となる。したがって、Ｖlc＝０では反射光は散乱
し、Ｖlcを高くすると反射光は非散乱光となる。
トワーク中に、交流電圧で動作する正の誘電率異方性を
有する液晶が分散されてなるものがある。そのような高
分子分散液晶において、Ｖlc＝０では液晶分子は高分子
の界面に規制され、その配向はランダムとなる。また、
Ｖlcを増大させると、液晶分子の長軸が電極面と垂直に
なるように配向する。液晶の有する複屈折（ｎe 》ｎo
）と、高分子の屈折率ｎp （ほぼｎo と等しい）の関
係により、液晶の配向がランダムなとき反射光は散乱
し、液晶の配向が電極面と垂直になるに従い反射光は非
散乱光となる。したがって、Ｖlc＝０では反射光は散乱
し、Ｖlcを高くすると反射光は非散乱光となる。
【００２２】このような反射光を上記のシュリーレン光
学系を通して投影すると、その出力光の電圧（交流）依
存性は図９のようになる。つまり、Ｖlc＝０のとき出力
光は最低値となり、Ｖlcを高くして、閾値電圧Ｖlc(th)
を超えると出力光も強くなる。Ｖlc＝Ｖlcs 以上のと
き、反射出力光は最大強度となる。したがって、Ｖlcを
Ｖlc(th)からＶlcs まで変化させることにより、反射出
力光を変調させることができる。
学系を通して投影すると、その出力光の電圧（交流）依
存性は図９のようになる。つまり、Ｖlc＝０のとき出力
光は最低値となり、Ｖlcを高くして、閾値電圧Ｖlc(th)
を超えると出力光も強くなる。Ｖlc＝Ｖlcs 以上のと
き、反射出力光は最大強度となる。したがって、Ｖlcを
Ｖlc(th)からＶlcs まで変化させることにより、反射出
力光を変調させることができる。
【００２３】（３）ゲストホスト液晶（ポジ型）の例 この場合、光変調光学系は特に不要で、投影レンズのみ
である。
である。
【００２４】ゲストホスト液晶（ポジ型）の例として
は、交流電圧で動作する正の誘電率異方性を有したコレ
ステリック・ネマティック相転移型液晶に、ゲスト（２
色性色素）を添加してなるものが知られている。Ｖlc＝
０では液晶分子が螺旋状であり、入射光はゲストに吸収
され、反射出力光は最低強度となる。一方、Ｖlcを高く
すると、液晶分子の螺旋構造が解け、液晶分子の長軸が
電極面と垂直になるように配向し、ゲストはそれと平行
して並ぶため、入射光の吸収度は低下し、反射出力光は
強くなる。
は、交流電圧で動作する正の誘電率異方性を有したコレ
ステリック・ネマティック相転移型液晶に、ゲスト（２
色性色素）を添加してなるものが知られている。Ｖlc＝
０では液晶分子が螺旋状であり、入射光はゲストに吸収
され、反射出力光は最低強度となる。一方、Ｖlcを高く
すると、液晶分子の螺旋構造が解け、液晶分子の長軸が
電極面と垂直になるように配向し、ゲストはそれと平行
して並ぶため、入射光の吸収度は低下し、反射出力光は
強くなる。
【００２５】図１０は、出力光の電圧（交流）依存性を
示した図である。Ｖlc＝０のとき出力光は最低強度とな
る。Ｖlcを高くし、閾値電圧Ｖlc(th)を超えると出力光
は強くなる。Ｖlc＝Ｖlcs 以上のとき反射出力光は最大
強度となる。したがって、ＶlcをＶlc(th)からＶlcs ま
で変化させることにより、反射出力光を変調させること
ができる。
示した図である。Ｖlc＝０のとき出力光は最低強度とな
る。Ｖlcを高くし、閾値電圧Ｖlc(th)を超えると出力光
は強くなる。Ｖlc＝Ｖlcs 以上のとき反射出力光は最大
強度となる。したがって、ＶlcをＶlc(th)からＶlcs ま
で変化させることにより、反射出力光を変調させること
ができる。
【００２６】（４）ゲストホスト液晶（ネガ型）の例 上記と同様に光変調光学系は特に不要で、投影レンズの
みである。
みである。
【００２７】ゲストホスト液晶（ネガ型）の例として
は、交流電圧で動作する負の誘電率異方性を有したコレ
ステリック・ネマティック相転移型液晶に、ゲスト（２
色性色素）を添加してなるものが知られている。Ｖlc＝
０では液晶分子が電極面と垂直に配向し、入射光の吸収
度は低く、反射出力光は最高強度となる。一方、Ｖlcを
高くすると、液晶分子は螺旋状となり、入射光の吸収度
は大きくなり、反射出力光は弱くなる。
は、交流電圧で動作する負の誘電率異方性を有したコレ
ステリック・ネマティック相転移型液晶に、ゲスト（２
色性色素）を添加してなるものが知られている。Ｖlc＝
０では液晶分子が電極面と垂直に配向し、入射光の吸収
度は低く、反射出力光は最高強度となる。一方、Ｖlcを
高くすると、液晶分子は螺旋状となり、入射光の吸収度
は大きくなり、反射出力光は弱くなる。
【００２８】図１１は、出力光の電圧（交流）依存性を
示した図である。Ｖlc＝０のとき出力光は最高強度とな
る。Ｖlcを高くし、閾値電圧Ｖlc(th)を超えると出力光
は弱くなる。Ｖlc＝Ｖlcs 以上のとき反射出力光は最低
強度となる。したがって、ＶlcをＶlc(th)からＶlcs ま
で変化させることにより、反射出力光を変調させること
ができる。
示した図である。Ｖlc＝０のとき出力光は最高強度とな
る。Ｖlcを高くし、閾値電圧Ｖlc(th)を超えると出力光
は弱くなる。Ｖlc＝Ｖlcs 以上のとき反射出力光は最低
強度となる。したがって、ＶlcをＶlc(th)からＶlcs ま
で変化させることにより、反射出力光を変調させること
ができる。
【００２９】
【発明が解決しようとする課題】以上の通り、各種動作
モードの液晶を利用して反射出力光を変調可能である
が、これらの動作は対向透明電極と画素電極の間に保持
されている液晶の動作であって、画素電極間の間隙に対
向している部分の液晶の動作は不確定になる場合があ
る。以下、その点について詳しく説明する。
モードの液晶を利用して反射出力光を変調可能である
が、これらの動作は対向透明電極と画素電極の間に保持
されている液晶の動作であって、画素電極間の間隙に対
向している部分の液晶の動作は不確定になる場合があ
る。以下、その点について詳しく説明する。
【００３０】図１２は、画素電極部と画素電極間隙部の
断面を模式化した図である。画素電極に対向している部
分の液晶層電圧をＶlcp （＝Ｖs −Ｖcom ）、画素電極
間隙に対向している部分の液晶層電圧をＶlcm （Ｖcom
を基準にして）とする。また、画素電極部の反射出力光
をＲp 、画素電極間隙部の反射出力光をＲm とする。画
素電極部に関してはＶlcp が確定しており、出力光は前
述した各動作を行なう。しかし画素間隙部に関しては、
Ｖcom に対向する液晶層電位が、画素電極間隙下の基
板、画素回路などの電位および隣接画素電極からの電界
に影響されるのでＶlcm が不確定となり、そこで反射出
力光も不定となる。
断面を模式化した図である。画素電極に対向している部
分の液晶層電圧をＶlcp （＝Ｖs −Ｖcom ）、画素電極
間隙に対向している部分の液晶層電圧をＶlcm （Ｖcom
を基準にして）とする。また、画素電極部の反射出力光
をＲp 、画素電極間隙部の反射出力光をＲm とする。画
素電極部に関してはＶlcp が確定しており、出力光は前
述した各動作を行なう。しかし画素間隙部に関しては、
Ｖcom に対向する液晶層電位が、画素電極間隙下の基
板、画素回路などの電位および隣接画素電極からの電界
に影響されるのでＶlcm が不確定となり、そこで反射出
力光も不定となる。
【００３１】具体的に、前述の強誘電性液晶の場合は、
Ｖcom に対する液晶層電位がＶcomよりも高いと、液晶
層電圧Ｖlcm は正となり、出力光は図５に従ってＯＮと
なる。
Ｖcom に対する液晶層電位がＶcomよりも高いと、液晶
層電圧Ｖlcm は正となり、出力光は図５に従ってＯＮと
なる。
【００３２】前述のＥＣＢモード、高分子分散液晶、ゲ
ストホスト液晶（ポジ型）の例では、図１２における画
素電極間隙部の液晶層電圧Ｖlcm がＶlc(th)を超えた場
合、出力光はそれぞれ図８、図９、図１０に従ってＯＦ
Ｆレベルより大きくなる。
ストホスト液晶（ポジ型）の例では、図１２における画
素電極間隙部の液晶層電圧Ｖlcm がＶlc(th)を超えた場
合、出力光はそれぞれ図８、図９、図１０に従ってＯＦ
Ｆレベルより大きくなる。
【００３３】また前述のゲストホスト液晶（ネガ型）の
例では、図１２における画素電極間隙の液晶層電圧Ｖlc
m がＶlcs より低い場合、出力光は図１１に従ってＯＦ
Ｆレベルより大きくなる。
例では、図１２における画素電極間隙の液晶層電圧Ｖlc
m がＶlcs より低い場合、出力光は図１１に従ってＯＦ
Ｆレベルより大きくなる。
【００３４】以上のことは、画素間隙部から不要光が出
射することを意味する。このようなことが起きると、空
間光変調素子をプロジェクターに応用する場合はコント
ラスト低下につながり、感光材料の露光に応用する場合
は画質に悪影響が及ぶことになる。
射することを意味する。このようなことが起きると、空
間光変調素子をプロジェクターに応用する場合はコント
ラスト低下につながり、感光材料の露光に応用する場合
は画質に悪影響が及ぶことになる。
【００３５】また、素子への入射光が画素電極間隙か
ら、画素回路を構成する半導体へリークすると、その光
励起キャリアにより、ソース電位を変動させる場合があ
る。これも画質を低下させる原因となる。
ら、画素回路を構成する半導体へリークすると、その光
励起キャリアにより、ソース電位を変動させる場合があ
る。これも画質を低下させる原因となる。
【００３６】画素の高精細化、素子サイズの小型化が進
んで、画素サイズが微小になると、以上のような問題点
はより顕著となる。
んで、画素サイズが微小になると、以上のような問題点
はより顕著となる。
【００３７】これらの問題の対策として、特公昭５７−
３９４２２号、特公昭６１−４３７１２号に示されるよ
うに、トランジスタや配線上部、または画素電極と画素
回路との間に、導電性または非導電性の遮光膜（光吸収
層または光反射層）を設けることが知られている。ま
た、特公平４−５１０７０号、特開平４−３３８７２１
号に示されるようにトランジスタ上、または画素電極上
に誘電体多層膜を設けて画素間隙の入射光を反射させる
ことが知られている。
３９４２２号、特公昭６１−４３７１２号に示されるよ
うに、トランジスタや配線上部、または画素電極と画素
回路との間に、導電性または非導電性の遮光膜（光吸収
層または光反射層）を設けることが知られている。ま
た、特公平４−５１０７０号、特開平４−３３８７２１
号に示されるようにトランジスタ上、または画素電極上
に誘電体多層膜を設けて画素間隙の入射光を反射させる
ことが知られている。
【００３８】しかしこれらの対策は、半導体へのリーク
光を低減する効果はあっても、出力光の画像品質や光利
用効率を十分に満足させるものではない。
光を低減する効果はあっても、出力光の画像品質や光利
用効率を十分に満足させるものではない。
【００３９】図１３は、遮光層が光吸収層の場合の各領
域の出力光強度分布を示している。ここに示されるよう
に画素間隙領域の反射出力光は常に低く、光利用効率が
悪い。また、この部分は格子状のブラックマトリクスと
なり、プロジェクターへの応用時には、レンチキュラー
レンズスクリーン等の格子状光学要素と干渉を起こし、
画質低下の要因となる。さらに、ネガ感光感材の露光に
応用する場合、画素間隙部は常にハイライトとなるた
め、コントラストの低下が著しくなる。
域の出力光強度分布を示している。ここに示されるよう
に画素間隙領域の反射出力光は常に低く、光利用効率が
悪い。また、この部分は格子状のブラックマトリクスと
なり、プロジェクターへの応用時には、レンチキュラー
レンズスクリーン等の格子状光学要素と干渉を起こし、
画質低下の要因となる。さらに、ネガ感光感材の露光に
応用する場合、画素間隙部は常にハイライトとなるた
め、コントラストの低下が著しくなる。
【００４０】一方図１４は、遮光層が光反射層の場合の
各領域の出力光強度分布を示している。ここに示される
ように画素間隙領域にあっては液晶層電圧が前述のよう
に不安定であるため、そこからの反射出力光Ｒm が不安
定になり、それが画質低下につながる。
各領域の出力光強度分布を示している。ここに示される
ように画素間隙領域にあっては液晶層電圧が前述のよう
に不安定であるため、そこからの反射出力光Ｒm が不安
定になり、それが画質低下につながる。
【００４１】また、上記の点を改善するために、導電性
の遮光層を設け、Ｖm という素子共通の電源に接続して
電位制御し、画素間隙領域の液晶層電圧を安定化する対
策も知られている。図１５は、この対策例を示した図で
ある。この場合、画素間隙領域の液晶層電圧は安定する
が、素子共通の電圧に制御されているため、この電圧は
各画素電極上の液晶層電圧とは無関係に常に一定とな
る。したがって、前述のような問題点の抜本的な対策と
は言えない。また、Ｖm の電源に接続するための遮光層
の配線が新たに必要となり、工程の増大、配線の断線、
ショートによる歩留まり低下や信頼性低下という問題を
生じる。
の遮光層を設け、Ｖm という素子共通の電源に接続して
電位制御し、画素間隙領域の液晶層電圧を安定化する対
策も知られている。図１５は、この対策例を示した図で
ある。この場合、画素間隙領域の液晶層電圧は安定する
が、素子共通の電圧に制御されているため、この電圧は
各画素電極上の液晶層電圧とは無関係に常に一定とな
る。したがって、前述のような問題点の抜本的な対策と
は言えない。また、Ｖm の電源に接続するための遮光層
の配線が新たに必要となり、工程の増大、配線の断線、
ショートによる歩留まり低下や信頼性低下という問題を
生じる。
【００４２】本発明は上記の事情に鑑みてなされたもの
であり、画素間隙の入射光を遮光して画素回路を構成す
る半導体へのリーク光による影響を低減するとともに、
画素電極間隙の出力光を有効利用し、さらに出力光によ
る画質を向上させ、素子の製造コストを上げることな
く、また信頼性も確保した反射型２次元マトリクス空間
光変調素子を提供することを目的とする。
であり、画素間隙の入射光を遮光して画素回路を構成す
る半導体へのリーク光による影響を低減するとともに、
画素電極間隙の出力光を有効利用し、さらに出力光によ
る画質を向上させ、素子の製造コストを上げることな
く、また信頼性も確保した反射型２次元マトリクス空間
光変調素子を提供することを目的とする。
【００４３】
【課題を解決するための手段】本発明による第１の反射
型２次元マトリクス空間光変調素子は、前述したよう
に、行と列からなる２次元マトリクス状に配置された複
数の画素電極と、これらの画素電極との間に間隙を置い
て配置された対向電極と、この対向電極と前記画素電極
との間に配され、該対向電極側から入射して画素電極
（あるいはその奥方の反射部材）で反射する光を、これ
ら両電極による印加電圧に応じて変調する光変調層とを
備えてなる反射型２次元マトリクス空間光変調素子にお
いて、画素電極と光変調層との間に絶縁膜が形成される
とともに、この絶縁膜を介して、画素電極どうしの間の
間隙の少なくとも一部を覆う導電膜が形成されたことを
特徴とするものである。
型２次元マトリクス空間光変調素子は、前述したよう
に、行と列からなる２次元マトリクス状に配置された複
数の画素電極と、これらの画素電極との間に間隙を置い
て配置された対向電極と、この対向電極と前記画素電極
との間に配され、該対向電極側から入射して画素電極
（あるいはその奥方の反射部材）で反射する光を、これ
ら両電極による印加電圧に応じて変調する光変調層とを
備えてなる反射型２次元マトリクス空間光変調素子にお
いて、画素電極と光変調層との間に絶縁膜が形成される
とともに、この絶縁膜を介して、画素電極どうしの間の
間隙の少なくとも一部を覆う導電膜が形成されたことを
特徴とするものである。
【００４４】なおこの反射型２次元マトリクス空間光変
調素子において、上記導電膜は電気的にフローティング
状態にされているのが望ましい。
調素子において、上記導電膜は電気的にフローティング
状態にされているのが望ましい。
【００４５】また上記導電膜は、その一部が少なくとも
１つ以上の画素電極と重なる形状とされているのが望ま
しい。さらにこの導電膜は、隣接する複数の画素電極間
の間隙を覆い、かつ複数画素と重なる領域を持つ形状と
されるのが望ましい。
１つ以上の画素電極と重なる形状とされているのが望ま
しい。さらにこの導電膜は、隣接する複数の画素電極間
の間隙を覆い、かつ複数画素と重なる領域を持つ形状と
されるのが望ましい。
【００４６】導電膜がこのような形状とされる場合、本
発明による第１の反射型２次元マトリクス空間光変調素
子は、該導電膜上の光変調層に加わる電圧が、この導電
膜と重なる領域を持つ画素電極上の光変調層に加わる電
圧とほぼ比例するように（より好ましくはほぼ等しい値
をとるように）構成されるのが望ましい。
発明による第１の反射型２次元マトリクス空間光変調素
子は、該導電膜上の光変調層に加わる電圧が、この導電
膜と重なる領域を持つ画素電極上の光変調層に加わる電
圧とほぼ比例するように（より好ましくはほぼ等しい値
をとるように）構成されるのが望ましい。
【００４７】さらに、本発明による第１の反射型２次元
マトリクス空間光変調素子は、上記導電膜上の光変調層
に加わる電圧が、この導電膜と重なる領域を持つ複数の
画素電極上の光変調層に各々加わる電圧の中間的な値
（より好ましくはほぼ平均の値）をとるように構成され
るのが望ましい。
マトリクス空間光変調素子は、上記導電膜上の光変調層
に加わる電圧が、この導電膜と重なる領域を持つ複数の
画素電極上の光変調層に各々加わる電圧の中間的な値
（より好ましくはほぼ平均の値）をとるように構成され
るのが望ましい。
【００４８】また、本発明による第２の反射型２次元マ
トリクス空間光変調素子は、上記と同様の複数の画素電
極と、対向電極と、光変調層とを備えてなる反射型２次
元マトリクス空間光変調素子において、画素電極を間に
置いて光変調層と反対側に絶縁膜が形成されるととも
に、この絶縁膜を介して、画素電極どうしの間の間隙の
少なくとも一部を覆い、かつ該間隙を構成している１つ
または複数の画素電極と電気的に接続する導電膜が形成
されたことを特徴とするものである。
トリクス空間光変調素子は、上記と同様の複数の画素電
極と、対向電極と、光変調層とを備えてなる反射型２次
元マトリクス空間光変調素子において、画素電極を間に
置いて光変調層と反対側に絶縁膜が形成されるととも
に、この絶縁膜を介して、画素電極どうしの間の間隙の
少なくとも一部を覆い、かつ該間隙を構成している１つ
または複数の画素電極と電気的に接続する導電膜が形成
されたことを特徴とするものである。
【００４９】なお、この本発明による第２の反射型２次
元マトリクス空間光変調素子は、上記導電膜上の光変調
層に加わる電圧が、この導電膜と電気的に接続する画素
電極上の光変調層に加わる電圧とほぼ比例するように
（より好ましくはほぼ等しい値をとるように）構成され
るのが望ましい。
元マトリクス空間光変調素子は、上記導電膜上の光変調
層に加わる電圧が、この導電膜と電気的に接続する画素
電極上の光変調層に加わる電圧とほぼ比例するように
（より好ましくはほぼ等しい値をとるように）構成され
るのが望ましい。
【００５０】以上説明した本発明による２つのタイプの
反射型２次元マトリクス空間光変調素子において、上記
導電膜は、対向電極側から入射して来る光を反射させる
反射膜とされたり、あるいはこの光を吸収する光吸収膜
とされたり、さらには、この光に対して透明なものとさ
れる。
反射型２次元マトリクス空間光変調素子において、上記
導電膜は、対向電極側から入射して来る光を反射させる
反射膜とされたり、あるいはこの光を吸収する光吸収膜
とされたり、さらには、この光に対して透明なものとさ
れる。
【００５１】また上記導電膜は、画素電極とほぼ同等の
反射、吸収あるいは散乱特性を有するものであるのが望
ましい。
反射、吸収あるいは散乱特性を有するものであるのが望
ましい。
【００５２】他方、上記絶縁膜と光変調層との間には、
対向電極側から入射して来る光に対する反射防止膜が設
けられるのが望ましい。
対向電極側から入射して来る光に対する反射防止膜が設
けられるのが望ましい。
【００５３】また上記絶縁膜と、導電膜の下層膜の少な
くとも一方は平坦化膜とされるのが望ましい。そして上
記絶縁膜は透明であることが望ましい。
くとも一方は平坦化膜とされるのが望ましい。そして上
記絶縁膜は透明であることが望ましい。
【００５４】また本発明による２つのタイプの反射型２
次元マトリクス空間光変調素子において、光変調層は例
えば液晶層や、電界発光層から構成することができる。
次元マトリクス空間光変調素子において、光変調層は例
えば液晶層や、電界発光層から構成することができる。
【００５５】他方、対向電極と画素電極とによる光変調
層への印加電圧を制御する画素回路は、例えば単結晶半
導体による能動素子を含む回路や、多結晶半導体による
能動素子を含む回路や、さらには非晶質半導体による能
動素子を含む回路から構成することができる。
層への印加電圧を制御する画素回路は、例えば単結晶半
導体による能動素子を含む回路や、多結晶半導体による
能動素子を含む回路や、さらには非晶質半導体による能
動素子を含む回路から構成することができる。
【００５６】
【発明の効果】本発明の反射型２次元マトリクス空間光
変調素子においては、画素電極どうしの間の間隙の少な
くとも一部を覆う導電膜が形成されたことにより、この
導電膜上の光変調層の状態を、該間隙を構成している画
素電極上の光変調層の状態に近くすることができる。
変調素子においては、画素電極どうしの間の間隙の少な
くとも一部を覆う導電膜が形成されたことにより、この
導電膜上の光変調層の状態を、該間隙を構成している画
素電極上の光変調層の状態に近くすることができる。
【００５７】そうであれば、この導電膜を画素電極と同
様に光反射性のものにしておくことにより、該導電膜で
反射する変調出力光は、近傍の画素電極上の変調出力光
と強度が近いものとなる。そこで、画質を十分に保証し
ながら、画素間隙領域の入射光を有効に利用して、全体
の出力光量を高くすることができる。
様に光反射性のものにしておくことにより、該導電膜で
反射する変調出力光は、近傍の画素電極上の変調出力光
と強度が近いものとなる。そこで、画質を十分に保証し
ながら、画素間隙領域の入射光を有効に利用して、全体
の出力光量を高くすることができる。
【００５８】また、上記導電膜を特別な電源に接続する
ことは不要であるから、本発明の反射型２次元マトリク
ス空間光変調素子は、そのような電源への接続のために
コストが著しく高くなることもない。
ことは不要であるから、本発明の反射型２次元マトリク
ス空間光変調素子は、そのような電源への接続のために
コストが著しく高くなることもない。
【００５９】そして、上記導電膜を光反射性あるいは光
吸収性のものとしておけば、該導電膜により画素間隙の
入射光を遮光して、画素回路を構成する半導体へのリー
ク光による影響を低減することも可能となる。
吸収性のものとしておけば、該導電膜により画素間隙の
入射光を遮光して、画素回路を構成する半導体へのリー
ク光による影響を低減することも可能となる。
【００６０】
【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００６１】＜第１実施形態＞図１６は、本発明の第１
実施形態である反射型２次元マトリクス空間光変調素子
の画素部を示す立断面図である。図示されているように
単結晶のｐ- 型シリコン半導体基板10上には、n-ＭＯＳ
−ＦＥＴ11と電荷蓄積容量Ｃstg 12が形成されている。
n-ＭＯＳ−ＦＥＴ11はｎ+ 型のドレイン領域13、ソース
領域14、ゲート酸化膜15、および poly-Ｓｉ膜よりなる
ゲート電極16から構成される。また、電荷蓄積容量Ｃst
g 12は、ｐ+ 領域17、酸化膜18、および poly-Ｓｉ膜19
で構成されている。
実施形態である反射型２次元マトリクス空間光変調素子
の画素部を示す立断面図である。図示されているように
単結晶のｐ- 型シリコン半導体基板10上には、n-ＭＯＳ
−ＦＥＴ11と電荷蓄積容量Ｃstg 12が形成されている。
n-ＭＯＳ−ＦＥＴ11はｎ+ 型のドレイン領域13、ソース
領域14、ゲート酸化膜15、および poly-Ｓｉ膜よりなる
ゲート電極16から構成される。また、電荷蓄積容量Ｃst
g 12は、ｐ+ 領域17、酸化膜18、および poly-Ｓｉ膜19
で構成されている。
【００６２】また、第１層間絶縁膜20を介して第１層Ａ
ｌ配線21が形成され、これにより、ソース領域14に接続
されたソース電極22が形成されている。このソース電極
22により、ソース領域14と電荷蓄積容量Ｃstg 12の pol
y-Ｓｉ膜19とが接続されている。なおドレイン領域13に
は、ドレイン電極23が接続されている。さらに第２層間
絶縁膜24を介して画素電極（第２層Ａｌ）25が形成さ
れ、ソース電極22と接続されている。
ｌ配線21が形成され、これにより、ソース領域14に接続
されたソース電極22が形成されている。このソース電極
22により、ソース領域14と電荷蓄積容量Ｃstg 12の pol
y-Ｓｉ膜19とが接続されている。なおドレイン領域13に
は、ドレイン電極23が接続されている。さらに第２層間
絶縁膜24を介して画素電極（第２層Ａｌ）25が形成さ
れ、ソース電極22と接続されている。
【００６３】画素電極25上には第３層間絶縁膜40が形成
され、さらにその上には、導電膜である画素間隙電極
（第３層Ａｌ）41が形成されている。この画素間隙電極
41は、第３層間絶縁膜40を介して、下層の画素電極25の
間隙領域を覆い、かつこの画素電極25と一部が重なるよ
うに形成されている。また画素間隙電極41上には、配向
膜26が形成されている。
され、さらにその上には、導電膜である画素間隙電極
（第３層Ａｌ）41が形成されている。この画素間隙電極
41は、第３層間絶縁膜40を介して、下層の画素電極25の
間隙領域を覆い、かつこの画素電極25と一部が重なるよ
うに形成されている。また画素間隙電極41上には、配向
膜26が形成されている。
【００６４】一方、対向透明基板27の片側にはＩＴＯか
らなる対向透明共通電極28が形成され、さらにその上に
配向膜29が形成されている。上記２つの基板10、27は、
各々と一体化している配向膜26、29が対向するように配
置され、その間隙に光変調層を構成する強誘電性液晶30
が保持されている。
らなる対向透明共通電極28が形成され、さらにその上に
配向膜29が形成されている。上記２つの基板10、27は、
各々と一体化している配向膜26、29が対向するように配
置され、その間隙に光変調層を構成する強誘電性液晶30
が保持されている。
【００６５】なお上記第２層間絶縁膜24、第３層間絶縁
膜40としては、画素電極25および画素間隙電極41の平坦
性を向上させるため、ＳＯＧ膜、ＢＰＳＧリフロー膜、
ＰＩ膜などの平坦化膜、あるいは、これらとプラズマＣ
ＶＤ等によるシリコン酸化膜などの絶縁性保証膜との積
層膜が用いられることが望ましい。さらにはＣＭＰなど
の研磨による平坦化処理を行なうことも望ましい。
膜40としては、画素電極25および画素間隙電極41の平坦
性を向上させるため、ＳＯＧ膜、ＢＰＳＧリフロー膜、
ＰＩ膜などの平坦化膜、あるいは、これらとプラズマＣ
ＶＤ等によるシリコン酸化膜などの絶縁性保証膜との積
層膜が用いられることが望ましい。さらにはＣＭＰなど
の研磨による平坦化処理を行なうことも望ましい。
【００６６】図１７は、図１６の空間光変調素子の画素
部を平面から見た図である。この例では、画素間隙電極
41は横方向に隣接する２つの画素電極25の間隙を覆い、
さらにこの２つの画素電極25に対して図中右端部、左端
部がそれぞれ同程度の面積で重なっている。図１６およ
び図１７から分かるように、この画素間隙電極41は隣接
画素毎に電気的に分離して形成されるとともに、その周
辺は絶縁膜40に囲まれた状態にあり、導電性材料による
配線はなされていないフローティング電極となってい
る。
部を平面から見た図である。この例では、画素間隙電極
41は横方向に隣接する２つの画素電極25の間隙を覆い、
さらにこの２つの画素電極25に対して図中右端部、左端
部がそれぞれ同程度の面積で重なっている。図１６およ
び図１７から分かるように、この画素間隙電極41は隣接
画素毎に電気的に分離して形成されるとともに、その周
辺は絶縁膜40に囲まれた状態にあり、導電性材料による
配線はなされていないフローティング電極となってい
る。
【００６７】次に、上記構成の空間光変調素子の作用に
ついて説明する。図１８は、上記空間光変調素子におけ
る画素電極部と画素電極間隙部の断面を模式化して示す
ものである。隣接する２つの画素電極（画素電極１、画
素電極２）は、各々の画素回路に接続されている。これ
らの画素電極上に層間絶縁膜が形成され、その上に２つ
の画素電極の間隙を覆うように、画素間隙電極（導電
膜）が形成されている。この上に液晶層を介して対向透
明共通電極が配置されており、その電位をＶcomとす
る。
ついて説明する。図１８は、上記空間光変調素子におけ
る画素電極部と画素電極間隙部の断面を模式化して示す
ものである。隣接する２つの画素電極（画素電極１、画
素電極２）は、各々の画素回路に接続されている。これ
らの画素電極上に層間絶縁膜が形成され、その上に２つ
の画素電極の間隙を覆うように、画素間隙電極（導電
膜）が形成されている。この上に液晶層を介して対向透
明共通電極が配置されており、その電位をＶcomとす
る。
【００６８】画素間隙電極はどこにも電気的に接続され
ず、フローティング電極とされている。また、上記電位
Ｖcom を基準として、画素電極１の電圧をＶs1、画素電
極２の電圧をＶs2とする。一方、層間絶縁膜の膜厚と比
誘電率をそれぞれｄi 、εiとし、液晶層の膜厚と比誘
電率をそれぞれｄlc、εlcとする。なお厳密には液晶層
の比誘電率は液晶の配向状態に応じて変化するが、本発
明による作用、効果への影響が小さいと考えてεlcを平
均的な値とする。また、画素間隙電極の面積をＳm と
し、画素電極１および画素電極２と該画素間隙電極とが
重なる面積をそれぞれＳa とする。
ず、フローティング電極とされている。また、上記電位
Ｖcom を基準として、画素電極１の電圧をＶs1、画素電
極２の電圧をＶs2とする。一方、層間絶縁膜の膜厚と比
誘電率をそれぞれｄi 、εiとし、液晶層の膜厚と比誘
電率をそれぞれｄlc、εlcとする。なお厳密には液晶層
の比誘電率は液晶の配向状態に応じて変化するが、本発
明による作用、効果への影響が小さいと考えてεlcを平
均的な値とする。また、画素間隙電極の面積をＳm と
し、画素電極１および画素電極２と該画素間隙電極とが
重なる面積をそれぞれＳa とする。
【００６９】次に図１９は、図１８の構成における容量
分布を示している。ここで、層間絶縁膜および液晶層の
単位面積当たりの容量を各々Ｃi 、Ｃlcとすると、画素
間隙電極の全領域と対向透明共通電極で構成される容量
はＳm Ｃlcとなり、画素間隙電極と画素電極１とが重な
る領域の容量、画素間隙電極と画素電極２とが重なる領
域の容量は各々Ｓa Ｃi となる。
分布を示している。ここで、層間絶縁膜および液晶層の
単位面積当たりの容量を各々Ｃi 、Ｃlcとすると、画素
間隙電極の全領域と対向透明共通電極で構成される容量
はＳm Ｃlcとなり、画素間隙電極と画素電極１とが重な
る領域の容量、画素間隙電極と画素電極２とが重なる領
域の容量は各々Ｓa Ｃi となる。
【００７０】ここで、画素間隙電極に覆われていない画
素電極１、画素電極２上の液晶層電圧を各々Ｖlc1 、Ｖ
lc2 とし、画素間隙電極上の液晶層電圧をＶlcm とする
と、各電圧は次式となる。
素電極１、画素電極２上の液晶層電圧を各々Ｖlc1 、Ｖ
lc2 とし、画素間隙電極上の液晶層電圧をＶlcm とする
と、各電圧は次式となる。
【００７１】
【数１】
【００７２】上記の（１）、（２）および（３）式よ
り、Ｖlcm 、Ｖlc1 およびＶlc2 の関係は次式となる。
り、Ｖlcm 、Ｖlc1 およびＶlc2 の関係は次式となる。
【００７３】
【数２】
【００７４】ここでＣi 、Ｃlcは、真空の誘電率をεo
とすると、次式となる。
とすると、次式となる。
【００７５】
【数３】
【００７６】以上の（４）〜（６）式に具体的な構成例
における物性値を代入して、ＶlcmとＶlc1 、Ｖlc2 の
関係を計算した。図２０にはこの第１実施形態の画素部
形状を示し、画素電極１、画素電極２および画素間隙電
極上の液晶層電圧を図２１、図２２に示してある。なお
図２１には、Ｖlc1 を一定の１Ｖとする一方、Ｖlc2を
１〜６Ｖの間で変化させたときのＶlcm の変化特性を示
し、それに対して図２２には、Ｖlc2 を一定の６Ｖとす
る一方、Ｖlc1 を１〜６Ｖの間で変化させたときのＶlc
m の変化特性を示してある。
における物性値を代入して、ＶlcmとＶlc1 、Ｖlc2 の
関係を計算した。図２０にはこの第１実施形態の画素部
形状を示し、画素電極１、画素電極２および画素間隙電
極上の液晶層電圧を図２１、図２２に示してある。なお
図２１には、Ｖlc1 を一定の１Ｖとする一方、Ｖlc2を
１〜６Ｖの間で変化させたときのＶlcm の変化特性を示
し、それに対して図２２には、Ｖlc2 を一定の６Ｖとす
る一方、Ｖlc1 を１〜６Ｖの間で変化させたときのＶlc
m の変化特性を示してある。
【００７７】またこの例では、層間絶縁膜がＳｉＯ2 か
ら形成されて比誘電率εi ＝４、膜厚ｄi ＝２μｍであ
り、また液晶層は比誘電率εlc＝５、膜厚ｄlc＝６μｍ
のものである。
ら形成されて比誘電率εi ＝４、膜厚ｄi ＝２μｍであ
り、また液晶層は比誘電率εlc＝５、膜厚ｄlc＝６μｍ
のものである。
【００７８】図２１および図２２から明らかなように、
Ｖlcm は、隣接画素の液晶層電圧Ｖlc1 とＶlc2 のほと
んどの組合せで、それらの間の電圧となる。したがっ
て、画素間隙電極により反射される変調出力光は、画素
電極１上の変調出力光と画素電極２上の変調出力光の間
の値となるので、画質を十分に保証しながら、本来無効
とされていた画素間隙領域の入射光を有効に利用し、全
体の出力光量を高くすることができる。また、当然、画
素間隙領域から入射する光を極端に低減させることがで
きるので、画素回路への光入射による画素電位変動など
の問題も大きく低減することができる。
Ｖlcm は、隣接画素の液晶層電圧Ｖlc1 とＶlc2 のほと
んどの組合せで、それらの間の電圧となる。したがっ
て、画素間隙電極により反射される変調出力光は、画素
電極１上の変調出力光と画素電極２上の変調出力光の間
の値となるので、画質を十分に保証しながら、本来無効
とされていた画素間隙領域の入射光を有効に利用し、全
体の出力光量を高くすることができる。また、当然、画
素間隙領域から入射する光を極端に低減させることがで
きるので、画素回路への光入射による画素電位変動など
の問題も大きく低減することができる。
【００７９】＜第２実施形態＞次に、上記の例よりもさ
らに高い効果を得るようにした本発明の第２実施形態に
ついて説明する。前記（４）式は次のように変形でき
る。
らに高い効果を得るようにした本発明の第２実施形態に
ついて説明する。前記（４）式は次のように変形でき
る。
【００８０】
【数４】
【００８１】（７）〜（９）式から、Ｂを小さくすると
Ｖlcm は1/2 （Ｖlc1 ＋Ｖlc2 ）に近づくことが分か
る。またＡを２に近づけてもＶlcm は1/2 （Ｖlc1 ＋Ｖ
lc2 ）に近づく。すなわち、Ｖlcm を1/2 （Ｖlc1 ＋Ｖ
lc2 ）に近づけるためには、 ａ）Ｃlcに対してＣi を大きくする。
Ｖlcm は1/2 （Ｖlc1 ＋Ｖlc2 ）に近づくことが分か
る。またＡを２に近づけてもＶlcm は1/2 （Ｖlc1 ＋Ｖ
lc2 ）に近づく。すなわち、Ｖlcm を1/2 （Ｖlc1 ＋Ｖ
lc2 ）に近づけるためには、 ａ）Ｃlcに対してＣi を大きくする。
【００８２】ｂ）Ｓa をＳm に対して大きくする。
【００８３】という手法が考えられる。ａ）において
は、Ｃlcを変化させるよりＣi を変化させる方が一般に
は容易であり、具体的には層間絶縁膜の膜厚ｄi を薄く
するか、高誘電率の材料を使用する。ｂ）においては、
画素間隙電極の重なり部分の占める割合を大きくすれば
よい。
は、Ｃlcを変化させるよりＣi を変化させる方が一般に
は容易であり、具体的には層間絶縁膜の膜厚ｄi を薄く
するか、高誘電率の材料を使用する。ｂ）においては、
画素間隙電極の重なり部分の占める割合を大きくすれば
よい。
【００８４】図２３は、上記のような観点からさらに効
果を高めた第２実施形態の画素部形状を示している。ま
た、その各領域の液晶層電圧を図２４、図２５に示して
ある。なお図２４には、Ｖlc1 を一定の１Ｖとする一
方、Ｖlc2 を１〜６Ｖの間で変化させたときのＶlcm の
変化特性を示し、それに対して図２５には、Ｖlc2 を一
定の６Ｖとする一方、Ｖlc1 を１〜６Ｖの間で変化させ
たときのＶlcm の変化特性を示してある。
果を高めた第２実施形態の画素部形状を示している。ま
た、その各領域の液晶層電圧を図２４、図２５に示して
ある。なお図２４には、Ｖlc1 を一定の１Ｖとする一
方、Ｖlc2 を１〜６Ｖの間で変化させたときのＶlcm の
変化特性を示し、それに対して図２５には、Ｖlc2 を一
定の６Ｖとする一方、Ｖlc1 を１〜６Ｖの間で変化させ
たときのＶlcm の変化特性を示してある。
【００８５】この第２実施形態が第１実施形態と異なる
点は、画素間隙電極の重なり部分の占める割合を大きく
したことと、層間絶縁膜の膜厚ｄi を薄くしたことであ
る。そして、層間絶縁膜はＳｉＯ2 から形成されて比誘
電率εi ＝４、膜厚ｄi ＝１μｍであり、また液晶層は
比誘電率εlc＝５、膜厚ｄlc＝６μｍのものである。
点は、画素間隙電極の重なり部分の占める割合を大きく
したことと、層間絶縁膜の膜厚ｄi を薄くしたことであ
る。そして、層間絶縁膜はＳｉＯ2 から形成されて比誘
電率εi ＝４、膜厚ｄi ＝１μｍであり、また液晶層は
比誘電率εlc＝５、膜厚ｄlc＝６μｍのものである。
【００８６】図２４および図２５から明らかなように、
Ｖlcm は、隣接画素の液晶層電圧Ｖs1とＶs2のほぼ中間
の値を示す。画素間隙電極の面積は大きくなったが、隣
接画素の出力光のほぼ中間の出力光を得ることができる
ので、両画素の補間効果によるなめらかな画質が得られ
る。また、光の利用効率は反射面積率で１００％に近い
高効率である。
Ｖlcm は、隣接画素の液晶層電圧Ｖs1とＶs2のほぼ中間
の値を示す。画素間隙電極の面積は大きくなったが、隣
接画素の出力光のほぼ中間の出力光を得ることができる
ので、両画素の補間効果によるなめらかな画質が得られ
る。また、光の利用効率は反射面積率で１００％に近い
高効率である。
【００８７】なお図２６および図２７にはそれぞれ、画
素電極１と画素電極２による画素電圧が異なる場合、等
しい場合の出力光強度分布を概略的に示す。
素電極１と画素電極２による画素電圧が異なる場合、等
しい場合の出力光強度分布を概略的に示す。
【００８８】なお上述のような構成の他、隣接する３つ
以上の画素電極と重なるように画素間隙電極を形成して
も、同様の効果が得られる。また上述の第１実施形態、
第２実施形態では、２つの画素電極の画素間隙電極と重
なる面積が互いに等しいが、これらの重なる面積の比を
変えてもよい。その場合にはＶlcm の値が、画素間隙電
極との重なり面積がより大きい方の画素の電圧に近づ
く。
以上の画素電極と重なるように画素間隙電極を形成して
も、同様の効果が得られる。また上述の第１実施形態、
第２実施形態では、２つの画素電極の画素間隙電極と重
なる面積が互いに等しいが、これらの重なる面積の比を
変えてもよい。その場合にはＶlcm の値が、画素間隙電
極との重なり面積がより大きい方の画素の電圧に近づ
く。
【００８９】＜第３実施形態＞図２８と図２９はそれぞ
れ、本発明の第３実施形態による空間光変調素子の概略
断面形状と容量分布を示すものである。本例では、画素
間隙電極が１つの画素電極のみ（図２８の画素電極１の
み）と重なる構成となっている。このとき、次式が成り
立つ。
れ、本発明の第３実施形態による空間光変調素子の概略
断面形状と容量分布を示すものである。本例では、画素
間隙電極が１つの画素電極のみ（図２８の画素電極１の
み）と重なる構成となっている。このとき、次式が成り
立つ。
【００９０】
【数５】
【００９１】上記（10）および（11）式より、Ｖlcm と
Ｖlc1 との関係は次式となる。
Ｖlc1 との関係は次式となる。
【００９２】
【数６】
【００９３】（５）（６）（12）式より、具体的な物性
値を代入して、Ｖlcm とＶlc1 、Ｖlc2 の関係を計算し
た。図３０にはこの実施形態の画素部形状を示し、その
画素電極上の液晶層電圧と画素間隙領域の液晶層電圧と
の関係を図３１に示してある。なおこの例では、層間絶
縁膜がＳｉＯ2 から形成されて比誘電率εi ＝４、膜厚
ｄi ＝１μｍであり、また液晶層は液晶層は比誘電率ε
lc＝５、膜厚ｄlc＝６μｍのものである。なお条件とし
て、Ｓa 、Ｓm の値を（Ｓa ，Ｓm ）＝（120，160
）、（80，120 ）、（40，80）［単位はμｍ2 ］の３
通りに変えた。また、それら各場合の画素電極と画素間
隙電極の重なり長さＬ1 、画素間隙電極の重なり長さＬ
2 は、上記の順に従って、（Ｌ1 ，Ｌ2 ）＝（６，
８）、（４，６）、（２，４）［単位はμｍ］である。
値を代入して、Ｖlcm とＶlc1 、Ｖlc2 の関係を計算し
た。図３０にはこの実施形態の画素部形状を示し、その
画素電極上の液晶層電圧と画素間隙領域の液晶層電圧と
の関係を図３１に示してある。なおこの例では、層間絶
縁膜がＳｉＯ2 から形成されて比誘電率εi ＝４、膜厚
ｄi ＝１μｍであり、また液晶層は液晶層は比誘電率ε
lc＝５、膜厚ｄlc＝６μｍのものである。なお条件とし
て、Ｓa 、Ｓm の値を（Ｓa ，Ｓm ）＝（120，160
）、（80，120 ）、（40，80）［単位はμｍ2 ］の３
通りに変えた。また、それら各場合の画素電極と画素間
隙電極の重なり長さＬ1 、画素間隙電極の重なり長さＬ
2 は、上記の順に従って、（Ｌ1 ，Ｌ2 ）＝（６，
８）、（４，６）、（２，４）［単位はμｍ］である。
【００９４】図３１に示される通り、Ｓa ＝80μｍ2 、
Ｓm ＝120 μｍ2 以上では、ＶlcmはほぼＶlc1 と等し
く（９０％以上）、画素間隙電極上の領域が画素電極１
と機能上同じと考えられる。したがってこの場合も前述
と同様に、画質向上、光利用効率向上の効果が得られ
る。
Ｓm ＝120 μｍ2 以上では、ＶlcmはほぼＶlc1 と等し
く（９０％以上）、画素間隙電極上の領域が画素電極１
と機能上同じと考えられる。したがってこの場合も前述
と同様に、画質向上、光利用効率向上の効果が得られ
る。
【００９５】＜第４実施形態＞図３２は、本発明の第４
実施形態による空間光変調素子の画素電極と画素間隙電
極の配置状態を示すものである。この例において、図中
横方向に隣接する画素電極25の間隙に配された画素間隙
電極41は２つの画素電極25と重なり、図中縦方向に隣接
する画素電極25の間隙に配された画素間隙電極41は１つ
の画素電極25と重なるように構成されている。
実施形態による空間光変調素子の画素電極と画素間隙電
極の配置状態を示すものである。この例において、図中
横方向に隣接する画素電極25の間隙に配された画素間隙
電極41は２つの画素電極25と重なり、図中縦方向に隣接
する画素電極25の間隙に配された画素間隙電極41は１つ
の画素電極25と重なるように構成されている。
【００９６】この場合、横方向に隣接する画素電極25の
間隙に配された画素間隙電極41による液晶層電圧は、隣
接する２画素間のほぼ中間の値となる。一方、縦方向に
隣接する画素電極25の間隙に配された画素間隙電極41に
よる液晶層電圧は、重なり部のある画素電極25による液
晶層電圧とほぼ同じ値となる。
間隙に配された画素間隙電極41による液晶層電圧は、隣
接する２画素間のほぼ中間の値となる。一方、縦方向に
隣接する画素電極25の間隙に配された画素間隙電極41に
よる液晶層電圧は、重なり部のある画素電極25による液
晶層電圧とほぼ同じ値となる。
【００９７】なお、好ましくは、２つの画素電極と重な
る画素間隙電極は、同じ行選択信号で選択される画素電
極間に設けるのがよい。これは、異なる行選択信号で選
択される画素電極に画素間隙電極が重なっていると、条
件によっては、容量結合による画素間のクロストークが
発生するためである。しかし、これが問題とならない条
件では、異なる行選択信号で選択される画素電極と重な
るように画素間隙電極を形成してもよい。
る画素間隙電極は、同じ行選択信号で選択される画素電
極間に設けるのがよい。これは、異なる行選択信号で選
択される画素電極に画素間隙電極が重なっていると、条
件によっては、容量結合による画素間のクロストークが
発生するためである。しかし、これが問題とならない条
件では、異なる行選択信号で選択される画素電極と重な
るように画素間隙電極を形成してもよい。
【００９８】以上述べた各実施形態は、単結晶Ｓｉ基板
による反射型２次元マトリクス空間光変調素子に本発明
を適用したものであるが、ガラス等の絶縁性基板にａ−
Ｓｉ、またはpoly−ＳｉによるＴＦＴを設けて画素回路
とした反射型２次元マトリクス空間光変調素子であって
も本発明を適用できる。図３３と図３４は、そのように
形成された本発明の第５実施形態、第６実施形態を示す
ものである。
による反射型２次元マトリクス空間光変調素子に本発明
を適用したものであるが、ガラス等の絶縁性基板にａ−
Ｓｉ、またはpoly−ＳｉによるＴＦＴを設けて画素回路
とした反射型２次元マトリクス空間光変調素子であって
も本発明を適用できる。図３３と図３４は、そのように
形成された本発明の第５実施形態、第６実施形態を示す
ものである。
【００９９】＜第５実施形態＞図３３の画素回路は、画
素のＭＯＳ−ＦＥＴをガラス基板50上にpoly- ＳｉＴＦ
Ｔプロセスで形成してなるものである。なお同図中、51
はゲート絶縁膜、52は層間絶縁膜、53は画素電極（Ａ
ｌ）、54はソース電極、55はゲート電極、56はドレイン
電極、そして59が画素間隙電極（導電膜）である。
素のＭＯＳ−ＦＥＴをガラス基板50上にpoly- ＳｉＴＦ
Ｔプロセスで形成してなるものである。なお同図中、51
はゲート絶縁膜、52は層間絶縁膜、53は画素電極（Ａ
ｌ）、54はソース電極、55はゲート電極、56はドレイン
電極、そして59が画素間隙電極（導電膜）である。
【０１００】＜第６実施形態＞また図３４の画素回路
は、画素のＭＯＳ−ＦＥＴをガラス基板60上にa-ＳｉＴ
ＦＴプロセスで形成してなるものである。なお同図中、
61はゲート絶縁膜（ＳｉＮｘ）、62は層間絶縁膜、63は
画素電極（Ａｌ）、64はソース電極、65はゲート電極、
66はドレイン電極、67はチャンネル保護膜（ＳｉＮ
ｘ）、そして69が画素間隙電極（導電膜）である。
は、画素のＭＯＳ−ＦＥＴをガラス基板60上にa-ＳｉＴ
ＦＴプロセスで形成してなるものである。なお同図中、
61はゲート絶縁膜（ＳｉＮｘ）、62は層間絶縁膜、63は
画素電極（Ａｌ）、64はソース電極、65はゲート電極、
66はドレイン電極、67はチャンネル保護膜（ＳｉＮ
ｘ）、そして69が画素間隙電極（導電膜）である。
【０１０１】なお画素回路は、トランジスタだけでな
く、ＳＲＡＭなどのメモリー機能を持つ回路であっても
よく、回路形式は限定されない。
く、ＳＲＡＭなどのメモリー機能を持つ回路であっても
よく、回路形式は限定されない。
【０１０２】また、光変調層として各種液晶からなるも
のを例として先に記述したが、液晶の動作モードを限定
する必要性はない。
のを例として先に記述したが、液晶の動作モードを限定
する必要性はない。
【０１０３】さらに、光変調素子としては発光型素子で
もよい。例としては、電界で発光する無機の薄膜ＥＬ
（エレクトロルミネッセンス）層を光変調層として用い
るＥＬ素子等が挙げられる。
もよい。例としては、電界で発光する無機の薄膜ＥＬ
（エレクトロルミネッセンス）層を光変調層として用い
るＥＬ素子等が挙げられる。
【０１０４】図３５には、電界で発光する無機の薄膜Ｅ
Ｌ素子を光変調素子とした２次元マトリクス空間光変調
素子の画素部の等価回路の例を示す。この図３５中、70
が薄膜ＥＬ、71はその画素電極、72は対向電極である。
Ｌ素子を光変調素子とした２次元マトリクス空間光変調
素子の画素部の等価回路の例を示す。この図３５中、70
が薄膜ＥＬ、71はその画素電極、72は対向電極である。
【０１０５】この回路においては、行選択信号Ｖg の選
択パルスにより、データ信号Ｖd から１または０のデー
タがＭＯＳ−ＦＥＴのＴＲ１に書き込まれる。ＴＲ１の
出力電圧Ｖs は、書き込まれたデータが１の時、ＭＯＳ
−ＦＥＴのＴＲ２が十分導通状態となるような電圧で保
持される。書き込まれたデータが０の時は、ＴＲ２が十
分非導通状態となるような電圧で保持される。ＴＲ１の
出力電圧Ｖs は、新たなデータが書き込まれるまで保持
される。薄膜ＥＬ70はＴＲ２と直列接続され、ＴＲ２の
一方は回路のグランド電位Ｖssに接続され、薄膜ＥＬ70
の対向電極72は共通電源Ｖacに接続されている。
択パルスにより、データ信号Ｖd から１または０のデー
タがＭＯＳ−ＦＥＴのＴＲ１に書き込まれる。ＴＲ１の
出力電圧Ｖs は、書き込まれたデータが１の時、ＭＯＳ
−ＦＥＴのＴＲ２が十分導通状態となるような電圧で保
持される。書き込まれたデータが０の時は、ＴＲ２が十
分非導通状態となるような電圧で保持される。ＴＲ１の
出力電圧Ｖs は、新たなデータが書き込まれるまで保持
される。薄膜ＥＬ70はＴＲ２と直列接続され、ＴＲ２の
一方は回路のグランド電位Ｖssに接続され、薄膜ＥＬ70
の対向電極72は共通電源Ｖacに接続されている。
【０１０６】Ｖacは交流電圧で代表的には２０ｋＨｚ、
１００Ｖｒｍｓ程度の電圧が供給されている。ＴＲ２が
導通状態のとき、薄膜ＥＬ70間の電圧Ｖelは略Ｖacとな
り、薄膜ＥＬ70が発光する。ＴＲ２が非導通状態のと
き、薄膜ＥＬ70間の電圧Ｖelは薄膜ＥＬ70が発光する電
圧より低くなり、薄膜ＥＬ70は発光しない。したがっ
て、データ１が書き込まれると発光を持続し、データ０
が書き込まれると発光は行なわれなくなる。
１００Ｖｒｍｓ程度の電圧が供給されている。ＴＲ２が
導通状態のとき、薄膜ＥＬ70間の電圧Ｖelは略Ｖacとな
り、薄膜ＥＬ70が発光する。ＴＲ２が非導通状態のと
き、薄膜ＥＬ70間の電圧Ｖelは薄膜ＥＬ70が発光する電
圧より低くなり、薄膜ＥＬ70は発光しない。したがっ
て、データ１が書き込まれると発光を持続し、データ０
が書き込まれると発光は行なわれなくなる。
【０１０７】＜第７実施形態＞図３６は、この薄膜ＥＬ
を光変調素子とした本発明の第７実施形態による２次元
マトリクス空間光変調素子の画素部の断面図である。こ
の例では、半導体基板80上に図３５に示したような画素
回路81が形成され、層間絶縁層82を介して画素電極（Ａ
ｌ等の金属反射膜）83が形成され、さらに層間絶縁層88
を介して画素間隙電極（導電膜）89が形成されている。
この画素間隙電極89はフローティング電極であり、画素
間隙を覆うように形成されている。
を光変調素子とした本発明の第７実施形態による２次元
マトリクス空間光変調素子の画素部の断面図である。こ
の例では、半導体基板80上に図３５に示したような画素
回路81が形成され、層間絶縁層82を介して画素電極（Ａ
ｌ等の金属反射膜）83が形成され、さらに層間絶縁層88
を介して画素間隙電極（導電膜）89が形成されている。
この画素間隙電極89はフローティング電極であり、画素
間隙を覆うように形成されている。
【０１０８】その上に絶縁層84、ＥＬ発光層（一例とし
てＺｎＳ：Ｍｎ薄膜）85、絶縁層86、対向透明電極（Ｉ
ＴＯなど）87を順に積層して、画素部が形成されてい
る。対向透明電極87には共通電源Ｖacが供給される。Ｅ
Ｌ発光層85から発した光は、直接上部へ出射し、あるい
は画素電極83で反射するなどして、最終的には図３６中
の上方に出射する。
てＺｎＳ：Ｍｎ薄膜）85、絶縁層86、対向透明電極（Ｉ
ＴＯなど）87を順に積層して、画素部が形成されてい
る。対向透明電極87には共通電源Ｖacが供給される。Ｅ
Ｌ発光層85から発した光は、直接上部へ出射し、あるい
は画素電極83で反射するなどして、最終的には図３６中
の上方に出射する。
【０１０９】しかし、発光した光が画素電極83の間隙部
に入射した場合、従来であれば、画素回路に入射して問
題となるか、光吸収膜などで単に吸収されるなどして光
利用効率を低くしていた。また、画素間隙上部のＥＬ発
光層85の電界が不安定で発光輝度が不安定になり、画質
を低下させていた。さらに、十分な電界がないことから
発光せずに、光利用効率を低下させるという問題があっ
た。
に入射した場合、従来であれば、画素回路に入射して問
題となるか、光吸収膜などで単に吸収されるなどして光
利用効率を低くしていた。また、画素間隙上部のＥＬ発
光層85の電界が不安定で発光輝度が不安定になり、画質
を低下させていた。さらに、十分な電界がないことから
発光せずに、光利用効率を低下させるという問題があっ
た。
【０１１０】しかし、本発明による図３６の構成におい
ては、画素電極83の間隙部に入射した光は、画素間隙電
極89により上部へ反射される。さらに、画素間隙上部の
ＥＬ発光層85の電界は、画素電極上部の電界とほぼ等し
いか、隣接画素電極との重なりが有る場合は、隣接画素
電極上部のほぼ平均値となるため、画質を向上させると
同時に光利用効率を向上させることができ、画素密度が
上がり、高精細な素子を作成可能となる。
ては、画素電極83の間隙部に入射した光は、画素間隙電
極89により上部へ反射される。さらに、画素間隙上部の
ＥＬ発光層85の電界は、画素電極上部の電界とほぼ等し
いか、隣接画素電極との重なりが有る場合は、隣接画素
電極上部のほぼ平均値となるため、画質を向上させると
同時に光利用効率を向上させることができ、画素密度が
上がり、高精細な素子を作成可能となる。
【０１１１】＜第８実施形態＞図３７は、本発明の第８
実施形態による反射型２次元マトリクス空間光変調素子
の画素部を示す立断面図である。図示されているように
単結晶のｐ- 型シリコン半導体基板10上には、n-ＭＯＳ
−ＦＥＴ11と電荷蓄積容量Ｃstg 12が形成されている。
n-ＭＯＳ−ＦＥＴ11はｎ+ 型のドレイン領域13、ソース
領域14、ゲート酸化膜15、および poly-Ｓｉ膜よりなる
ゲート電極16から構成される。また、電荷蓄積容量Ｃst
g 12は、ｐ+ 領域17、酸化膜18、および poly-Ｓｉ膜19
で構成されている。
実施形態による反射型２次元マトリクス空間光変調素子
の画素部を示す立断面図である。図示されているように
単結晶のｐ- 型シリコン半導体基板10上には、n-ＭＯＳ
−ＦＥＴ11と電荷蓄積容量Ｃstg 12が形成されている。
n-ＭＯＳ−ＦＥＴ11はｎ+ 型のドレイン領域13、ソース
領域14、ゲート酸化膜15、および poly-Ｓｉ膜よりなる
ゲート電極16から構成される。また、電荷蓄積容量Ｃst
g 12は、ｐ+ 領域17、酸化膜18、および poly-Ｓｉ膜19
で構成されている。
【０１１２】また、第１層間絶縁膜20を介して第１層Ａ
ｌ配線21が形成され、これにより、ソース領域14に接続
されたソース電極22が形成されている。このソース電極
22により、ソース領域14と電荷蓄積容量Ｃstg 12の pol
y-Ｓｉ膜19とが接続されている。なおドレイン領域13に
は、ドレイン電極23が接続されている。さらに第２層間
絶縁膜24を介して導電膜である画素間隙電極（第２層Ａ
ｌ）90が形成され、ソース電極22と接続されている。
ｌ配線21が形成され、これにより、ソース領域14に接続
されたソース電極22が形成されている。このソース電極
22により、ソース領域14と電荷蓄積容量Ｃstg 12の pol
y-Ｓｉ膜19とが接続されている。なおドレイン領域13に
は、ドレイン電極23が接続されている。さらに第２層間
絶縁膜24を介して導電膜である画素間隙電極（第２層Ａ
ｌ）90が形成され、ソース電極22と接続されている。
【０１１３】画素間隙電極90上には第３層間絶縁膜91が
形成され、さらにその上には、所定形状にパターニング
された画素電極（第３層Ａｌ）25が形成されている。画
素間隙電極90は、第３層間絶縁膜91を介して画素電極25
の間隙領域を覆い、かつこの画素電極25と一部が重なる
ように形成されている。そして１つの画素電極25は１つ
の画素間隙電極90に接続されている。また画素電極25上
には、配向膜26が形成されている。
形成され、さらにその上には、所定形状にパターニング
された画素電極（第３層Ａｌ）25が形成されている。画
素間隙電極90は、第３層間絶縁膜91を介して画素電極25
の間隙領域を覆い、かつこの画素電極25と一部が重なる
ように形成されている。そして１つの画素電極25は１つ
の画素間隙電極90に接続されている。また画素電極25上
には、配向膜26が形成されている。
【０１１４】一方、対向透明基板27の片側にはＩＴＯか
らなる対向透明共通電極28が形成され、さらにその上に
配向膜29が形成されている。上記２つの基板10、27は、
各々と一体化している配向膜26、29が対向するように配
置され、その間隙に光変調層を構成する液晶30が保持さ
れている。
らなる対向透明共通電極28が形成され、さらにその上に
配向膜29が形成されている。上記２つの基板10、27は、
各々と一体化している配向膜26、29が対向するように配
置され、その間隙に光変調層を構成する液晶30が保持さ
れている。
【０１１５】なお上記第２層間絶縁膜24、第３層間絶縁
膜91としては、画素電極25および画素間隙電極90の平坦
性を向上させるため、ＳＯＧ膜、ＢＰＳＧリフロー膜、
ＰＩ膜などの平坦化膜、あるいは、これらとプラズマＣ
ＶＤ等によるシリコン酸化膜などの絶縁性保証膜との積
層膜が用いられることが望ましい。さらにはＣＭＰなど
の研磨による平坦化処理を行なうことも望ましい。
膜91としては、画素電極25および画素間隙電極90の平坦
性を向上させるため、ＳＯＧ膜、ＢＰＳＧリフロー膜、
ＰＩ膜などの平坦化膜、あるいは、これらとプラズマＣ
ＶＤ等によるシリコン酸化膜などの絶縁性保証膜との積
層膜が用いられることが望ましい。さらにはＣＭＰなど
の研磨による平坦化処理を行なうことも望ましい。
【０１１６】図３８は、図３７の空間光変調素子の画素
部を平面から見た図である。同図では画素電極25を太い
実線で示し、画素間隙電極90を斜線を付して示してあ
る。この例では、各画素間隙電極90はそれに接続してい
る画素電極25の一部と、該画素電極25に隣接する画素電
極25との間隙（図中では上側の間隙と右側の間隙）を覆
うように形成されている。図３８から明らかなように本
実施形態では、素子の平面領域のほとんどは、画素電極
25と画素間隙電極90とで占められている。
部を平面から見た図である。同図では画素電極25を太い
実線で示し、画素間隙電極90を斜線を付して示してあ
る。この例では、各画素間隙電極90はそれに接続してい
る画素電極25の一部と、該画素電極25に隣接する画素電
極25との間隙（図中では上側の間隙と右側の間隙）を覆
うように形成されている。図３８から明らかなように本
実施形態では、素子の平面領域のほとんどは、画素電極
25と画素間隙電極90とで占められている。
【０１１７】次に、上記構成の空間光変調素子の作用に
ついて説明する。図３９は、上記空間光変調素子におけ
る画素電極部と画素電極間隙部の断面を模式化して示す
ものである。図示される通り、光の入射側からＶcom と
いう電位に接続された対向透明共通電極があり、液晶層
を介して画素電極が形成されている。この画素電極の下
層には層間絶縁膜があり、その下に画素電極の一部と、
画素電極間隙部の少なくとも一部を覆う導電性の画素間
隙電極が形成されている。
ついて説明する。図３９は、上記空間光変調素子におけ
る画素電極部と画素電極間隙部の断面を模式化して示す
ものである。図示される通り、光の入射側からＶcom と
いう電位に接続された対向透明共通電極があり、液晶層
を介して画素電極が形成されている。この画素電極の下
層には層間絶縁膜があり、その下に画素電極の一部と、
画素電極間隙部の少なくとも一部を覆う導電性の画素間
隙電極が形成されている。
【０１１８】画素電極と画素間隙電極はコンタクトホー
ルを介して電気的に接続されている。また、画素間隙電
極は各々の画素回路に接続されている。このとき、入力
された画素電極の電位を、Ｖcom を基準としてＶs とす
る。一方、層間絶縁膜の膜厚と比誘電率をそれぞれｄi
、εi とし、液晶層の膜厚と比誘電率をそれぞれｄl
c、εlcとする。なお厳密には、液晶層の比誘電率は液
晶の配向状態に応じて変化するが、本発明による作用、
効果への影響が小さいと考えてεlcを平均的な値とす
る。
ルを介して電気的に接続されている。また、画素間隙電
極は各々の画素回路に接続されている。このとき、入力
された画素電極の電位を、Ｖcom を基準としてＶs とす
る。一方、層間絶縁膜の膜厚と比誘電率をそれぞれｄi
、εi とし、液晶層の膜厚と比誘電率をそれぞれｄl
c、εlcとする。なお厳密には、液晶層の比誘電率は液
晶の配向状態に応じて変化するが、本発明による作用、
効果への影響が小さいと考えてεlcを平均的な値とす
る。
【０１１９】次に図４０は、図３９の構成における容量
分布を示している。ここで、層間絶縁膜および液晶層の
単位面積当たりの容量を各々Ｃi 、Ｃlcとすると、画素
電極上の液晶層電圧Ｖclp 、および画素間隙電極上の液
晶層の電圧Ｖclm は、各々下式となる。
分布を示している。ここで、層間絶縁膜および液晶層の
単位面積当たりの容量を各々Ｃi 、Ｃlcとすると、画素
電極上の液晶層電圧Ｖclp 、および画素間隙電極上の液
晶層の電圧Ｖclm は、各々下式となる。
【０１２０】
【数７】
【０１２１】ここでＣi 、Ｃlcは、真空の誘電率をεo
とすると、次式となる。
とすると、次式となる。
【０１２２】
【数８】
【０１２３】以上の（15）〜（17）式に具体的な構成例
における物性値を代入して、ＶlcmとＶlcp との関係を
計算した。図４１には、具体的な構成例の膜条件におけ
る各領域の液晶層電圧を示した。同図においては、横軸
が画素電極上の液晶層電圧Ｖlcp を示し、縦軸がそのと
きの画素間隙領域の液晶層電圧Ｖlcm を示している。な
おこの例では、層間絶縁膜をＳｉＯ2 から形成したとき
の膜厚ｄi をパラメータとし、ｄi ＝0.5 μｍ、1.0 μ
ｍとした。その他の条件は、一般的に実用可能な材料の
代表値とし、具体的に層間絶縁膜の比誘電率εi ＝４で
あり、また液晶層の比誘電率εlc＝５、膜厚ｄlc＝６μ
ｍである。
における物性値を代入して、ＶlcmとＶlcp との関係を
計算した。図４１には、具体的な構成例の膜条件におけ
る各領域の液晶層電圧を示した。同図においては、横軸
が画素電極上の液晶層電圧Ｖlcp を示し、縦軸がそのと
きの画素間隙領域の液晶層電圧Ｖlcm を示している。な
おこの例では、層間絶縁膜をＳｉＯ2 から形成したとき
の膜厚ｄi をパラメータとし、ｄi ＝0.5 μｍ、1.0 μ
ｍとした。その他の条件は、一般的に実用可能な材料の
代表値とし、具体的に層間絶縁膜の比誘電率εi ＝４で
あり、また液晶層の比誘電率εlc＝５、膜厚ｄlc＝６μ
ｍである。
【０１２４】図４１から明らかなように、画素間隙電極
上の液晶層電圧Ｖlcm は、画素電極上の液晶層電圧Ｖlc
p と比例し、しかもｄi ＝1.0 μｍではＶlcp の80％以
上、ｄi ＝0.5 μｍではＶlcp の90％以上である。した
がって、画素間隙電極により反射される変調出力光は、
画素電極上の変調出力光とほとんど変わらない性質の光
となり、格子状ブラックマトリクス形成による干渉を低
減する等により、画質を向上させながら、本来無効とさ
れていた画素間隙領域の入射光を有効に利用し、全体の
出力光量を高くすることができる。
上の液晶層電圧Ｖlcm は、画素電極上の液晶層電圧Ｖlc
p と比例し、しかもｄi ＝1.0 μｍではＶlcp の80％以
上、ｄi ＝0.5 μｍではＶlcp の90％以上である。した
がって、画素間隙電極により反射される変調出力光は、
画素電極上の変調出力光とほとんど変わらない性質の光
となり、格子状ブラックマトリクス形成による干渉を低
減する等により、画質を向上させながら、本来無効とさ
れていた画素間隙領域の入射光を有効に利用し、全体の
出力光量を高くすることができる。
【０１２５】なお図４２および図４３にはそれぞれ、画
素電圧が比較的低い場合、比較的高い場合の出力光強度
分布を概略的に示す。
素電圧が比較的低い場合、比較的高い場合の出力光強度
分布を概略的に示す。
【０１２６】また、当然、画素間隙領域から入射する光
を極端に低減させることができるので、画素回路への光
入射による画素電位変動などの問題も大きく低減するこ
とができる。
を極端に低減させることができるので、画素回路への光
入射による画素電位変動などの問題も大きく低減するこ
とができる。
【０１２７】また（15）〜（17）式から明白なように、
画素間隙電極上の液晶層電圧Ｖlcmを画素電極上の液晶
層の電圧Ｖlcp により近づけるためには、層間絶縁膜の
膜厚ｄi をより薄くする他、誘電率εi の高い絶縁膜を
用いるのも効果的である。さらには、液晶層の膜厚ｄlc
をより厚くするか、誘電率εlcの低い液晶を選択しても
よい。ただし、液晶層側での物性変更は一般に困難であ
るので、絶縁膜の条件を適宜選択するのが望ましい。
画素間隙電極上の液晶層電圧Ｖlcmを画素電極上の液晶
層の電圧Ｖlcp により近づけるためには、層間絶縁膜の
膜厚ｄi をより薄くする他、誘電率εi の高い絶縁膜を
用いるのも効果的である。さらには、液晶層の膜厚ｄlc
をより厚くするか、誘電率εlcの低い液晶を選択しても
よい。ただし、液晶層側での物性変更は一般に困難であ
るので、絶縁膜の条件を適宜選択するのが望ましい。
【０１２８】なお図４４は、上記第８実施形態の空間光
変調素子における画素電極25と画素間隙電極90の配置状
態を示した平面図であるが、この他の電極形状、重なり
状態を採用することもできる（なお同図中の92は、画素
電極25と画素間隙電極90とを接続するコンタクトホール
である）。
変調素子における画素電極25と画素間隙電極90の配置状
態を示した平面図であるが、この他の電極形状、重なり
状態を採用することもできる（なお同図中の92は、画素
電極25と画素間隙電極90とを接続するコンタクトホール
である）。
【０１２９】特に、ある画素電極に接続する画素間隙電
極が、隣接画素電極と重なるようにしてもよい。この場
合は、重なり部が隣接画素との容量結合になり、クロス
トークの可能性もあるが、画質に問題が無い条件であれ
ば、このような重なりを許容できる。
極が、隣接画素電極と重なるようにしてもよい。この場
合は、重なり部が隣接画素との容量結合になり、クロス
トークの可能性もあるが、画質に問題が無い条件であれ
ば、このような重なりを許容できる。
【０１３０】以上述べた第８実施形態は、単結晶Ｓｉ基
板による反射型２次元マトリクス空間光変調素子に本発
明を適用したものであるが、この第８実施形態のよう
に、画素電極25に接続する画素間隙電極90を用いる場合
においても、ガラス等の絶縁性基板にａ−Ｓｉ、または
poly−ＳｉによるＴＦＴを設けてなる画素回路を採用す
ることができる。図４５と図４６は、そのように形成さ
れた本発明の第９実施形態、第１０実施形態を示すもの
である。
板による反射型２次元マトリクス空間光変調素子に本発
明を適用したものであるが、この第８実施形態のよう
に、画素電極25に接続する画素間隙電極90を用いる場合
においても、ガラス等の絶縁性基板にａ−Ｓｉ、または
poly−ＳｉによるＴＦＴを設けてなる画素回路を採用す
ることができる。図４５と図４６は、そのように形成さ
れた本発明の第９実施形態、第１０実施形態を示すもの
である。
【０１３１】＜第９実施形態＞図４５の画素回路は、画
素のＭＯＳ−ＦＥＴをガラス基板50上にpoly- ＳｉＴＦ
Ｔプロセスで形成してなるものである。なお同図中、51
はゲート絶縁膜、52は層間絶縁膜、53は画素電極（Ａ
ｌ）、54はソース電極、55はゲート電極、56はドレイン
電極、そして95が画素間隙電極（導電膜）である。
素のＭＯＳ−ＦＥＴをガラス基板50上にpoly- ＳｉＴＦ
Ｔプロセスで形成してなるものである。なお同図中、51
はゲート絶縁膜、52は層間絶縁膜、53は画素電極（Ａ
ｌ）、54はソース電極、55はゲート電極、56はドレイン
電極、そして95が画素間隙電極（導電膜）である。
【０１３２】＜第１０実施形態＞また図４６の画素回路
は、画素のＭＯＳ−ＦＥＴをガラス基板60上にa-ＳｉＴ
ＦＴプロセスで形成してなるものである。なお同図中、
61はゲート絶縁膜（ＳｉＮｘ）、62は層間絶縁膜、63は
画素電極（Ａｌ）、64はソース電極、65はゲート電極、
66はドレイン電極、67はチャンネル保護膜（ＳｉＮ
ｘ）、そして96が画素間隙電極（導電膜）である。
は、画素のＭＯＳ−ＦＥＴをガラス基板60上にa-ＳｉＴ
ＦＴプロセスで形成してなるものである。なお同図中、
61はゲート絶縁膜（ＳｉＮｘ）、62は層間絶縁膜、63は
画素電極（Ａｌ）、64はソース電極、65はゲート電極、
66はドレイン電極、67はチャンネル保護膜（ＳｉＮ
ｘ）、そして96が画素間隙電極（導電膜）である。
【０１３３】なおこの場合も、画素回路はトランジスタ
だけでなく、ＳＲＡＭなどのメモリー機能を持つ回路で
あってもよく、回路形式は限定されない。
だけでなく、ＳＲＡＭなどのメモリー機能を持つ回路で
あってもよく、回路形式は限定されない。
【０１３４】さらに、画素電極に接続する画素間隙電極
を用いる場合においても、光変調素子として発光型素子
を用いることができる。例としては、先に図３５を参照
して説明した薄膜ＥＬ素子等が挙げられる。
を用いる場合においても、光変調素子として発光型素子
を用いることができる。例としては、先に図３５を参照
して説明した薄膜ＥＬ素子等が挙げられる。
【０１３５】＜第１１実施形態＞図４７は、この薄膜Ｅ
Ｌを光変調素子とした本発明の第１１実施形態による２
次元マトリクス空間光変調素子の画素部の断面図であ
る。この例では、半導体基板80上に図３５に示したよう
な画素回路81が形成され、層間絶縁層82を介して画素間
隙電極（導電膜）97が形成され、さらに層間絶縁層88を
介して画素電極（Ａｌ等の金属反射膜）83が形成されて
いる。画素間隙電極97は画素電極83に接続され、画素間
隙を覆うように形成されている。
Ｌを光変調素子とした本発明の第１１実施形態による２
次元マトリクス空間光変調素子の画素部の断面図であ
る。この例では、半導体基板80上に図３５に示したよう
な画素回路81が形成され、層間絶縁層82を介して画素間
隙電極（導電膜）97が形成され、さらに層間絶縁層88を
介して画素電極（Ａｌ等の金属反射膜）83が形成されて
いる。画素間隙電極97は画素電極83に接続され、画素間
隙を覆うように形成されている。
【０１３６】その上に絶縁層84、ＥＬ発光層（一例とし
てＺｎＳ：Ｍｎ薄膜）85、絶縁層86、対向透明電極（Ｉ
ＴＯなど）87を順に積層して、画素部が形成されてい
る。対向透明電極87には共通電源Ｖacが供給される。Ｅ
Ｌ発光層85から発した光は、直接上部へ出射し、あるい
は画素電極83で反射するなどして、最終的には図４７中
の上方に出射する。
てＺｎＳ：Ｍｎ薄膜）85、絶縁層86、対向透明電極（Ｉ
ＴＯなど）87を順に積層して、画素部が形成されてい
る。対向透明電極87には共通電源Ｖacが供給される。Ｅ
Ｌ発光層85から発した光は、直接上部へ出射し、あるい
は画素電極83で反射するなどして、最終的には図４７中
の上方に出射する。
【０１３７】しかし、発光した光が画素電極83の間隙部
に入射した場合、従来であれば、画素回路に入射して問
題となるか、光吸収膜などで単に吸収されるなどして光
利用効率を低くしていた。また、画素間隙上部のＥＬ発
光層85の電界が不安定で発光輝度が不安定になり、画質
を低下させていた。さらに、十分な電界がないことから
発光せずに、光利用効率を低下させるという問題があっ
た。
に入射した場合、従来であれば、画素回路に入射して問
題となるか、光吸収膜などで単に吸収されるなどして光
利用効率を低くしていた。また、画素間隙上部のＥＬ発
光層85の電界が不安定で発光輝度が不安定になり、画質
を低下させていた。さらに、十分な電界がないことから
発光せずに、光利用効率を低下させるという問題があっ
た。
【０１３８】しかし、本発明による図４７の構成におい
ては、画素電極83の間隙部に入射した光は、画素間隙電
極89により上部へ反射される。さらに、画素間隙上部の
ＥＬ発光層85の電界は、画素電極上部の電界とほぼ等し
く、画質を向上させると同時に光利用効率を向上させる
ことができ、画素密度が上がり、高精細な素子を作成可
能となる。
ては、画素電極83の間隙部に入射した光は、画素間隙電
極89により上部へ反射される。さらに、画素間隙上部の
ＥＬ発光層85の電界は、画素電極上部の電界とほぼ等し
く、画質を向上させると同時に光利用効率を向上させる
ことができ、画素密度が上がり、高精細な素子を作成可
能となる。
【０１３９】以上説明した第８〜１１実施形態のよう
に、画素電極に接続する画素間隙電極を設ける場合にお
いても、あるいは第１〜７実施形態のように、画素電極
に接続しない画素間隙電極を設ける場合においても、以
下のことが言える。
に、画素電極に接続する画素間隙電極を設ける場合にお
いても、あるいは第１〜７実施形態のように、画素電極
に接続しない画素間隙電極を設ける場合においても、以
下のことが言える。
【０１４０】画素間隙電極の形状および、画素電極と画
素間隙電極との重なり状態の組み合わせは無数に存在す
るが、本発明の趣旨から逸脱しない範囲において、それ
らの中から適当なものを選んで設定することができる。
素間隙電極との重なり状態の組み合わせは無数に存在す
るが、本発明の趣旨から逸脱しない範囲において、それ
らの中から適当なものを選んで設定することができる。
【０１４１】また、画素間隙電極は導電性であればよ
く、好ましくは画素電極材料と同じか同等の光学特性を
示す材料から形成するのがよい。また画素間隙電極は光
吸収膜でもよく、その場合には光利用効率向上の効果は
失うが、液晶層の電圧が画素電極部とほぼ等しいか、隣
接画素のほぼ平均値となるので、画素電極境界領域での
液晶配向乱れを抑制する効果が得られるし、画素回路に
対する遮光効果も得られるものである。
く、好ましくは画素電極材料と同じか同等の光学特性を
示す材料から形成するのがよい。また画素間隙電極は光
吸収膜でもよく、その場合には光利用効率向上の効果は
失うが、液晶層の電圧が画素電極部とほぼ等しいか、隣
接画素のほぼ平均値となるので、画素電極境界領域での
液晶配向乱れを抑制する効果が得られるし、画素回路に
対する遮光効果も得られるものである。
【０１４２】層間絶縁膜の材料は、光学的に問題なけれ
ば特に問わない。好ましくは、対象光に対し透明で、複
屈折、散乱等が小さく、誘電率が高い材料がよい。
ば特に問わない。好ましくは、対象光に対し透明で、複
屈折、散乱等が小さく、誘電率が高い材料がよい。
【０１４３】また、絶縁膜と液晶層の間に、対象とする
光学波長に対する反射防止膜を設け、絶縁膜界面での不
要反射を防止してもよい。
光学波長に対する反射防止膜を設け、絶縁膜界面での不
要反射を防止してもよい。
【０１４４】さらに、絶縁膜と、導電膜（画素間隙電
極）の下層膜の少なくとも一方は、第１実施形態で記述
した平坦化膜であることが望ましい。
極）の下層膜の少なくとも一方は、第１実施形態で記述
した平坦化膜であることが望ましい。
【０１４５】また、画素電極、画素間隙電極において、
少なくとも一方の表面に誘電体多層膜のような絶縁性反
射膜を画素毎に、あるいは素子一面に形成してもよい。
さらに、両電極材料と異なる導電性反射膜を画素毎に形
成してもよい。
少なくとも一方の表面に誘電体多層膜のような絶縁性反
射膜を画素毎に、あるいは素子一面に形成してもよい。
さらに、両電極材料と異なる導電性反射膜を画素毎に形
成してもよい。
【図１】従来の反射型２次元マトリクス空間光変調素子
の画素部を示す概略立断面図
の画素部を示す概略立断面図
【図２】上記空間光変調素子の画素部の等価回路図
【図３】上記空間光変調素子を用いた光変調光学系を示
す概略図
す概略図
【図４】液晶層電圧と液晶配向位置の関係を示す説明図
【図５】上記画素部の各電圧と出力光波形を示すグラフ
【図６】ＥＣＢモード液晶の電圧に応じた液晶配向状態
を示す概略平面図
を示す概略平面図
【図７】ＥＣＢモード液晶の電圧に応じた液晶配向状態
を示す概略側面図
を示す概略側面図
【図８】ＥＣＢモード液晶層からの反射出力光と液晶層
電圧との関係を示すグラフ
電圧との関係を示すグラフ
【図９】高分子分散液晶層からの反射出力光と液晶層電
圧との関係を示すグラフ
圧との関係を示すグラフ
【図１０】ポジ型ゲストホスト液晶層からの反射出力光
と液晶層電圧との関係を示すグラフ
と液晶層電圧との関係を示すグラフ
【図１１】ネガ型ゲストホスト液晶層からの反射出力光
と液晶層電圧との関係を示すグラフ
と液晶層電圧との関係を示すグラフ
【図１２】従来の反射型２次元マトリクス空間光変調素
子における画素電極部と画素電極間隙部の素子断面を示
す模式図
子における画素電極部と画素電極間隙部の素子断面を示
す模式図
【図１３】従来の一つのタイプの反射型２次元マトリク
ス空間光変調素子における、素子領域毎の出力光強度分
布を示す概略図
ス空間光変調素子における、素子領域毎の出力光強度分
布を示す概略図
【図１４】従来の別のタイプの反射型２次元マトリクス
空間光変調素子における、素子領域毎の出力光強度分布
を示す概略図
空間光変調素子における、素子領域毎の出力光強度分布
を示す概略図
【図１５】従来のさらに別のタイプの反射型２次元マト
リクス空間光変調素子における、素子領域毎の出力光強
度分布を示す概略図
リクス空間光変調素子における、素子領域毎の出力光強
度分布を示す概略図
【図１６】本発明の第１実施形態である反射型２次元マ
トリクス空間光変調素子の画素部を示す概略立断面図
トリクス空間光変調素子の画素部を示す概略立断面図
【図１７】図１６の空間光変調素子の要部を示す平面図
【図１８】図１６の空間光変調素子の画素電極部と画素
電極間隙部の断面を示す模式図
電極間隙部の断面を示す模式図
【図１９】図１８の構成における容量分布を示す概略図
【図２０】図１６の空間光変調素子の画素部形状を示す
概略平面図
概略平面図
【図２１】図１６の空間光変調素子の各領域の液晶層電
圧を示すグラフ
圧を示すグラフ
【図２２】図１６の空間光変調素子の各領域の液晶層電
圧を示すグラフ
圧を示すグラフ
【図２３】本発明の第２実施形態である反射型２次元マ
トリクス空間光変調素子の画素部形状を示す概略平面図
トリクス空間光変調素子の画素部形状を示す概略平面図
【図２４】図２３の空間光変調素子の各領域の液晶層電
圧を示すグラフ
圧を示すグラフ
【図２５】図２３の空間光変調素子の各領域の液晶層電
圧を示すグラフ
圧を示すグラフ
【図２６】図２３の空間光変調素子における、隣接画素
の電圧が異なる場合の出力光強度を示す概略図
の電圧が異なる場合の出力光強度を示す概略図
【図２７】図２３の空間光変調素子における、隣接画素
の電圧が等しい場合の出力光強度を示す概略図
の電圧が等しい場合の出力光強度を示す概略図
【図２８】本発明の第３実施形態である反射型２次元マ
トリクス空間光変調素子の画素電極部と画素電極間隙部
の断面を示す模式図
トリクス空間光変調素子の画素電極部と画素電極間隙部
の断面を示す模式図
【図２９】図２８の構成における容量分布を示す概略図
【図３０】図２８の反射型２次元マトリクス空間光変調
素子の画素部形状を示す概略平面図
素子の画素部形状を示す概略平面図
【図３１】図２８の空間光変調素子における画素電極上
の液晶層電圧と画素間隙領域の液晶層電圧との関係を示
すグラフ
の液晶層電圧と画素間隙領域の液晶層電圧との関係を示
すグラフ
【図３２】本発明の第４実施形態である反射型２次元マ
トリクス空間光変調素子の画素電極と画素間隙電極の配
置状態を示す概略平面図
トリクス空間光変調素子の画素電極と画素間隙電極の配
置状態を示す概略平面図
【図３３】本発明の第５実施形態である反射型２次元マ
トリクス空間光変調素子の画素部を示す概略立断面図
トリクス空間光変調素子の画素部を示す概略立断面図
【図３４】本発明の第６実施形態である反射型２次元マ
トリクス空間光変調素子の画素部を示す概略立断面図
トリクス空間光変調素子の画素部を示す概略立断面図
【図３５】本発明に用いられ得る、薄膜ＥＬ素子を用い
た空間光変調素子の画素部の等価回路図
た空間光変調素子の画素部の等価回路図
【図３６】本発明の第７実施形態である反射型２次元マ
トリクス空間光変調素子の画素部を示す概略立断面図
トリクス空間光変調素子の画素部を示す概略立断面図
【図３７】本発明の第８実施形態である反射型２次元マ
トリクス空間光変調素子の画素部を示す概略立断面図
トリクス空間光変調素子の画素部を示す概略立断面図
【図３８】図３７の空間光変調素子の要部を示す平面図
【図３９】図３７の空間光変調素子の画素電極部と画素
電極間隙部の断面を示す模式図
電極間隙部の断面を示す模式図
【図４０】図３９の構成における容量分布を示す概略図
【図４１】図３７の空間光変調素子における画素電極上
の液晶層電圧と画素間隙領域の液晶層電圧との関係を示
すグラフ
の液晶層電圧と画素間隙領域の液晶層電圧との関係を示
すグラフ
【図４２】図３７の空間光変調素子における、画素電圧
が比較的低い場合の出力光強度を示す概略図
が比較的低い場合の出力光強度を示す概略図
【図４３】図３７の空間光変調素子における、画素電圧
が比較的高い場合の出力光強度を示す概略図
が比較的高い場合の出力光強度を示す概略図
【図４４】図３７の空間光変調素子における画素電極と
画素間隙電極の配置状態を示す概略平面図
画素間隙電極の配置状態を示す概略平面図
【図４５】本発明の第９実施形態である反射型２次元マ
トリクス空間光変調素子の画素部を示す概略立断面図
トリクス空間光変調素子の画素部を示す概略立断面図
【図４６】本発明の第１０実施形態である反射型２次元
マトリクス空間光変調素子の画素部を示す概略立断面図
マトリクス空間光変調素子の画素部を示す概略立断面図
【図４７】本発明の第１１実施形態である反射型２次元
マトリクス空間光変調素子の画素部を示す概略立断面図
マトリクス空間光変調素子の画素部を示す概略立断面図
５ 空間光変調素子 ６ ＰＢＳ ７ 光源 10 ｐ- 型シリコン半導体基板 11 n-ＭＯＳ−ＦＥＴ 12 電荷蓄積容量 13 ドレイン領域 14 ソース領域 15 ゲート酸化膜 16 ゲート電極 17 ｐ+ 領域 18 酸化膜 19 poly-Ｓｉ膜 20 第１層間絶縁膜 21 第１層Ａｌ配線 22 ソース電極 23 ドレイン電極 24 第２層間絶縁膜 25 画素電極（第２層Ａｌ） 26 配向膜 27 対向透明基板 28 対向透明共通電極 29 配向膜 40 層間絶縁膜 41 画素間隙電極（導電膜） 50 ガラス基板 51 ゲート絶縁膜 52 層間絶縁膜 53 画素電極（Ａｌ） 54 ソース電極 55 ゲート電極 56 ドレイン電極 59 画素間隙電極（導電膜） 60 ガラス基板 61 ゲート絶縁膜（ＳｉＮｘ） 62 層間絶縁膜 63 画素電極（Ａｌ） 64 ソース電極 65 ゲート電極 66 ドレイン電極 67 チャンネル保護膜（ＳｉＮｘ） 69 画素間隙電極（導電膜） 70 薄膜ＥＬ 71 画素電極 72 対向電極 80 半導体基板 81 画素回路 82 層間絶縁層 83 画素電極 84 絶縁層 85 ＥＬ発光層 86 絶縁層 87 対向透明電極 88 層間絶縁層 89 画素間隙電極（導電膜） 90 画素間隙電極（導電膜） 91 層間絶縁膜 92 コンタクトホール 95 画素間隙電極（導電膜） 96 画素間隙電極（導電膜） 97 画素間隙電極（導電膜）
Claims (22)
- 【請求項１】 行と列からなる２次元マトリクス状に配
置された複数の画素電極と、 これらの画素電極との間に間隙を置いて配置された対向
電極と、 この対向電極と前記画素電極との間に配され、該対向電
極側から入射して画素電極（あるいはその奥方の反射部
材）で反射する光を、これら両電極による印加電圧に応
じて変調する光変調層とを備えてなる反射型２次元マト
リクス空間光変調素子において、 前記画素電極と光変調層との間に絶縁膜が形成されると
ともに、 この絶縁膜を介して、前記画素電極どうしの間の間隙の
少なくとも一部を覆う導電膜が形成されていることを特
徴とする反射型２次元マトリクス空間光変調素子。 - 【請求項２】 前記導電膜が電気的にフローティング状
態にされていることを特徴とする請求項１記載の反射型
２次元マトリクス空間光変調素子。 - 【請求項３】 前記導電膜が、その一部が少なくとも１
つ以上の画素電極と重なる形状とされていることを特徴
とする請求項１または２記載の反射型２次元マトリクス
空間光変調素子。 - 【請求項４】 前記導電膜が、隣接する複数の画素電極
間の間隙を覆い、かつ複数画素と重なる領域を持つこと
を特徴とする請求項１から３いずれか１項記載の反射型
２次元マトリクス空間光変調素子。 - 【請求項５】 前記導電膜上の光変調層に加わる電圧
が、この導電膜と重なる領域を持つ画素電極上の光変調
層に加わる電圧とほぼ比例するように構成されているこ
とを特徴とする請求項３または４記載の反射型２次元マ
トリクス空間光変調素子。 - 【請求項６】 前記導電膜上の光変調層に加わる電圧
が、この導電膜と重なる領域を持つ画素電極上の光変調
層に加わる電圧とほぼ等しい値をとるように構成されて
いることを特徴とする請求項５記載の反射型２次元マト
リクス空間光変調素子。 - 【請求項７】 前記導電膜上の光変調層に加わる電圧
が、この導電膜と重なる領域を持つ複数の画素電極上の
光変調層に各々加わる電圧の中間的な値をとるように構
成されていることを特徴とする請求項３から６いずれか
１項記載の反射型２次元マトリクス空間光変調素子。 - 【請求項８】 前記導電膜上の光変調層に加わる電圧
が、この導電膜と重なる領域を持つ複数の画素電極上の
光変調層に各々加わる電圧のほぼ平均の値をとるように
構成されていることを特徴とする請求項７記載の反射型
２次元マトリクス空間光変調素子。 - 【請求項９】 行と列からなる２次元マトリクス状に配
置された複数の画素電極と、 これらの画素電極との間に間隙を置いて配置された対向
電極と、 この対向電極と前記画素電極との間に配され、該対向電
極側から入射して画素電極（あるいはその奥方の反射部
材）で反射する光を、これら両電極による印加電圧に応
じて変調する光変調層とを備えてなる反射型２次元マト
リクス空間光変調素子において、 前記画素電極を間に置いて前記光変調層と反対側に絶縁
膜が形成されるとともに、 この絶縁膜を介して、前記画素電極どうしの間の間隙の
少なくとも一部を覆い、かつ該間隙を構成している画素
電極と電気的に接続する導電膜が形成されていることを
特徴とする反射型２次元マトリクス空間光変調素子。 - 【請求項１０】 前記導電膜上の光変調層に加わる電圧
が、この導電膜と電気的に接続する画素電極上の光変調
層に加わる電圧とほぼ比例するように構成されているこ
とを特徴とする請求項９記載の反射型２次元マトリクス
空間光変調素子。 - 【請求項１１】 前記導電膜上の光変調層に加わる電圧
が、この導電膜と電気的に接続する画素電極上の光変調
層に加わる電圧とほぼ等しい値をとるように構成されて
いることを特徴とする請求項１０記載の反射型２次元マ
トリクス空間光変調素子。 - 【請求項１２】 前記導電膜が、前記対向電極側から入
射して来る光を反射させる反射膜であることを特徴とす
る請求項１から１１いずれか１項記載の反射型２次元マ
トリクス空間光変調素子。 - 【請求項１３】 前記導電膜が、前記対向電極側から入
射して来る光を吸収する光吸収膜であることを特徴とす
る請求項１から１１いずれか１項記載の反射型２次元マ
トリクス空間光変調素子。 - 【請求項１４】 前記導電膜が、前記画素電極とほぼ同
等の反射、吸収あるいは散乱特性を有することを特徴と
する請求項１から１３いずれか１項記載の反射型２次元
マトリクス空間光変調素子。 - 【請求項１５】 前記絶縁膜と光変調層との間に、前記
対向電極側から入射して来る光に対する反射防止膜が設
けられたことを特徴とする請求項１から１４いずれか１
項記載の反射型２次元マトリクス空間光変調素子。 - 【請求項１６】 前記絶縁膜と、前記導電膜の下層膜の
少なくとも一方が平坦化膜であることを特徴とする請求
項１から１５いずれか１項記載の反射型２次元マトリク
ス空間光変調素子。 - 【請求項１７】 前記絶縁膜が透明であることを特徴と
する請求項１から１６いずれか１項記載の反射型２次元
マトリクス空間光変調素子。 - 【請求項１８】 前記光変調層が液晶層であることを特
徴とする請求項１から１７いずれか１項記載の反射型２
次元マトリクス空間光変調素子。 - 【請求項１９】 前記光変調層が電界発光層であること
を特徴とする請求項１から１７いずれか１項記載の反射
型２次元マトリクス空間光変調素子。 - 【請求項２０】 前記対向電極と画素電極とによる光変
調層への印加電圧を制御する画素回路が、単結晶半導体
による能動素子を含む回路で構成されていることを特徴
とする請求項１から１９いずれか１項記載の反射型２次
元マトリクス空間光変調素子。 - 【請求項２１】 前記対向電極と画素電極とによる光変
調層への印加電圧を制御する画素回路が、多結晶半導体
による能動素子を含む回路で構成されていることを特徴
とする請求項１から１９いずれか１項記載の反射型２次
元マトリクス空間光変調素子。 - 【請求項２２】 前記対向電極と画素電極とによる光変
調層への印加電圧を制御する画素回路が、非晶質半導体
による能動素子を含む回路で構成されていることを特徴
とする請求項１から１９いずれか１項記載の反射型２次
元マトリクス空間光変調素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09894997A JP3739523B2 (ja) | 1997-04-16 | 1997-04-16 | 反射型２次元マトリクス空間光変調素子 |
| US09/061,107 US6133976A (en) | 1997-04-16 | 1998-04-16 | Reflection-type two-dimensional matrix spatial light modulation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09894997A JP3739523B2 (ja) | 1997-04-16 | 1997-04-16 | 反射型２次元マトリクス空間光変調素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10288775A true JPH10288775A (ja) | 1998-10-27 |
| JP3739523B2 JP3739523B2 (ja) | 2006-01-25 |
Family
ID=14233361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09894997A Expired - Fee Related JP3739523B2 (ja) | 1997-04-16 | 1997-04-16 | 反射型２次元マトリクス空間光変調素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6133976A (ja) |
| JP (1) | JP3739523B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258320A (ja) * | 2001-02-28 | 2002-09-11 | Nec Corp | 液晶表示装置 |
| JP2005250471A (ja) * | 2004-02-24 | 2005-09-15 | Barco Nv | 画素構造、反射型ディスプレイおよびディスプレイ |
| JP2007140565A (ja) * | 2007-02-23 | 2007-06-07 | Kyocera Corp | 液晶表示装置 |
| JP2011191771A (ja) * | 2011-04-19 | 2011-09-29 | Semiconductor Energy Lab Co Ltd | 電気泳動表示装置及び表示装置 |
| KR20120002925A (ko) * | 2010-07-01 | 2012-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전계 구동형 표시 장치 |
| US8537103B2 (en) | 2001-09-07 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrophoresis display device and electronic equipments using the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3823016B2 (ja) * | 2000-07-21 | 2006-09-20 | 株式会社日立製作所 | 液晶表示装置 |
| US6912021B2 (en) * | 2001-01-22 | 2005-06-28 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus |
| US7095460B2 (en) * | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| JP2003207794A (ja) * | 2002-01-11 | 2003-07-25 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| AU2003242279B2 (en) * | 2002-06-11 | 2008-10-02 | Sony Corporation | Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector |
| TWI493251B (zh) * | 2013-03-07 | 2015-07-21 | Himax Display Inc | 主動矩陣結構及顯示面板 |
| US20140253857A1 (en) * | 2013-03-07 | 2014-09-11 | Himax Display, Inc. | Active matrix and display panel |
| CN107102487B (zh) * | 2017-07-06 | 2020-08-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、反射式液晶显示装置 |
| CN107680548B (zh) * | 2017-10-23 | 2020-03-31 | 京东方科技集团股份有限公司 | 像素单元及其驱动方法、像素电路、液晶面板和显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4602850A (en) * | 1984-03-08 | 1986-07-29 | Vidium, Inc. | Light valve display having integrated driving circuits and shield electrode |
| JPH0322221U (ja) * | 1989-07-14 | 1991-03-07 | ||
| US5194976A (en) * | 1989-07-25 | 1993-03-16 | Casio Computer Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| JPH0643497A (ja) * | 1992-07-24 | 1994-02-18 | Sharp Corp | 液晶表示装置 |
| JP2812851B2 (ja) * | 1993-03-24 | 1998-10-22 | シャープ株式会社 | 反射型液晶表示装置 |
| US6005648A (en) * | 1996-06-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3992797B2 (ja) * | 1996-09-25 | 2007-10-17 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
-
1997
- 1997-04-16 JP JP09894997A patent/JP3739523B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-16 US US09/061,107 patent/US6133976A/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258320A (ja) * | 2001-02-28 | 2002-09-11 | Nec Corp | 液晶表示装置 |
| US8537103B2 (en) | 2001-09-07 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrophoresis display device and electronic equipments using the same |
| JP2005250471A (ja) * | 2004-02-24 | 2005-09-15 | Barco Nv | 画素構造、反射型ディスプレイおよびディスプレイ |
| JP2007140565A (ja) * | 2007-02-23 | 2007-06-07 | Kyocera Corp | 液晶表示装置 |
| KR20120002925A (ko) * | 2010-07-01 | 2012-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전계 구동형 표시 장치 |
| JP2012032793A (ja) * | 2010-07-01 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 電界駆動型表示装置 |
| US9305496B2 (en) | 2010-07-01 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Electric field driving display device |
| TWI570495B (zh) * | 2010-07-01 | 2017-02-11 | 半導體能源研究所股份有限公司 | 電場驅動顯示裝置 |
| US10274803B2 (en) | 2010-07-01 | 2019-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Electric field driving display device |
| JP2011191771A (ja) * | 2011-04-19 | 2011-09-29 | Semiconductor Energy Lab Co Ltd | 電気泳動表示装置及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3739523B2 (ja) | 2006-01-25 |
| US6133976A (en) | 2000-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8553189B2 (en) | Color filter substrate and liquid crystal display panel including the same | |
| WO2017130489A1 (ja) | 走査アンテナ | |
| JP3739523B2 (ja) | 反射型２次元マトリクス空間光変調素子 | |
| KR100432850B1 (ko) | 액정 장치, 투사형 표시 장치 및 액정 장치용 기판 제조방법 | |
| CN101246291A (zh) | 液晶显示装置 | |
| JP2002311448A (ja) | 液晶表示装置及びその製造方法 | |
| JP3268786B2 (ja) | 反射型光変調パネル及び投射型表示装置 | |
| JP4085369B2 (ja) | 液晶表示装置 | |
| JPH1091099A (ja) | 液晶表示装置 | |
| US7414688B2 (en) | In-plane switching LCD panel | |
| JP2000137246A (ja) | 反射型表示素子及び反射型表示素子を用いた映像装置 | |
| KR20010032543A (ko) | 반사형 표시소자 및 반사형 표시소자를 이용한 영상장치 | |
| US7233376B2 (en) | Transflective LCD with reflective electrode offset from transmissile electrode | |
| JP2003177426A (ja) | 液晶パネル及び投射型表示装置 | |
| KR102522531B1 (ko) | 미러 디스플레이 패널 | |
| JP6460731B2 (ja) | 液晶表示装置 | |
| JP2000171831A (ja) | 液晶表示パネル | |
| JP2003344840A (ja) | 液晶装置、およびそれを用いた電子機器 | |
| JP5213587B2 (ja) | 液晶表示装置 | |
| JPH07230101A (ja) | 液晶表示素子およびそれを用いた投射型表示装置 | |
| JP2001117100A (ja) | 液晶素子 | |
| JP2001147427A (ja) | 液晶表示装置 | |
| JP5103705B2 (ja) | 液晶表示素子および投射型表示装置 | |
| JP3530811B2 (ja) | 反射型光変調パネルと投射型表示装置 | |
| JPH10268315A (ja) | 反射型液晶表示パネル及びそれを用いた投写型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |