JPH10285236A

JPH10285236A - 信号処理回路

Info

Publication number: JPH10285236A
Application number: JP9083161A
Authority: JP
Inventors: Sadaji Sato; 貞治佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-04-01
Filing date: 1997-04-01
Publication date: 1998-10-23

Abstract

(57)【要約】【課題】回路規模、コストの低減を図れ、制御系の負荷
を軽減できる信号処理回路を提供する。【解決手段】バスリセット時に、ＩＥＥＥ１３９４シリ
アルバスＢＳを伝送されてきた第１番目のセルフＩＤパ
ケットを受けてそのギャップカウント値gap-cnt1を検出
し、次から受信したセルフＩＤパケット毎のギャップカ
ウント値gap-cntNを検出して、第１番ギャップカウント
値gap-cnt1と比較し、比較の結果、等しい場合にはロー
レベルの信号Ｓ１０５でＣＦＲ１１１にセットし、等し
くない場合にはハイレベルの信号Ｓ１０５でＣＦＲ１１
１にセットするリゾルバ（Resolver）１０５を設け、Ｃ
ＰＵ３０は、ギャップカウント値が異なる情報を得たと
きには、たとえば新しいノードが接続されたものとして
バスリセットをかけ、また、検出したギャップカウント
値もＣＦＲ１１１を介してＣＰＵ３０に報知する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルシリア
ルインターフェースに用いられる信号処理回路に関する
ものである。

【０００２】

【従来の技術】近年、マルチメディア・データ転送のた
めのインターフェースとして、高速データ転送、リアル
タイム転送を実現するＩＥＥＥ（The Institute of Ele
ctrical and Electronic Engineers) １３９４、Ｈｉｇ
ｈＰｅｒｆｏｒｍａｎｃｅＳｉｒｉａｌＢｕｓが規
格化された。

【０００３】このＩＥＥＥ１３９４シリアルインタフェ
ースのデータ転送には、従来のRequest,Acknoledgeの要
求、受信確認を行うアシンクロナス（Asynchronous) 転
送と、あるノードから１２５μｓに１回必ずデータが送
られるアイソクロナス(Isochronous) 転送がある。

【０００４】このように、２つの転送モードを有するＩ
ＥＥＥ１３９４シリアルインタフェースでのデータは、
パケット単位で転送が行われる。

【０００５】図５は、アイソクロナス通信における１ソ
ースパケットのバイトサイズを示す図である。図５
（Ａ）はＤＶＢ(Digital Video Broadcast) 仕様時、図
５（Ｂ）はＤＳＳ(Digital Satelite System) 仕様時の
パケットサイズを示している。

【０００６】ＤＶＢ仕様時のソースパケットサイズは、
図５（Ａ）に示すように、４バイトのソースパケットヘ
ッダ（ＳＰＨ；Source Packet Header）と１８８バイト
のデータの１９２バイトである。

【０００７】これに対して、ＤＳＳ仕様時のソースパケ
ットサイズは、図５（Ｂ）に示すように、４バイトのソ
ースパケットヘッダ（ＳＰＨ）、１０バイトの付加デー
タ、および１３０バイトのデータの１４４バイトであ
る。付加バイトはソースパケットヘッダとデータとの間
に挿入される。なお、ＩＥＥＥ１３９４規格では、取り
扱う最小データの単位は１クワドレット(quadlet)（＝
４バイト＝３２ビット）であるため、トランスポートス
トリームデータと付加データの合計が３２ビット単位で
構成できる設定であることが必要である。ただし、デフ
ォルトでは付加バイトなしで設定される。

【０００８】図６は、ＩＥＥＥ１３９４規格のアイソク
ロナス通信でデータを送信させるときの元のデータと、
実際に送信されるパケットとの対応関係の一例を示す図
である。

【０００９】図６に示すように、元のデータであるソー
スパケットは、４バイトのソースパケットヘッダと、デ
ータ長を調整するためのパディングデータを付加された
後、所定の数のデータブロックに分割される。なお、パ
ケットを転送するときのデータの単位が１クワドレット
（４バイト）であることから、データブロックや各種ヘ
ッダなどのバイト長は、全て４の倍数に設定される。

【００１０】図７は、ソースパケットヘッダのフォーマ
ットを示す図である。図７に示すように、ソースパケッ
トヘッダのうち、２５ビットには、たとえば上述したＤ
ＶＢ方式等のディジタル衛星放送等で利用されているＭ
ＰＥＧ(Moving Picture Experts Group)−ＴＳ(Transpo
rt Stream)データをアイソクロナス通信で送信するとき
に、ジッタを抑制するために利用されるタイムスタンプ
(TimeStamp)が書き込まれる。

【００１１】そして、このようなパケットヘッダやＣＩ
Ｐ(Common Isochronous Packet) ヘッダ等のデータが、
所定の数のデータブロックに付加されることによりパケ
ットが生成される。

【００１２】図８はアイソクロナス通信用パケットの基
本構成例を示す図である。図８に示すように、アイソク
ロナス通信のパケットは、第１クワドレットが１３９４
ヘッダ(Header)、第２クワドレットがヘッダＣＲＣ(Hea
der-CRC)、第３クワドレットがＣＩＰヘッダ１（CIP-He
ader1)、第４クワドレットがＣＩＰヘッダ２（CIP-Head
er2)、第５クワドレットがソースパケットヘッダ（ＳＰ
Ｈ）で、第６クワドレット以降がデータ領域である。そ
して、最後のクワドレットがデータＣＲＣ(Data-CRC)で
ある。

【００１３】１３９４ヘッダは、データ長を表すdata-l
ength 、このパケット転送されるチャネルの番号（０
〜６３のいずれか）を示すchannel 、処理のコードを表
すtcode 、および各アプリケーションで規定される同期
コードｓｙにより構成されている。ヘッダＣＲＣは、パ
ケットヘッダの誤り検出符号である。

【００１４】ＣＩＰヘッダ１は、送信ノード番号のため
のＳＩＤ(Source node ID)領域、データブロックの長さ
のためのＤＢＳ(Data Block Size) 領域、パケット化に
おけるデータの分割数のためのＦＮ(Fraction Number)
領域、パディグデータのクワドレット数のためのＱＰＣ
(Quadlet Padding Count) 領域、ソースパケットヘッダ
の有無を表すフラグのためのＳＰＨ領域、アイソクロナ
スパケットの数を検出するカウンタのためのＤＢＣ領域
により構成されている。なお、ＤＢＳ領域は、１アイソ
クロナスパケットで転送するクワドレット数を表す。

【００１５】ＣＩＰヘッダ２は、転送されるデータの種
類を表す信号フォーマットのためのＦＭＴ領域、および
信号フォーマットに対応して利用されるＦＤＦ(Format
Dependent Field)領域により構成されている。

【００１６】ＳＰＨヘッダは、トランスポートストリー
ムパケットが到着した軸に固定の遅延値を加えた値が設
定されるタイムスタンプ領域を有している。また、デー
タＣＲＣは、データフィールドの誤り検出符号である。

【００１７】上述した構成を有するパケットの送受信を
行うＩＥＥＥ１３９４シリアルインタフェースの信号処
理回路は、主としてＩＥＥＥ１３９４シリアルバスを直
接ドライブするフィジカル・レイヤ回路と、フィジカル
・レイヤのデータ転送をコントロールするリンク・レイ
ヤ回路とにより構成される。

【００１８】

【発明が解決しようとする課題】ＩＥＥＥ１３９４シリ
アルインタフェースのデータ転送では、送信データおよ
び受信データは一旦リンク・レイヤ回路に設けられたＦ
ＩＦＯ（First-In First-Out）メモリ（以下、単にＦＩ
ＦＯといて）等の記憶装置に格納される。実際には、ア
シンクロナスパケット用ＦＩＦＯとアイソクロナスパケ
ット用ＦＩＦＯとは別個に設けられる。

【００１９】ところで、上述したＩＥＥＥ１３９４シリ
アルインタフェースでは、でデイジチェーンやノード分
岐など、自由な接続形態をとることができ、また、ホッ
ト状態でバスケーブルの抜き差し可能である。このた
め、バスケーブルの抜き差しがあるたびにネットワーク
の接続を調べる必要がある。１ＥＥＥ１３９４では、ノ
ードの増減における機器の認識は、バスリセットにより
実行される。このバスリセットは、ケーブル抜き差しに
よるハード検出と、ホスト制御によるフィジカル・レイ
ヤ回路により起動される。そして、バスリセット後、シ
リアルインタフェースバスに接続された各ノードのフィ
ジカル・レイヤ回路からセルフ（Self）ＩＤパケットが
送信され、このセルフＩＤパケットを解析することで、
そのバスに何台のノードが接続されているかがわかる。

【００２０】従来、受信したセルフＩＤパケットの解析
は、ＣＰＵで行われていた。このＣＰＵ処理を行う場合
には、初期化後の全てのセルフＩＤパケットの全てを取
り込む必要があり、これらを一時記憶するＦＩＦＯとし
ては、最大６３×３３ビット×２の容量が必要となり、
回路規模、コストの増大を招くという不利益がある。ま
た、アシンクロナス転送およびアイソクロナス転送の送
受信制御を行うＣＰＵに上記解析処理を行わせるには負
荷が大きい。

【００２１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、回路規模、コストの低減を図
れ、制御系の負荷を軽減できる信号処理回路を提供する
ことにある。

【００２２】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、バスリセット時に、シリアルインタフェ
ースバスを伝送された各ノードの情報からなるセルフＩ
Ｄパケットを受信する信号処理回路であって、上記各ノ
ード情報には、正常な状態でシリアルインタフェースバ
スに接続された各ノードで等しい値を示すギャップカウ
ント値を含み、受信したセルフＩＤパケットの上記ギャ
ップカウント値が正常な値で設定されているか否かを判
断する解析手段を有する。

【００２３】また、本発明は、バスリセット時に、シリ
アルインタフェースバスを伝送された各ノードの情報か
らなるセルフＩＤパケットを受信し、通常のパケット転
送は制御手段により制御される信号処理回路であって、
上記各ノード情報には、正常な状態でシリアルインタフ
ェースバスに接続された各ノードで等しい値を示すギャ
ップカウント値を含み、受信したセルフＩＤパケットの
上記ギャップカウント値が正常な値で設定されているか
否かを判断し、その結果を上記制御手段に報知する解析
手段を有し、上記制御手段は、正常な値が設定されてい
ない旨の情報を得た場合にはバスリセット信号を上記シ
リアルインタフェースバスに送出する。

【００２４】また、本発明において、上記解析手段は、
第１番目に受信したセルフＩＤパケットのギャップカウ
ント値を検出し、この第１番目ギャップカウント値と、
以降受信されるセルフＩＤパケットのギャップカウント
値とを比較し、比較の結果等しい場合には正常な値、等
しくない場合には正常な値でない旨の判断を行う。

【００２５】本発明の信号処理回路によれば、バスリセ
ット時に、各ノードからシリアルインタフェースバスを
伝送されたセルフＩＤパケットは、解析手段に入力され
る。解析手段では、セルフＩＤパケットの上記ギャップ
カウント値が正常な値で設定されているか否かが判断さ
れる。そして、たとえばその結果が制御手段に報知され
る。制御手段では、正常な値が設定されていない旨の情
報を得た場合には、再度バスリセットを行うため、バス
リセット信号がシリアルインタフェースバスに送出され
る。

【００２６】また、解析手段では、第１番目に受信した
セルフＩＤパケットのギャップカウント値が検出され
る。そして、この第１番目ギャップカウント値と、以降
受信されるセルフＩＤパケットのギャップカウント値と
が比較され、比較の結果、等しい場合には正常な値、等
しくない場合には正常な値でない旨の判断が行われる。
そして、たとえばその旨が制御手段に報知される。

【００２７】

【発明の実施の形態】図１は、ＩＥＥＥ１３９４シリア
ルインタフェースに適用される本発明に係るＭＰＥＧ用
信号処理回路の一実施形態を示すブロック構成図であ
る。

【００２８】この信号処理回路は、リンク・レイヤ回路
１０、フィジカル・レイヤ回路２０、ホストコンピュー
タとしてのＣＰＵ３０により構成されている。また、４
０はＭＰＥＧトランスポータを示している。

【００２９】リンク・レイヤ回路１０は、ＣＰＵ３０の
制御の下、アシンクロナス転送およびとアイソクロナス
転送の制御、並びにフィジカル・レイヤ回路２０の制御
を行う。具体的には、図１に示すように、リンクコア(L
ink Core))１０１、ホストインタフェース回路（Host I
/F）１０２、アプリケーションインタフェース回路（AP
I/F) １０３、送信用ＦＩＦＯ（AT-FIFO)１０４ａ、受
信用ＦＩＦＯ（AR-FIFO)１０４ｂからなるアシンクロナ
ス通信用ＦＩＦＯ１０４、セルフＩＤ用リゾルバ(Resol
ver)１０５、アイソクロナス通信用送信前処理回路(TXO
PRE)１０６、アイソクロナス通信用送信後処理回路(TXO
PRO)１０７、アイソクロナス通信用受信前処理回路(TXI
PRE)１０８、アイソクロナス通信用受信後処理回路(TXI
PRO)１０９、アイソクロナス通信用ＦＩＦＯ(I-FIFO)１
１０、およびコンフィギュレーションレジスタ（Config
uration Register、以下ＣＦＲという）１１１により構
成されている。

【００３０】図１の回路おいて、ホストインタフェース
回路１０２、送信用ＦＩＦＯ１０４ａ、アシンクロナス
通信の受信用ＦＩＦＯ１０４ｂおよびリンクコア１０１
によりアシンクロナス通信系回路が構成される。そし
て、アプリケーションインタフェース回路１０３、送信
前処理回路１０６、送信後処理回路１０７、受信前処理
回路１０８、受信後処理回路１０９、ＦＩＦＯ１１０お
よびリンクコア１０１によりアイソクロナス通信系回路
が構成される。

【００３１】リンクコア１０１は、アシンクロナス通信
用パケットおよびアイソクロナス通信用パケットの送信
回路、受信回路、これらパケットのＩＥＥＥ１３９４シ
リアルバスＢＳを直接ドライブするフィジカル・レイヤ
回路２０とのインタフェース回路、１２５μｓ毎にリセ
ットされるサイクルタイマ、サイクルモニタやＣＲＣ回
路から構成されている。そして、たとえばサイクルタイ
マ等の時間データ等はＣＦＲ１１１を通してアイソクロ
ナス通信系処理回路に供給される。また、バスリセット
時には、ＩＥＥＥ１３９４シリアルバスＢＳを伝送され
てくるセルフＩＤパケットを受信時間を監視し、セルフ
ＩＤフェーズであるか否かを判断し、リゾルバ１０５に
報知する。

【００３２】ホストインタフェース回路１０２は、主と
してホストコンピュータとしてのＣＰＵ３０と送信用Ｆ
ＩＦＯ１０４ａ、受信用ＦＩＦＯ１０４ｂとのアシンク
ロナス通信用パケットの書き込み、読み出し等の調停、
並びに、ＣＰＵ３０とＣＲＦ１１１との各種データの送
受信の調停を行う。たとえばＣＰＵ３０からは、アイソ
クロナス通信用パケットのＳＰＨ（ソースパケットヘッ
ダ）に設定されるタイムスタンプ用遅延時間Txdelay が
ホストインタフェース１０２を通してＣＲＦ１１１にセ
ットされる。

【００３３】送信用ＦＩＦＯ１０４ａには、ＩＥＥＥ１
３９４シリアルバスＢＳに伝送させるアシンクロナス通
信用パケットが格納され、受信用ＦＩＦＯ１０４ｂには
ＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたア
シンクロナス通信用パケットが格納される。

【００３４】アプリケーションインタフェース回路１０
３は、ＭＰＥＧトランスポータ４０とアイソクロナス通
信用送信前処理回路１０６およびアイソクロナス通信用
受信後処理回路１０９とのクロック信号や制御信号等を
含むＭＰＥＧトランスポートストリームデータの送受信
の調停を行う。

【００３５】解析手段としてのリゾルバ（Resolver）１
０５は、バスリセット時に、リンクコア１０１を介して
ＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきた第
１番目のセルフＩＤパケットを受けてそのギャップカウ
ント値gap-cnt1を検出し、次から受信したセルフＩＤパ
ケット毎のギャップカウント値gap-cntNを検出して、第
１番ギャップカウント値gap-cnt1と比較して、比較の結
果、たとえば等しい場合にはハイレベルの信号Ｓ１０５
でＣＦＲ１１１にセットし、等しくない場合にはローレ
ベルの信号Ｓ１０５でＣＦＲ１１１にセットする。この
情報はホストインタフェース回路１０２を介してＣＰＵ
３０に報知される。そして、ＣＰＵ３０は、ギャップカ
ウント値が異なる情報を得たときには、たとえば新しい
ノード（装置）が接続されたものとしてバスリセットを
かける。また、検出したギャップカウント値もＣＦＲ１
１１を介してＣＰＵ３０に報知される。なお、前述した
ように、ＩＥＥＥ１３９４シリアルバスＢＳにおいて、
バスリセットが発生した後、そのバスに何台のノードが
接続されているかは、受信したセルフＩＤパケットを解
析することで分かるが、本実施形態のように、ギャップ
カウント値を比較するようにしたのは、一つのシリアル
バスにおいて、接続している各ノードがバスを正しく使
用するためには、各ノードのギャップカウント値が等し
くある必要があるからである。

【００３６】図２は、ＩＥＥＥ１３９４シリアルインタ
フェースにおけるセルフＩＤパケットのフォーマット例
を示す図である。図２に示すように、セルフＩＤパケッ
トは、フィジカル−ＩＤ（physical-ID)領域、Ｌ（link
active)領域、ギャップ−カウント（gap-count ）領
域、フィジカル−スピード（phy-speed ）領域、フィジ
カル−ディレイ（phy-delay ）領域等により構成されて
いる。

【００３７】送信前処理回路１０６、アプリケーション
インタフェース回路１０３を介してＭＰＥＧトランスポ
ータ４０によるＭＰＥＧトランスポートストリームデー
タを受けて、ＩＥＥＥ１３９４規格のアイソクロナス通
信用としてクワドレット（４バイト）単位にデータ長を
調整し、かつ４バイトのソースパケットヘッダ（ＳＰ
Ｈ）を付加し、ＦＩＦＯ１１０に格納する。

【００３８】ソースパケットヘッダを付加するときに受
信側のデータ出力時間を決定するタイムスタンプを設定
するが、この設定は以下のように行われる。まず、ＭＰ
ＥＧトランスポータ４０からパケットの最終データを受
け取ったタイミングで内部のサイクルレジスタの値をラ
ッチする。次に、ＣＰＵ３０からホストインタフェース
１０２を介してＣＲＦ１１１にセットされた遅延時間Tx
delay を上記サイクルレジスタの値に加算する。そし
て、加算した値をタイムスタンプとして、受け取ったパ
ケットのソースパケットヘッダに挿入（設定）する。

【００３９】図３は、ソースパケットヘッダにおけるタ
イムスタンプの具体的な構成を説明するための図であ
る。図３に示すように、受信側のデータ出力時間を決定
するためのタイムスタンプは、２５ビットで現時刻を表
す。すなわち、タイムスタンプは２５ビットで構成さ
れ、下位１２ビットがサイクルオフセットＣＯ(cycle-o
ffset)領域、上位１３ビットがサイクルカウントＣＣ(c
ycle-count) 領域として割り当てられている。サイクル
オフセットは０〜３０７１（１２ｂ１０１１１１１１
１１１１）の１２５μｓをカウントし（クロックＣＬＫ
＝２４．５７６ＭＨｚ）、サイクルカウントは０〜７９
９９（１３ｂ１１１１１００１１１１１１）の１秒を
カウントするものである。したがって、原則として、タ
イムスタンプの下位１２ビットは３０７２以上を示すこ
とはなく、上位１３ビットは８０００以上を示すことは
ない。

【００４０】送信後処理回路１０７は、ＦＩＦＯ１１０
に格納されたソースパケットヘッダを含むデータに対し
て図８に示すように、１３９４ヘッダ、ＣＩＰヘッダ
１，２を付加してリンクコア１０１の送信回路に出力す
る。

【００４１】受信前処理回路１０８は、リンクコア１０
１を介してＩＥＥＥ１３９４シリアルバスＢＳを、たと
えば分割されて伝送されてきたアシンクロナス通信用パ
ケットを受けて、受信パケットの１３９４ヘッダ、ＣＩ
Ｐヘッダ１，２等の内容を解析し、データを復元してソ
ースパケットヘッダとデータをＦＩＦＯ１１０に格納す
る。

【００４２】受信後処理回路１０９は、ＦＩＦＯ１１０
に格納されたソースパケットヘッダのタイムスタンプの
時間データを読み出し、読み出したタイムスタンプデー
タ（ＴＳ）とリンクコア１０１内にあるサイクルタイマ
によるサイクルタイム（ＣＴ）を比較し、サイクルタイ
ムＣＴがタイムスタンプデータＴＳより大きい場合に
は、ＦＩＦＯ１１０に格納されているソースパケットヘ
ッダを除くデータをアプリケーションインタフェース回
路１０３を介し、ＭＰＥＧ用トランスポートストリーム
データとしてＭＰＥＧトランスポータ４０に出力する。

【００４３】次に、ブスリセット時にＩＥＥＥ１３９４
シリアルバスＢＳを伝送されてきたセルフＩＤパケット
の解析動作について、図４のフローチャートに関連付け
て説明する。

【００４４】バスリセットがかかると、各ノードのフィ
ジカル・レイヤ回路２０からセルフＩＤパケットがＩＥ
ＥＥ１３９４シリアルバスＢＳに伝送される。そして、
ＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたセ
ルフＩＤパケットは、あるノードの信号処理回路のフィ
ジカル・レイヤ回路２０で受信され、リンクコア１０１
を介してリゾルバ１０５に入力される（Ｓ１）。なお、
リンクコア１０１では、ＩＥＥＥ１３９４シリアルバス
ＢＳを伝送されてくるセルフＩＤパケットの受信時間が
監視されて、セルフＩＤフェーズであるか否かが判断さ
れ、リゾルバ１０５に報知される（Ｓ３）。

【００４５】リゾルバ１０５では、バスリセット時に、
リンクコア１０１を介してＩＥＥＥ１３９４シリアルバ
スＢＳを伝送されてきた第１番目のセルフＩＤパケット
を受けてそのギャップカウント値gap-cnt1が検出され
（Ｓ２）、その値が保持される。そして、ステップＳ３
でセルフＩＤフェーズが終了していないと判断された場
合には、次に受信したセルフＩＤパケット毎のギャップ
カウント値gap-cntNが検出される（Ｓ４）。そして、ス
テップＳ１において検出した第１番ギャップカウント値
gap-cnt1とステップＳ４で検出したギャップカウント値
gap-cntNが比較される（Ｓ５）。ステップＳ５の比較の
結果、等しい場合にはローレベルの信号Ｓ１０５がＣＦ
Ｒ１１１にセットされる（Ｓ７）。そして、ステップＳ
３の動作に戻り、以上の動作がステップＳ３でセルフＩ
Ｄフェーズが終了したと判断されまで行われる。

【００４６】一方、ステップＳ６の比較の結果、第１番
ギャップカウント値gap-cnt1とステップＳ４で検出した
ギャップカウント値gap-cntNが等しくない場合には、ハ
イレベルの信号Ｓ１０５がＣＦＲ１１１にセットされる
（Ｓ８）。この情報はホストインタフェース回路１０２
を介してＣＰＵ３０に報知される。そして、ＣＰＵ３０
は、ギャップカウント値が異なる情報を得たことによ
り、たとえば新しいノード（装置）が接続されたものと
してバスリセットをかける。

【００４７】以上説明したように、本実施形態によれ
ば、バスリセット時に、リンクコア１０１を介してＩＥ
ＥＥ１３９４シリアルバスＢＳを伝送されてきた第１番
目のセルフＩＤパケットを受けてそのギャップカウント
値gap-cnt1を検出し、次から受信したセルフＩＤパケッ
ト毎のギャップカウント値gap-cntNを検出して、第１番
ギャップカウント値gap-cnt1と比較し、比較の結果、た
とえば等しい場合にはローレベルの信号Ｓ１０５でＣＦ
Ｒ１１１にセットし、等しくない場合にはハイレベルの
信号Ｓ１０５でＣＦＲ１１１にセットするリゾルバ（Re
solver）１０５を設け、ＣＰＵ３０は、ギャップカウン
ト値が異なる情報を得たときには、たとえば新しいノー
ド（装置）が接続されたものとしてバスリセットをか
け、また、検出したギャップカウント値もＣＦＲ１１１
を介してＣＰＵ３０に報知するようにしたので、回路規
模、コストの低減を図れ、制御系の負荷を軽減できる利
点がある。また、シリアルバスの初期化後の異常状態の
検出を高速に行うことができる。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
回路規模、コストの低減を図れ、制御系の負荷を軽減で
きる利点がある。

【図面の簡単な説明】

【図１】ＩＥＥＥ１３９４シリアルインターフェースに
適用される本発明に係るＭＰＥＧ用信号処理回路の一実
施形態を示すブロック構成図である。

【図２】セルフＩＤパケットのフォーマット例を示す図
である。

【図３】タイムスタンプの具体的な構成を説明するため
の図である。

【図４】バスリセット時の動作を説明するためのフロー
チャートである。

【図５】アイソクロナス通信における１ソースパケット
のバイトサイズを示す図であって、（Ａ）はＤＶＢ仕様
時、（Ｂ）はＤＳＳ仕様時のパケットサイズを示す図で
ある。

【図６】ＩＥＥＥ１３９４規格のアイソクロナス通信で
データを送信させるときの元のデータと、実際に送信さ
れるパケットとの対応関係の一例を示す図である。

【図７】ソースパケットヘッダのフォーマットを示す図
である。

【図８】アイソクロナス通信用パケットの基本構成例を
示す図である。

【符号の説明】

１０…リンク・レイヤ回路、１０１…リンクコア(Link
Core))、１０２…ホストインタフェース回路（Host I/
F）、１０３２…アプリケーションインタフェース回路
（AP I/F) 、１０４…アシンクロナス通信用ＦＩＦＯ、
送信用ＦＩＦＯ（AT-FIFO)、１０４ｂ…受信用ＦＩＦＯ
（AR-FIFO)、１０５…セルフＩＤ用リゾルバ(Resolve
r)、１０６…アイソクロナス通信用送信前処理回路(TXO
ut1)、１０７…アイソクロナス通信用送信後処理回路(T
XOut2)、１０８…アイソクロナス通信用受信前処理回路
(TXIn1) 、１０９…アイソクロナス通信用受信前処理回
路(TXIn2) 、１１０…アイソクロナス通信用ＦＩＦＯ(I
-FIFO)、１１１…コンフィギュレーションレジスタ（Ｃ
ＦＲ）、２０…フィジカル・レイヤ回路、３０…ＣＰ
Ｕ、４０…ＭＰＥＧトランスポータ。

Claims

【特許請求の範囲】

【請求項１】バスリセット時に、シリアルインタフェ
ースバスを伝送された各ノードの情報からなるセルフＩ
Ｄパケットを受信する信号処理回路であって、上記各ノード情報には、正常な状態でシリアルインタフ
ェースバスに接続された各ノードで等しい値を示すギャ
ップカウント値を含み、受信したセルフＩＤパケットの上記ギャップカウント値
が正常な値で設定されているか否かを判断する解析手段
を有する信号処理回路。
【請求項２】バスリセット時に、シリアルインタフェ
ースバスを伝送された各ノードの情報からなるセルフＩ
Ｄパケットを受信し、通常のパケット転送は制御手段に
より制御される信号処理回路であって、上記各ノード情報には、正常な状態でシリアルインタフ
ェースバスに接続された各ノードで等しい値を示すギャ
ップカウント値を含み、受信したセルフＩＤパケットの上記ギャップカウント値
が正常な値で設定されているか否かを判断し、その結果
を上記制御手段に報知する解析手段を有し、上記制御手段は、正常な値が設定されていない旨の情報
を得た場合にはバスリセット信号を上記シリアルインタ
フェースバスに送出する信号処理回路。
【請求項３】上記解析手段は、第１番目に受信したセ
ルフＩＤパケットのギャップカウント値を検出し、この
第１番目ギャップカウント値と、以降受信されるセルフ
ＩＤパケットのギャップカウント値とを比較し、比較の
結果等しい場合には正常な値、等しくない場合には正常
な値でない旨の判断を行う請求項１記載の信号処理回
路。
【請求項４】上記解析手段は、第１番目に受信したセ
ルフＩＤパケットのギャップカウント値を検出し、この
第１番目ギャップカウント値と、以降受信されるセルフ
ＩＤパケットのギャップカウント値とを比較し、比較の
結果等しい場合には正常な値、等しくない場合には正常
な値でない旨の判断を行う請求項２記載の信号処理回
路。