JPH10285021A - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JPH10285021A JPH10285021A JP9098164A JP9816497A JPH10285021A JP H10285021 A JPH10285021 A JP H10285021A JP 9098164 A JP9098164 A JP 9098164A JP 9816497 A JP9816497 A JP 9816497A JP H10285021 A JPH10285021 A JP H10285021A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- pass filter
- locked loop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、高速伝送においても容易にクロッ
ク信号を再生できる回路を提供することを目的とする。 【解決手段】 位相比較器とローパスフィルタと電圧制
御発振器と分周器とをループ状に接続すると共に、前記
位相比較器に供給する基準信号と前記電圧制御発振器の
出力信号を前記分周器を経由して出力した信号との位相
差情報を用いて、前記電圧制御発振器から前記基準信号
に同期した信号を出力する位相同期ループにおいて、さ
らに該位相同期ループの前段に前置ローパスフィルタを
設置し、該前置ローパスフィルタにバースト信号を入力
させると共に該前置ローパスフィルタの出力から該バー
スト信号のエンベロープを抽出し、前記位相同期ループ
に該エンベロープを入力して、前記バースト信号に対す
るクロック信号を前記位相同期ループから出力するよう
に構成したことを特徴とするクロック再生回路である。
ク信号を再生できる回路を提供することを目的とする。 【解決手段】 位相比較器とローパスフィルタと電圧制
御発振器と分周器とをループ状に接続すると共に、前記
位相比較器に供給する基準信号と前記電圧制御発振器の
出力信号を前記分周器を経由して出力した信号との位相
差情報を用いて、前記電圧制御発振器から前記基準信号
に同期した信号を出力する位相同期ループにおいて、さ
らに該位相同期ループの前段に前置ローパスフィルタを
設置し、該前置ローパスフィルタにバースト信号を入力
させると共に該前置ローパスフィルタの出力から該バー
スト信号のエンベロープを抽出し、前記位相同期ループ
に該エンベロープを入力して、前記バースト信号に対す
るクロック信号を前記位相同期ループから出力するよう
に構成したことを特徴とするクロック再生回路である。
Description
【０００１】
【発明の属する技術分野】本発明はクロック再生回路に
関し、特に時分割方向制御方式におけるクロック再生の
手段に関する。
関し、特に時分割方向制御方式におけるクロック再生の
手段に関する。
【０００２】
【従来の技術】近年、パソコン通信やインターネットの
普及に伴って、サービス統合ディジタル網（Integrated
Services Digital Network, 以下ＩＳＤＮと記す）の
利用者数が急増している。周知のようにＩＳＤＮはディ
ジタル技術を用いて多目的電気通信サービスを提供する
システムであるが、電話機から電話局に至るディジタル
加入者伝送網の部分は、過去の投資を有効に活用するた
めに既存の電話用伝送線路が使用されている。この電話
用伝送線路を用いて双方向のディジタル通信を行う手段
として、日本では時分割方向制御方式（Time Compressi
on Multiplexing system, 以下ＴＣＭ方式と記す）が採
用されており、この方式は、また、その動作原理からピ
ンポン方式とも呼ばれている。
普及に伴って、サービス統合ディジタル網（Integrated
Services Digital Network, 以下ＩＳＤＮと記す）の
利用者数が急増している。周知のようにＩＳＤＮはディ
ジタル技術を用いて多目的電気通信サービスを提供する
システムであるが、電話機から電話局に至るディジタル
加入者伝送網の部分は、過去の投資を有効に活用するた
めに既存の電話用伝送線路が使用されている。この電話
用伝送線路を用いて双方向のディジタル通信を行う手段
として、日本では時分割方向制御方式（Time Compressi
on Multiplexing system, 以下ＴＣＭ方式と記す）が採
用されており、この方式は、また、その動作原理からピ
ンポン方式とも呼ばれている。
【０００３】図３はＴＣＭ方式による双方向ディジタル
通信の概念を示す図である。加入者装置３１と局装置３
２には送信回路および受信回路が備えられ、それぞれ同
期スイッチＳＷ１、ＳＷ２を経由して一つの電話用伝送
線路３３により接続され、各装置間距離が数Ｋｍ程度以
下では何等変調することなくディジタル信号をそのまま
伝送するベースバンド伝送が行われるのが一般的であ
る。この方式は時間的に上り専用と下り専用とを交互に
切り換えて使用するものであり、加入者装置３１と局装
置３２とはお互いに同期を取って、送信モードと受信モ
ードを切り換える。この方式は信号を半分の時間に圧縮
して伝送するため、信号速度が元の信号の２倍以上とな
り、また、ケーブル内のすべての加入者線の上り下りの
周期を同期させることにより近端漏話（反対方向に伝送
される信号からの漏れ込み）の影響をなくすことができ
ることから、この方式が多用されている。 一方、図３
において示したように、加入者装置３１は下り信号に同
期した上り信号を局装置に送信するため、下り信号から
クロック信号を再生する必要がある。しかし、ＴＣＭ方
式では、信号が一定時間欠落するバースト信号であるた
め、クロック再生には工夫が必要である。従来、加入者
装置におけるクロック再生には、原発振器周波数を可変
する必要がなく、回路構成が簡単でＬＳＩ化が容易なデ
ィジタル位相同期ループ（Digital Phase-Locked Loop,
以下ＤＰＬＬと記す）を用いた方式が採用されてい
る。
通信の概念を示す図である。加入者装置３１と局装置３
２には送信回路および受信回路が備えられ、それぞれ同
期スイッチＳＷ１、ＳＷ２を経由して一つの電話用伝送
線路３３により接続され、各装置間距離が数Ｋｍ程度以
下では何等変調することなくディジタル信号をそのまま
伝送するベースバンド伝送が行われるのが一般的であ
る。この方式は時間的に上り専用と下り専用とを交互に
切り換えて使用するものであり、加入者装置３１と局装
置３２とはお互いに同期を取って、送信モードと受信モ
ードを切り換える。この方式は信号を半分の時間に圧縮
して伝送するため、信号速度が元の信号の２倍以上とな
り、また、ケーブル内のすべての加入者線の上り下りの
周期を同期させることにより近端漏話（反対方向に伝送
される信号からの漏れ込み）の影響をなくすことができ
ることから、この方式が多用されている。 一方、図３
において示したように、加入者装置３１は下り信号に同
期した上り信号を局装置に送信するため、下り信号から
クロック信号を再生する必要がある。しかし、ＴＣＭ方
式では、信号が一定時間欠落するバースト信号であるた
め、クロック再生には工夫が必要である。従来、加入者
装置におけるクロック再生には、原発振器周波数を可変
する必要がなく、回路構成が簡単でＬＳＩ化が容易なデ
ィジタル位相同期ループ（Digital Phase-Locked Loop,
以下ＤＰＬＬと記す）を用いた方式が採用されてい
る。
【０００４】図４はＤＰＬＬを用いた従来のクロック再
生回路の一例を示すブロック図である。このクロック再
生回路は、位相比較器４１とアップダウンカウンタ４２
と可変分周器４３とをループ状に接続すると共に、可変
分周器４３を原発振器４４によって制御し、前記位相比
較器４１に供給する基準信号と前記可変分周器４３の出
力信号との位相差情報がアップダウンカウンタ４２に供
給され、結果的に前記可変分周器４３から前記基準信号
に同期した信号が出力される。
生回路の一例を示すブロック図である。このクロック再
生回路は、位相比較器４１とアップダウンカウンタ４２
と可変分周器４３とをループ状に接続すると共に、可変
分周器４３を原発振器４４によって制御し、前記位相比
較器４１に供給する基準信号と前記可変分周器４３の出
力信号との位相差情報がアップダウンカウンタ４２に供
給され、結果的に前記可変分周器４３から前記基準信号
に同期した信号が出力される。
【０００５】即ち、上述した位相同期ループ（以下ＰＬ
Ｌと記す）は出力の信号周波数を常に一定に保つように
構成された周波数負帰還回路であり、位相比較器４１は
入力信号（基準信号）の周波数ｆｒと比較信号周波数ｆ
ｄの位相差に応じたパルス幅をもつパルスを出力する。
次に、アップダウンカウンタ４２は前記パルス出力のパ
ルス幅に応じたカウント数を出力するので、該カウント
数を可変分周器４３の周波数分周の数として使用すれ
ば、原発振器４４から出力する信号の周波数は可変分周
器４３により分周されて位相比較器４１にｆｄとしてフ
ィードバックされる。従って、最終的にはｆｒとｆｄは
同一周波数かつ同一位相となり、これがＤＰＬＬの出力
からクロック信号として抽出される。なお、入力信号が
受信されている期間においてはＤＰＬＬは上述の動作を
行うが、加入者装置が送信期間に入ると入力信号は欠落
するので、ＤＰＬＬは上述の周波数および位相合わせの
動作を停止し、受信終了時の位相を保持したままのクロ
ックを供給する。
Ｌと記す）は出力の信号周波数を常に一定に保つように
構成された周波数負帰還回路であり、位相比較器４１は
入力信号（基準信号）の周波数ｆｒと比較信号周波数ｆ
ｄの位相差に応じたパルス幅をもつパルスを出力する。
次に、アップダウンカウンタ４２は前記パルス出力のパ
ルス幅に応じたカウント数を出力するので、該カウント
数を可変分周器４３の周波数分周の数として使用すれ
ば、原発振器４４から出力する信号の周波数は可変分周
器４３により分周されて位相比較器４１にｆｄとしてフ
ィードバックされる。従って、最終的にはｆｒとｆｄは
同一周波数かつ同一位相となり、これがＤＰＬＬの出力
からクロック信号として抽出される。なお、入力信号が
受信されている期間においてはＤＰＬＬは上述の動作を
行うが、加入者装置が送信期間に入ると入力信号は欠落
するので、ＤＰＬＬは上述の周波数および位相合わせの
動作を停止し、受信終了時の位相を保持したままのクロ
ックを供給する。
【０００６】
【発明が解決しようとする課題】しかしながら従来のＤ
ＰＬＬを用いたクロック信号再生においては、入力信号
ｆｒと同一周波数の比較信号ｆｄを原発振器から出力さ
れる信号の周波数を分周して生成するため、入力信号周
波数ｆｒの数十倍の周波数を出力する原発振器が必要と
なる。従って、１００Ｍｂｉｔ／ｓ〜１Ｇｂｉｔ／ｓの
高速伝送が要求される動画伝送等に対応するためには５
０ＧＨｚ程度の原発振器が必要であるが、このような周
波数を出力する発振器を実現することは実用的には不可
能であった。本発明は、上述した従来のクロック再生回
路に関する問題を解決するためになされたもので、高速
伝送においても容易にクロック信号を再生できる回路を
提供することを目的とする。
ＰＬＬを用いたクロック信号再生においては、入力信号
ｆｒと同一周波数の比較信号ｆｄを原発振器から出力さ
れる信号の周波数を分周して生成するため、入力信号周
波数ｆｒの数十倍の周波数を出力する原発振器が必要と
なる。従って、１００Ｍｂｉｔ／ｓ〜１Ｇｂｉｔ／ｓの
高速伝送が要求される動画伝送等に対応するためには５
０ＧＨｚ程度の原発振器が必要であるが、このような周
波数を出力する発振器を実現することは実用的には不可
能であった。本発明は、上述した従来のクロック再生回
路に関する問題を解決するためになされたもので、高速
伝送においても容易にクロック信号を再生できる回路を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係わるクロック再生回路の請求項１記載の
発明は、位相比較器とローパスフィルタと電圧制御発振
器とをループ状に接続すると共に、前記位相比較器に供
給する基準信号と前記電圧制御発振器の出力信号との位
相差情報を用いて、前記電圧制御発振器から前記基準信
号に同期した信号を出力する位相同期ループにおいて、
さらに該位相同期ループの前段に前置ローパスフィルタ
を設置し、該前置ローパスフィルタにバースト信号を入
力させると共に該前置ローパスフィルタの出力から該バ
ースト信号のエンベロープ成分信号を抽出し、前記位相
同期ループに該エンベロープ成分信号を入力して、前記
バースト信号のバースト周期に対するクロック信号を前
記位相同期ループから出力するように構成する。また、
本発明に係わるクロック再生回路の請求項２記載の発明
は、位相比較器とローパスフィルタと電圧制御発振器と
分周器とをループ状に接続すると共に、前記位相比較器
に供給する基準信号と前記電圧制御発振器の出力信号を
前記分周器を経由して出力した信号との位相差情報を用
いて、前記電圧制御発振器から前記基準信号に同期した
信号を出力する位相同期ループにおいて、さらに該位相
同期ループの前段に前置ローパスフィルタを設置し、該
前置ローパスフィルタにバースト信号を入力させると共
に該前置ローパスフィルタの出力から該バースト信号の
エンベロープ成分信号を抽出し、前記位相同期ループに
該エンベロープ成分信号を入力して、前記バースト信号
に対するクロック信号を前記位相同期ループから出力す
るように構成する。
に、本発明に係わるクロック再生回路の請求項１記載の
発明は、位相比較器とローパスフィルタと電圧制御発振
器とをループ状に接続すると共に、前記位相比較器に供
給する基準信号と前記電圧制御発振器の出力信号との位
相差情報を用いて、前記電圧制御発振器から前記基準信
号に同期した信号を出力する位相同期ループにおいて、
さらに該位相同期ループの前段に前置ローパスフィルタ
を設置し、該前置ローパスフィルタにバースト信号を入
力させると共に該前置ローパスフィルタの出力から該バ
ースト信号のエンベロープ成分信号を抽出し、前記位相
同期ループに該エンベロープ成分信号を入力して、前記
バースト信号のバースト周期に対するクロック信号を前
記位相同期ループから出力するように構成する。また、
本発明に係わるクロック再生回路の請求項２記載の発明
は、位相比較器とローパスフィルタと電圧制御発振器と
分周器とをループ状に接続すると共に、前記位相比較器
に供給する基準信号と前記電圧制御発振器の出力信号を
前記分周器を経由して出力した信号との位相差情報を用
いて、前記電圧制御発振器から前記基準信号に同期した
信号を出力する位相同期ループにおいて、さらに該位相
同期ループの前段に前置ローパスフィルタを設置し、該
前置ローパスフィルタにバースト信号を入力させると共
に該前置ローパスフィルタの出力から該バースト信号の
エンベロープ成分信号を抽出し、前記位相同期ループに
該エンベロープ成分信号を入力して、前記バースト信号
に対するクロック信号を前記位相同期ループから出力す
るように構成する。
【０００８】
【発明の実施の形態】以下、図示した実施の形態例に基
づいて本発明を詳細に説明する。図１は本発明に係わる
クロック再生回路の実施の形態例を示すブロック図であ
る。この例に示すクロック再生回路は、位相比較器１１
とＬＰＦ（ローパスフィルタ）１２と電圧制御発振器
（Voltage Controlled Oscillator,以下ＶＣＯと記す）
１３と分周器１４とをループ状に接続したアナログＰＬ
Ｌ１５を備えると共に、前記位相比較器１１の前に前置
ＬＰＦ（ローパスフィルタ）１６を備えたものである。
づいて本発明を詳細に説明する。図１は本発明に係わる
クロック再生回路の実施の形態例を示すブロック図であ
る。この例に示すクロック再生回路は、位相比較器１１
とＬＰＦ（ローパスフィルタ）１２と電圧制御発振器
（Voltage Controlled Oscillator,以下ＶＣＯと記す）
１３と分周器１４とをループ状に接続したアナログＰＬ
Ｌ１５を備えると共に、前記位相比較器１１の前に前置
ＬＰＦ（ローパスフィルタ）１６を備えたものである。
【０００９】以上の構成において、まず、アナログＰＬ
Ｌ１５の動作について簡単に説明する。位相比較器１１
が基準周波数ｆｒと比較周波数ｆｄの位相差に応じたパ
ルス幅を出力すると、ＬＰＦ１２は該パルス出力を平滑
して得る直流分電圧をＶＣＯ１３に出力する。ＶＣＯ１
３はこの直流電圧に応じた周波数を出力するが、該出力
を分周器１４を介して位相比較器１１へ帰還させること
により、ｆｒとｆｄは同一周波数、同一位相になるよう
に動作する。なお、分周器１４の機能はｆｖｃｏをＮ分
割するが、このＮを変えることでｆｒのステップでＶＣ
Ｏ１３の出力を変化させることができる。
Ｌ１５の動作について簡単に説明する。位相比較器１１
が基準周波数ｆｒと比較周波数ｆｄの位相差に応じたパ
ルス幅を出力すると、ＬＰＦ１２は該パルス出力を平滑
して得る直流分電圧をＶＣＯ１３に出力する。ＶＣＯ１
３はこの直流電圧に応じた周波数を出力するが、該出力
を分周器１４を介して位相比較器１１へ帰還させること
により、ｆｒとｆｄは同一周波数、同一位相になるよう
に動作する。なお、分周器１４の機能はｆｖｃｏをＮ分
割するが、このＮを変えることでｆｒのステップでＶＣ
Ｏ１３の出力を変化させることができる。
【００１０】次に、前置ＬＰＦを含めた本発明に係わる
クロック再生回路全体の動作について説明する。実際の
加入者伝送網の一例を示すと、伝送速度が３２０Ｋｂｉ
ｔ／ｓ、バースト周期が２．５ｍｓの下りデータ信号が
加入者装置に入力するが、まず、この場合の前置ＬＰＦ
１６の動作について説明する。図２は本発明に係わる前
置ＬＰＦ１６の動作を説明する図である。図２に示すよ
うに受信信号としてバースト周期２．５ｍｓ（周波数４
００Ｈｚ）の間隔で３２０Ｋｂｉｔ／ｓ（周波数３２０
ＫＨｚ）のデータ信号が前置ＬＰＦ１６に入力する。本
発明における前置ＬＰＦ１６の特性は、受信信号のエン
ベロープのみを抽出するようにカットオフ周波数を設定
する。例えば、前置ＬＰＦ１６のカットオフ周波数を４
００Ｈｚに設定すれば、前置ＬＰＦ１６の出力には受信
信号の３２０ＫＨｚに係わる成分はカットされて、周期
２．５ｍｓ（周波数４００Ｈｚ）のエンベロープのみが
現れる。
クロック再生回路全体の動作について説明する。実際の
加入者伝送網の一例を示すと、伝送速度が３２０Ｋｂｉ
ｔ／ｓ、バースト周期が２．５ｍｓの下りデータ信号が
加入者装置に入力するが、まず、この場合の前置ＬＰＦ
１６の動作について説明する。図２は本発明に係わる前
置ＬＰＦ１６の動作を説明する図である。図２に示すよ
うに受信信号としてバースト周期２．５ｍｓ（周波数４
００Ｈｚ）の間隔で３２０Ｋｂｉｔ／ｓ（周波数３２０
ＫＨｚ）のデータ信号が前置ＬＰＦ１６に入力する。本
発明における前置ＬＰＦ１６の特性は、受信信号のエン
ベロープのみを抽出するようにカットオフ周波数を設定
する。例えば、前置ＬＰＦ１６のカットオフ周波数を４
００Ｈｚに設定すれば、前置ＬＰＦ１６の出力には受信
信号の３２０ＫＨｚに係わる成分はカットされて、周期
２．５ｍｓ（周波数４００Ｈｚ）のエンベロープのみが
現れる。
【００１１】この形態例においては、３２０ＫＨｚのデ
ータ信号に同期したクロック信号を再生することを目的
として、分周器１４は分周特性がＮ＝８００、ＶＣＯ１
５は出力周波数が３２０ＫＨｚのものを使用する。前記
エンベロープ信号（周波数４００Ｈｚ）がアナログＰＬ
Ｌ１５に入力すると、アナログＰＬＬ１５は上述したよ
うにｆｒ＝４００Ｈｚ、ｆｖｃｏ＝３２０ＫＨｚ、ｆｄ
＝４００Ｈｚとして動作するので、入力エンベロープ信
号からこれに同期した３２０ＫＨｚの信号を出力する。
言い換えれば、受信した３２０ＫＨｚのデータ信号を含
むバースト信号のエンベロープ成分を抽出し、更に３２
０ＫＨｚの信号を出力するＶＣＯ１５の信号を分周して
前記エンベロープ成分の周波数に同期せしめたクロック
信号を生成するため、データ信号の欠落に係わりなくク
ロック信号を得ることができる。本発明に係わるクロッ
ク再生回路は、以上説明したように動作するので、受信
信号よりも高い周波数の発振器を必要とせず、従って画
像伝送のような高速伝送にも適用することができる。
ータ信号に同期したクロック信号を再生することを目的
として、分周器１４は分周特性がＮ＝８００、ＶＣＯ１
５は出力周波数が３２０ＫＨｚのものを使用する。前記
エンベロープ信号（周波数４００Ｈｚ）がアナログＰＬ
Ｌ１５に入力すると、アナログＰＬＬ１５は上述したよ
うにｆｒ＝４００Ｈｚ、ｆｖｃｏ＝３２０ＫＨｚ、ｆｄ
＝４００Ｈｚとして動作するので、入力エンベロープ信
号からこれに同期した３２０ＫＨｚの信号を出力する。
言い換えれば、受信した３２０ＫＨｚのデータ信号を含
むバースト信号のエンベロープ成分を抽出し、更に３２
０ＫＨｚの信号を出力するＶＣＯ１５の信号を分周して
前記エンベロープ成分の周波数に同期せしめたクロック
信号を生成するため、データ信号の欠落に係わりなくク
ロック信号を得ることができる。本発明に係わるクロッ
ク再生回路は、以上説明したように動作するので、受信
信号よりも高い周波数の発振器を必要とせず、従って画
像伝送のような高速伝送にも適用することができる。
【００１２】以上説明した本発明の実施の形態例におい
ては、データ信号３２０ＫＨｚに同期したクロック信号
を再生する形態例について述べたが、本発明の実施にあ
ってはこの例に限らず、受信信号のバースト周期に同期
したクロック信号を再生する形態にも適用することがで
きる。例えば、受信信号としてバースト周期が１ｍｓ
（周波数１０ＫＨｚ）の信号が入力する例においては、
本発明に係わるクロック再生回路は、図１において前置
ＬＰＦ１６のカットオフ周波数を１０ＫＨｚに設定する
と共にＶＣＯ１５の出力周波数も１０ＫＨｚのものを使
用すればよく、また分周器１４は不要である。この構成
においても最初の形態例において説明したような動作を
行うので、バースト周期の周波数１０ＫＨｚに同期した
クロック信号を再生できること特に説明を要しないであ
ろう。
ては、データ信号３２０ＫＨｚに同期したクロック信号
を再生する形態例について述べたが、本発明の実施にあ
ってはこの例に限らず、受信信号のバースト周期に同期
したクロック信号を再生する形態にも適用することがで
きる。例えば、受信信号としてバースト周期が１ｍｓ
（周波数１０ＫＨｚ）の信号が入力する例においては、
本発明に係わるクロック再生回路は、図１において前置
ＬＰＦ１６のカットオフ周波数を１０ＫＨｚに設定する
と共にＶＣＯ１５の出力周波数も１０ＫＨｚのものを使
用すればよく、また分周器１４は不要である。この構成
においても最初の形態例において説明したような動作を
行うので、バースト周期の周波数１０ＫＨｚに同期した
クロック信号を再生できること特に説明を要しないであ
ろう。
【００１３】なお、以上の実施の形態例の説明において
は、従来技術で使用されたＤＰＬＬとの構成の違いを強
調するためにアナログＰＬＬという用語を使用したが、
上記形態例におけるアナログＰＬＬの構成要素はアナロ
グ回路でもディジタル回路でも良く、本発明の効果には
何ら変わりはない。また、構成要素のディジタル回路と
は、例えばＤＳＰ技術によりＬＰＦをディジタルフィル
タで構成すること等である。
は、従来技術で使用されたＤＰＬＬとの構成の違いを強
調するためにアナログＰＬＬという用語を使用したが、
上記形態例におけるアナログＰＬＬの構成要素はアナロ
グ回路でもディジタル回路でも良く、本発明の効果には
何ら変わりはない。また、構成要素のディジタル回路と
は、例えばＤＳＰ技術によりＬＰＦをディジタルフィル
タで構成すること等である。
【００１４】
【発明の効果】本発明は以上説明したようにアナログＰ
ＬＬの前段に前置ＬＰＦを備えて構成したもので、簡単
な構成であるにもかかわらず、画像伝送のような高速伝
送におけるクロック再生を実現する上で著効を奏す。
ＬＬの前段に前置ＬＰＦを備えて構成したもので、簡単
な構成であるにもかかわらず、画像伝送のような高速伝
送におけるクロック再生を実現する上で著効を奏す。
【図１】本発明に係わるクロック再生回路の形態例を示
すブロック図
すブロック図
【図２】本発明に係わる前置ＬＰＦの動作を説明する図
【図３】ＴＣＭ方式による双方向ディジタル通信の概念
を示す図
を示す図
【図４】従来のＤＰＬＬを用いたクロック再生回路を示
すブロック図
すブロック図
１１・・位相比較器 １２・・ＬＰＦ １３・・ＶＣＯ １４・・分周器 １５・・アナログＰＬＬ １６・・前置ＬＰＦ
Claims (2)
- 【請求項１】 位相比較器とローパスフィルタと電圧制
御発振器とをループ状に接続すると共に、前記位相比較
器に供給する基準信号と前記電圧制御発振器の出力信号
との位相差情報を用いて、前記電圧制御発振器から前記
基準信号に同期した信号を出力する位相同期ループにお
いて、 さらに該位相同期ループの前段に前置ローパスフィルタ
を設置し、該前置ローパスフィルタにバースト信号を入
力させると共に該前置ローパスフィルタの出力から該バ
ースト信号のエンベロープ成分信号を抽出し、前記位相
同期ループに該エンベロープ成分信号を入力して、前記
バースト信号のバースト周期に対するクロック信号を前
記位相同期ループから出力するように構成したことを特
徴とするクロック再生回路。 - 【請求項２】 位相比較器とローパスフィルタと電圧制
御発振器と分周器とをループ状に接続すると共に、前記
位相比較器に供給する基準信号と前記電圧制御発振器の
出力信号を前記分周器を経由して出力した信号との位相
差情報を用いて、前記電圧制御発振器から前記基準信号
に同期した信号を出力する位相同期ループにおいて、 さらに該位相同期ループの前段に前置ローパスフィルタ
を設置し、該前置ローパスフィルタにバースト信号を入
力させると共に該前置ローパスフィルタの出力から該バ
ースト信号のエンベロープ成分信号を抽出し、前記位相
同期ループに該エンベロープ成分信号を入力して、前記
バースト信号に対するクロック信号を前記位相同期ルー
プから出力するように構成したことを特徴とするクロッ
ク再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9098164A JPH10285021A (ja) | 1997-03-31 | 1997-03-31 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9098164A JPH10285021A (ja) | 1997-03-31 | 1997-03-31 | クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10285021A true JPH10285021A (ja) | 1998-10-23 |
Family
ID=14212459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9098164A Pending JPH10285021A (ja) | 1997-03-31 | 1997-03-31 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10285021A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859502B1 (en) | 1999-01-19 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| JP2013065947A (ja) * | 2011-09-15 | 2013-04-11 | Japan Radio Co Ltd | 時分割複信方式無線通信システム |
| JP2013065948A (ja) * | 2011-09-15 | 2013-04-11 | Japan Radio Co Ltd | 時分割複信方式無線通信システム |
| US9717462B2 (en) | 2013-09-26 | 2017-08-01 | Murata Manufacturing Co., Ltd. | Biological information measurement method and apparatus with variable loop filter |
| US9717463B2 (en) | 2013-09-26 | 2017-08-01 | Murata Manufacturing Co., Ltd. | Biological information measurement method and apparatus with variable cutoff frequency low pass filter |
| US10251574B2 (en) | 2013-10-31 | 2019-04-09 | Murata Manufacturing Co., Ltd. | Biological information measurement device |
-
1997
- 1997-03-31 JP JP9098164A patent/JPH10285021A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859502B1 (en) | 1999-01-19 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| US7206371B2 (en) | 1999-01-19 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| JP2013065947A (ja) * | 2011-09-15 | 2013-04-11 | Japan Radio Co Ltd | 時分割複信方式無線通信システム |
| JP2013065948A (ja) * | 2011-09-15 | 2013-04-11 | Japan Radio Co Ltd | 時分割複信方式無線通信システム |
| US9717462B2 (en) | 2013-09-26 | 2017-08-01 | Murata Manufacturing Co., Ltd. | Biological information measurement method and apparatus with variable loop filter |
| US9717463B2 (en) | 2013-09-26 | 2017-08-01 | Murata Manufacturing Co., Ltd. | Biological information measurement method and apparatus with variable cutoff frequency low pass filter |
| US10251574B2 (en) | 2013-10-31 | 2019-04-09 | Murata Manufacturing Co., Ltd. | Biological information measurement device |
| US10874317B2 (en) | 2013-10-31 | 2020-12-29 | Murata Manufacturing Co., Ltd. | Biological information measurement device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3995119A (en) | Digital time-division multiplexing system | |
| US4025720A (en) | Digital bit rate converter | |
| JP2593598B2 (ja) | デジタル位相ロックトループ | |
| CA1055171A (en) | Digital time-division multiplexing system | |
| EP0626117B1 (en) | Desynchronizer and method for suppressing pointer jitter in a desynchronizer | |
| KR20010079987A (ko) | 클럭 동기화 시스템 및 방법 | |
| WO2008001811A1 (en) | Cdr circuit | |
| CA2374777C (en) | Clock/data recovery circuit | |
| US6240106B1 (en) | Retiming arrangement for SDH data transmission system | |
| JPH10285021A (ja) | クロック再生回路 | |
| US6801592B1 (en) | Method and a circuit for retiming a digital data signal | |
| JPH08172455A (ja) | 位置調整可能なビットストリームを含む伝送システム及びマルチプレキシング／デマルチプレキシング装置 | |
| US20040071168A1 (en) | System and method for providing network timing recovery | |
| JP5172872B2 (ja) | クロック・データリカバリ回路 | |
| EP0492549B1 (en) | Method for the reduction of phase noise introduced by the SDH network (synchronous digital hierarchy network) by pointer justification and integrated circuits for the implementation of the method | |
| JP2000244473A (ja) | Ｐｌｌ回路 | |
| AU604997B2 (en) | A digital phase locked loop | |
| KR100198785B1 (ko) | 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP3380907B2 (ja) | 速度変換回路 | |
| CN117856781A (zh) | 具有解调制耦合的双数字锁相环 | |
| JP3600208B2 (ja) | クロック／データ・リカバリ回路 | |
| KR920001686B1 (ko) | 사설교환기와 u인터페이스 카드와의 프레임 동기회로 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JPH09247118A (ja) | ジッタ抑圧回路 |