JPH1028051A - リセットキャンセル回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＬＬ周波数シンセサイザのＮ値の更新時の
周波数の揺らぎを防止できるようにする。 【解決手段】 ＰＬＬ周波数シンセサイザ１０，２０の
Ｎ値もしくはそのＮ値を発生する為の元となるデータが
更新されるときに、上記データを前回のデータと比較
し、比較したデータが同一の場合にはＰＬＬ周波数シン
セサイザ１０，２０をリセットしないようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば通信装置に
適用して好適なＰＬＬ周波数シンセサイザのリセットキ
ャンセル回路に関する。

【０００２】

【従来の技術】従来、携帯用無線電話機などの通信装置
においては、通信を行うチャンネル（周波数）を設定す
るのに、ＰＬＬ回路（フェーズ・ロックド・ループ回
路）で構成されるＰＬＬ周波数シンセサイザを使用する
のが一般的である。この場合、ＰＬＬ周波数シンセサイ
ザの出力周波数は、この周波数シンセサイザ内の分周器
に設定される分周比により決まり、この分周比を設定す
るための値、いわゆるＮ値をシンセサイザにセットする
ことで、出力周波数が対応した周波数値になる。

【０００３】ここで、周波数シンセサイザにＮ値をセッ
トする場合には、このＮ値をセットした後、ＰＬＬ回路
のプログラマブルカウンタ及び位相比較器をリセットし
て、希望の周波数にＰＬＬ回路がロックするのを早めて
いる。

【０００４】

【発明が解決しようとする課題】ところで、従来のＰＬ
Ｌ周波数シンセサイザの場合には、Ｎ値のデータが更新
される処理が行われる毎に、プログラマブルカウンタと
位相比較器がリセットされるので、更新されるＮ値が前
回のＮ値と同じ値である場合でも、リセット動作が行わ
れる。このリセット動作が行われると、位相比較器での
比較動作がリセットされるので、位相が安定するまでの
間、出力周波数が一瞬揺らいでしまう。

【０００５】この出力周波数の揺らぎを防止するため
に、従来は更新されるＮ値が前回のＮ値と同じ値である
ことを、周波数シンセサイザを制御する制御回路（マイ
クロプロセッサ）側で判断したとき、周波数シンセサイ
ザに同一のＮ値を更新さないように制御する処理を行っ
て、周波数の揺らぎを防止するようにしていた。

【０００６】ところが、同じ周波数の出力を続ける場合
でも、周波数シンセサイザの誤動作を防止するため等
に、ある程度の周期ではＮ値を更新する必要があり、そ
の更新時には、出力周波数の揺らぎが発生していた。例
えば無線電話機の場合には、基地局からの制御チャンネ
ルでの呼び出しを待っている待ち受け状態のとき、制御
チャンネルの信号を間欠的に受信する必要があり、間欠
的に同じチャンネルを受信し続ける必要がある。この間
欠的に同じチャンネルを受信し続ける場合には、受信周
波数を決める周波数シンセサイザにセットされるＮ値と
して、同じ値が続くことになるが、周波数シンセサイザ
の誤動作を防止するために、ある程度の周期で（例えば
１回の間欠受信が行われる毎に）Ｎ値を更新させる必要
がある。

【０００７】このように周波数シンセサイザのＮ値が更
新されると、周波数の揺らぎが発生して、受信状態が不
安定になってしまう。

【０００８】本発明はかかる点に鑑み、ＰＬＬ周波数シ
ンセサイザのＮ値の更新時の周波数の揺らぎを防止する
ことを目的とする。

【０００９】

【課題を解決するための手段】本発明は、ＰＬＬ周波数
シンセサイザのＮ値もしくはそのＮ値を発生する為の元
となるデータが更新されるときに、上記データを前回の
データと比較し、比較したデータが同一の場合にはＰＬ
Ｌ周波数シンセサイザをリセットしない様にしたもので
ある。

【００１０】かかる構成によると、同一のデータが更新
される場合には、リセット処理が防止され、同一のデー
タが続く限り周波数シンセサイザの出力周波数の揺らぎ
が発生しない。

【００１１】

【発明の実施の形態】以下、本発明の一実施例を添付図
面を参照して説明する。

【００１２】図１は本例の回路構成を示す図で、この例
は無線電話機の送信チャンネル及び受信チャンネルを制
御する送信側ＰＬＬ周波数シンセサイザ１０及び受信側
ＰＬＬ周波数シンセサイザ２０を設け、両周波数シンセ
サイザ１０及び２０にセットされるＮ値の制御を行う回
路としたものである。この場合、ここでの周波数シンセ
サイザ１０及び２０には、Ｎ値発生回路８が出力するＮ
値（シンセサイザ１０，２０で同じ値とは限らない）が
セットされるものである。

【００１３】以下、この周波数シンセサイザ１０及び２
０のＮ値のリセットキャンセルを行う構成について説明
すると、シリアルデータ入力端子１には、周波数シンセ
サイザの制御回路（図示せず）から、各周波数シンセサ
イザ１０，２０のＮ値の制御データが供給される。この
場合、制御回路から入力端子１への制御データの供給
は、周波数シンセサイザにセットされるＮ値を更新する
場合に供給され、ここでは更新されるＮ値が前回のＮ値
と同じ値の場合でも、同じ制御データを更新時に供給す
る。そして、入力端子１に供給されるデータが、シリア
ルクロック入力端子３に得られるクロックに同期して、
シフトレジスタ２にセットされる。ここで、本例の入力
端子１に得られる制御データは８ビットのデータとさ
れ、この８ビットのシリアルデータが、シフトレジスタ
２の各エリアＡｔ０，Ａｔ１‥‥Ａｔ７に１ビットずつ
セットされる。

【００１４】そして、シリアルクロック入力端子３に得
られるクロックは、タイミング発生回路４にも供給さ
れ、このタイミング発生回路４でシリアルクロックに同
期して、第１ラッチパルスａ，第２ラッチパルスｂ及び
第３ラッチパルスｃが生成される。この場合、第１〜第
３ラッチパルスａ，ｂ，ｃは、図２のＡ，Ｂ，Ｃに示す
ように、順次タイミングがずれたパルスである。

【００１５】そして、シフトレジスタ２にセットされた
８ビットのデータは、タイミング発生回路４が出力する
第１ラッチパルスａに同期して、ＰＬＬデータレジスタ
５の各エリアＡｎ０，Ａｎ１‥‥Ａｎ７に１ビットずつ
セットされる。この場合、タイミング発生回路４からの
第１ラッチパルスａは、スイッチＳＷ１を介して供給さ
れる。このスイッチＳＷ１は、後述するＥx-ＯＲゲート
７の出力により制御される。

【００１６】そして、ＰＬＬデータレジスタ５にセット
された８ビットのデータは、Ｎ値発生回路８に供給され
る。Ｎ値発生回路８では、供給される８ビットのデータ
で指示された送信用及び受信用のＮ値（所定のビット数
のパラレルデータ）を生成させて、送信用のＮ値を送信
用ＰＬＬ周波数シンセサイザ１０内のプログラマブルカ
ウンタ１１にセットすると共に、受信用のＮ値を受信用
ＰＬＬ周波数シンセサイザ２０内のプログラマブルカウ
ンタ２１にセットする。このプログラマブルカウンタ１
１，２１にセットされるＮ値により、各ＰＬＬ周波数シ
ンセサイザ１０，２０内のＰＬＬ回路を構成する分周器
（図示せず）の分周比が対応した値にセットされる。

【００１７】ここで、Ｎ値発生回路８から各プログラマ
ブルカウンタ１１，２１へのＮ値のセットは、タイミン
グ発生回路４からの第２ラッチパルスｂに同期してセッ
トされる。この場合、タイミング発生回路４からの第２
ラッチパルスｂは、スイッチＳＷ２を介して供給され
る。このスイッチＳＷ２は、後述するＥx-ＯＲゲート７
の出力により制御される。

【００１８】そして、ＰＬＬデータレジスタ５にセット
された８ビットのデータは、タイミング発生回路４から
の第３ラッチパルスｃに同期して、比較データレジスタ
６の各エリアＡｏ０，Ａｏ１‥‥Ａｏ７にも１ビットず
つセットされる。

【００１９】そして、比較データレジスタ６にセットさ
れた８ビットのデータと、シフトレジスタ２にセットさ
れた８ビットのデータとを、Ｅx-ＯＲゲート７に供給し
て排他的論理積和演算により１ビットずつ比較する。そ
して、Ｅx-ＯＲゲート７では、８ビットの内の１ビット
でも不一致が検出された場合には、スイッチＳＷ１及び
ＳＷ２に対して、スイッチを接続状態とする制御パルス
を供給する。

【００２０】また、本例のＰＬＬ周波数シンセサイザ１
０及び２０は、リセットパルス発生回路９が出力するリ
セットパルスにより、各シンセサイザ１０，２０内のプ
ログラマブルカウンタ１１，２１と位相比較器１２，２
２のリセットを行うようにしてある。ここで、リセット
パルス発生回路９からのリセットパルスの出力は、タイ
ミング発生回路４からスイッチＳＷ２を介した第２ラッ
チパルスｂの供給により行われる。従って、この第２ラ
ッチパルスｂにより、各プログラマブルカウンタ１１，
２１に新たなＮ値がセットされると同時に、各周波数シ
ンセサイザ１０，２０内の位相比較器１２，２２での比
較位相がリセットされる。

【００２１】次に、本例の回路の動作を、図３のフロー
チャートに基づいて、図２のタイミング図を参照しなが
ら説明する。

【００２２】まず、シフトレジスタ２に制御データの入
力があるか否か（即ちＮ値の更新があるか否か）判断す
る（ステップ１０１）。ここで、制御データの入力があ
る場合には、図２のＥに示すシリアルクロックに同期し
て、８ビットのシリアルデータ（制御データ）が図２の
Ｄに示すようにシフトレジスタ２にセットされる。この
シリアルデータのシフトレジスタ２へのセットがある
と、直ちに（具体的にはタイミングラッチパルスａが発
生する前に）このセットされたデータを読出してＥx-Ｏ
Ｒゲート７に供給し、比較データレジスタ６から読出し
たデータとの比較を行い、前回セットされたデータと同
じか否か判断する（ステップ１０２）。

【００２３】ここで、１ビットでも一致しない場合に
は、Ｅx-ＯＲゲート７の出力によりスイッチＳＷ１が接
続状態となって、ＰＬＬデータレジスタ５に第１ラッチ
パルスａ（図２のＡ参照）が供給されて、シフトレジス
タ２にセットされたデータがＰＬＬデータレジスタ５に
ラッチされる（ステップ１０３）。そして、このラッチ
されたデータがＮ値発生回路８に供給されて、このＮ値
発生回路８で供給されるデータに対応した送信用と受信
用のＮ値を発生させる（ステップ１０４）。

【００２４】そして、このときにはＥx-ＯＲゲート７の
出力によりスイッチＳＷ２が接続状態となって、Ｎ値発
生回路８及びリセットパルス発生回路９に第２ラッチパ
ルスｂ（図２のＢ参照）が供給されて、発生された送信
用と受信用のＮ値が、それぞれのプログラマブルカウン
タ１１，２１にセットされてラッチされる（ステップ１
０５）。そして、そのラッチ動作に続いてリセットパル
ス発生回路９からリセットパルスが出力されて、プログ
ラマブルカウンタ１１，２１及び位相比較器１２，２２
がリセットされる（ステップ１０６）。このリセット動
作により、送信側ＰＬＬ周波数シンセサイザ１０と受信
側ＰＬＬ周波数シンセサイザ２０の双方では、セットさ
れたＮ値による分周動作が行われ、その分周された信号
と基準発振信号との位相比較が比較器１２，２２で行わ
れて、比較誤差信号がフィルタを介して電圧制御発振器
に供給されて、その発振信号が分周器に供給されるＰＬ
Ｌとしての動作が行われ、比較器１２，２２での位相比
較動作が安定することで、安定した周波数信号が出力さ
れる。

【００２５】そして、プログラマブルカウンタ１１，２
１と位相比較器１２，２２とがリセットされた後は、タ
イミング発生回路４から第３ラッチパルスｃ（図２のＣ
参照）の出力により、現在ＰＬＬデータレジスタ７にセ
ットされているデータが、比較データレジスタ６にセッ
トされて格納され（ステップ１０７）、更新処理を終了
する。そして、以後はステップ１０１の判断に戻って、
次の更新処理が行われるまで待機する。

【００２６】ここまで説明した処理は、更新されるデー
タが前回のデータと異なる値である場合（即ち周波数シ
ンセサイザ１０，２０の出力周波数を変える場合）であ
るが、本例においては、ステップ１０２においてＥx-Ｏ
Ｒゲート７で比較された今回と前回のデータとが同一で
あると判断された場合には、ステップ１０２からステッ
プ１０７に移って、このときＰＬＬデータレジスタ５に
セットされている値を、比較データレジスタ６に格納さ
せる処理を行う。そして、以後はステップ１０１の判断
に戻って、次の更新処理が行われるまで待機する。

【００２７】本例の場合には、以上説明したように処理
されることで、ＰＬＬ周波数シンセサイザに供給される
更新データが、前回のデータと異なる場合には、そのデ
ータがＮ値発生回路８に供給されて、対応したＮ値がセ
ットされる。そして、更新データが、前回のデータと同
じ場合には、そのデータのＮ値発生回路８への供給が阻
止されて、周波数シンセサイザのリセット動作が行われ
ない。従って、同じ周波数の出力を連続的に（又は間欠
的に）続ける場合には、逐次その周波数を出力させるた
めのデータが更新されても、この更新データの供給で、
周波数シンセサイザの出力周波数が乱れることがなく、
常時安定した周波数の出力が行われる。この安定した周
波数の出力が行われることで、本例のような無線通信装
置の場合には、受信動作や送信動作を連続的に安定して
行うことができる。特に、無線電話機で待ち受け状態と
なっている場合のように、長時間にわたって同じチャン
ネルを間欠受信する必要がある場合には、その間欠受信
を常時良好に行うことができる効果を有する。

【００２８】また本例の場合には、更新されるデータが
前回のデータと同じ場合でも、この更新データが供給さ
れる場合には、ＰＬＬデータレジスタ５にセットされた
データを比較データレジスタに供給して、比較データレ
ジスタにセットされるデータを更新させるようにしたこ
とで、比較されるデータが常にＰＬＬデータレジスタ５
からＮ値発生回路８に供給されるデータと一致するよう
になり、誤動作のない正確な比較ができる。例えば、何
らか要因により長時間更新動作が行われないことで、Ｐ
ＬＬデータレジスタ５にセットされているデータが違う
データに変化してしまった場合には、その変化したデー
タが比較データレジスタ６にセットされるので、供給さ
れるデータとしては前回のデータと同じであっても、比
較によりセットされているデータと異なることが検出さ
れて、更新動作が行われ、正しいＮ値に直ちに戻ること
になり、誤動作が続くことが防止される。

【００２９】さらに、本例のようにＰＬＬ周波数シンセ
サイザに接続されたリセットキャンセル回路により、同
じＮ値の更新処理を抑止するようにしたことで、周波数
シンセサイザへ制御データを供給する制御回路側で、同
じデータが更新値である場合の更新動作を抑止するよう
な処理が必要なく、周波数シンセサイザの制御回路での
制御動作が簡単になる。

【００３０】なお、上述実施例ではＰＬＬ周波数シンセ
サイザにセットされるＮ値を指示するデータを更新させ
る場合の処理について説明したが、シンセサイザにセッ
トされるＮ値を制御回路から直接供給する構成とした場
合にも適用できることは勿論である。この場合には、例
えばＮ値を直接格納するレジスタを用意して、そのレジ
スタに格納されたＮ値を前回のＮ値と比較すると共に、
各周波数シンセサイザに直接（即ちＮ値発生回路を介さ
ずに）格納されたＮ値を供給するようにすれば良い。

【００３１】また、上述実施例では無線電話機の送受信
チャンネル切換用のＰＬＬ周波数シンセサイザのリセッ
トキャンセル回路に適用したが、他の装置が備えるＰＬ
Ｌ周波数シンセサイザのリセットキャンセル回路にも適
用できることは勿論である。

【００３２】

【発明の効果】本発明によると、同一のデータが更新さ
れる場合には、リセット処理が防止され、同一のデータ
が続く限り周波数シンセサイザの出力周波数の揺らぎが
発生しない。従って、例えば同じ周波数を連続的に（又
は間欠的に）受信する必要がある場合のように、周波数
シンセサイザの出力周波数を連続して同じに設定する場
合には、その出力周波数を連続的に安定させることがで
きる。また、周波数シンセサイザの制御回路側で更新動
作を抑止するような処理が必要なく、周波数シンセサイ
ザの制御処理が簡単になる。

【００３３】この場合、データが同一の場合は、データ
をシフトレジスタからデータレジスタに取り込ませない
ことで、リセットしない様にしたことで、シフトレジス
タを使用した簡単な構成でリセットのキャンセルが実現
できる。

【００３４】また、データが同一であるかどうかにかか
わらず、データレジスタから比較データレジスタにデー
タを移す様にしたことで、簡単な構成で確実に、更新さ
れるデータが前回のデータと同一か比較され、誤動作を
防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の装置を示す構成図である。

【図２】一実施例の処理タイミングを示すタイミング図
である。

【図３】一実施例の処理を示すフローチャートである。

【符号の説明】

１ シリアルデータ入力端子、２ シフトレジスタ、３
シリアルクロック入力端子、４ タイミング発生回
路、５ ＰＬＬデータレジスタ、６ 比較データレジス
タ、８ Ｎ値発生回路、９ リセットパルス発生回路、
１０ 送信側ＰＬＬ周波数シンセサイザ、２０ 受信側
ＰＬＬ周波数シンセサイザ、ＳＷ１，ＳＷ２ スイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＰＬＬ周波数シンセサイザを内蔵する集
   積回路で、上記ＰＬＬ周波数シンセサイザにＮ値データ
   が新たに入力されるときにＰＬＬを更新リセットするこ
   とを避ける為のリセットキャンセル回路において、 上記ＰＬＬ周波数シンセサイザのＮ値もしくはそのＮ値
   を発生する為の元となるデータが更新されるときに、 上記データを前回のデータと比較し、 比較したデータが同一の場合には上記ＰＬＬ周波数シン
   セサイザをリセットしない様にしたことを特徴とするリ
   セットキャンセル回路。
2. 【請求項２】 データが同一の場合は、上記データを入
   力手段としてのシフトレジスタからデータ保持手段とし
   てのデータレジスタに取り込ませないことで、リセット
   しない様にした請求項１記載のリセットキャンセル回
   路。
3. 【請求項３】 データが同一であるかどうかにかかわら
   ず、データ保持手段としてのデータレジスタから、デー
   タ比較手段としての比較データレジスタにデータを移す
   様にした請求項１記載のリセットキャンセル回路。