JP4683153B2 - シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器 - Google Patents

シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器 Download PDF

Info

Publication number
JP4683153B2
JP4683153B2 JP2009541038A JP2009541038A JP4683153B2 JP 4683153 B2 JP4683153 B2 JP 4683153B2 JP 2009541038 A JP2009541038 A JP 2009541038A JP 2009541038 A JP2009541038 A JP 2009541038A JP 4683153 B2 JP4683153 B2 JP 4683153B2
Authority
JP
Japan
Prior art keywords
frequency
synthesizer
signal
frequency division
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009541038A
Other languages
English (en)
Other versions
JPWO2009063612A1 (ja
Inventor
昭彦 南波
健史 藤井
泰信 槻尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2009063612A1 publication Critical patent/JPWO2009063612A1/ja
Application granted granted Critical
Publication of JP4683153B2 publication Critical patent/JP4683153B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、シンセサイザ、シンセサイザモジュール、およびこれを用いた受信器、電子機器に関するものである。
以下、例えば、特許文献1に開示されている、基準発振器の温度補償を行う従来のシンセサイザについて、図14を用いて説明する。
図14は、従来の基準発振器の温度補償を行うシンセサイザのブロック図である。図14において、従来のシンセサイザ100は、基準周波数発振器101から出力された基準発振信号が第1の分周器102で分周された後、比較器103へ入力される。更に、比較器103の出力信号はローパスフィルタ104で積分され、直流近傍の周波数を持つ信号に変換される。この信号電圧値に基づいて、電圧制御発振器105は発振信号をローカル信号として出力する。さらに、電圧制御発振器105は発振信号を第2の分周器106へ入力する。第2の分周器106では、チャンネル指定に従って制御回路107から指定される分周数で、発振信号を分周し、比較器103へ出力する。比較器103では、第2の分周器106からの入力信号と第1の分周器102からの入力信号とを比較する。
以上が、基本的なシンセサイザの動作である。図14で示したシンセサイザ100では、更に、温度センサ108が検知する温度により第2の分周器106の分周数を制御している。動作を簡単に説明する。温度センサ108で、周囲温度を検出し、その温度をA/D(アナログ/デジタル)変換器109でデジタル信号に変換する。予め温度による補正値が記憶されたEEPROM(電気的に内容を書き換え可能な読み出し専用記憶素子)などのメモリ110から、A/D変換器109の出力に応じた所定の補正値を読み出して制御回路107へ出力する。制御回路107はメモリ110から出力された補正値に応じて、第2の分周器106の分周数を変更する。
第2の分周器106はアキュムレータを備えており、アキュムレータに分周数を入力することにより分周数を変更する。図15は第2の分周器106内の従来のアキュムレータを示す構成図である。図15を用いて、従来の分周数の変更の方法を、バイナリーで19ビットのアキュムレータを例に説明する。
図15において、従来のアキュムレータ111は、制御回路107(図14)より入力される分数分周数Nのデータを一時的に保持し、クロック信号の立ち上がりでQ端子より分数分周数Nのデータを足し算器112へ送信する第1フリップフロップ113を備えている。さらに、アキュムレータ111は、第1足し算器112より入力される累積加算値データを一時的に保持し、クロック信号の立ち上がりでQ端子より第1足し算器112へ累積加算値データを送信する第2フリップフロップ114を備えている。第1足し算器112において、第1フリップフロップ113と第2フリップフロップ114からの入力データの足し算の結果、オーバーフローした場合、オーバーフローデータである値「1」を、第2の分周器106(図14)を構成する第2足し算器(図示せず)へ送信する。すなわち、図15のアキュムレータ111がオーバーフローデータを出力する時だけ、可変分周器15(図14)の分周比はM+1となり、それ以外のときの分周比はMとなる。
このような構成からなる従来の一般的なシンセサイザにおいては、分周比を変化のさせる際には、一旦、第2の分周器106をリセットし、その後、所望の分周比を選択している。すなわち、図15に示すように、第2フリップフロップ114のD端子にリセット部115を接続し、分周比を変化させる際に、最初に、リセット部115のR端子にリセット信号を入力する。これにより、アキュムレータ111に蓄積されているデータを予め設定されているデータに戻している。これは、アキュムレータ111に過去のデータが蓄積されているため、これらをリセットしなければ所望の分周比への切り替えが遅延してしまうためである。例えば、分数分周数を219、アキュムレータの動作周波数を5MHzとすると、リセットせずに(過去の累積加算値を保持した状態で)分周比を変更した場合、最大で0.1秒の切り替え遅延が生じてしまう。このため、アキュムレータ111の初期値を予め設定した値にリセットする必要が生じる。
図16は、第2分周器106(図14)の動作を示すタイミングチャートである。簡単に説明をするため、図16のタイミングチャートはバイナリーで3ビットのアキュムレータを用いた場合を示す。分数分周数N=3とした場合、クロック信号aの3回目の立ち上がりの時、累積加算値bが「9」となり、バイナリー3ビットの最大値である「8」を超えて桁上がりを起こしてしまう。これによりオーバーフローデータcとして「1」が送信され、分周比dが「M+1」となる。これと共に、桁上がり後の残りデータである「1」が第1フリップフロップ113(図15)へ入力される。ここで、制御回路107より入力される分数分周数Nが「3」から他の値に変更される場合、図15の従来のアキュムレータ111においては、リセット部115へリセット信号が入力され、第2フリップフロップ114へ入力される累積加算値が0に戻され、リセットされる。
一般に従来のシンセサイザは携帯電話のチャンネル切り替えに使用される場合が多い。しかしながら、例えば、従来のシンセサイザ100をデジタルテレビの受信機などに用いた場合、温度変化に対応した第2の分周器106の制御を行うタイミングで、毎回、第2の分周器106がリセットされてしまう。この瞬間、大きく発振器105の発振周波数(シンセサイザの出力周波数)が大きく変動してしまい、発振周波数の電力と、その近傍のノイズの比である位相雑音が大きくなってしまう。通常、この発振周波数はローカル信号などに用いるため、ローカル信号の位相雑音性能の悪化は、受信信号のC/N(Carrier/Noise)特性の大幅な劣化を引き起こすことになる。ここで、C/Nとは受信信号と、雑音の比で、このC/Nが小さくなると、復調側でのBER(Bit Error Rate)の増加を引き起こし、受信状態を悪化させてしまうことになる。例えば、テレビでは、このC/Nが悪化している期間、受信状態が悪くなったり、受信自体が出来ない状態となる。
特開平3−209917号公報
本発明は、分周器の分周比切り替え時に位相雑音の劣化の少ないシンセサイザを提供するものである。
本発明のシンセサイザは、基準発振器から出力された基準発振信号が入力される比較器と、比較器の出力信号に基づいて発振信号を出力する発振器と、発振器の出力信号を制御部からの制御に基づいて分周する分周器とを備えている。さらに、予め設定した周波数と基準発振信号に基づく周波数との誤差を検出する周波数誤差検出部とを備えている。さらに、比較器は、分周器からの出力信号と基準発振器からの出力信号とを比較して比較結果を示す信号を発振器に出力する。さらに、制御部は、周波数誤差検出部の出力信号に基づいて分周器の分周比を変化させると共に、分周比を過去の値に保持した状態で分周比を変化させるものである。
このような構成により、本発明のシンセサイザは、温度変化に対応して分周器の分周比を変更する際、分周器をリセットすることなく(過去の累積加算値を保持した状態で)分周比を変更する。したがって、分周比変更時のシンセサイザの出力周波数変化を小さく抑える事ができ、位相雑音の劣化を防止し、受信性能の指標となるC/N特性の劣化を防止することが可能となる。
本発明の電子機器の一実施の形態を示す構成図 同実施の形態におけるアキュムレータを示す構成図 同実施の形態における分周器の動作を示すタイミングチャート 同実施の形態における分周器の他の動作を示すタイミングチャート 同実施の形態における分周器の他の動作を示すタイミングチャート 同実施の形態における分周器の他の動作を示すタイミングチャート 同実施の形態における他のアキュムレータを示す構成図 同実施の形態における他のアキュムレータを用いた分周器の動作を示すタイミングチャート 同実施の形態の分周比変化時の発振周波数変化を示す図 従来のシンセサイザの分周比変化時の発振周波数変化を示す図 図7Bの要部の拡大を示す図 本発明の一実施の形態における比較器4のブロック図 同比較器4の内部回路図 同比較器4の出力状態を示す状態遷移図 同比較器4の波形の立ち上がりの説明図 同実施の形態における分数分周数の切り替え直前の周波数スペクトラムの状態を示す図 同実施の形態における所定のキャリアのスペクトラムを模式的に示す図 同実施の形態における他の所定のキャリアのスペクトラムを模式的に示す図 水晶発振器を用いた場合の同実施の形態のシンセサイザのC/N特性と従来のシンセサイザのC/N特性の比較を示す図 MEMS発振器を用いた場合の同実施の形態のシンセサイザのC/N特性と従来のシンセサイザのC/N特性の比較を示す図 本発明の一実施の形態であるシンセサイザモジュールの概念図 本発明の一実施の形態であるシンセサイザモジュールの他の概念図 本発明の一実施の形態であるシンセサイザモジュールの更に他の概念図 従来のシンセサイザを示す構成図 従来のシンセサイザのアキュムレータを示す構成図 従来のシンセサイザの分周器の動作を示すタイミングチャート
(実施の形態1)
以下、実施の形態1のシンセサイザについて図面を用いて説明する。図1は本発明の一実施の形態であるシンセサイザを用いた電子機器の構成図である。
図1において、受信装置30は、シンセサイザ1と、基準発振信号を出力するMEMS(微細電気機械システム、Micro Electro Mechanical Systems)素子としての発振器(以下、MEMS発振器と記す)2とを備えている。MEMS発振器2の基準発振周波数fREF1は10MHzである。さらに、受信装置30は、MEMS発振器2の出力を1/2分周する第1の分周器3と、シンセサイザ1から出力される発振信号に基づいて受信RF(Radio Frequency)信号の周波数を変換する混合器29とを備えている。電子機器31は、受信装置30の混合器29の出力側に接続された信号処理部32と、信号処理部32の出力側に接続された表示部33とを備えている。
シンセサイザ1は、第1の分周器3と接続された比較器4と、比較器4にチャージポンプ18およびループフィルタ17を介して接続される電圧制御発振器(以下、発振器と記す)5とを備えている。さらに、シンセサイザ1は、受信機チャンネル切替要求信号に基づいて分周数を制御する制御部7と、制御部7から出力される分周数によって、発振器5が出力する発振信号の周波数(fVCO)を分周する第2の分周器6とを備えている。さらに、シンセサイザ1は、周囲の温度を検出し、検出した温度に対応する信号を制御部7に出力する温度センサ8を備えている。ここで、発振器5から予め設定した所定の周波数の発振信号を得ようとしても、周囲の温度変動により、MEMS発振器2の出力の基準発振信号に基づく周波数との間で周波数語差を生じる。温度センサ8は、この誤差を検出する機能を有する。すなわち、温度センサ8は、予め設定した周波数と基準発振信号に基づく周波数との誤差を検出する周波数誤差検出部の機能を備えている。
第2の分周器6は、制御部7から出力される分数分周数Nが入力されオーバーフロー値を出力するアキュムレータ9と、アキュムレータ9の出力と制御部7から出力される整数分周数Mを加算する第2加算器14とを備えている。さらに、第2の分周器6は、第2加算器14の出力に基づいて発振器5から出力される信号の周波数を分周する可変分周器15を備えている。
以上の構成からなる本実施の形態の受信装置の動作を以下に説明する。MEMS発振器2から出力された基準発振信号は第1の分周器3で1/2分周された後、シンセサイザ1の比較器4へ入力される。比較器4の出力はチャージポンプ18により電流成分に変換される。更に、チャージポンプ18の出力はループフィルタ17で受けて、直流近傍の成分のみ取り出して発振器5へ供給される。ループフィルタ17は、コンデンサによる比較器4からの電流(電荷)の充電部分と、低周波を通過させる低域通過フィルタで構成されている。なお、本実施の形態では、比較器4の出力は、チャージポンプ18、ループフィルタ17を介して発振器5に出力された。しかし、比較器4の出力は、発振素子5との間に他の回路を介することなく、直接、発振器5と接続してもよい。比較器4の出力信号に基づいて、発振器5が発振信号を出力し、第2の分周器6へ入力される構成であればよい。
第2の分周器6は、制御部7からの制御信号に基づいて発振器5の発振信号を分周し、比較器4へ出力する。比較器4では、第2の分周器6からの入力信号と上記した第1の分周器3からの入力信号とを比較して、比較結果を示す信号を発振器5に出力する。以上の繰り返しにより、シンセサイザ1は動作する。
ところで、制御部7は、温度を検出する温度センサ8の出力信号に基づいて第2の分周器6へ適切な整数分周数Mと分数分周数Nの制御信号を送り、第2の分周器6の分周比を変化させる。つまり、第2の分周器6に入力された分周数は、分周数Mが入力される整数部分と、分周数Nが入力される分数部分により構成される。分周比の変更の際、制御部7は、第2の分周器6をリセットすることなく、所望の分周比へ変化をさせる。すなわち、予め定めた値に戻すことなく、第2の分周器6を過去の値に保持した状態で所望の分周比へ変化をさせる。これにより、第2の分周器6の分周比を切り替える時に、位相雑音特性が劣化し難いシンセサイザを実現することができる。また、同時に、受信器としてのC/N性能も確保することができ、受信特性の劣化のない受信機が実現できる。なお、ここで説明した発振器5は、直流電圧により、周波数がスイープするVCO(Voltage Control Oscillator)である。
なお、本実施の形態のシンセサイザモジュールは、シンセサイザ1と、MEMS素子からなる振動子により構成されたMEMS発振器2とを有しており、MEMS発振器2の出力信号が第1の分周器3を介して比較器4に入力される。
次に、図1の第2の分周器6を構成するアキュムレータ9について説明する。図2は、本実施の形態のアキュムレータ9を示す構成図である。一例として、バイナリーで19ビットのアキュムレータを図示した。図2において、アキュムレータ9は、制御部7(図1)より入力される分数分周数Nのデータを一時的に保持し、クロック信号(fREF:5MHz)の立ち上がりでQ端子より分数分周数Nのデータを足し算器13へ送信する第1フリップフロップ11を備えている。さらに、アキュムレータ9は、第1足し算器13より入力される累積加算値データを一時的に保持し、クロック(fREF:5MHz)の立ち上がりでQ端子より第1足し算器13へ累積加算値データを送信する第2フリップフロップ12を備えている。第1足し算器13において、第1フリップフロップ11と第2フリップフロップ12からの入力データの足し算結果が、バイナリー19ビットで表現できる値以上となった場合、オーバーフローデータである値「1」を第2足し算器14(図1)へ送信する。なお、図2では、1ビットのフリップフロップ11、12を示しているが、実際は19ビット分必要で、19組のフリップフロップ11、12が必要となる。また、足し算器13も19ビット分の足し算器となっている。
図1において、第2足し算器14でオーバーフローデータ値「1」と整数分周数Mとが足し算され、足し算結果「M+1」の値が可変分周器15へ入力される。すなわち、図2のアキュムレータ9がオーバーフローデータを出力する時だけ、可変分周器15の分周比はM+1となり、それ以外のときの分周比はMとなる。
したがって、第2の分周器6の分周比は、(数1)で表される。
Figure 0004683153
また、この時の、発振器5の発振周波数は(数2)で表される。
Figure 0004683153
なお、(数1)で表される分周比における第1項目は整数分周比を示し、第2項目は分数分周比を示している。
また、本実施の形態では、模式的にオーバーフローデータと整数分周数Mを第2足し算器14で加算し、その結果が可変分周器15へ入力される構成とした。しかし、必ずしも第2足し算器14は必要でなく、オーバーフローデータと整数分周数Mの各々が個別に入力されて、MまたはM+1の異なる分周動作を行える可変分周器を備えた場合でも同等の動作を実現できる。
上記のように、本実施の形態においては、アキュムレータ9は、制御部7より入力される分数分周数Nが他の値に変更される場合に、従来のようにリセット信号が入力されて第2フリップフロップ12に入力される累積加算値が「0」に戻されることはない。このことを第2の分周器の動作を示すタイミングチャートを用いて説明する。
まず、図1に示すシンセサイザ1がチャンネル切替要求信号を受けてチャンネル変更を行う場合に制御部7が第2の分周器6を制御する動作について説明する。
図3は、本実施の形態の第2の分周器6の動作を示すタイミングチャートである。図3は、バイナリーで19ビットのアキュムレータを用いた場合を示している。図3において、クロック信号(fREF2)aの立ち上がりのときに、アキュムレータ9の累積加算値bは順位加算されていく。チャンネル切替要求信号がT=t0で入力されることにより、分数分周数切替信号eが時刻T=t0で「H」となる。アキュムレータ9の累積加算値bが219−1となる時刻T=t0までの時間は、分数分周数N=1が入力され、それ以降は分数分周数N=219−1が入力されるとする。この場合、従来のアキュムレータのように累積加算値が0にリセットされていないため(予め設定された値に戻すことなく、過去の累積加算値を保持した状態のため)、時刻T=t0の時点のアキュムレータ9の累積加算値219−1に新たな分数分周数である219−1が足し合わされることになる。したがって、この時点でオーバーフローデータcが「1」を出力し、分周比dはこの時点でMからM+1となる。
次に、図1の温度センサ8の出力信号に基づいて制御部7が第2の分周器6を制御する動作について説明する。シンセサイザの分周比を変更する要因の1つである基準発振器としてのMEMS発振器2の温度変化は、受信機のチャンネル変更の場合と異なり、連続的である。また、チャンネル変更時と比較すると、基準発振器の温度変化に伴う分周比の変更量は小さいものとなる。図4は、温度センサ8の出力信号に基づく、本実施の形態の第2の分周器の動作を示すタイミングチャートである。
温度は、アナログ量であり、チャンネル切替要求信号のようなそれほど大きな変化は無い。したがって、図1の制御部7は分数分周数Nを変化させる信号を徐々に出力する。図4は、温度センサ8の出力に基づいて分数分周数Nを細かく変化させた場合のタイミングチャートを示している。簡易的に3ビットのアキュムレータ9を用いた一例を示している。分数分周数切替信号eの値Nを「1」から「8」へ1つずつ細かく増加させていった場合、分周比dの値(M,M+1)の発生頻度は、アキュムレータ出力のオーバーフローデータcが示すように変化する。これにともなって、分周比dはMからM+1へと緩やかに移行していく。また、同様にして、分周比dの移行に伴って、局部発振器の出力周波数も変化していく。なお、図3では、整数分周数Mは変えずに分数分周数Nを「1」から「219−1」へ大幅に切り替えて発振器5から出力する発振周波数が大きく変化する例を示したが、整数分周数Mが変わるようなチャンネル変更の場合も同様である。
ここで、チャンネル変更時による分周比の変更と温度補償時による分周比の変更を具体的に説明する。まず、温度補償による分周比の変更について説明する。この具体例では、温度に対する周波数変動が、水晶振動子に比べて大きいシリコン振動子、例えば、1次の周波数温度係数が30ppm/℃のシリコン振動子を用いた。さらに、シリコン振動子と、これを駆動するドライバ回路で構成される基準発振器、いわゆる、MEMS発振器2を用いた場合に関して説明する。また、ワンセグ放送において、使用するチャンネルは13チャンネル(中心周波数:473.143MHz)で、基準発振周波数は10MHzで、ある瞬間に温度が−3.3℃変動した場合を仮定する。
図1の1/2分周を行う第1の分周器3から出力されるクロック信号aの比較周波数(fREF2)は、温度変動前は、5MHz(10MHz/2)となる。また、発振器5から出力される周波数は、473.143MHzに中間周波数0.5MHzを加えた、473.643MHzとする。したがって、第2の分周器6のトータルの分周数Kは473.643MHz/5MHz=94.7286となる。つまり、整数分周数M=94、分数分周比=0.7286であり、上記した分数分周比の分子部分である分数分周数N=381996(これは、N/219=0.7286により導出)となる。但し、端数は切り捨てている。
次に、−3.3℃の温度変動が起こった場合に関して説明する。この場合、基準周波数としては、30ppm/℃×3.3℃=100ppmで、1KHzの変動幅となる。つまり、基準発振周波数は、10MHzから、10.001MHzへ変動することになる。また、比較周波数FREF2=10.001/2=5.0005MHzとなる。したがって、中間周波数を温度変動前の473.643MHzに保持しようとすると、第2の分周器6のトータルの分周数Kは473.643MHz/5.0005MHz=94.719128とする必要がある。
つまり、整数分周数M=94は温度変動前と同一値で、分数分周比=0.719128に変更する必要がある。すなわち、分数分周数N=377030(N/219=0.719128より導出)に変更する必要がある。但し、端数は切り捨てている。
ここで、周波数変動分を補正するために変更する分数分周数Nの差分は、381996−377030=4966となる。この値は、分数分周数Nの最大変化値219−1と比較すると、1%弱の値にしかならない。
次に、チャンネル変更時の分周比の変更について説明する。使用するチャンネルが15チャンネルに変更になった場合、その中心周波数は485.143MHzとする。基準発振周波数は温度変動がない上記条件であれば、発振器5から出力される周波数は、中間周波数0.5MHzを加えた485.643MHzとなる。したがって、第2の分周器6のトータルの分周数Kは485.643MHz/5MHz=97.1286となる。つまり、整数分周数Mは97で、分数分周比は0.1286で、上記した分数分周比の分子部分である分数分周数Nは67423(N/219=0.1286により導出)となる。
分数分周数Nの13チャンネルとの差分は、381996−67423=314573となる。この値は、分数分周数Nの最大変化値219−1と比較すると、約60%である。また、整数分周数Mの13チャンネルとの差分は、97−95=2となる。以上のように、温度補償時とチャンネル変更時と比較すると、局部発振器の温度変動に伴う温度補償時の分周比の変更量は小さい。
したがって、分周分周数Nの変化量を細かくした発振器5の温度補償においては、アキュムレータ9の累積加算値を0へリセットすることなく(過去の累積加算値を保持した状態で)、連続的に分数分周数Nを制御すれば良い。これにより、分周比変更時におけるMEMS発振器2の出力周波数の変化を小さく抑えることができる。つまり、チャンネル切り替えのような大幅な分周比の変更とは異なった制御動作となる。
以上説明したように、本実施の形態では、温度センサ8の出力に基づいて、制御部7が第2の分周器6を制御する際に、制御部7より出力される整数分周数Mが過去の値に対して変更されていない。すなわち、分数分周数Nのみ過去の値に対して変更される場合には、アキュムレータ9の累積加算値を予め設定された値に戻すことなく分数分周数Nを加算している。これによって、従来発生していた、アキュムレータ9のリセットに伴う位相雑音を抑えることができる。したがって、温度変動の激しい条件の下で使用されるシンセサイザには非常に効果的である。
なお、図1において、温度センサ8の出力に基づいて、制御部7が第2の分周器6を制御する際に、制御部7より出力される整数分周数Mが過去の値より大きい値へ変更された場合には、アキュムレータ9の累積加算値を、一旦、最小値である「0」へリセットした後、変更後の分数分周数Nの足し算を行っても良い。これにより、分周比変更時のシンセサイザ1の位相雑音性能の劣化を低減できる。具体的には、基準発振器の温度変化により、分周比を「8.999」から「9.001」に変更した場合、整数分周数Mは「8」から「9」へ変更され、分数分周比は「0.999」から「0.001」へ変更される。この場合、分数分周比は「0.999」から「0.000」へと大きく変化することとなる。しかし、本実施の形態のシンセサイザ1は、分周比変更時にアキュムレータ9に蓄積されている累積加算値をリセットしない(過去の累積加算値を保持した状態を保つ)。そのため、分周比を変更した瞬間は、分周比が「9.999」に近い値となってしまう。故に、整数分周数Mが過去の値に対して大きい値に変更される場合は、アキュムレータの累積加算値を一旦、最小値「0」にリセットすることで、分周比を一旦「9.000」にしてやり、分周比の変化を滑らかにする事が出来、シンセサイザの位相雑音性能の劣化を抑制することができる。
同様に、図1において、温度センサ8の出力に基づいて制御部7を介して第2の分周器6を制御する際に、制御部7より出力される整数分周数Mが過去の値より小さい値へ変更された場合には、アキュムレータ9の累積加算値を、一旦、最大値(例えば、バイナリーで19ビットのアキュムレータの場合、最大値は219−1)へリセットした後、変更後の分数分周数Nの足し算を行っても良い。この場合も、上記と同様に、分周比の変化を滑らかにする事が出来、シンセサイザの位相雑音性能の劣化を抑制する事ができる。
なお、本実施の形態のシンセサイザ1が用いられた受信装置30において、受信チャンネルを変更する際は、制御部7は、整数分周数Mと分数分周数Nの両方を変化させて第2の分周器6を制御している。さらに、このとき、温度センサ8が検知した温度に基づき第2の分周器6を制御する際は、分数分周数Nのみを変化させて第2の分周器6を制御しても良い。これにより、温度センサ8が検知した温度に基づき第2の分周器6を制御する際は、整数分周数Mを変更する必要がなくなる。
また、本実施の形態のシンセサイザ1が用いられた受信装置30が受信チャンネルを変更する場合のみは、従来どおり、第2の分周器6をリセットするようにしても良い。すなわち、図3からわかるように、アキュムレータ9をリセットしない場合(過去の累積加算値を保持した場合)、リセットした場合と同様の累積加算値=0の状態が発生する時刻T=tx間での期間Te(219−1クロック分)は、所望の分周比が実現できていない期間となる。それ以外の期間Tcは分周比が正しい期間となる。クロック周波数aの比較周波数fREF=5MHzとすると、所望の分周比が実現できるのは、分数分周数Nが変更されてから1/5(MHz)×219−1=約0.1秒後となる。日本のデジタルテレビ放送の場合、OFDM(Orthogonal Frequency Division Multiplexing)の1シンボル時間は約1msであるため、100シンボル分のデータが影響を受けることになる。したがって、受信チャンネルを変更する場合のみアキュムレータ9をリセットしてもよい。
図5は、受信チャンネルを変更する場合のみアキュムレータ9をリセットするアキュムレータ9の構成図である。図2で示したアキュムレータ9とは異なり、リセット制御部28を備えている。リセット制御部28は、チャンネル切替要求動作時のみリセットする。図5において、チャンネル切替要求信号はチャンネル切替要求動作時のみ「H」、リセット信号はリセット起動時のみ「H」となるように設定されている。したがって、もしも分周比の変更に連動してリセット信号が起動されたとしても、チャンネル切替要求動作時に限ってのみ第2フリップフロップ12はリセットされて、累積加算値は0に戻る。また、チャンネル切替要求動作でない温度補償動作時は、分周比を変更しても第2フリップフロップ12はリセットされず、累積加算を継続する。
このように、分数分周数Nを変更する場合に、リセット信号を入力し、累積加算値を0へリセットした場合の分周器の動作を図6に示すタイミングチャートを用いて説明する。図6は、図3同様に、バイナリーで19ビットのアキュムレータ9を用いた場合を示している。アキュムレータ9の累積加算値bが219−1となる時刻T=t1までの時間は、分数分周数N=1が入力され、時刻T=t1に分数分周数がN=219−1へ変更されたとする。この場合、時刻T=t1〜t2の間、チャンネル切替要求信号とリセット信号fが図5のリセット制御部28に入力され、累積積算値が0へリセットされる。故に、分数分周数Nが変更された時刻T=t2以降においても、直に所望の分周比を実現できる事となる。なお、図6では整数分周数Mは変えず、分数分周数Nだけを1から219−1へ大幅に切り替えて発振器5から出力する発振周波数が大きく変化する例を示したが、整数分周数Mが変わる場合も同様である。
このように、第2の分周器6のリセットの有無を、分周比変更の要因により場合わけする事により、チャンネル切替要求動作の高速化と温度補償動作における位相雑音の良化が実現でき、受信装置のトータル性能を向上させる事が可能となる。
以上説明してきたように、本実施の形態のシンセサイザ1は、図1の基準発振器であるMEMS発振器2の温度変化に伴う発振周波数の変動を、MEMS発振器2の温度を検知する温度センサ8の出力信号を基に制御する際に、第2の分周器6をリセットしない(過去の累積加算値を保持した状態のままにする)ものである。一般に、シンセサイザの分周比を変更する要因の1つである基準発振器の温度変化は、受信機のチャンネル変更の場合と異なり、連続的である。また、チャンネル変更時と比較すると、基準発振器の温度変化に伴う分周比の変更量は小さい。したがって、本実施の形態のように、MEMS発振器2の温度変化に伴って分周比を変更する際には、第2の分周器6をリセットしない(過去の累積加算値を保持した状態のままにする)ことにより、位相雑音の発生を抑制することができる。
図7A、図7Bは、第2の分周器6の分周比を変化させた際、発振器5の発振周波数がどのように時間変化するかを示す図である。図7Aは、本実施の形態のシンセサイザ1の発振周波数の時間変化を示している。図7Bは、従来のシンセサイザの発振周波数の時間変化を示している。図7Cは、図7BのR部を拡大した図である。図8A〜図8Dは、比較器4の説明図である。図8Aは比較器4のブロック図である。図8Bは比較器4を構成する内部回路図である。図8Cは比較器4の出力状態を示す状態遷移図である。図8Dは、波形の立ち上がりの説明図である。
図7A、図7Bでは、時刻t1に第2の分周器6の分周比を変化させている。時刻t1以降、図7Bにおいては大きな周波数変化gが観測されている。これは、第2の分周器を一度リセットしている事に起因している。これに対し、図7Aにおいては、時刻t1以降、大きな周波数変化が観測されていない。これは、第2の分周器6のリセットを行わなかった(過去の累積加算値を保持した状態のままにした)ことにより、分周比が滑らかに変更されたためである。これにより、本実施の形態のシンセサイザは、分周比の変化時の位相雑音特性の大幅な劣化を防止する事が可能となる。また、受信器として用いた場合には、受信性能の指標であるC/Nの劣化を防止することが可能となる。
また、リセット動作が行われて、周波数が大きく変化すると、シンセサイザは、図7Cに示すように、サイクルスリップ動作CSを行いながら、目標周波数に近づくことになる。なお、図7Cは、ロック状態に入る直前の状態を示している。ロック状態とは、図8Aでの入力1、および入力2の位相、周波数が一致するような状態である。この状態になった時、シンセサイザは、ロックしたという。
次に、図8A〜Dを用いて比較器4の動作について、説明する。図8Aにおいて、比較器4は、位相周波数比較器とも呼ばれ、入力信号の周波数、位相を比較する機能を有する。図8A、図8Bにおいて、Dフリップフロップ35には入力1(第1の分周器3の出力であるfREF2)が入力される。Dフリップフロップ36には入力2(第2の分周器6の出力)が入力される。NAND回路37は、Dフリップフロップ35、36へリセット信号を供給する。Dフリップフロップ35、および、Dフリップフロップ36のD端子には、常に、「1」が入力される。
図8Cで、比較器4が、最初に、「出力なし」の状態であったとすると、図8Bで、VCOup、および、VCOdownの出力は、共に、「Low」の状態である。この状態で、Dフリップフロップ35へ入力1が先に入力され、図8Dに示すような立ち上がりエッジが検出されると、Dフリップフロップ35の出力、つまり、「VCOup」が、「High」となる。すなわち、図8Cにおける「VCOup」の状態に遷移する。この「VCOup」の状態において、Dフリップフロップ36へ入力2が入力され、図8Dに示すような立ち上がりエッジが検出されると、Dフリップフロップ36の出力、つまり、「VCO_down」が、「High」となる。すなわち、図8Cにおける「出力なし」の状態に遷移する。この回路動作を、図8Bを用いて説明すると、VCOup、VCOdownの両方の出力が「High」となり、NAND回路36の出力が「Low」となる。したがって、2つのDフリップがリセットされ、その出力が、「Low」となり、図8Cにおける「出力なし」の状態に遷移することになる。
先に説明したサイクルスリップ動作CSは、入力1、および、入力2の位相差が0°、或いは、180度になることによって、引き起こされる。これは、2つの信号の周波数が一致していないにも関わらず、上記の0度、180度で、位相(パルス信号のエッジ)が一致したと判定され、次の瞬間、位相の遅れ、進みが逆に判定されてしまうためである(次の、0度、180度で、もとに戻る)。この現象を繰り返しながら、出力信号は、目標値へ徐々に近づくことになる。このサイクルスリップ動作CSが起こる周波数レンジをロックレンジLRと呼ぶ(図7C)。現在の周波数と分数分周数の切り替え後の周波数の差がロックレンジLR以内であった場合は、周波数はほぼ近い値ということになり、位相をロックさせる動作(それ以前は、周波数ロック動作)となる。つまり、このロックレンジLRの範囲内で、次の目標周波数を設定(分周数を設定)すれば、更に、周波数の収束時間が早くなり、本発明の効果をより顕著なものとすることになる。
具体的には、図4において説明した分数分周数の切り替え直前(Nの切り替え直前)の周波数と、切り替え後周波数の差が、このロックレンジ以内に収まるようにすれば良い。この時、切り替え周期T1が短い程、一度の周波数調整量(切り替え直前の周波数と切り替え後周波数との差)を少なくでき、収束時間が短くなる。なお、出力信号の周波数が500MHzから1GHz程度のシンセサイザでは、このロックレンジは、1〜5kHz程度となり、出力信号の周波数に対して、1〜10ppm程度となる。つまり、1回の周波数調整量を、少なくとも、シンセサイザ出力信号の周波数の1ppm以下とすれば、前記の目的は達成される。なお、温度の検出(つまり、温度による周波数変動量の検出)と、周波数の補正のタイミング、周期は、必ずしも、一致させる必要はない。
図9Aは、分数分周数の切り替え直前(Nの切り替え直前)の周波数と切り替え後の周波数の差が、ロックレンジLRよりも大きい場合(以後、この条件を「条件1」と呼ぶ)と、ロックレンジ以内の場合(以後、この条件を条件2と呼ぶ)での周波数スペクトルの状態を表す図である。図9Aにおいて、実線は条件1のスペクトルであり、一点破線で示した包絡線aは、条件1のスペクトルのピーク部分をつないだ包絡線である。また、破線で示す包絡線bは、条件2のスペクトルのピーク部分をつないだ包絡線である。包絡線aと包絡線bを比較すると、位相雑音のレベルが包絡線1の方が大きい。つまり、条件1では、シンセサイザの出力信号の位相雑音が大きいことになる。位相雑音が悪いと、C/Nが悪化し、結果、受信性能の悪化をもたらす。
図9Bは、条件2におけるOFDMのマルチキャリアのスペクトルを模式的に示したもので、5本のキャリアA1〜A5が示されている。ここでは、キャリアA2の位相雑音の隣接キャリアA1、キャリアA3への影響(キャリアA1、A3から見ると雑音レベル)は比較的小さい。
図9Cは、条件1におけるOFDMのマルチキャリアのスペクトルを模式的に示したもので、5本のキャリアA1〜A5を示している。図9Cにおいては、キャリアA2の位相雑音の隣接キャリアA1、キャリアA3への影響は、条件2と比較して大きく、これが、前記した、C/N悪化や受信性能悪化を引き起こす。以上のスペクトルの観察からも、分数分周数の切り替え直前(Nの切り替え直前)の周波数と、切り替え後の周波数の差をロックレンジ以内とすることによる効果の大きさがわかる。
なお、本発明における「分数分周数切り替え直前の周波数」とは、分数分周数がある瞬間にN1へ切り替えられたときに、N1へ切り替えられる直前のシンセサイザの出力信号の周波数を指している。また、本発明における「分数分周数切り替え後の周波数」とは、分数分周数がN1へ切り替えられた後、更にN2へ切り替えられるまでの期間中におけるシンセサイザの出力信号の周波数を指している。
一例として、図4を用いて説明すると、分数分周数がN=1からN=2へ切り替えられる場合には、分数分周数がN=1の状態である期間TAにおけるシンセサイザの出力信号の周波数が「分数分周数切り替え直前の周波数」に該当し、分数分周数がN=2の状態である期間TBにおけるシンセサイザの出力信号の周波数が「分数分周数切り替え後の周波数」に該当する。
図10A、図10Bは、本実施の形態のシンセサイザを用いた場合の、ワンセグテレビ放送の受信状態の変化を示す図である。図10Aは、基準発振器として水晶発振子を用いた場合の変化を示す図である。図10Bは、基準発振器としてシリコン振動子で構成されるMEMS発振器を用いた場合の変化を示す図である。各図において、実線aはアキュムレータ9をリセットした場合の変化を、実線bはアキュムレータ9をリセットしなかった場合(過去の累積加算値を保持した状態の場合)の変化を示している。各図において、実線a、bから分かるように、リセットの有無による差異が示されている。ここで、今回用いた水晶発振子には、TCXO(温度補償型水晶発振器)や、精密にカット角度が規定された水晶振動子を用いておらず、比較的、安価に手に入るものを用いている。この水晶の周波数温度特性は、使用温度範囲―30℃〜85℃の温度範囲で、±100ppmである。高価な水晶ではないが、他の材料に比べ、比較的温度特性が良好であることから、この温度センサ8の検知結果に基づく第2の分周器6の制御間隔は、MEMS発振器を用いた場合よりも長くなっている。
まず、第1に、水晶発振器を用いた図10Aについて説明する。実線aのリセットありの場合では、温度補正を行ったリセットのタイミングで、受信状態を示す指標であるC/Nが波形pに示すように悪化している。リセットが瞬時的であるにもかかわらず、C/Nの劣化が長く続いているのは、復調側でずれた中間周波数を合わせるのに、時間がかかってしまうというシステム的な問題に起因している。実線bで示すリセットなし(過去の累積加算値を保持した状態)の場合では、ほぼ良好なC/N性能を維持している。
第2に、MEMS発振器を用いた図10Bについて説明する。ここで、前記したように、シリコン振動子の場合、周波数温度特性が30ppm/℃と悪いため、補正の間隔を短くしなければならず、つまりは、リセットの間隔が短くて頻繁にリセットが起こる。例えば、本実施の形態の場合、補正の間隔を50msecとしている。図10Bで、実線aで示すリセットありの場合、初期状態では温度制御を開始しておらず、周波数も比較的変動の少ない状態であることから、比較的良好なC/Nが得られている。しかし、その直後、温度センサ8の検知結果に基づき第2の分周器6の分周比を変更する必要が生じ、一旦、第2の分周器6をリセットしたため、波形qに示すように、C/N特性が大幅に劣化していることが分かる。また、第2の分周器6の温度制御の間隔が50msecと頻繁であるために、C/N特性が回復する前に、次の制御時期が到来してしまい、波形rに示すように、C/N特性は良くない状態を維持してしまうことになる。このように頻繁にリセットが起こる状態では、C/Nは良好な状態にまで、回復せず、良くない状態を維持したような結果となってしまう。この時、局部発振器の周波数は、所望の周波数に合わされた状態ではあるが、頻繁なリセットによりC/Nの劣化が引き起こされることになる。テレビの受信電力が大きい場所では、この状態でも受信できる可能性はあるが、受信電力が小さくなると、受信が出来ないといった不具合が生じ、受信機の主たる性能である最小入力感度特性が悪化することとなる。なお、C/N値は、完全な瞬時値を示しているわけではなく、ある一定期間の平均値を示しているため、図10Bの実線aのリセットありのように、C/Nがほぼ変動なく悪い状態で観測される。これは、前記した補正間隔が短いためである。
これに対し、本実施の形態のシンセサイザのC/N特性は、図10Bの中の実践bに示したように、C/N特性の劣化がほぼ見られない。以上のことより、MEMS振動子のように、大きな周波数温度特性を有する振動子を基準発振器に用いた場合には、特に本実施の形態のシンセサイザが有効であることが分かる。
なお、MEMS振動子のように大きな周波数温度特性を有する場合は、温度制御間隔を小さくすることで第2の分周器6の分周比の変化量を小さく抑える事ができる。したがって、分周比変更時にリセットをしない場合(過去の累積加算値を保持した状態の場合)において、分周比変更時の周波数誤差を小さく抑えることが可能となる。
また、水晶振動子の例である図10Aの時間軸は、C/Nの劣化を明瞭に示すために、MEMS振動子の例である図10Bの時間軸よりも短い時間幅をモニターした結果である。
以上の例からもわかるように、温度センサ8の検知結果に基づき第2の分周器6の制御を行う際は、受信チャンネル切替要求の場合のように大きな周波数変化を必要としない。このため、第2の分周器6をリセットせず、過去の累積加算値を保持した状態でも、すなわち予め設定された値に戻さない状態でも、所望の分周比に到達するまでの時間は、比較的短くなる。
以上説明したように、本実施の形態のシンサセイザを用いることにより、分周比変更時のC/N劣化を抑えることが可能となる。例えば、テレビの場合では、途切れることのない、連続した受信が可能となる。また、携帯電話の場合でも、複雑な制御を行う必要がなく、システムの簡易化を図ることが可能となる。
なお、従来、テレビのチャンネル変更の場合、次のチャンネルへ移行するのに数十msec〜1secの猶予時間があり、チャンネル変更の際のC/N劣化は問題にならなかった。これは、この猶予期間におけるテレビ受信が不要であったためである。
なお、携帯電話の場合では、常時、信号が受信されているわけではない。よって、受信されていないタイミングを見計らって分周比の切替えを行うことで、C/N劣化による受信特性への影響をなくすことが可能である。しかし、受信していないタイミングに分周比を切替える制御を行う必要があり、システムへの負荷が増えると共に、システムが煩雑になり、製造コストが増大する。本実施の形態のシンセサイザのような第2の分周器の制御方法を用いることで、上記のような複雑な制御を考慮する必要がなくなる。
なお、本実施の形態では、リセットを完全にしない場合に関して、説明を行った。しかし、有効なデータ、つまり、BERに直接的に寄与しないデータを送信している期間中にリセット処理を行えば、前記した効果と比較的近い効果が得られる。例えば、OFDM(Orthogonal Frequency Division Multiple)信号のガードインターバルの期間がそれにあたる。すなわち、このガードインターバルの期間の一部を用いて、リセット処理を行うことで、実効的なC/Nの劣化を最小限に抑えることは可能である。
本発明のシンセサイザを使用したテレビ受信用モジュールについて、図11を用いて説明する。図11において、本発明のシンセサイザ1は温度センサ8を含めて同一の半導体IC(集積回路)19に一括に形成され、ベース基板20に実装されている。また、基準発振器の構成要素としてMEMS振動子21が用いられ、ベース基板20の上に実装されている。また、ベース基板20には、バイパスコンデンサなどのチップ部品34が実装されている。基準発振器の構成要素としてMEMS振動子21を用いる事で、テレビ受信用モジュール22の小型化を実現することができる。例えば、水晶振動子では2.5×2.0mmのサイズが必要だが、MEMS振動子では0.5×0.5mm〜0.3mm×0.3mmのサイズで構成できる。また、高さも半分以下となる。携帯電話に搭載するような小型のテレビ受信用モジュールでは、サイズが、9×9mm〜8×8mmと小型になっているため、このサイズ効果は非常に大きいものとなる。
他の構成要素に関して説明すると、ベース基板20には、アンテナ23が受信した受信信号が入力される第1フィルタ24が実装されている。さらに、第1フィルタ24の出力信号が入力されるLNA(Low Noise Amplifier)25が実装されている。さらに、LNA25の出力信号が入力される第2フィルタ26が実装されている。さらに、第2フィルタ26の出力信号が入力されるバラン27が実装されている。そして、バラン28の出力信号は半導体IC19に入力される。なお、図11においては、MEMS振動子21を用いた。しかし、上記した小型化の効果を考慮する必要が無ければ、水晶振動子を用いてもよい。
図11のMEMS振動子21を半導体IC19の中に形成した他の例を図12、図13に示す。図12では、MEMS振動子21を半導体IC19内へ取り込んでいる。また、図13では、上記したLNA25は、MEMS振動子21を半導体IC19の内部に取り込み、第2のフィルタ26、バラン27は、半導体IC19を構成する際に不要になるようなシステム構成としている。
このように、MEMS振動子21と温度センサ8が同一の半導体IC19内に内蔵されることにより、実際のMEMS振動子21の温度をより正確に検知することが可能となる。したがって、MEMS発振器の発振周波数の調整精度を向上させることができる。例えば、急激な温度変化が起こった際でも、温度伝導の遅延がほぼ無い状態で温度検知が可能となり、それによる受信劣化を引きおこさなくなる。また、特に、図13の構成では、1つの半導体IC19内に外部の構成要素も形成できるため、大幅な小型化ができると共に、製造効率を向上させる事が出来る。
なお、以上説明した本実施の形態では、発振器5の出力をシンセサイザ1の出力とした。しかし、発振器5の後に分周器を入れて、シンセサイザ1の出力としても良い。これにより、発振器5の発振周波数を高くすることができ、発振器5のサイズを小さくすることが可能となる。
また、本実施の形態で説明した温度センサとは、例えば、半導体の電荷移動量の温度特性を利用したものや、サーミスタと呼ばれる温度に対して、抵抗値が変化する特性を利用したものなどが挙げられる。しかし、これに限るものではない。要は、基準発振器を構成する振動子の使用温度を検知するものであれば良く、直接的に、温度を検知しなくても、間接的に温度を検知しても良い。
なお、本実施の形態では、温度変動に基づいて発生した周波数誤差、すなわち、設定した発振周波数と基準発振周波数との誤差を補正する例を説明した。しかし、設定した発振周波数と基準発振周波数との周波数誤差は、温度変動以外の要因に基づいても発生する。したがって、温度変動以外の要因に基づいて発生した周波数誤差を補正するには次のような構成を採用すればよい。すなわち、周波数誤差検出部を所定の箇所に設けて、設定した発振周波数と基準発振周波数との間の周波数誤差を検出し、その検出結果で制御部7を制御すればよい。この場合、周波数誤差検出部の設置場所としては、図1において、MEMS発振器2と第1の分周器3との間や、発振器5と混合器29との間や、混合器29と信号処理部32との間などが実用的であると考えられる。
また、本実施の形態のシンセサイザを複数の周波数チャネルを有した無線装置に用いてもよい。ここで、「複数の周波数チャネルを有する無線装置」とは、携帯電話やテレビ受信機などのように複数の周波数チャネルを利用して信号を送受する無線システムを指している。これまで、複数の周波数チャネルを利用した無線装置においては、本実施の形態のシンセサイザのような「分周器(特に、分数分周器)の分周比を変化させるときに、予め設定された値に戻すことなく分周比を変化させる」といった機能を有していなかった。これは、チャネル切り替えに伴い、分周器の分周比を変化させる際、予め設定された値に戻さずに分周比を変化させると、シンセサイザの動作が不安定になり、正確に所望の周波数に変化させる事ができなかったためであった。本実施の形態のシンセサイザにおいては、このような従来の技術を敢えて覆すことにより、温度変化に対応して分周器の分周比を切り替え際の位相雑音を低減できるという顕著な効果を奏している。なお、温度変化に対応して分周器の分周比を切り替える際は、温度の変化自体が連続的に変化するものであり、チャネル変更時のような不連続的な周波数変化を伴うものではないため、シンセサイザの動作が不安定となることはない。
なお、以上説明した実施の形態では、周波数誤差検出部として、温度センサを用いたが、これに限るものではない。要は、基準発振器であるMEMS発振器2の周波数誤差を直接、或いは、間接的に検知する機能を周波数誤差検出部が有していれば良い。例えば、混合器29の出力であるIF信号の周波数が、所定の値よりもどれだけずれているかを検出しても良い。MEMS発振器2の周波数が所定の値よりずれていると、シンセサイザ1の出力が所定の値よりずれることとなる。したがって、デジタル放送などの受信信号とシンセサイザ出力とを混合器29で混合した結果の周波数は、所定の値よりもずれることになる。この周波数誤差を検出してやれば良い。周波数誤差の検出方法は、例えば、周波数弁別などにより直接周波数を検出してもよい(具体的には、所定値からのずれを、FM用の復調回路などで、検出する方法)。また、ベースバンドにおける信号処理で、周波数誤差を検出しても良い。この場合、受信信号に埋め込まれているパイロット信号の位相情報などから、周波数誤差を検出すれば良い。
なお、本発明における「予め設定した周波数」とは、シンセサイザを設計する上で予め設定された、基準発振器の出力信号の周波数、または、混合器から出力されるIF信号の周波数など、の受信装置の各部位における所定の周波数を指している。
また、本発明における「基準発振信号に基づく周波数」とは、基準発振器から出力される信号の周波数、または、混合器から出力されるIF信号の周波数など、の受信装置の各部位における実際のシンセサイザの動作時における周波数を指している。
なお、本発明における「予め設定した周波数と基準発振信号に基づく周波数との誤差」とは、受信装置における任意部位(例えば、混合器の出力側)において、シンセサイザ設計時に予め設計された「予め設定した周波数」と、実際のシンセサイザ動作時における周波数との差を指している。
例えば、受信されたデジタル放送の信号の周波数が、ドップラー周波数などで所定値からずれた場合においても、混合器からの出力されるIF信号の周波数の所定値からの周波数誤差を検出し、それに基づいてシンセサイザの出力信号の周波数を調整できるので、高い受信品質を維持することができる。
なお、本発明では、周波数温度特性が良くない振動子に対して、特に大きな効果を発揮する。これは、以下の理由による。まず、第1の理由は、周波数温度特性が悪いほど、温度補正の回数が増えてしまうことである。補正回数が増えると、リセットによる悪影響が大きくなる。第2の理由は、周波数温度特性が悪いほど、1回の分周比の制御で、補正する周波数の幅が大きくなってしまうことによる。この周波数幅、つまり、分数分周数切り替え直前の周波数と、分数分周数切り替え後の周波数との差が、大きくなると、サイクルスリップ動作CSを起こしながら、ロック状態に入る。そのため、ロックするまでにより多くの時間がかかり、その間、位相雑音性能が悪化する。本発明で開示したロックレンジLR以内となるように分数分周数を変更すれば、このような課題は解決されることになる。
なお、周波数温度特性について、説明を加えておく。基準温度をT0、現在の温度をT、基準温度T0での共振周波数をf、温度がT0からTに変化した際の振動子の共振周波数変化量をδfとすると、温度に対する周波数変動率は(数3)で表される。
δf/f=α(T−T0)+β(T−T0)+γ(T−T0) (数3)
なおα、β、γをそれぞれ1次、2次、3次の周波数温度係数と呼ぶ。詳細に言うと、δf/fは、T0からTまで温度が変化した際の周波数の変動率を示している。例えば、水晶振動子は、その周波数温度係数が、1次が0で、2次、3次の温度係数も小さい振動子である。一般に、温度係数は、1次、2次、3次となるにしたがって、小さくなる。さらに、温度係数は、電子機器の使用温度範囲における周波数温度特性に占める影響も小さくなるため、1次の温度係数が0であるということは、その振動子の周波数温度特性が非常に、良好であると言う事を示している。水晶の各温度係数は、水晶インゴット(水晶の引き上げ後の固まり)から、水晶板を切り出す際のカット角度によって変わる。その良好な周波数温度特性から、最も広く使用されている水晶振動子に、ATカット水晶振動子がある。これは、例えば、使用温度範囲(−40〜85℃)において、周波数の変動率が、±20〜±100ppm程度となる。この周波数の変動率の幅は、カット角度の微小な違いによって生じる。これに対して、MEMS振動子は、周波数温度特性が良くないものがほとんどで、例えば、シリコン振動子は、1次の温度係数が大きく、−30ppm/℃であり、使用する温度範囲において、この1次の温度係数が支配的である。−40℃〜85℃の使用温度範囲において、これは、30×125=3750ppmとなり、前記ATカット水晶振動子の±20〜±100ppm程度と比較しても非常に悪いことがわかる。したがって、本発明は、周波数温度特性がよくないMEMS振動子を用いた構成では、より一般的な水晶振動子を用いた構成よりも、特に、大きな効果がある。
また、本実施の形態では、MEMS振動子として、半導体材料を基材としたシリコン振動子を用いて、説明したが、MEMS振動子の他の例としては、同じ半導体材料であるポリシリコン振動子を用いたものが挙げられる。また、AlN、ZnO、PZTと言った薄膜圧電材料をベースとしたFBAR(Film Bulk Acoustic Resonator)と呼ばれるものや、SiO2などのその他の薄膜材料をベースとしたものが挙げられる。また、弾性表面波を用いたSAW(Surface Acoustic Wave)振動子や、異なる物質の境界を伝播する境界波などを用いた振動子もその一例である。これらの振動子のうちで、ATカット水晶振動子と同程度の周波数温度特性を持つものは、ほとんどなく、また、そのほとんどが、1次の温度係数を有する(無視できない)ものである。例えば、AlNを用いたFBARは、厚み縦振動(印加電界と同一方向に振動)を用いた振動子で、−25ppm/℃の温度係数を有し、ZnOは、−60ppm/℃程度の温度係数を有する。また、SAWを用いた振動子でも、基材に36°yカットのタンタル酸リチウムを用いたものは、−35ppm/℃程度、基材に64°yカットのニオブ酸リチウムを用いたものは、−72ppm/℃程度の温度係数を有する。
本発明は、例えばMEMS振動子を用いたシンセサイザの位相雑音を良好に維持できるので、受信装置を構成するシンセサイザや電子機器などに有用である。
1 シンセサイザ
2 MEMS発振器
3 第1の分周器
4 比較器
5 発振器
6 第2の分周器
7 制御部
8 温度センサ
9 アキュムレータ
11 第1フリップフロップ
12 第2フリップフロップ
13 第1足し算器
14 第2足し算器
15 可変分周器
17 ループフィルタ
18 チャージポンプ
20 ベース基板
21 MEMS振動子
22 テレビ受信用モジュール
23 アンテナ
24 第1フィルタ
25 LNA
26 第2フィルタ
27 バラン
28 リセット制御部
29 混合器
30 受信装置
31 受信機器
32 信号処理部
33 表示部
34 チップ部品

Claims (15)

  1. 基準発振器から出力された基準発振信号が入力される比較器と、
    前記比較器の出力信号に基づいて発振信号を出力する発振器と、
    前記発振器の出力信号を制御部からの制御に基づいて分周する分周器と、
    予め設定した周波数と前記基準発振信号に基づく周波数との誤差を検出する周波数誤差検出部とを備え、
    前記比較器は、前記分周器からの出力信号と前記基準発振器からの出力信号とを比較して比較結果を示す信号を前記発振器に出力し、
    前記制御部は、前記周波数誤差検出部の出力信号に基づいて前記分周器の分周比を変化させると共に、前記分周比を過去の値に保持した状態で前記分周比を変化させるシンセサイザ。
  2. 前記分周器の前記分周比を変化させる分周数は、整数部分と分数部分とからなり、前記制御部は、前記分周数の前記分数部分を過去の値に保持した状態で前記分周比を変化させる請求項1に記載のシンセサイザ。
  3. 前記制御部は、前記分周器の前記分周数切り替え直前の周波数と、前記分周器の前記分周数切り替え後の周波数との差が、ロックレンジ以内となるように分数分周数を変更する請求項2に記載のシンセサイザ。
  4. 前記基準発振器が、微細電気機械システム素子からなる請求項1に記載のシンセサイザ。
  5. 前記周波数誤差検出部は、温度を検出する温度センサの出力信号に基づいて、予め設定した周波数と前記基準発振信号に基づく周波数との誤差を検出する請求項1に記載のシンセサイザ。
  6. 請求項1に記載のシンセサイザと、微細電気機械システム素子からなる振動子により構成された基準発振器とを有し、前記基準発振器の出力信号が前記比較器に入力されるシンセサイザモジュール。
  7. 前記シンセサイザと前記微細電気機械システム素子からなる振動子とが同一の半導体基板上に形成された請求項に記載のシンセサイザモジュール。
  8. 請求項1に記載のシンセサイザと、前記シンセサイザからの前記発振信号に基づいて受信信号の周波数を変換する混合器とを備えた受信装置。
  9. 前記シンセサイザからの出力信号に基づいて、基準発振器から出力された基準発振信号の周波数変動を検出する請求項に記載の受信装置。
  10. 前記受信信号の周波数を切り替える場合は、前記制御部は、前記分周器の分周比を予め設定された値に戻して前記分周器の分周比を変化させる請求項に記載の受信装置。
  11. 前記分周器の前記分周比を変化させる分周数は、整数部分と分数部分とからなり、前記受信信号の周波数を切り替える場合は、前記整数部分を変化させ、前記周波数誤差検出部の出力信号に基づいて前記分周器の分周比を変化させる場合は、前記分数部分を変化させる請求項に記載の受信装置。
  12. 前記制御部が所定のデータを受信していないと判断した期間は、予め設定された値に戻して前記分周比を変化させ、前記制御部が所望のデータを受信していると判断した期間は、前記予め設定された値に戻すことなく過去の値に保持した状態で前記分周比を変化させる請求項に記載の受信装置。
  13. 前記制御部が所定なデータを受信していないと判断した期間は、ガードインターバル期間である請求項12に記載の受信装置。
  14. 請求項1に記載のシンセサイザを備え、複数の周波数チャネルを利用して信号を送受信する無線装置から構成される電子機器。
  15. 請求項1に記載のシンセサイザと、前記シンセサイザからの前記発振信号に基づいて受信信号の周波数を変換する混合器と、前記混合器の出力側に接続された信号処理部と、前記信号処理部の出力側に接続された表示部とを備えた電子機器。
JP2009541038A 2007-11-14 2008-11-11 シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器 Expired - Fee Related JP4683153B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007295428 2007-11-14
JP2007295428 2007-11-14
PCT/JP2008/003256 WO2009063612A1 (ja) 2007-11-14 2008-11-11 シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器

Publications (2)

Publication Number Publication Date
JPWO2009063612A1 JPWO2009063612A1 (ja) 2011-03-31
JP4683153B2 true JP4683153B2 (ja) 2011-05-11

Family

ID=40638467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009541038A Expired - Fee Related JP4683153B2 (ja) 2007-11-14 2008-11-11 シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器

Country Status (5)

Country Link
US (1) US8466716B2 (ja)
JP (1) JP4683153B2 (ja)
CN (1) CN101861701A (ja)
TW (1) TW200931812A (ja)
WO (1) WO2009063612A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426316B2 (ja) * 2009-10-21 2014-02-26 日本電波工業株式会社 周波数シンセサイザ
CN103138749B (zh) * 2011-11-24 2015-09-09 无锡辐导微电子有限公司 改进的频率校正方法和装置
WO2015126498A2 (en) 2013-12-02 2015-08-27 The Regents Of The University Of California Micromechanical frequency divider
JP6554956B2 (ja) * 2015-07-14 2019-08-07 富士通株式会社 位相検出回路および信号再生回路
US9991898B1 (en) * 2016-11-16 2018-06-05 Perceptia Devices, Inc. Fractional-N jitter attenuator
CN113890517A (zh) * 2021-09-29 2022-01-04 电子科技大学 一种模拟频率比较器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1028051A (ja) * 1996-07-12 1998-01-27 Sony Corp リセットキャンセル回路
JP2000312149A (ja) * 1999-04-27 2000-11-07 Fujitsu Ltd 位相比較器及びその省電力動作制御方法及び半導体集積回路
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
WO2004084403A1 (ja) * 2003-03-17 2004-09-30 Seiko Epson Corporation 発振器の特性自動補償装置、特性自動補償方法、特性自動補償プログラム、及び測位信号受信機
JP2007175577A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp Mems振動子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209917A (ja) 1990-01-11 1991-09-12 Japan Radio Co Ltd Pll方式の周波数シンセサイザ
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7830954B2 (en) * 2006-06-14 2010-11-09 Broadcom Corporation Method and apparatus for I/Q imbalance compensation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1028051A (ja) * 1996-07-12 1998-01-27 Sony Corp リセットキャンセル回路
JP2000312149A (ja) * 1999-04-27 2000-11-07 Fujitsu Ltd 位相比較器及びその省電力動作制御方法及び半導体集積回路
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
WO2004084403A1 (ja) * 2003-03-17 2004-09-30 Seiko Epson Corporation 発振器の特性自動補償装置、特性自動補償方法、特性自動補償プログラム、及び測位信号受信機
JP2007175577A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp Mems振動子

Also Published As

Publication number Publication date
WO2009063612A1 (ja) 2009-05-22
JPWO2009063612A1 (ja) 2011-03-31
US20100271088A1 (en) 2010-10-28
CN101861701A (zh) 2010-10-13
TW200931812A (en) 2009-07-16
US8466716B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
US8384449B2 (en) Synthesizer and reception device using the same
US8594608B2 (en) Synthesizer and reception device
JP4683153B2 (ja) シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器
US11258448B2 (en) Systems and methods for digital synthesis of output signals using resonators
US20040227578A1 (en) Acoustic resonance-based frequency synthesizer using at least one bulk acoustic wave (BAW) or thin film bulk acoustic wave (FBAR) device
US7230496B2 (en) Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer
JP4656103B2 (ja) 発振器と、これを用いた受信装置及び電子機器
EP2517359B1 (en) Oscillators having arbitrary frequencies and related systems and methods
US20050280476A1 (en) Filter control apparatus and filter system
US20110181366A1 (en) Oscillators having arbitrary frequencies and related systems and methods
JP2010193240A (ja) シンセサイザと、これを用いた受信装置及び電子機器
JP4811417B2 (ja) 受信装置及び電子機器
US8525608B2 (en) PLL frequency synthesizer
JP5381268B2 (ja) 受信装置と、これを用いた受信モジュール及び電子機器
JP2009194428A (ja) シンセサイザと、これを用いた受信装置、および電子機器
JP4821784B2 (ja) シンセサイザと、これを用いた受信装置及び電子機器
JP4105169B2 (ja) 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法
JP4835596B2 (ja) シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器
GB2445980A (en) Calibration method for a synthesizer-based signal generator
JP2007235523A (ja) 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees