JPH1027668A

JPH1027668A - チップ型静電気保護素子及びその製造法

Info

Publication number: JPH1027668A
Application number: JP17877496A
Authority: JP
Inventors: Masashi Isono; 雅司磯野; Koji Nishimura; 厚司西村; 義之 ▲つる▼; Yoshiyuki Tsuru
Original assignee: Hitachi Chemical Co Ltd
Current assignee: Resonac Corp
Priority date: 1996-07-09
Filing date: 1996-07-09
Publication date: 1998-01-27

Abstract

(57)【要約】（修正有）【課題】精度に優れ、小型化、低コスト化の可能なチッ
プ型静電気保護素子とその製造法を提供する。【解決手段】銅箔１３０が、放電ギャップの空隙１の穴
縁部に臨む放電ギャップの電極１５１と、チップ型静電
気保護素子の一方の電極端子２０１に接続される接続ラ
ンド１４１とを形成するように加工され、他方の面の銅
箔１３０の、放電ギャップの空隙１の内側に露出した部
分が放電ギャップの電極１５２を形成し、かつ他方の面
の銅箔１３０が、チップ型静電気保護素子の他方の電極
端子２０２に接続される接続ランド１４２を形成するよ
うに加工され、放電ギャップの電極１５１及び１５２
が、保護されるように、絶縁基材１２０と外層銅箔１１
１とで覆われ、その端部でめっき１９０によって外層銅
箔１１１と接続ランド１４１及び１４２とが接続され、
それぞれが独立するように、外層銅箔１１１が加工さ
れ、それぞれ電極端子２０１及び２０２を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電ギャップを有
する有機樹脂製チップ型静電気保護素子とその製造法に
関する。

【０００２】

【従来の技術】静電気保護素子は、電子機器の静電気保
護に使用されるものであり、通常は静電気から保護する
ＩＣやＬＳＩ素子と並列につなぎ、通常の状態（静電気
パルスのない時）では、絶縁状態であり回路に影響を及
ぼさないが、静電気パルスが印加されるときにだけ保護
素子が導通状態になり、ＩＣやＬＳＩなどの素子を静電
気破壊から保護するものである。

【０００３】従来静電気からＩＣやＬＳＩなどを保護す
る素子には、バリスタ、ツェナダイオード、放電ギャッ
プ素子などがあり、用途により使い分けられている。バ
リスタやツェナダイオードの場合、漏れ電流が大きいこ
と、またツェナダイオードの場合、極性をもつため単一
では正電荷もしくは負電荷のいずれかにしか用いること
ができず、正負の両方に適用するためには２個のツェナ
ダイオードを対応させる必要があり、コスト高になるこ
となどの問題があった。

【０００４】これらに対して放電型素子は、漏れ電流が
小さく原理的にも簡単であり、故障もしにくいという長
所もある。また、放電電圧は放電ギャップの調整や更に
放電ギャップを封止構造とする場合、ガスの圧力、ガス
の種類を変えることなどによって決められる。

【０００５】実際に市販されている素子としては、円柱
状のセラミック表面に導体被膜を形成し、レーザ等によ
ってその被膜に放電ギャップを設け、これをガラス封管
したものがあり、例えばダイヤサージプロテクタ（三菱
マテリアル株式会社製、商品名）等が知られている。

【０００６】また、配線板上に直接放電ギャップを配線
形成する方法としては、特開平２─２２３１８２号公
報、特開平３─８９５８８号公報、特開平３─２６１０
８６号公報、特開平４─２２０８６号公報、特開平５─
６７８５１号公報、並びに特開平７─３１２４７１号公
報等により知られている。

【０００７】

【発明が解決しようとする課題】市販されているガラス
封管型の放電ギャップ型素子は特性に極めて優れている
ものの、その形態の複雑なことから小型の表面実装用素
子（以下、チップという）サイズ、例えば１〜２ｍｍ
幅、２〜４ｍｍ長、１〜２ｍｍ厚というサイズにするこ
とは困難であり、また構成材料の種類も多くコストを下
げることも困難であると予想される。

【０００８】一方、特開平２─２２３１８２号公報、特
開平３─８９５８８号公報、特開平３─２６１０８６号
公報、特開平４─２２０８６号公報、特開平５─６７８
５１号公報、並びに特開平７─３１２４７１号公報等に
記載されているのは、基本的には基板上に放電ギャップ
を形成する方法であるが、通常の方法では形成できる放
電ギャップのギャップ間距離は１５０μｍ以上であり、
またその形成精度も±２０〜３０μｍ程度である。実際
に、特開平２─２２３１８２号公報では放電ギャップの
距離が数ｍｍ、特開平３─８９５８８号公報では放電ギ
ャップの距離が４ｍｍ、特開平３─２６１０８６号公報
では放電ギャップの距離が０．５ｍｍ、特開平５─６７
８５１号公報では放電ギャップの距離が０．１５ｍｍ
が、例示されている。これらの値の放電ギャップでは放
電電圧が高く、保護効果に限界があり静電気に敏感なＩ
ＣやＬＳＩの保護には適さない。

【０００９】すなわち、平行電極間の放電電圧とギャッ
プの関係が「静電気ハンドブック」２２１頁（電気学会
編、昭和６３年６月２０日オーム社発行）の式から作図
した図２に示すように、前記従来の技術で作成できる最
小のギャップの距離０．１５ｍｍにおいては、平行電極
間の放電電圧は１．３ｋＶ程度に達する。

【００１０】突起型電極にした場合には、１〜２割程度
放電電圧が低下するものの、電源電圧が低いＩＣやＬＳ
Ｉ等の保護には用いることができず、またギャップの形
成精度が低い。

【００１１】また前記の公報には、いずれも使用環境か
らの放電ギャップ部分の保護等が示されていないが、こ
の保護がなければ環境中の湿度やガスのため導体表面の
汚染等により放電電圧の変化が起こることが予想され
る。

【００１２】そこで、放電ギャップ部分を保護のために
直接通常のレジスト類により被覆してしまうと、放電ギ
ャップ部分にレジスト類が充填されてしまい、放電電圧
の大幅な上昇が起こり実用的でない。また、仮にレジス
ト類を充填した状態で静電気保護が得られるような極め
て微小なギャップが形成できたとしても（レジスト類が
充填された場合、ギャップ間隔が１〜２μｍ以下にしな
いと保護効果の得られる放電電圧とならず、実際的では
ない）このような状態で放電が起こると、放電ギャップ
に充填されたレジスト類に微少な劣化が起こり、絶縁抵
抗の低下、場合によっては導通が起こるという課題があ
る。

【００１３】本発明は、精度に優れ、小型化、低コスト
化の可能なチップ型静電気保護素子とその製造法を提供
することを目的とする。

【００１４】

【課題を解決するための手段】本発明のチップ型静電気
保護素子は、絶縁基材１１０の両面に銅箔１３０を貼り
合わせた銅張積層板の、一方の銅箔１３０と絶縁基材１
１０に放電ギャップの空隙１が形成され、その一方の面
の銅箔１３０が、前記放電ギャップの空隙１の穴縁部に
臨む放電ギャップの電極１５１と、チップ型静電気保護
素子の一方の電極端子２０１に接続される接続ランド１
４１とを形成するように加工され、他方の面の銅箔１３
０の、放電ギャップの空隙１の内側に露出した部分が放
電ギャップの電極１５２を形成し、かつ他方の面の銅箔
１３０が、チップ型静電気保護素子の他方の電極端子２
０２に接続される接続ランド１４２を形成するように加
工され、放電ギャップの電極１５１が、保護されるよう
に、絶縁基材１２０と外層銅箔１１１とで覆われ、その
端部でめっき１９０によって外層銅箔１１１と接続ラン
ド１４１及び１４２とが接続され、それぞれの接続ラン
ド１４１及び１４２が独立するように、外層銅箔１１１
が加工され、それぞれ電極端子２０１及び２０２を構成
していることを特徴とする

【００１５】このようなチップ型静電気保護素子は、ａ．絶縁基材１１０の両面に銅箔１３０を張り合わせた
両面銅張積層板の一方の面の銅箔１３０の、放電ギャッ
プの空隙１を形成する予定の箇所のみを選択的にエッチ
ング除去する工程、ｂ．前記銅箔１３０の除去された箇所から露出した、前
記銅張積層板の絶縁基材１１０を、裏面の銅箔１３０が
露出するまで除去して、放電ギャップの空隙１を形成す
る工程、ｃ．両面銅張積層板の、放電ギャップの空隙１を形成す
る予定の箇所のみを選択的にエッチング除去された面
の、銅箔１３０を、前記放電ギャップの空隙１の穴縁部
に臨む放電ギャップの電極１５１と、チップ型静電気保
護素子の一方の電極端子２０１に接続される接続ランド
１４１とを形成するように、不要の銅箔部分を選択的に
エッチング除去する工程、ｄ．前記両面銅張積層板の他方の面の銅箔１３０を、放
電ギャップの空隙１の内側に露出した部分が放電ギャッ
プの電極１５２を形成し、かつ、チップ型静電気保護素
子の他方の電極端子２０２に接続される接続ランド１４
２を形成するように、不要の銅箔部分を選択的にエッチ
ング除去する工程、ｅ．前記両面銅張積板の少なくとも一方の面に、絶縁基
材１２０と外層銅箔１１１とを絶縁基材１２０が前記両
面銅張積層板に接するように重ね、加熱加圧して積層接
着する工程、ｆ．前記積層接着物の、接続ランド１４１及び接続ラン
ド１４２に該当する位置に、端面接続用の穴１８０をあ
ける工程、ｇ．前記積層接着物全面にめっき１９０を行ない、端面
接続用の穴１８０の内壁を導体化する工程、ｈ．外層銅箔１１１の不要な箇所をエッチング除去し、
電極端子２０１、２０２を形成する工程、ｉ．端面接続用の穴１８０を基準として切断することに
よって、個々のチップ型静電気保護素子に切り分ける工
程、から製造することができる。

【００１６】

【発明の実施の形態】本発明の構造において、一対の静
電気保護素子用配線層の放電ギャップの最短距離が、静
電気パルス等が印加された時の放電ギャップとなり、こ
の距離が極めて重要であり、１〜１５０μｍの範囲であ
ることが好ましい。その範囲中では通常の電子素子の保
護には５〜６０μｍが好ましい。また静電気により敏感
なＩＣやＬＳＩの保護のためには１〜３０μｍとするこ
とが好ましい。６０μｍを超えると必要とする保護電圧
が高くなり、電子部品が放電破壊することがある。しか
し、特に大きなパルス電圧部分だけを除去すればよいと
いう用途では放電ギャップの距離を１５０μｍ程度まで
大きくすることができる。なおこの距離を１μｍ未満に
すると距離の精度の管理が難しく、また製造も困難であ
る。

【００１７】本発明に用いる、放電ギャップの空隙１を
形成する絶縁基材１１０には、難燃性が高く、放電によ
って劣化しにくい材料であることが好ましい。難燃性の
指標としては、酸素指数と分解温度があり、酸素指数は
２１以上であり、かつ分解温度は３００℃以上の有機樹
脂が望ましく、更には酸素指数が９０以上であり、かつ
分解温度が５００℃以上の有機樹脂が望ましい。

【００１８】これらのことから、放電ギャップの空隙１
を形成する絶縁基材１１０には、フッ素系樹脂、あるい
はポリイミド系樹脂を用いることが特に望ましく、その
形状は、空隙の形成の容易さから、ガラスクロス等の強
化材を含まない樹脂フィルムが望ましい。

【００１９】このフッ素系樹脂には、ポリテトラフルオ
ロエチレンやテトラフルオロエチレン／ヘキサフルオロ
プロピレン共重合体、テトラフルオロエチレン／エチレ
ン共重合体、テトラフルオロエチレン／パーフルオロア
ルコキシエチレン共重合体のような共重合体、フッ素系
樹脂を他の有機樹脂で変性した変性樹脂等が使用可能で
ある。

【００２０】またポリイミド系樹脂の場合、可溶性のポ
リイミドであり、また両面に銅箔が張り付けてあるフィ
ルム状の材料であれば好適に使用することができる。具
体的には、ＭＣＦ５５００Ｉ（日立化成工業株式会社
製、商品名）、ＮＥＸ２５５Ｒ（三井東圧化学株式会社
製、商品名）、アピカル（鐘淵化学工業株式会社製、商
品名）、カプトン（デュポン社製、商品名）などがヒド
ラジン／エチレンジアミン混合溶液に可溶であり使用可
能であるが、上記に限定したものではない。

【００２１】放電ギャップの空隙１に、外層銅箔１１１
を接着するための絶縁基材１２０が流入するのを防ぐた
めには、低フローの絶縁材料を用いることが好ましい。
このような低フロー絶縁材料には、フッ素系樹脂等の熱
軟化性樹脂材料や高分子量エポキシ重合体を含むエポキ
シ樹脂を用いることができる。このフッ素系樹脂にも、
ポリテトラフルオロエチレンやテトラフルオロエチレン
／ヘキサフルオロプロピレン共重合体、テトラフルオロ
エチレン／エチレン共重合体、テトラフルオロエチレン
／パーフルオロアルコキシエチレン共重合体のような共
重合体、フッ素系樹脂を他の有機樹脂で変性した変性樹
脂等が使用可能である。

【００２２】本発明で使用する高分子量エポキシ重合体
を含むエポキシ樹脂は、二官能エポキシ樹脂とハロゲン
化二官能フェノール類の配合当量比をエポキシ基／フェ
ノール水酸基＝１／０．９〜１．１とし、触媒の存在
下、加熱して重合させたフィルム形成能を有する分子量
１００，０００以上の高分子量エポキシ重合体、架橋
剤、多官能エポキシ樹脂を構成成分とする熱硬化性エポ
キシ樹脂を用い、ワニス状の前記熱硬化性エポキシ樹脂
を銅箔の粗化面に塗布し、加熱により半硬化状態にし
て、銅箔上に直接エポキシ樹脂層を形成したり、前記熱
硬化性エポキシ樹脂をフィルム基材上に塗布しフィルム
化した後に、銅箔とラミネートして形成することもでき
る。

【００２３】（高分子量エポキシ重合体）フィルム形成
能を有する高分子量エポキシ重合体は、重量平均分子量
が１００，０００以上であり、二官能エポキシ樹脂とハ
ロゲン化二官能フェノール類を二官能エポキシ樹脂と二
官能フェノール類の配合当量比を、エポキシ基／フェノ
ール性水酸基＝１／０．９〜１．１とし、触媒の存在
下、沸点が１３０℃以上のアミド系またはケトン系溶媒
中、反応固形分濃度５０重量％以下で、加熱し重合させ
て得られる。

【００２４】二官能エポキシ樹脂は、分子内に二個のエ
ポキシ基をもつ化合物であればどのようなものでもよ
く、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフ
ェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキ
シ樹脂、脂肪族鎖状エポキシ樹脂などがある。これらの
化合物の分子量はどのようなものでもよい。これらの化
合物は何種類かを併用することができる。また、二官能
エポキシ樹脂以外の成分が不純物として含まれていても
かまわない。

【００２５】ハロゲン化二官能フェノール類は、ハロゲ
ン原子が置換し、しかも二個のフェノール性水酸基を持
つ化合物であればどのようなものでもよく、例えば、単
環二官能フェノールであるヒドロキノン、レゾルシノー
ル、カテコール、多環二官能フェノールであるビスフェ
ノールＡ、ビスフェノールＦ、ナフタレンジオール類、
ビスフェノール類、およびこれらのアルキル基置換体な
どのハロゲン化物などがある。これらの化合物の分子量
はどのようなものでもよい。これらの化合物は何種類か
を併用することができる。また、ハロゲン化二官能フェ
ノール類以外の成分が不純物として含まれていてもかま
わない。

【００２６】触媒は、エポキシ基とフェノール性水酸基
のエーテル反応を促進させるような触媒能を持つ化合物
であればどのようなものでもよく、例えば、アルカリ金
属化合物、アルカリ土類金属化合物、イミダゾール類、
有機りん化合物、第二級アミン、第三級アミン、第四級
アンモニウム塩などがある。中でもアルカリ金属化合物
が最も好ましい触媒であり、アルカリ金属化合物の例と
しては、ナトリウム、リチウム、カリウムの水酸化物、
ハロゲン化物、有機酸塩、アルコラート、フェノラー
ト、水素化物、ホウ水素化物、アミドなどがある。これ
らの触媒は併用することができる。

【００２７】反応溶媒としては、アミド系またはケトン
系溶媒が好ましく、アミド系溶媒としては、沸点が１３
０℃以上で、原料となるエポキシ樹脂とフェノール類を
溶解すれば、特に制限はないが、例えば、ホルムアミ
ド、Ｎ−メチルホルムアミド、Ｎ，Ｎ−ジメチルホルム
アミド、アセトアミド、Ｎ−メチルアセトアミド、Ｎ，
Ｎ−ジメチルアセトアミド、Ｎ，Ｎ，Ｎ’，Ｎ’−テト
ラメチル尿素、２−ピロリドン、Ｎ−メチル−２−ピロ
リドン、カルバミド酸エステルなどがある。これらの溶
媒は併用することができる。また、ケトン系溶媒、エー
テル系溶媒などに代表されるその他の溶媒と併用しても
かまわない。また、ケトン系溶媒としては、シクロヘキ
サノン、アセチルアセトン、ジイソブチルケトン、ホロ
ン、イソホロン、メチルシクロヘキサノン、アセトフェ
ノンなどがある。

【００２８】重合体の合成条件としては、二官能エポキ
シ樹脂とハロゲン化二官能フェノール類の配合当量比
は、エポキシ基／フェノール性水酸基＝１／０．９〜
１．１とされる。重合反応温度は、６０〜１５０℃であ
ることが好ましく、６０℃未満であると、高分子量化反
応が著しく遅く、１５０℃を越えると、副反応が多くな
り直鎖状に高分子量化しない。溶媒を用いた重合反応の
際の固形分濃度は、５０重量％以下であればよいが、さ
らには３０重量％以下にすることが好ましい。

【００２９】このようにすることにより、フィルム形成
能を有する分子量が１００，０００以上の、いわゆる高
分子量エポキシ重合体が得られる。（架橋剤）この高分子量エポキシ重合体の架橋剤とし
て、架橋剤の反応性制御が容易でワニスの保存安定性が
確保し易い、イソシアネート類を他の活性水素を持つ化
合物でマスク（ブロック）したマスクイソシアネート類
を用いるのが好ましい。

【００３０】イソシアネート類は分子内に２個以上のイ
ソシアネート基を有するものであればどのようなもので
もよく、例えば、フェノール類、オキシム類、アルコー
ル類などのマスク剤でマスクされたヘキサメチレンジイ
ソシアネート、ジフェニルメタンジイソシアネート、イ
ソホロンジイソシアネート、トリレンジイソシアネート
などが挙げられる。特に、硬化物の耐熱性の向上のため
フェノール類でマスクされたイソホロンジイソシアネー
ト、トリレンジイソシアネートが好ましい。この架橋剤
の量は、高分子量エポキシ重合体のアルコール性水酸基
１．０当量に対し、イソシアネート基が０．１〜１．０
当量にすることが好ましい。

【００３１】（多官能エポキシ樹脂）多官能エポキシ樹
脂としては、分子内に２個以上のエポキシ基を持つ化合
物であればどのようなものでもよく、例えば、フェノー
ルノボラック型エポキシ樹脂、クレゾールノボラック型
エポキシ樹脂、レゾール型エポキシ樹脂、ビスフェノー
ル型エポキシ樹脂などのフェノール類のグリシジルエー
テルであるフェノール型エポキシ樹脂や脂環式エポキシ
樹脂、エポキシ化ポリブタジエン、グリシジルエステル
型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、イ
ソシアヌレート型エポキシ樹脂、可撓性エポキシ樹脂な
どであり、エポキシ樹脂ならば何を用いてもかまわない
が、特にフェノール型エポキシ樹脂、または、フェノー
ル型エポキシ樹脂と多官能エポキシ樹脂との混合物が、
耐熱性の向上のために好ましい。この多官能エポキシ樹
脂の量は、高分子量エポキシ重合体１００重量部に対
し、２０〜１００重量部にすることが好ましい。また、
この多官能エポキシ樹脂は、接着成分および成形時の樹
脂流れとして働くため、内層銅箔の厚さやその回路の密
度によって、適正な量に調節することができる。これら
の多官能エポキシ樹脂は、単独でまたは２種類以上混合
して用いてもかまわない。

【００３２】（添加剤）さらに、多官能エポキシ樹脂の
硬化剤および硬化促進剤を用いることが好ましい。エポ
キシ樹脂の硬化剤および硬化促進剤としては、ノボラッ
ク型フェノール樹脂、ジシアンジアミド、酸無水物、ア
ミン類、イミダゾール類、フォスフィン類などが挙げら
れる。また、これらを組み合わせて用いてもかまわな
い。さらにシランカップリング剤を添加することは、エ
ポキシ樹脂層の接着力、特に銅箔との接着力を向上させ
るので好ましい。添加するシランカップリング剤として
は、エポキシシラン、アミノシラン、尿素シラン等が好
ましい。

【００３３】（塗布）このような組成の混合物を、溶剤
により希釈し、ポリエチレンテレフタレートフィルムの
ようなキャリアフィルムの離型処理を行なった表面や銅
箔表面に塗布する。このときの塗布方法は、ブレードコ
ータ、ロッドコータ、ナイフコータ、リバースロールコ
ータ、リップコータ、ダイコータ等により塗布すること
ができる。また、塗布した後に、１３０〜１５０℃、２
〜３０分の条件で乾燥し、低フロー絶縁基材となるよう
半硬化状にする。

【００３４】本発明の構造においては、放電ギャップの
最短距離が、静電気パルス等が印加された時の放電ギャ
ップとなり、この距離が極めて重要であることは前述し
たとおりである。そこで、本発明の工程ｂの後に、放電
ギャップの空隙１を形成した両面銅張積層板全面にめっ
き２を行う工程を設けることもでき、放電ギャップの距
離をめっき２の厚さによって調節することができる。こ
のめっき２は、液の安定性がよく、めっき析出速度が１
〜２μｍ／ｈ程度に制御可能なものであれば、どのよう
なものでも使用できる。市販の無電解めっき液として
は、液の安定性や生産性の点からＬ─５９めっき液（日
立化成工業株式会社製、商品名）が使用できる。このと
きに析出させるめっき２は、必要とする放電電圧と放電
ギャップの空隙１を形成する材料の厚さから決定され
る。例えば、放電ギャップの空隙を形成する絶縁基材１
１０の厚さが１０μｍであれば、めっきの析出量を０〜
９μｍとすれば、放電ギャップの距離は１〜１０μｍの
間で調整される。めっきの析出量は特に限定しないが、
安定性や生産性の点から０〜３０μｍ、更には０〜１０
μｍが望ましい。

【００３５】放電ギャップの空隙１を形成するために
は、放電ギャップの空隙１となる絶縁基材１１０の部分
にレーザを照射して、その部分の絶縁基材１１０を蒸発
発散させることができる。このようなレーザとしては、
一般的に使用されているエキシマレーザや炭酸ガスレー
ザ等を使用することができる。

【００３６】また特定の溶液により樹脂を溶解させ放電
ギャップ層の空隙を形成する場合、使用できる溶液とし
ては、ヒドラジン／エチレンジアミン混合溶液、双極性
非プロトン溶媒、例えばＮ─メチルピロリドン、ジメチ
ルホルムアミド、ジメチルアセトアミドなどの溶媒、あ
るいはこれらとアルカリ溶液との混合溶液等がある。ポ
リイミド樹脂やあるいは他の有機樹脂に対し溶解性のあ
る溶液であれば上記に限定しない。

【００３７】レーザの照射により樹脂を除去し、放電ギ
ャップの空隙１を形成する場合は、両面銅張積層板を選
択的にエッチングし、放電ギャップ電極１５１、１５
２、接続ランド１４１、及び１４２を形成する工程ｃ及
び工程ｄは、工程ａと同時でもかまわない。しかし、特
定の溶液により樹脂を除去し、放電ギャップの空隙１を
形成する場合は、工程ｃと工程ｄを同時に行なうことは
できるが、工程ｂの後に行うことが望ましい。まためっ
き２を行なう工程の後でもかまわない。また、両面銅張
積層板を選択的にエッチングし、放電ギャップ電極１５
１、１５２、接続ランド１４１、及び１４２を形成する
工程ｃ及び工程ｄは、同時に行なうこともできるが、放
電ギャップの電極１５２の側に、保護のための絶縁基材
１２０と外層銅箔を積層しない場合は、工程ｄを、例え
ば、選択的エッチングにより電極端子２０１、２０２を
形成する工程ｈと同時に行なうこともできる。

【００３８】

【実施例】図１（ａ）に示すように、厚さが１８μｍの
銅箔１３０を、絶縁基材１１０であるテトラフルオロエ
チレン／エチレン共重合体のアフレックスフィルム（旭
硝子株式会社製、商品名）１２μｍの両面に重ね合わ
せ、プレス条件を温度２８０℃、時間３０分、圧力２０
ｋｇｆ／ｃｍ²で熱圧着し、両面銅張積層板を作製し
た。この銅箔１３０の表面に、エッチングレジストを形
成し、一方の銅箔１３０の面にのみ放電ギャップの空隙
１を形成する箇所のみを１．２ｍｍの直径の円形に覆う
フォトマスクを重ね、紫外線を露光し、エッチングレジ
ストを形成し、エッチングレジストの覆っていない放電
ギャップの空隙１を形成する箇所の銅箔１３０をエッチ
ング除去した後、図１（ｂ）に示すように、そのエッチ
ングレジストを除去した。図１（ｃ）に示すように、銅
箔１３０の覆っていない放電ギャップの空隙１を形成す
る箇所の絶縁基材１１０を、エキシマレーザを照射し、
反対面の銅箔１３０を露出させるまで除去した。図１
（ｄ）に示すように、無電解銅めっき液であるＬ−５９
めっき液（日立化成工業株式会社製、商品名）に、液温
７０℃、めっき時間０．５時間、３．０時間、４．５時
間の条件で無電解銅めっきを行い、めっき析出量が１、
６、９μｍの３種類の基板を作製した（実施例１、２、
３とする。）。この場合、触媒化処理を全く行わないた
め、銅めっきは銅箔表面のみしか析出しなかった。ま
た、放電ギャップの距離は、それぞれ、１１μｍ、６μ
ｍ、３μｍであった。この後、一方の銅箔１３０の表面
には、放電ギャップの空隙１の穴縁部に臨む放電ギャッ
プの電極１５１と、チップ型静電気保護素子の一方の電
極端子２０１に接続される接続ランド１４１とを形成す
る形状に、銅箔１３０が露出するような、めっきレジス
トを形成し、他方の面の銅箔１３０には、放電ギャップ
の電極１５２と、チップ型静電気保護素子の他方の電極
端子２０２に接続される接続ランド１４２とを形成する
形状に、他方の面の銅箔１３０が露出するような、めっ
きレジストを形成し、ホウフッ化スズとホウフッ化鉛を
主成分とする電解はんだめっきを行ない、めっきレジス
トを、アルカリ溶液により除去し、はんだめっきのない
箇所に露出した両面の銅箔１３０を、銅アミン錯体を主
成分とする、いわゆるアルカリエッチャントによりエッ
チング除去し、はんだめっきを、ホウフッ化水素酸を主
成分とするはんだめっき剥離液により、除去して、図１
（ｅ）に断面を、図１（ｆ）に上面を、そして図１
（ｇ）に下面を示すように、放電ギャップ１５１、１５
２、接続ランド１４１、及び１４２を形成した。このパ
ターンは、複数の放電ギャップ電極１５１及び１５２
が、接続ランド１４１及び１４２を挾んで、縦方向には
直列となるように配列され、横方向には１列の連続した
配列を平行に整列した形状とした。その両面に、高分子
量エポキシ重合体を含むエポキシ樹脂を用いた樹脂付銅
箔ＭＣＦ３０００Ｅ（日立化成工業株式会社製、商品
名）を重ね合わせ、プレス条件を温度１７０℃、時間９
０分、圧力２０ｋｇｆ／ｃｍ²で、加熱加圧して積層接
着した（図１（ｈ）に示す。）。その後、前記積層接着
物の、接続ランド１４１及び１４２に該当する位置に、
端面接続用の穴１８０を開け、１５μｍの厚さに銅めっ
き１９０を行い、端面接続用の穴１８０の内壁を導体化
し、外層銅箔１１１の不要な箇所をエッチング除去し、
図１（ｉ）にその断面を、図１（ｊ）にその上面を示す
ように、電極端子２０１及び２０２を形成し、端面接続
用の穴１８０を基準として切断することによって、個々
のチップ型静電気保護素子に切り分けた。作製したチッ
プ型静電気保護素子を用いて、放電電圧の測定と、ＩＣ
の保護効果の確認を行った。放電電圧については直流電
圧で測定を行った。ＩＣの保護効果については、図３の
回路を用い、パルス発生器ＥＳＤ８０１２（三基電子工
業株式会社製、商品名）で、電圧１０ｋＶ、波形ＩＥＣ
８０１─２に規定の静電気パルスを、ＴＴＬＩＣである
ＳＮ７５１８９ＡＮ（テキサスインスルメンツ社製、商
品名）の入力端子に、パルス間隔１秒で１０パルス連続
で印加して、その後にＩＣの動作確認を行った。そ結果
を表１に示す。

【００３９】

【表１】

【００４０】

【発明の効果】以上に説明したように、本発明のチップ
型静電気保護素子はその製造方法も比較的簡単であり、
かつ放電ギャップの精度を高くでき、放電電圧を正確に
コントロールできること、低コストで製造できること、
素子の小型化にも容易に対応できることなどの点におい
て、従来の放電型素子に比べて優れている。

【図面の簡単な説明】

【図１】（ａ）〜（ｊ）は、本発明の一実施例を説明す
るための各工程における図であり、（ａ）〜（ｅ）、
（ｈ）及び（ｉ）は断面図であり、（ｆ）と（ｊ）は上
面図であり、（ｇ）は下面図である。

【図２】本発明の従来例を説明するための、平行電極の
ギャップ間距離と火花電圧との関係を示す線図である。

【図３】本発明の実施例に用いた測定方法を説明するた
めのブロック図である。

【符号の説明】

１．放電ギャップの空隙２．めっき１１０，１２０．絶縁基材１１１．外層銅
箔１３０．銅箔１４１，１４
２．接続ランド１５１，１５２．放電ギャップの電極１８０．端面接続用の穴１９０．めっき２０１，２０２．電極端子

Claims

【特許請求の範囲】

【請求項１】絶縁基材１１０の両面に銅箔１３０を貼り
合わせた銅張積層板の、一方の銅箔１３０と絶縁基材１
１０に放電ギャップの空隙１が形成され、その一方の面
の銅箔１３０が、前記放電ギャップの空隙１の穴縁部に
臨む放電ギャップの電極１５１と、チップ型静電気保護
素子の一方の電極端子２０１に接続される接続ランド１
４１とを形成するように加工され、他方の面の銅箔１３
０の、放電ギャップの空隙１の内側に露出した部分が放
電ギャップの電極１５２を形成し、かつ他方の面の銅箔
１３０が、チップ型静電気保護素子の他方の電極端子２
０２に接続される接続ランド１４２を形成するように加
工され、放電ギャップの電極１５１が、保護されるよう
に、絶縁基材１２０と外層銅箔１１１とで覆われ、その
端部でめっき１９０によって外層銅箔１１１と接続ラン
ド１４１及び１４２とが接続され、それぞれの接続ラン
ド１４１及び１４２が独立するように、外層銅箔１１１
が加工され、それぞれ電極端子２０１及び２０２を構成
していることを特徴とするチップ型静電気保護素子。
【請求項２】放電ギャップの距離が、両面の銅箔１３０
の上に形成されためっき２によって調節されていること
を特徴とする請求項１に記載のチップ型静電気保護素
子。
【請求項３】放電ギャップの距離が、１〜１５０μｍの
範囲に調節されていることを特徴とする請求項１または
２に記載のチップ型静電気保護素子。
【請求項４】絶縁基材１１０が、難燃性の高い有機樹脂
であることを特徴とする請求項１〜３のうちいずれかに
記載のチップ型静電気保護素子。
【請求項５】絶縁基材１１０が、フッ素系樹脂とポリイ
ミド系樹脂から選択された樹脂であることを特徴とする
請求項１〜４のうちいずれかに記載のチップ型静電気保
護素子。
【請求項６】ａ．絶縁基材１１０の両面に銅箔１３０を
張り合わせた両面銅張積層板の一方の面の銅箔１３０
の、放電ギャップの空隙１を形成する予定の箇所のみを
選択的にエッチング除去する工程、ｂ．前記銅箔１３０の除去された箇所から露出した、前
記銅張積層板の絶縁基材１１０を、裏面の銅箔１３０が
露出するまで除去して、放電ギャップの空隙１を形成す
る工程、ｃ．両面銅張積層板の、放電ギャップの空隙１を形成す
る予定の箇所のみを選択的にエッチング除去された面
の、銅箔１３０を、前記放電ギャップの空隙１の穴縁部
に臨む放電ギャップの電極１５１と、チップ型静電気保
護素子の一方の電極端子２０１に接続される接続ランド
１４１とを形成するように、不要の銅箔部分を選択的に
エッチング除去する工程、ｄ．前記両面銅張積層板の他方の面の銅箔１３０を、放
電ギャップの空隙１の内側に露出した部分が放電ギャッ
プの電極１５２を形成し、かつ、チップ型静電気保護素
子の他方の電極端子２０２に接続される接続ランド１４
２を形成するように、不要の銅箔部分を選択的にエッチ
ング除去する工程、ｅ．前記両面銅張積板の少なくとも一方の面に、絶縁基
材１２０と外層銅箔１１１とを絶縁基材１２０が前記両
面銅張積層板に接するように重ね、加熱加圧して積層接
着する工程、ｆ．前記積層接着物の、接続ランド１４１及び接続ラン
ド１４２に該当する位置に、端面接続用の穴１８０をあ
ける工程、ｇ．前記積層接着物全面にめっき１９０を行ない、端面
接続用の穴１８０の内壁を導体化する工程、ｈ．外層銅箔１１１の不要な箇所をエッチング除去し、
電極端子２０１、２０２を形成する工程、ｉ．端面接続用の穴１８０を基準とし
て切断することによって、個々のチップ型静電気保護素
子に切り分ける工程、からなることを特徴とするチップ
型静電気保護素子の製造法。
【請求項７】工程ｂの後に、放電ギャップの空隙１を形
成した両面銅張積層板全面にめっき２を行なう工程を設
けることを特徴とする請求項６に記載のチップ型静電気
保護素子の製造法。
【請求項８】工程ｃと工程ｄとを、同時に行なうことを
特徴とする請求項６または７に記載のチップ型静電気保
護素子の製造法。
【請求項９】工程ｄと工程ｈとを、同時に行なうことを
特徴とする請求項６〜８のうちいずれかに記載のチップ
型静電気保護素子の製造法。
【請求項１０】レーザを照射し、樹脂を除去することに
より、放電ギャップの空隙１を形成することを特徴とす
る請求項６〜９のうちいずれかに記載のチップ型静電気
保護素子の製造法。
【請求項１１】特定の溶液により樹脂を溶解させること
により、放電ギャップの空隙１を形成することを特徴と
する請求項６〜９のうちいずれかに記載のチップ型静電
気保護素子の製造法。
【請求項１２】絶縁基材１２０が、放電ギャップの空隙
１内への流れ込みが少ない、低フロー絶縁基材であるこ
とを特徴とする請求項６から１１のうちいずれかに記載
のチップ型静電気保護素子の製造法。
【請求項１３】低フロー絶縁基材が、熱軟化性樹脂であ
ることを特徴とする請求項１２に記載のチップ型静電気
保護素子の製造法。
【請求項１４】熱軟化性樹脂基材が、フッ素系樹脂であ
ることを特徴とする請求項１３に記載のチップ型静電気
保護素子の製造法。
【請求項１５】低フロー絶縁基材が、高分子量エポキシ
重合体を含むエポキシ樹脂であることを特徴とする請求
項１２に記載のチップ型静電気保護素子の製造法。