JPH10274562A - 光電変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 微細なパターンを有する被写体も検出可能で
あると共に、焦点検出精度が高くかつ応答性、低輝度限
界性能も向上させた光電変換装置を提供することを目的
とする。 【解決手段】 フォトダイオードＰＤ１〜ＰＤｎはスイ
ッチSW12,SW23,SW34,SW2P,SW3P,SW4P等を切換えること
により、サンプルピッチを切り換えられるように構成さ
れており、それぞれ独立して、各フォトダイオード毎に
画素増幅回路Ｅ１〜Ｅｎに入力する場合と、サンプルピ
ッチ４倍、即ちフォトダイオードＰＤ１〜ＰＤ４、ＰＤ
５〜ＰＤ８・・・のユニットをサンプルピッチとして画
素増幅回路Ｅ１〜Ｅｎに入力する場合を切り換えて動作
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電荷蓄積型光電変
換素子を用いた光電変換装置に関し、特に、光電変換素
子列から信号を出力する際の画素ピッチを変更できるよ
うにしたものであり、例えばカメラの自動焦点検出装置
等に適用できる光電変換装置に関する。

【０００２】

【従来技術】従来より電荷蓄積型の光電変換素子を利用
した光電変換装置については種々の提案がなされてお
り、また、これを適用した焦点検出装置についての提案
も既になされている。

【０００３】上記の如き焦点検出装置においては、光電
変換素子アレイは複数の光電変換素子が所定の画素ピッ
チを有して配列されて構成されている。ここで画素ピッ
チをより小さくするとより微細なパターンの被写体も検
出が可能となる。しかしながら画素ピッチを小さくする
と、焦点検出に必要な所定の情報を得るのに必要な電荷
蓄積時間が増大し、応答性が悪くなるとともに検出可能
な低輝度限界が上昇してしまうという欠点がある。

【０００４】このような問題点を解決するために、特開
昭６４―８０９２０号公報には、光電変換素子アレイ部
の光電出力に関する画素ピッチの小さい第１の光電変換
素子アレイと、第１の画素ピッチより大きい画素ピッチ
を有する第２の光電変換素子アレイとを有し、各々独立
して電荷蓄積動作を行わせ、光電出力を読み出した後、
第１及び第２の光電変換素子の光電出力に基づいて各々
焦点検出演算を行い、両方の焦点検出結果のうち適切な
方を選択する焦点検出が示されている。

【０００５】また、特開昭６０―４９１３号公報には、
光電変換素子の光電出力を読み出してＡＤ変換した後、
複数個の光電出力データを加算して一個の光電出力とし
て扱って焦点検出演算を行うことにより、演算時間を短
縮することが提案されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記特
開昭６４―８０９２０号公報に記載の焦点検出装置は、
第１及び第２光電変換素子アレイに対して、それぞれ電
荷蓄積を制御する回路と光電出力を読み出す回路を必要
とし、回路規模が非常に大きくなり、そのためコストア
ップになるという問題がある。また第１の光電変換素子
アレイと第２の光電変換素子アレイの位置に差があるた
め、異なる被写体を検出してしまう可能性があるという
不具合が存在する。

【０００７】また、上記特開昭６０―４９１３号公報に
記載の焦点検出装置は、光電変換素子の電荷蓄積時間に
ついては従来と変わることがなく、さらに、ＡＤ変換し
た後に、複数個の光電出力データを加算して一個の光電
出力として扱うので、ＡＤ変換誤差が積算され検出精度
が悪化するという不具合がある。

【０００８】本発明は、微細なパターンを有する被写体
も検出可能であると共に、焦点検出精度が高くかつ応答
性、低輝度限界性能も向上させた焦点検出装置を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】本発明の光電変換装置
は、入射光量に応じた電荷を発生する電荷蓄積型光電変
換素子を所定のピッチで複数配列した光電変換素子アレ
イと、この光電変換素子アレイ中において、隣接する上
記光電変換素子を結合または分離して画素ピッチを切り
換える画素ピッチ切換手段と、この画素ピッチ切換手段
を制御し、上記光電変換素子アレイから所定の画素ピッ
チで画素出力を得る制御手段とを具備することを特徴と
する。また、本発明の光電変換装置は、入射光量に応じ
た電荷を発生する電荷蓄積型光電変換素子を所定のピッ
チで複数配列した第1光電変換素子アレイと、上記光電
変換素子の配列方向と直交する方向に、各光電変換素子
と隣接して設けられ、画素幅切換用の複数の第２光電変
換素子と、この第２光電変換素子と、上記光電変換素子
を結合または分離して、画素ピッチに対して直角方向の
画素幅を切り換える画素幅切換手段と、この画素幅切換
手段を制御し、上記光電変換素子アレイから所定の画素
幅で画素出力を得る制御手段とを具備することを特徴と
する。また、本発明の光電変換装置は、さらに、上記制
御手段は、被写体の輝度に応じて上記画素ピッチまたは
上記画素幅を切換え制御することを特徴とする。

【００１０】

【発明の実施の形態】以下、図面を参照して、本発明の
発明の実施の形態を説明する。第１の発明の実施の形態
は、本発明の基本的な構成を示す光電変換装置であっ
て、図１に示す様に、所定のピッチを有する複数の光電
変換素子から構成され、各光電変換素子が入射光量に応
じた電荷を発生する電荷蓄積型の光電変換素子アレイ１
と、光電変換素子アレイ１内の隣接する光電変換素子を
結合または分離して画素ピッチを切り換える画素ピッチ
切換手段２と、画素ピッチ切換手段２を制御すると共
に、光電変換素子アレイ１の出力を得る制御手段３とか
ら構成されている。

【００１１】この第１の発明の実施の形態に係る光電変
換装置では、同一の光電変換素子アレイ１内において、
隣接する各光電変換素子の出力を、画素ピッチ切換手段
２によって、結合または分離することにより、第１の画
素ピッチと、この第１の画素ピッチより大きい第２の画
素ピッチとに切り換えて使用することができる。そして
制御手段３は、内部に設けられている共通の蓄積時間制
御回路と読出回路を用いて、光電変換素子アレイ１の電
荷蓄積制御と光電変換出力の読み出し制御を行う。

【００１２】次に図２〜図１２を参照して本発明の第２
の実施の形態について説明する。図２は本発明の光電変
換装置が搭載されたカメラの断面図である。このカメラ
はカメラボデイＢの下部に焦点検出装置ＦＤを有してい
る。カメラボデイＢ内では撮影レンズＬを通過した被写
体からの光束はメインミラーＭＭにより反射又は透過さ
れる。メインミラーＭＭで反射した光束はファインダＦ
Ｌに導かれ，メインミラーＭＭを透過した光束はサブミ
ラーＳＭで反射されて焦点検出装置ＦＤに導かれる。焦
点検出装置ＦＤは、撮影レンズＬを通過した光束を絞り
込む視野マスクＳ、赤外光をカットする赤外カットフィ
ルタＳＦ、光束を集めるためのコンデンサレンズＣ、光
束を全反射する全反射ミラーＺＭ、光束を制限するセパ
レータ絞りＫ、光束を再結像させるセパレータレンズ
Ｈ、光電変換素子列とその処理回路からなるＡＦセンサ
ＡＳとから構成されている。

【００１３】図３は焦点検出装置ＦＤ内の光電変換素子
列Ｐ上に被写体からの光束を導く焦点検出光学系の構成
をさらに詳細に示すものである。図３において、Ｌは撮
影レンズ、Ｓは視野マスク、Ｃはコンデンサレンズ、Ｋ
は撮影レンズＬの光軸に対して略対称に配置された開口
部Ｋ１，Ｋ２を有するセパレータ絞り、Ｈ１，Ｈ２はセ
パレータ絞りＫ１，Ｋ２に対応してその後方に配置され
たセパレータレンズである。なお図３では前述の全反射
ミラーＺＭ，赤外カットフィルタＳｆについては省略し
ている。

【００１４】撮影レンズＬの領域Ｌ１を介して入射した
被写体からの光束は視野マスクＳ、コンデンサレンズ
Ｃ、セパレータ絞りＫの開口部Ｋ２及びセパレータレン
ズＨ２を通り光電変換素子列Ｐ上に再結像される。Ｐ上
に配置されている光電変換素子列はセパレータレンズＨ
１、Ｈ２に対応して第１、第２の光電変換素子列ＰＤＡ
Ｌ，ＰＤＡＲを有している。撮影レンズが合焦即ち結像
面Ｇ上に被写体像Ｉが形成される場合、その被写体像Ｉ
はコンデンサレンズＣ及びセパレータレンズＨ１、Ｈ２
によって、光軸Ｏに対して垂直な２次結像面Ｐ（光電変
換素子列）上に再結像され、第１像Ｉ１、第２像Ｉ２と
なる。撮影レンズが前ピン即ち結像面Ｇの前方に被写体
像Ｆが形成される場合には、２次結像面Ｐに形成される
被写体像は、合焦時に比較して光軸Ｏにお互い近づき、
第１像Ｆ１、第２像Ｆ２となる。撮影レンズが後ピン即
ち結像面Ｇの後方に被写体像Ｒが形成される場合には、
２次結像面Ｐに形成される被写体像は、合焦時に比較し
て光軸Ｏから離れ、第１像Ｒ１、第２像Ｒ２となる。こ
れら第１像と第２像の間隔を検出することにより、撮影
レンズの合焦状態を前ピン、後ピンを含めて検出するこ
とができる。具体的には第１像と第２像の光強度分布を
光電変換素子列の出力より求めて両像の間隔を測定す
る。

【００１５】図４は図３に示したカメラの電気制御ブロ
ック図であり、まず各部の構成について説明する。図４
において、ＣＬはカメラの制御装置で、例えば内部にＣ
ＰＵ（中央処理装置）、ＲＯＭ，ＲＡＭ，ＡＤコンバー
タＡＤＣを有するコントローラである。コントローラＣ
Ｌの内部のＲＯＭに格納されたカメラのシークエンスプ
ログラムに従ってカメラの一連の動作を行っている。ま
たコントローラＣＬはその内部にＥ２ＰＲＯＭ３５を有
しており、撮影レンズＬの焦点合わせ制御（ＡＦ制
御）、測光等に関する補正データをボデイ毎に記憶する
ことができる。

【００１６】レンズ駆動部ＬＤはコントローラＣＬによ
って制御され、撮影レンズＬのフォーカシングレンズを
レンズモータＭｌによって駆動する。測光部ＳＫは、被
写体の輝度に応じた出力を発生し、コントローラＣＬは
その測光出力をＡＤコンバータＡＤＣによりＡＤ変換し
て、測光値としてＲＡＭに格納する。１ＲＳＷ（ファー
ストレリーズスイッチ）、２ＲＳＷ（セカンドレリーズ
スイッチ）はレリーズ釦に連動したスイッチで、レリー
ズ釦の第１段階の押し下げにより１ＲＳＷがオンし、引
き続いて第２段階の押し下げで２ＲＳＷがオンする。コ
ントローラＣＬは１ＲＳＷで測光、ＡＦを行い、２ＲＳ
Ｗオンで露出動作とフィルム巻き上げを行う。

【００１７】次に撮影レンズＬの焦点状態を検出するた
めのＡＦセンサＡＳ内部の構成について説明する。ＡＦ
センサＡＳは光電変換素子列であるフォトダイオードア
レイＰＤＡＬ，ＰＤＡＲ，処理回路ＳＡ，及びセンサ制
御回路ＳＣＣから構成される。フォトダイオードアレイ
ＰＤＡＬおよびＰＤＡＲは、前述の被写体像Ｒ１、Ｉ
１、Ｆ１と被写体像Ｒ２、Ｉ２、Ｆ２をそれぞれ受光す
る位置に配置される。センサ制御回路ＳＣＣはコントロ
ーラＣＬからの４個の制御信号ＲＥＳ，ＥＮＤ，ＣＬ
Ｋ、ＰＴに応じてＡＦセンサ内部全体の動作を制御す
る。制御信号ＲＥＳはリセット信号であり、ＥＮＤ信号
は電荷蓄積終了信号であり、ＣＬＫは信号の通信時に使
用するクロックであり、ＰＴは画素ピッチを切換えるた
めの制御信号である。ＡＦセンサＡＳは処理回路ＳＡよ
りモニタ出力ＭＤＡＴＡと蓄積信号出力ＳＤＡＴＡをコ
ントローラＣＬ内部のＡＤコンバータＡＤＣに対して出
力する。

【００１８】図５に、ＡＦセンサＡＳのフォトダイオー
ドアレイＰＤＡＬ、ＰＤＡＲ、処理回路ＳＡの回路図を
示す。フォトダイオードアレイＰＤＡＬ，ＰＤＡＲは、
フォトダイオードＰＤ１〜ＰＤｎから構成され、このフ
ォトダイオード列ＰＤ１〜ＰＤｎのうち第１の所定範囲
のフォトダイオードによってフォトダイオードアレイＰ
ＤＡＬが構成され、第２の所定範囲のフォトダイオード
によってフォトダイオードアレイＰＤＡＲが構成され
る。各フォトダイオードは入射する光量に応じた電荷を
それぞれ発生する。

【００１９】本発明では、光電変換素子アレイ部のサン
プルピッチを小さく設定した際の光電変換出力を用い
て、より微細パターンの検出及びより高精度の検出を行
い、一方、光電変換素子アレイのサンプルピッチを大き
く設定した際の光電変換出力を用いて、より高速応答及
びより低輝度限界の低い被写体の焦点検出ができるよう
に構成している。サンプルピッチとしては、例えば３５
ｍｍカメラとして充分微細なパターンにまで焦点検出を
可能とするためには、フィルム面即ち焦点面（一次結像
面）でのサンプルピッチが５０μｍ〜１００μｍ程度で
あればよいことが一般的に知られている。

【００２０】ここでサンプルピッチとは画像処理に用い
るデータ採取点の空間的な間隔を示すものである。この
時、光電変換素子の画素ピッチは、撮影レンズの焦点面
である一次像面換算でのサンプルピッチから求めること
ができ、二次像面換算、即ち焦点検出素子上での画素ピ
ッチｐは一次像面換算でのサンプルピッチＰに再結像光
学系の倍率Ｍを乗じることによって計算することができ
る。即ち、光電変換素子アレイ上でのサンプルピッチ、
即ち画素ピッチｐは、ｐ＝Ｍ＊Ｐ と表すことができ
る。光電変換素子アレイの標準的な画素ピッチは、たと
えば一次像面換算サンプルピッチＰ＝１００μｍ、再結
像光学系倍率Ｍ＝０．３とすると、画素ピッチｐ＝３３
μｍとなる。よって、画素ピッチｐ＜３３μｍとすれば
より細かいパターンの被写体の検出に好適であり、一
方、画素ピッチｐ≧３３ｕｍとすればより低輝度被写体
を検出に好適である。

【００２１】次に図５に戻って、ＡＦセンサＡＳの内部
構成について説明する。フォトダイオードＰＤ１〜ＰＤ
ｎは前述のようにサンプルピッチを切り換えられるよう
に構成されており、それぞれ独立して、各フォトダイオ
ード毎に画素増幅回路Ｅ１〜Ｅｎに入力される場合と、
サンプルピッチ４倍、即ちフォトダイオードＰＤ１〜Ｐ
Ｄ４、ＰＤ５〜ＰＤ８・・・のユニットをサンプルピッ
チとして画素増幅回路Ｅ１〜Ｅｎに入力される場合を切
り換えて動作することができる。

【００２２】フォトダイオードＰＤ１〜ＰＤ４を代表例
として、以下説明する。フォトダイオードＰＤ１の出力
は画素増幅回路Ｅ１に直接入力され、フォトダイオード
ＰＤ２、ＰＤ３、ＰＤ４の出力は各々スイッチＳＷ２
ｐ，ＳＷ３ｐ、ＳＷ４ｐを介して画素増幅回路Ｅ２、Ｅ
３、Ｅ４に入力される。またフォトダイオードＰＤ１〜
ＰＤ４の各出力はＰＤ１〜ＰＤ２間、ＰＤ２〜ＰＤ３
間、ＰＤ３〜ＰＤ４間にて各々スイッチＳＷ１２、ＳＷ
２３、ＳＷ３４で接続されている。

【００２３】通常サンプルピッチの場合はスイッチＳＷ
１２、ＳＷ２３、ＳＷ３４をオフ、スイッチＳＷ２ｐ，
ＳＷ３ｐ，ＳＷ４ｐをオンとする。即ち、フォトダイオ
ードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４の各出力を各々独
立して画素増幅回路Ｅ１、Ｅ２、Ｅ３、Ｅ４に入力す
る。一方サンプルピッチ４倍の場合は、スイッチＳＷ１
２、ＳＷ２３、ＳＷ３４をオン、スイッチＳＷ２ｐ，Ｓ
Ｗ３ｐ，ＳＷ４ｐをオフとする。即ちフォトダイオード
ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を一個のフォトダイオ
ードとして扱い、その出力をまとめて画素増幅回路Ｅ１
に入力する。

【００２４】このサンプルピッチ切り換えは制御回路Ｓ
ＣＣからの信号(ＰＴにより行われる。通常サンプルピ
ッチとサンプルピッチ４倍の場合のフォトダイオードＰ
Ｄ１〜ＰＤｎと画素増幅回路Ｅの接続関係をわかりやす
いように切り換えスイッチを省略して各々図６、７に示
す。即ち、図６は通常サンプルピッチの場合を示し、図
７はサンプルピッチ４倍の場合を示す。画素増幅回路Ｅ
では前記フォトダイオードアレイＰＤ１(ＰＤｎで発生
する電荷をそれぞれ増幅し、それぞれの電荷量に対応す
る電圧信号に変換して蓄積信号Ｖｓ１〜Ｖｓｎを発生す
る。

【００２５】このように本実施形態では、光電変換素子
アレイのサンプルピッチを切り換え可能に構成し、大き
い方の画素面積が小さい方の画素面積の４倍としている
ので、同一の信号蓄積量を得るのに１／４倍の時間です
むことになり、従来の焦点検出装置が小さい方の光電変
換素子アレイのみで構成されていることからすると、被
写体が暗い場合などは従来の焦点検出装置では電荷蓄積
時間が長くなり応答性を悪化させていたのに対して、電
荷蓄積時間が４分の１ですみ大幅な高速化を達成でき
る。

【００２６】図８は画素増幅回路Ｅの一画素分に対応す
る詳細な構成を示す回路図である。フォトダイオードＰ
Ｄ１のアノードは接地ＧＮＤに接続され、カソードは初
段アンプ部５１に入力される。この初段アンプ部５１
は、反転増幅器Ａ１、積分コンデンサＣ１、スイッチＳ
Ｗ１、とからなり所謂「積分回路」を構成している。ス
イッチＳＷ１はセンサ制御回路ＳＣＣからの信号(ＲＥ
Ｓによりオン／オフ制御される。蓄積動作時はスイッチ
ＳＷ１をオンとして積分コンデンサＣ１を初期化した
後、スイッチＳＷ１をオフして蓄積動作を開始させ、蓄
積量に応じた電圧が初段アンプ部５１の出力Ｖ１に発生
する。

【００２７】この初段アンプ部５１の出力Ｖ１は、２段
目アンプ部５２の入力に接続されており、この２段目ア
ンプ５２はコンデンサＣ２、Ｃ３、Ｃ４、反転増幅器Ａ
２、バッファＡ３、スイッチＳＷ２およびＳＷ３とから
構成され、サンプルホールド機能を有するとともに、増
幅率が（Ｃ２／Ｃ３）の反転増幅回路となっている。こ
れらのスイッチＳＷ２、ＳＷ３は各々センサ制御回路Ｓ
ＣＣからの信号(ＲＥＳ、(ＥＮＤによりそれぞれオン、
オフ制御される。蓄積制御はスイッチＳＷ２、ＳＷ３を
オンさせ各部を初期化し、その後、スイッチＳＷ２をオ
フして蓄積中の初段アンプ５１の出力Ｖ１を前記所定の
増幅率で増幅して出力ＶＳ１を発生する。そして信号
(ＥＮＤによりスイッチＳＷ３をオフするとホールドコ
ンデンサＣ４にその時点での蓄積レベルに対応する電圧
レベルを維持、即ちホールドして蓄積レベルを保持す
る。

【００２８】次に図５に戻り説明を続ける。画素増幅回
路Ｅの各出力Ｖｓ１〜ＶｓｎにはＰＭＯＳトランジスタ
Ｐ１〜Ｐｎのゲートが各々接続されている。但し、前述
のサンプルピッチ切り換えに関して画素増幅回路Ｅ１、
Ｅ２、Ｅ３、Ｅ４について説明すると、出力Ｖｓ１は直
接、Ｖｓ２、Ｖｓ３、Ｖｓ４は各々スイッチＳＷ２ｅ、
ＳＷ３ｅ、ＳＷ４ｅを介して接続されている。これらの
ＰＭＯＳトランジスタＰ１〜Ｐｎのドレインは全て接地
ＧＮＤに接続され、一方ソースは全て共通に定電流負荷
ＩＬに接続され、さらに出力をＭＤＡＴＡとするバッフ
ァＢ１に入力される。ここでＰＭＯＳトランジスタＰ１
〜Ｐｎ、定電流負荷ＩＬ、バッファＢ１は画素増幅回路
Ｅ１〜Ｅｎの各蓄積レベルのＭＡＸ値を検出し出力する
ピーク検出部６０を構成している。

【００２９】即ち、最も入射光量の大きいフォトダイオ
ードに対応する画素増幅回路ＥＣの出力に応じたモニタ
信号をＭＤＡＴＡに出力する。通常サンプルピッチの場
合は、スイッチＳＷ２ｅ、ＳＷ３ｅ、ＳＷ４ｅ及び対応
する各スイッチをオンとして画素増幅回路Ｅの各出力Ｖ
ｓ１〜Ｖｓｎの内のピーク検出を行う。一方サンプルピ
ッチ４倍の場合は、スイッチＳＷ２ｅ、ＳＷ３ｅ、ＳＷ
４ｅ及び対応する各スイッチをオフして有効な画素増幅
回路Ｅの出力Ｖｓ１、Ｖｓ５、Ｖｓ９・・・の内からピ
ーク検出を行う。なおこのサンプルピッチ切り換えは、
制御回路ＳＣＣの信号(ＰＴによって行われる。通常サ
ンプルピッチ、サンプルピッチ４倍の場合の各々につい
て有効となるピーク検出部を図６、７に示す（図６は通
常ピッチ、図７はサンプルピッチ４倍の場合である）。

【００３０】次に画素増幅回路Ｅ１(Ｅｎの各出力Ｖｓ
１〜ＶｓｎはさらにスイッチＳＷｓ１〜ＳＷｓｎを介し
て、共通に接続され、その出力をＳＤＡＴＡとするバッ
ファＢ２に入力される。スイッチＳＷｓ１〜ＳＷｓｎ
は、センサ制御回路ＳＣＣからの信号(ＣＬＫをシフト
レジスタＳＲに入力することにより、これに同期して順
次オンされて、各画素増幅回路Ｅの出力をＳＤＡＴＡに
順次出力させる。

【００３１】図９はＡＦセンサＡＳの蓄積動作と蓄積信
号読みだし動作を示すタイミングチャートである。ま
ず、コントローラＣＬは信号ＰＴをＬ（サンプルピッチ
小を示す）としてサンプルピッチを初期設定する。次に
信号ＲＥＳをＨョＬ、ＥＮＤをＬョＨとすることにより画
素増幅回路Ｅ内のスイッチＳＷ１、ＳＷ２、ＳＷ３をオ
ンし、各部の初期化を行う。そして所定時間後に信号Ｒ
ＥＳをＬョＨとすることにより画素増幅回路Ｅ内のスイ
ッチＳＷ１、ＳＷ２をオフし、蓄積動作を開始する。蓄
積積動作中は各フォトダイオード毎の入射光量に応じた
傾きで、各画素増幅回路出力Ｖｓ１〜Ｖｓｎのレベルが
下降していく。画素のピーク値を示すＭＤＡＴＡにはこ
れらのＶｓ１〜Ｖｓｎのうちで最もレベルの低い出力
（ＭＡＸ）に追従した出力がモニタ信号として出力され
る。コントローラＣＬはこのＭＤＡＴＡを所定のタイミ
ングで、内蔵しているＡＤコンバータＡＤＣでＡＤ変換
して、そのレベルをチェックする。

【００３２】そして蓄積量が適正なレベルになと、信号
ＥＮＤをＨョＬとすることにより画素増幅回路内のスイ
ッチＳＷ３をオフし、全画素ブロックの蓄積を終了し、
同時に各画素ブロックの蓄積レベルを保持する。そして
蓄積動作を終了後、次に蓄積信号の読み出しを行う。こ
こで、読み出しクロックとして信号ＣＬＫを入力する
と、シフトレジスタＳＲよりＳ１〜Ｓｎが出力され、ス
イッチＳｗｓ１〜Ｓｗｓｎが順次オンされ、各画素の蓄
積信号が順次ＳＤＡＴＡに出力される。コントローラＣ
ＬはＳＤＡＴＡ出力を信号ＣＬＫに同期してＡ／Ｄ変換
して内部のＲＡＭに格納していき、全ての画素について
の蓄積信号の読みだしが完了したところでその読み出し
動作を終了する。

【００３３】次にサンプルピッチ４倍の場合について説
明する。まず、コントローラＣＬは信号ＰＴをＨ（サン
プルピッチ大）としてサンプルピッチを初期設定する。
以下通常サンプルピッチの場合と同様に信号ＲＥＳをＨ
ョＬ、ＥＮＤをＬョＨとすることにより画素増幅回路Ｅ内
各部の初期化を行い、所定時間後に信号ＲＥＳをＬョＨ
とすることにより画素増幅回路Ｅの蓄積動作を開始す
る。蓄積動作中は、通常サンプルピッチの蓄積時に比較
して４倍の各フォトダイオード毎の入射光量に応じた傾
きで、各画素増幅回路出力Ｖｓ１〜Ｖｓｎのレベルが下
降していく。このときＭＤＡＴＡにはこれらのＶｓ１〜
Ｖｓｎのうちで最もレベルの低い出力（ＭＡＸ）に追従
した出力がモニタ信号として出力される。

【００３４】コントローラＣＬはこのＭＤＡＴＡを所定
のタイミングで、内蔵しているＡＤコンバータＡＤＣで
ＡＤ変換して、そのレベルをチェックし、蓄積量が適正
なレベルになると、信号ＥＮＤをＨョＬとすることによ
り全画素ブロックでの蓄積を終了する。次に蓄積信号の
読み出しを行う。ここで、信号ＣＬＫとして読み出しク
ロックを入力すると、シフトレジスタＳＲよりＳ１〜Ｓ
ｎが出力されてスイッチＳｗｓ１〜Ｓｗｓｎが順次オン
され各画素の蓄積信号が順次ＳＤＡＴＡに出力される。
ただしセンサデータとして有効な出力はＳ１、Ｓ５、Ｓ
９・・・に対応した出力であるので、コントローラＣＬ
は有効なＳＤＡＴＡ出力のみを信号ＣＬＫに同期してＡ
／Ｄ変換して内部のＲＡＭに格納していく。

【００３５】次に、本発明の第２の実施の形態に係るカ
メラの動作について、図１０に示すフローチャートに基
づいて説明する。これは図４に示すコントローラＣＬの
動作制御手順を示すメインルーチンである。まず、コン
トローラＣＬが動作を開始すると、図１０に示すメイン
ルーチンが実行されて、最初にＥＥＰＲＯＭにあらかじ
め記憶されている各種補正データや蓄積制御データを読
み込み、ＲＡＭに展開する（Ｓ２００）。続くステップ
Ｓ２０１では、ファーストレリーズスイッチ１ＲＳＷが
オンされているか否かを判断し、オフであれば、ステッ
プＳ２０９に分岐する。一方、オンであれば、露出量を
決定するために測光部ＳＫを動作させて被写体輝度を測
定して「測光」を行い（Ｓ２０２），被写体に対する焦
点状態を検出し、それに基づいて撮影レンズを合焦位置
へ駆動させ、被写体にピントを合わせるサブルーチン
「ＡＦ」をコールする（Ｓ２０３）。

【００３６】このＡＦ動作の結果、撮影レンズＬが合焦
したか否かを判別する（Ｓ２０４）。合焦していなけれ
ばステップＳ２０８に進み、一方合焦している場合は、
更にセカンドレリーズスイッチ２ＲＳＷがオンされてい
るか否かを判別する（Ｓ２０５）。セカンドレリーズス
イッチ２ＲＳＷがオンされていなければステップＳ２０
８に進む。一方、オンされている場合は、サブルーチン
「露出］を行うためにまず上記ステップＳ２０２で求め
た測光値に基づいて決定された絞り値に撮影レンズの絞
りを絞り込み、次にシャッタを制御して所定時間だけシ
ャッタを開いて露出動作を行う（Ｓ２０６）。このシャ
ッタ動作が終了したら絞りを開放状態に戻した後、撮影
したフィルムを巻き上げて、次のコマの位置に給送し
（Ｓ２０７）、一連の撮影動作を終了して続くステップ
Ｓ２０８に進み、不図示の表示装置ＬＣＤ、ＬＥＤの表
示動作を制御し（Ｓ２０８）、その後、前記ステップＳ
２０１に戻って同様の処理を繰り返す。

【００３７】ステップＳ２０９では、シャッタに係わる
１ＲＳＷや２ＲＳＷ以外のスイッチのどれかが操作され
ていることを想定して他のスイッチの状態を判定し（Ｓ
２０９）、オンされていなければ上記ステップＳ２０８
に進む。一方オンされているスイッチがある場合はその
オンされたスイッチに応じた処理を実行（Ｓ２１０）し
た後ステップＳ２０８に進む。

【００３８】図１１には、図１０中のステップＳ２０３
でコールされるサブルーチン「ＡＦ（自動焦点）」のフ
ローチャートが示されている。このＡＦ動作では、まず
ステップＳ３００で初期状態を通常サンプルピッチに設
定するために、それを示すフラグをセットし、制御信号
ＰＴをＨとする。次にステップＳ３０１で蓄積中フラグ
を参照して、ＡＦセンサＡＳが蓄積中か否か判断し、ま
だ蓄積中であればステップＳ３０３に進み、蓄積中でな
ければ、ステップＳ３０２で蓄積終了フラグを参照し
て、ＡＦセンサＡＳの蓄積が終了したか否かを判断す
る。蓄積終了していればステップＳ３０４に進み、まだ
蓄積終了していなければ続くステップＳ３０３に進む。

【００３９】ステップＳ３０３ではサブルーチン「蓄積
制御」をコールすることにより、ＡＦセンサＡＳの蓄積
動作を開始すると共に、バッファＢ１からのモニタ出力
ＭＤＡＴＡをチェックし、適正レベルに達しているか、
蓄積リミット時間に達しているか否かを判定し、ＡＦセ
ンサの蓄積制御を行なう。そして、蓄積動作中の場合に
は、このサブルーチンの中で蓄積中を示すフラグをセッ
トする。そしてステップＳ３０１に戻る。

【００４０】ステップＳ３０４では、ＡＦセンサＡＳに
おいて蓄積された信号を、バッファＢ２よりセンサデー
タとして読み出す。これは、コントローラＣＬから読み
出しクロックＣＬＫをＡＦセンサＡＳに与え、それに同
期してＡＦセンサＡＳより出力されるセンサデータを、
コントローラＣＬは順次ＡＤ変換してＲＡＭに格納す
る。続いて、このＲＡＭに格納されたセンサデータに基
づいて焦点検出演算を行う（Ｓ３０５）。またここで蓄
積中フラグ、蓄積終了フラグを初期化して次回の蓄積動
作に備える。

【００４１】そして、ステップＳ３０６において焦点検
出演算結果が検出不能であるか否か判断し、検出可能で
あれば、ステップＳ３０７に進む。一方、検出不能なら
ばステップＳ３１１に進む。ステップＳ３０７では、上
記焦点検出演算により求められたデフォーカス量が許容
範囲内にあるかを判別して、範囲内にあれば合焦状態に
あるのでステップＳ３１０に進み、合焦処理を行った
後、リターンする。ステップＳ３１０の合焦処理では合
焦を示す不図示のファインダ内ＬＥＤを点灯させたり、
不図示のＰＣＶを発音させて合焦となったことを報知す
る。一方ステップＳ３０７にて、デフォーカス量が許容
範囲外、即ち非合焦状態である場合には、Ｓ３０８にて
上記ステップＳ３０５で求められたデフォーカス量に基
づいてレンズ駆動量を計算する。そしてステップＳ３０
９に進み、上記レンズ駆動量だけレンズを駆動を行う。
その後は再度ステップＳ３０１に戻って同様にＡＦ動作
を行い、合焦するまで蓄積動作(レンズ駆動を繰り返
す。

【００４２】一方ステップＳ３０６で検出不能であった
場合は、ステップＳ３１１でセンサデータ及び後述する
蓄積時間に基づいて、被写体が低輝度であるか否か判断
する。低輝度である場合はステップＳ３１２に進み、サ
ンプルピッチが通常か４倍モードであるかをフラグを参
照して判別する。最初は通常サンプルピッチに設定され
ているので、ステップｓ３１３に進み、サンプルピッチ
を４倍に設定してステップＳ３０１に戻り、低輝度性能
を向上して再度蓄積動作を行う。一方すでにサンプルピ
ッチ４倍になっている場合はステップＳ３１４に進む。
またステップＳ３１１にて低輝度ではない場合もステッ
プＳ３１４に進む。ステップＳ３１４では、検出不能処
理として、ファインダ内ＬＥＤを点滅させる等の検出不
能を示す動作を行い、リターンする。

【００４３】次に、図１２のフローチャートに基づい
て、図１１のステップＳ３０２でコールしたサブルーチ
ン「蓄積制御」について設明する。まず蓄積中フラグを
参照して蓄積中か否かを判別し（Ｓ４００）、蓄積中で
なければ、ＡＦセンサＡＳの蓄積を開始し蓄積中フラグ
をセットするとともに、コントローラＣＬ内部の不図示
のカウンタを動作させ蓄積時間の計測を開始して（Ｓ４
０１）、リターンする。次にステップＳ４００で蓄積中
であれば、ステップＳ４０２に進み、前述のカウンタ出
力に基づく蓄積時間ｔを蓄積リミット時間Ｔｌｍｔと比
較し、蓄積時間ｔが蓄積リミット時間Ｔｌｍｔよりも大
きい場合はステップＳ４０５に進み蓄積を終了し、蓄積
終了フラグをセットする。

【００４４】蓄積時間ｔが蓄積リミット時間Ｔｌｍｔ以
下の場合はステップＳ４０３に進み、モニタ出力ＭＤＡ
ＴＡのレベルをＡＤ変換する。そしてステップＳ４０４
では、ＡＤ変換値Ｍを所定の判定値Ｍｔｈと比較する。
そしてモニタレベルＭが判定値Ｍｔｈよりも小さい場合
は、ステップＳ４０５に進み、蓄積を終了した後リター
ンする。一方そうでなければリターンする。

【００４５】以上述べたように、被写体が低輝度であり
通常サンプルピッチでは検出できない場合であっても、
ＡＦセンサＡＳのサンプルピッチを４倍に切り換えて検
出することにより、低輝度限界を４倍に向上させて検出
することができる。さらにサンプルピッチの切り換えを
同一の光電変換素子アレイを切り換えて実現しているの
で、サンプルピッチの切り換えで異なる被写体を検出し
てしまうことがない。あるいはＡＤ変換する前に画素出
力を加算しているので、ＡＤ変換後の加算する場合に比
べてＡＤ変換誤差が小さいという長所がある。

【００４６】また、前述の測光処理（図１０ステップＳ
２０２）の結果が所定の輝度値より低い場合は、予めサ
ンプルピッチ４倍に設定してＡＦセンサの蓄積を開始す
るようにすれば、通常サンプルピッチによる蓄積及び焦
点検出演算時間分のタイムラグ短縮とすることができ
る。

【００４７】次に、本発明の第３の実施の形態について
説明する。図１３は前述の第２の実施の形態における図
１１に対応するフローチャートを示すものであり、第２
実施形態と本実施形態は、図１１と図１３のみ異なりそ
の他は同一である。

【００４８】まずステップＳ５００においてサンプルピ
ッチの初期状態としてサンプルピッチ４倍に設定し、そ
れを示すフラグをセットすると共に、制御信号ＰＴをＨ
にする。次にステップＳ５０１で蓄積中フラグを参照し
て、ＡＦセンサＡＳが蓄積中か否か判断し、まだ蓄積中
であればステップＳ５０３に進み、蓄積中でなければ、
ステップＳ５０２において蓄積終了フラグを参照して、
ＡＦセンサＡＳの蓄積が終了したか否かを判断する。蓄
積終了していればＳ５０４に進み、まだ蓄積終了してい
なければ続くステップＳ５０３に進む。

【００４９】ステップＳ５０３では、図１２に記載のサ
ブルーチン「蓄積制御」をコールすることにより、ＡＦ
センサＡＳの蓄積動作を開始すると共に、ＡＦセンサＡ
Ｓのモニタ出力をチェックして蓄積終了か否かの判断を
行い、蓄積終了でなければ、蓄積中を示すフラグをセッ
トする。そしてステップＳ５０１に戻る。ステップＳ５
０２おいて蓄積終了と判断された場合には、ステップＳ
５０４で、ＡＦセンサＡＳにおいて蓄積された信号をセ
ンサデータとして読み出す。コントローラＣＬから読み
出しクロックＣＬＫをＡＦセンサＡＳに与え、それに同
期してセンサデータがＡＦセンサＡＳより出力されるの
で、コントローラＣＬはこのセンサデータを順次ＡＤ変
換してＲＡＭに格納する。

【００５０】続いて、ステップＳ５０５にてこのＲＡＭ
に格納されたセンサデータに基づいて焦点検出演算を行
う。またここで蓄積中フラグ、蓄積終了フラグを初期化
して次回の蓄積動作に備える。そして、ステップＳ５０
６において焦点検出演算結果が検出不能であるか否か判
断し、検出可能であれば、ステップＳ５０７に進む。一
方、検出不能ならばステップＳ５１２に進む。

【００５１】ステップＳ５０６で検出不能であった場合
は、被写体が非常に高周波なパターンで相対的にサンプ
ルピッチが粗いため検出できないある場合が考えられ
る。そこでサンプルピッチを細かくして検出を行う。ま
ず、ステップＳ５１２で、サンプルピッチが通常か４倍
モードであるかをフラグを参照して判別する。最初はサ
ンプルピッチ４倍に設定されているので、ステップＳ５
１３に進む。ステップＳ５１３では、サンプルピッチを
最初のサンプルピッチの１／４倍（通常サンプルピッ
チ）に設定し、ステップＳ５０１に戻り再度蓄積動作を
行う。一方すでにサンプルピッチ１／４倍（通常サンプ
ルピッチ）になっている場合はステップＳ５１４に進
む。

【００５２】ステップＳ５１４では、検出不能処理とし
て、ファインダ内ＬＥＤを点滅させる等の検出不能を示
す動作を行い、リターンする。このように、サンプルピ
ッチ４倍と通常サンプルピッチの両方のサンプルピッチ
によって焦点検出を行っても検出不能となった場合に、
検出不能処理を行なっている。

【００５３】焦点検出可能であればステップＳ５０７に
進み、上記焦点検出演算により求められたデフォーカス
量が合焦許容範囲内にあるかを判別して、範囲内にあれ
ば合焦状態にあるのでステップＳ５１１に進み、合焦処
理を行い、リターンする。ステップＳ５１１の合焦処理
では合焦を示すファインダ内ＬＥＤ（不図示）を点灯さ
せたり、不図示のＰＣＶを発音させて合焦となったこと
を報知する。次にステップＳ５０７にて非合焦状態であ
れば、Ｓ５０８に進む。

【００５４】ステップＳ５０８では上記ステップＳ５０
５で求められたデフォーカス量ＤＦを所定値Ｄと比較す
る。そしてデフォーカス量ＤＦが所定値Ｄよりも小さい
場合は合焦近傍であるので、より高精度な焦点検出を行
うためステップＳ５１２に進む。ステップＳ５１２、Ｓ
５１３ではサンプルピッチを１／４倍（通常サンプルピ
ッチ）に設定してステップＳ５０１に戻り再度蓄積動作
をやり直し、より高精度な焦点検出を行う。そしてデフ
ォーカス量が所定値Ｄよりも大きい場合はステップＳ５
０９に進む。デフォーカス量がある程度大きい場合は、
通常サンプルピッチで検出しても、サンプルピッチ４倍
で検出しても得られる空間周波数の上限は同一になって
しまい、小さいサンプルピッチで検出する意味がなく、
さら小さいサンプルピッチで検出するとに蓄積時間およ
び演算時間が増大するという副作用が発生するのでサン
プルピッチの切り換えは行わない。

【００５５】そしてステップＳ５０９に進み上記デフォ
ーカス量に基づいてレンズ駆動量を演算し、ステップＳ
５１０でこのレンズ駆動量だけレンズを駆動を行う。そ
の後は再度ステップＳ５０１に戻って同様にＡＦ動作を
行い、合焦するまで蓄積動作〜レンズ駆動を繰り返す。

【００５６】以上述べたように、合焦近傍となるまでは
ＡＦセンサＡＳをサンプルピッチの大きい方に切り換え
て検出するので、同一輝度においては蓄積時間を１／４
倍と短縮することができるとともにセンサデータ数が１
／４倍となり演算時間も短縮することができる。また合
焦近傍ではサンプルピッチを小さい方に切り換えて検出
するので焦点検出精度を高めることができる。そして被
写体が高周波パターンで検出できない場合でも、サンプ
ルピッチを小さくして再検出するので検出できる可能性
が高まる。

【００５７】次に、本発明の第４の実施の形態について
説明する。第４実施形態は第２実施形態に対して、図５
に示すＡＦセンサＡＳの内部構成を図１４に置き換えた
ものであり、その他は第２実施形態と同一なので説明を
省略する。ここではサンプルピッチを切り換えるため
に、画素ピッチを変えるだけではなく、光電変換素子列
の並び方向と直角方向の幅についても、サンプルピッチ
が大きい時は大きくするように画素を切り換える。これ
はサンプルピッチに対して幅が小さいとエネルギー的に
損であり、大きいとサンプルピッチが細かくても幅方向
で情報が相殺されてサンプルピッチの細かい情報がとれ
なくなるからである。この幅はサンプルピッチの４〜５
倍程度が最適と一般的に知られている。従って、サンプ
ルピッチの切り換えとともに幅も切り換えた方が有効な
被写体情報が得られる。

【００５８】図１４に示すＡＦセンサＡＳの内部構成に
ついて説明する。フォトダイオードＰＤ１ａ〜ＰＤｎ
ａ、ＰＤ１ｂ〜ＰＤｎｂ、ＰＤ１ｃ〜ＰＤｎｃはサンプ
ルピッチと、サンプルピッチと直角方向の幅を切り換え
られるように構成されており、フォトダイオードＰＤ１
ａ〜ＰＤ１ｃ、ＰＤ２ａ〜ＰＤ２ｃを代表例として以下
説明する。フォトダイオードＰＤ１ａ〜ＰＤｎａがそれ
ぞれ独立して画素増幅回路Ｅ１〜Ｅｎに入力される場合
と、サンプルピッチ２倍かつ幅２倍（面積４倍）となる
フォトダイオードＰＤ１ａ〜ＰＤ１ｃおよびＰＤ２ａ〜
ＰＤ２ｃのユニットを１画素として画素増幅回路Ｅ１、
Ｅ３、・・・に入力される場合を切り換えて動作するこ
とができる。フォトダイオードＰＤ１ｂ、ＰＤ１ｃはＰ
Ｄ１ａの幅の１／２倍の幅及び同一のピッチを各々有し
ている。

【００５９】フォトダイオードＰＤ１ａの出力は画素増
幅回路Ｅ１に直接入力され、フォトダイオードＰＤ１
ｂ、ＰＤ１ｃの出力は各々スイッチＳＷ１ｂ、ＳＷ１ｃ
を介して画素増幅回路Ｅ１に入力される。フォトダイオ
ードＰＤ２ａの出力は画素増幅回路Ｅ１にスイッチＳＷ
１２を介して画素増幅回路Ｅ１入力に接続されるととも
に、スイッチＳＷ２ｐを介して画素増幅回路Ｅ２入力に
接続される。またフォトダイオードＰＤ２ｂ、ＰＤ２ｃ
の出力は各々スイッチＳＷ２ｂ、ＳＷ２ｃを介して接続
された後、スイッチＳＷ１２を介して画素増幅回路Ｅ１
の入力に接続されるとともに、スイッチＳＷ２ｐを介し
て画素増幅回路Ｅ２入力に接続される。

【００６０】通常サンプルピッチの場合はスイッチＳＷ
１ｂ、ＳＷ１ｃ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ１２をオ
フ、スイッチＳＷ２ｐをオンとする。即ち、フォトダイ
オードＰＤ１ａ、ＰＤ２ａの各出力を各々独立して画素
増幅回路Ｅ１、Ｅ２に入力する。一方サンプルピッチ２
倍かつ幅２倍の場合は、スイッチＳＷ１ｂ、ＳＷ１ｃ、
ＳＷ２ｂ，ＳＷ２ｃ、ＳＷ１２をオン、スイッチＳＷ２
ｐをオフとする。即ちフォトダイオードＰＤ１ａ、ＰＤ
１ｂ、ＰＤ１ｃ、ＰＤ２ａ，ＰＤ２ｂ，ＰＤ２ｃを一個
のフォトダイオードとして扱い、その出力をまとめて画
素増幅回路Ｅ１に入力する。

【００６１】このサンプルピッチ切り換えは制御回路Ｓ
ＣＣからの信号(ＰＴにより行われる。サンプルピッチ
１倍、画素幅１倍モードとサンプルピッチ２倍、画素幅
２倍モードの各々の場合のフォトダイオードＰＤ１〜Ｐ
Ｄｎ、画素増幅回路Ｅの接続の様子をわかりやすいよう
に切り換えスイッチを省略して各々図１５，１６に示
す。即ち、図１５はサンプルピッチ１倍、画素幅１倍モ
ードを示し、図１６はサンプルピッチ２倍、画素幅２倍
モードを示す。画素増幅回路Ｅでは前記入力されるフォ
トダイオードが発生する電荷をそれぞれ増幅し、それぞ
れの電荷量に対応する電圧信号に変換して蓄積信号Ｖｓ
を発生する。

【００６２】次に図１４に戻り説明を続ける。画素増幅
回路Ｅの各出力Ｖｓ１〜Ｖｓｎにはピーク検出部を構成
するＰＭＯＳトランジスタＰ１〜Ｐｎのゲートが各々接
続されている。但し、前述のサンプルピッチ切り換えに
関して画素増幅回路Ｅ１、Ｅ２について代表して説明す
ると、出力Ｖｓ１は直接、Ｖｓ２はスイッチＳＷ２ｅを
介して接続されている。ピーク検出部についてはすでに
説明したものと同一であるので説明は省略する。サンプ
ルピッチ１倍の場合は、スイッチＳＷ２ｅをオンとして
画素増幅回路Ｅの各出力Ｖｓ１〜Ｖｓｎの内のピーク検
出を行う。一方サンプルピッチ２倍の場合は、スイッチ
ＳＷ２ｅオフして有効な画素増幅回路Ｅの出力Ｖｓ１、
Ｖｓ３、Ｖｓ５・・・の内からピーク検出を行う。なお
このサンプルピッチ切り換えは、制御回路ＳＣＣの信号
(ＰＴによって行われる。サンプルピッチ１倍、サンプ
ルピッチ２倍の場合の各々について有効となるピーク検
出部を前述の図１５、１６に示す。シフトレジスタＳＲ
の動作については第２実施形態と同一であるので説明を
省く。

【００６３】次に第４実施形態の動作について図１７に
示すフローチャートを用いて説明する。この図１７に示
すフローチャートはＡＦ動作を示し、第２実施形態の図
１１に対応している。以下、図１１と異なる部分のみ説
明する。

【００６４】まずステップＳ６００においてサンプルピ
ッチ、画素幅の初期状態としてサンプルピッチ１倍、画
素幅１倍を設定し、それを示すフラグをセットする。次
にステップＳ６０１、Ｓ６０２、Ｓ６０３で蓄積動作を
行う。詳細は図１１に示すフローチャートと同じなので
省略する。ステップＳ６０４では、ＡＦセンサＡＳにお
いて蓄積された信号をセンサデータとし読み出し、ステ
ップＳ６０５にてこのＲＡＭに格納されたセンサデータ
に基づいて焦点検出演算を行う。そして、ステップＳ６
０６において焦点検出演算結果が検出不能であるか否か
判断し、検出可能であれば、ステップＳ６０７に進む。
一方、検出不能ならばステップＳ６１１に進む。ステッ
プＳ６１１では低輝度か否か判別する。低輝度の場合は
ステップＳ６１２に進み、サンプルピッチ２倍、画素幅
２倍モードであるかをフラグを参照して判別する。最初
はサンプルピッチ１倍、画素幅１倍に設定されているの
で、ステップｓ６１３に進みサンプルピッチを２倍、画
素幅２倍に設定して低輝度検出限界を向上させてステッ
プＳ６０１に戻り再度蓄積動作を行う。一方すでにサン
プルピッチ２、画素幅２倍になっている場合はステップ
Ｓ６１４に進み、検出不能処理として、ファインダ内Ｌ
ＥＤを点滅させる等の検出不能を示す動作を行い、リタ
ーンする。ステップＳ６０７(Ｓ６１０については図１
１と同じ内容なので説明は省略する。

【００６５】このように光電変換素子アレイのサンプル
ピッチ及び幅を切り換え可能に構成することによって、
より有効に被写体情報を得ることができる。また大きい
方の画素面積はサンプルピッチ２倍、画素幅２倍として
小さい方の画素面積の４倍としているので、低輝度検出
限界を４倍向上させることができる。また同一輝度では
電荷蓄積時間が１／４倍ですみ大幅な高速化を達成でき
る。

【００６６】またサンプルピッチ２倍と画素幅２倍とを
同時に切り換えているが、独立して設定して使用するこ
とも可能である。本実施形態ではサンプルピッチ、画素
幅の切り換えを各々２倍としているが、これに限定され
るものではない。

【００６７】本発明の各実施形態では、サンプルピッチ
の切換えは２段階しか行なっていないが、３段階以上に
しても良いことは勿論である。この場合、初期状態で一
番ピッチが粗いか細かいピッチに設定する他に、中間ピ
ッチを設定し、被写体輝度情報や焦点状態情報に基づい
て、サンプルピッチの変更を行なうこともできる。

【００６８】本発明の各実施形態では、サンプルピッチ
の変更は、バッファＢ１を介して出力される各光電変換
素子のモニタデータに基づいて行なっていたが、光電変
換素子列に隣接して設けられたモニタセンサの出力に基
づいて変更を行なっても良く、また、本発明をカメラに
適用した場合には、カメラの露出制御用の測光素子の出
力を用いることもできる。

【００６９】以上述べたように、本発明の各実施形態の
光電変換装置によれば、同一の光電変換素子アレイの画
素ピッチ、画素面積を切り換えて使用することにより、
簡単な回路構成で微細なパターンを有する被写体も検出
可能であると共に、焦点検出精度を高めることができ、
かつ応答性、低輝度限界性能も向上させることが可能と
なるという顕著な効果が得られる。

【００７０】なお、この発明の上記実施形態によれば、
以下の如き構成が得られる。 （１） 入射光量に応じた電荷を発生する電荷蓄積型光
電変換素子を所定のピッチで複数配列した光電変換素子
アレイと、この光電変換素子アレイ中において、隣接す
る上記光電変換素子を結合または分離して画素ピッチを
切り換える画素ピッチ切換手段と、この画素ピッチ切換
手段を制御し、上記光電変換素子アレイから所定の画素
ピッチで画素出力を得る制御手段と、を具備することを
特徴とする光電変換装置。(1)に記載の光電変換装置に
よれば、微細パターンの検出が可能となり、画素ピッチ
を切換えることにより、低輝度の場合であっても応答性
に優れ、低輝度検出限界が向上した光電変換装置を提供
できる。 （２） さらに、上記光電変換素子の配列方向と直交す
る方向に、各光電変換素子と隣接して設けられ、画素幅
切換用の複数の第２光電変換素子と、この第２光電変換
素子と、上記光電変換素子を結合または分離して、画素
ピッチに対して直角方向の画素幅を切り換える画素幅切
換手段と、を具備し、上記制御手段は上記画素ピッチ切
換手段を制御すると共に上記画素幅切換手段を制御し、
画素出力を得ることを特徴とする（１）に記載の光電変
換装置。（２）に記載の光電変換装置によれば、さら
に、画素幅を切換えることにより、サンプルピッチを余
り粗くすることなく、低輝度限界を向上させることがで
きる。 （３） 上記制御手段は、被写体の輝度に応じて上記画
素ピッチ又は上記画素幅を切換え制御する(1)又は(2)に
記載の光電変換装置。（３）に記載の光電変換装置によ
れば、被写体輝度に応じて適切な画素出力を得ることが
できる。

【００７１】（４） 上記制御手段は、上記光電変換素
子の電荷蓄積出力に基づいて、上記被写体輝度の判定を
行なう(3)に記載の光電変換装置。（４）に記載の光電
変換装置によれば、光電変換素子列中の光電変換素子の
出力を兼用することができるので、スペースを節約する
ことができる。 （５） 上記光電変換装置は、撮影装置に設けられ、上
記光電変換素子列からの出力に基づいて、焦点状態を検
出し、上記制御手段は、上記検出された焦点状態に基づ
いて、上記画素ピッチ又は上記画素幅を切換え制御する
(1)又は(2)に記載の光電変換装置。（５）に記載の光電
変換装置によれば、焦点状態に応じたサンプルピッチを
選択することができ、例えば、合焦点近傍ではより精度
の高い焦点検出を行なうことが可能となる。

【００７２】（６） 複数の光電変換素子を配列した光
電変換素子列と、上記光電変換素子列の各光電変換素子
に接続された複数の画素増幅器と、上記光電変換素子列
と上記画素増幅器の間の接続を切換えるスイッチング回
路と、を有し、上記スイッチング回路は制御信号に基づ
いて、上記各光電変換素子毎に１つの上記画素増幅器を
接続するモードと、所定数の光電変換素子に対して１つ
の画素増幅器を接続するモードを有することを特徴とす
る光電変換装置。（６）に記載の光電変換装置によれ
ば、スイッチング回路によって接続を切換えることによ
り、最適なサンプリングとすることができ、画素ピッチ
を細かくすると微細なパターンを検出でき、また画素ピ
ッチを粗くすると検出限界を向上させることができる。
また、画素増幅器を設けているので、感度を向上させる
ことが容易である。 （７） さらに、画素信号を順次シフトするためのシフ
トレジスタと、このシフトレジスタの各レジスタと、上
記複数の各画素増幅器との間の接続を切換える第2スイ
ッチング回路と、を有し、上記第2スイッチング回路
は、上記制御信号に基づいて、上記各画素増幅器毎に１
つのレジスタを接続するモードと、所定数の画素増幅器
に対して１つのレジスタを接続するモードとを有するこ
とを特徴とする(6)に記載の光電変換装置。（７）に記
載の光電変換装置によれば、画素信号の出力時に必要な
画素信号のみを選択的に出力することができる。 （８） 上記画素増幅器の出力のピーク値を出力するバ
ッファを有する(6)又は(7)に記載の光電変換装置。
（８）に記載の光電変換装置によれば、新たにモニタ用
センサを設ける必要がなく、小型化が容易となる。

【００７３】（９） 入射光量に応じた電荷を発生する
電荷蓄積型光電変換素子を所定のピッチで複数配列した
光電変換素子アレイと、上記光電変換素子の配列方向と
直交する方向に、各光電変換素子と隣接して設けられ、
画素幅切換用の複数の第２光電変換素子と、この第２光
電変換素子と、上記光電変換素子を結合または分離し
て、画素ピッチに対して直角方向の画素幅を切り換える
画素幅切換手段と、この画素幅切換手段を制御し、上記
光電変換素子アレイから画素出力のレベルを変更する制
御手段と、を具備することを特徴とする光電変換装置。
（９）に記載の光電変換装置によれば、低輝度の場合で
あっても応答性に優れ、低輝度検出限界が向上した光電
変換装置を提供できる。 （１０） 複数の光電変換素子からなる光電変換素子列
を有する光電変換装置において、隣接する複数の光電変
換素子の出力を組み合わせる出力するスイッチング回路
を有することを特徴とする光電変換装置。

【００７４】（１１） 上記光電変換装置は、被写体輝
度情報または焦点状態検出情報に基づいて上記スイッチ
ング回路による上記出力の組み合わせを変更する(10)に
記載の光電変換装置。 （１２） 所定のピッチを有する複数の光電変換素子か
ら構成され、入射光量に応じた電荷を発生する電荷蓄積
型の光電変換素子アレイと、前記光電変換素子アレイの
隣接する光電変換素子を結合または分離して画素ピッチ
を切り換える画素ピッチ切り換え手段と、前記画素ピッ
チ切り換え手段を制御するとともに前記光電変換素子ア
レイの出力を得る制御手段と、を有することを特徴とす
る光電変換装置。 （１３） 所定のピッチを有する複数の光電変換素子か
ら構成され、入射光量に応じた電荷を発生する電荷蓄積
型の光電変換素子アレイと、前記光電変換素子アレイの
隣接する光電変換素子を結合または分離して画素ピッチ
を切り換える画素ピッチ切り換え手段と、前記光電変換
素子アレイの隣接する光電変換素子を結合または分離し
て、画素ピッチに対して直角方向の画素幅を切り換える
画素幅切り換え手段と、前記画素ピッチ切り換え手段
と、前記画素幅切り換え手段を制御するとともに前記光
電変換素子アレイの出力を得る制御手段と、を有するこ
とを特徴とする光電変換装置。 （１４） 被写体の輝度を検出する輝度測定手段を有
し、前記制御手段は前記輝度測定手段の出力に基づき、
低輝度の場合は、前記画素ピッチ切り換え手段に画素ピ
ッチを拡大するように制御することを特徴とする(12)又
は(13)に記載の光電変換装置。

【００７５】

【発明の効果】以上述べたように、本発明によれば、微
細なパターンを有する被写体も検出可能であると共に、
焦点検出精度が高くかつ応答性、低輝度限界性能も向上
させた焦点検出装置を提供できる。

【図面の簡単な説明】

【図１】図１は、本発明の第１の実施の形態の構成を示
すブロック図である。

【図２】図２は、本発明の第２の実施の形態に係り、本
発明の光電変換装置が搭載されたカメラの断面図であ
る。

【図３】図３は、本発明の第２の実施の形態における、
焦点検出光学系の構成を示す図である。

【図４】図４は、図３に示したカメラの電気制御ブロッ
ク図である。

【図５】図５は、図４に示した電気制御回路ブロック中
のＡＦセンサＡＳのフォトダイオードアレイＰＤＡＬ、
ＰＤＡＲ、処理回路ＳＡの詳細回路図である。

【図６】図６は、通常サンプルピッチの場合における、
フォトダイオードＰＤ１(ＰＤｎと画素増幅回路Ｅの接
続関係を示す回路図である。

【図７】図７は、サンプルピッチ４倍の場合における、
フォトダイオードＰＤ１(ＰＤｎと画素増幅回路Ｅの接
続関係を示す回路図である。

【図８】図８は、図４に示した電気制御回路ブロック中
の画素増幅回路Ｅの一画素分に対応する詳細回路図であ
る。

【図９】図９は、本発明の第２の実施の形態における、
ＡＦセンサＡＳの蓄積動作と蓄積信号読みだし動作を示
すタイミングチャートである。

【図１０】図１０は、本発明の第２の実施の形態に係る
カメラの動作を示すフローチャートである。

【図１１】図１１は、図１０中のステップＳ２０３でコ
ールされるサブルーチン「ＡＦ（自動焦点）」を示すフ
ローチャートである。

【図１２】図１２は、図１１のステップＳ３０２でコー
ルされるサブルーチン「蓄積制御」を示すフローチャー
ト図である。

【図１３】図１３は、本発明の第３の実施の形態に係る
フローチャート図である。

【図１４】図１４は、本発明の第４の実施の形態に係る
ＡＦセンサＡＳの内部構成を示す回路ブロック図であ
る。

【図１５】図１５は、サンプルピッチ１倍、画素幅１倍
モードの際のフォトダイオードＰＤ１〜ＰＤｎ、画素増
幅回路Ｅの接続の様子をを示す回路ブロック図である。

【図１６】図１６は、サンプルピッチ２倍、画素幅２倍
モードの際のフォトダイオードＰＤ１〜ＰＤｎ、画素増
幅回路Ｅの接続の様子を示す回路ブロック図である。

【図１７】図１７は、第４実施形態の動作を示すフロー
チャート図である。

【符号の説明】

１ 光電変換素子アレイ、 ２ 画素ピッチ切換手段、 ３ 制御手段、 ＡＳ ＡＦセンサ、 ＣＬ コントローラ、 ＰＤ１〜ＰＤｎ フォトダイオード Ｅ１〜Ｅｎ 画素増幅器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入射光量に応じた電荷を発生する電荷蓄
   積型光電変換素子を所定のピッチで複数配列した光電変
   換素子アレイと、 この光電変換素子アレイ中において、隣接する上記光電
   変換素子を結合または分離して画素ピッチを切り換える
   画素ピッチ切換手段と、 この画素ピッチ切換手段を制御し、上記光電変換素子ア
   レイから所定の画素ピッチで画素出力を得る制御手段
   と、 を具備することを特徴とする光電変換装置。
2. 【請求項２】 入射光量に応じた電荷を発生する電荷蓄
   積型光電変換素子を所定のピッチで複数配列した第1光
   電変換素子アレイと、 上記光電変換素子の配列方向と直交する方向に、各光電
   変換素子と隣接して設けられ、画素幅切換用の複数の第
   ２光電変換素子と、 この第２光電変換素子と、上記光電変換素子を結合また
   は分離して、画素ピッチに対して直角方向の画素幅を切
   り換える画素幅切換手段と、 この画素幅切換手段を制御し、上記光電変換素子アレイ
   から所定の画素幅で画素出力を得る制御手段と、 を具備したことを特徴とする光電変換装置。
3. 【請求項３】 上記制御手段は、被写体の輝度に応じて
   上記画素ピッチまたは上記画素幅を切換え制御する請求
   項１又は２に記載の光電変換装置。