JPH10271407A

JPH10271407A - 映像信号処理装置

Info

Publication number: JPH10271407A
Application number: JP6764697A
Authority: JP
Inventors: Hiroyoshi Urakawa; 裕喜浦川; Takashi Yamaguchi; 隆山口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-03-21
Filing date: 1997-03-21
Publication date: 1998-10-09
Anticipated expiration: 2017-03-21
Also published as: JP3531406B2

Abstract

(57)【要約】【課題】プログラマブルＩＣを用いた映像信号処理装
置において、ＣＰＵまたはプログラマブル演算回路に誤
動作が生じた場合、安定して映像を表示しなければなら
ない。【解決手段】ＤＳＰ３に誤動作が生じた場合に、画面
に映像データ格納手段８のデータを出力するように選択
手段９を出力し、また誤動作情報を表示するように構成
したものである。これにより、ユーザーにプロセッサの
動作状態を認識させることを可能にし、同時に映像信号
を安定して出力することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号の処理装
置に係わるものであり、更に詳しくはプログラマブル演
算回路（ディジタルシグナルプロセッサ：以下、ＤＳＰ
と記す）を用いたテレビジョン受信機に関するものであ
る。

【０００２】

【従来の技術】近年、ＤＳＰによる信号処理技術につい
ては様々な開発がなされ、その一つとしては、例えば特
開平５ー５６３７２号公報に記されたＤＳＰを使用した
テレビジョン受像機がある。このＤＳＰを用いるテレビ
ジョン受信機の構成例を図７に示し、以下にこのテレビ
ジョン受信機について説明する。

【０００３】図７はＤＳＰを用いたテレビジョン受像機
の概略を記すブロック図である。図７において、アンテ
ナ２００で受信された信号は、チューナー２０１に導か
れここで選択チャンネルが決まり、チューナー２０１か
ら導出された中間周波信号は、中間周波増幅器２０２に
て増幅され、検波器２０３に供給される。検波器２０３
から出力されたビデオ信号は、選択回路２０４にて選択
され、同期再生偏向制御回路２０６およびアナログデジ
タル（Ａ／Ｄ）変換器２０７に供給される。選択回路２
０４は、端子２０５からの外部からのビデオ信号を選択
導入することもできる。

【０００４】デジタル化されたビデオ信号は、映像信号
処理装置２１０に供給される。この映像信号処理装置２
１０は、複数のＤＳＰにより構成されている。映像信号
処理装置２１０で処理されたビデオ信号は、デジタルア
ナログ（Ｄ／Ａ）変換器２０８に供給されアナログ信号
に変換され、カラーブラウン管２０９に供給される。映
像信号処理装置２１０には、ローダ回路５０１が接続さ
れており、このローダ回路５０１は、プログラムメモリ
２１１からのプログラムデータを映像信号処理装置２１
０の各ＤＳＰに書き込むのに利用される。

【０００５】ここでプログラムデータは、入力信号の方
式に応じて自動的に書き込まれるもので、その方式判定
は、方式判定回路５００が選択回路２０４から出力され
るビデオ信号がＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ
方式のいずれであるかを判定している。

【０００６】方式判定回路５００は、プログラムメモリ
２１１に対して方式に対応したプログラムが格納されて
いるバンクセレクト信号を与えるとともに、ローダ回路
５０１に対してトリガーパルスを与える。これにより、
プログラムメモリ２１１内のプログラムが、複数のＤＳ
Ｐへ順次転送される。これにより、映像信号処理装置２
１０内部における信号処理モードが設定される。

【０００７】

【発明が解決しようとする課題】従来、複数の映像信号
を処理できるテレビジョン受信機を実現する場合におい
ては、各方式に沿った専用の映像信号処理回路が必要で
あり、より多くの機能を実現するためには数多くの回路
が必要となりコスト的な問題を抱えており、複数の映像
信号を１つの回路で実現できるＤＳＰが要求されてい
る。

【０００８】しかし、図７で記したようなＤＳＰを用い
た信号処理回路においては、複数の映像信号を１つの映
像処理回路で処理・構成できるがデータ誤転送やＣＰＵ
のハングアップなどで映像信号処理の誤動作や同期の乱
れなどで誤った画像出力を行ってしまうという問題を抱
えており、安定した映像処理システムが要求されてい
る。

【０００９】

【課題を解決するための手段】この課題を解決するため
に本発明は、ＤＳＰを用い複数の映像信号を１つの映像
処理回路で処理するとき、ＤＳＰがプログラム転送ミス
などが起きても安定に映像信号出力できるように構成し
たものである。

【００１０】また、ＤＳＰがプログラム転送ミスなどシ
ステムの動作状態を画面上に適応的に表示可能なように
構成したものである。

【００１１】これにより、ユーザーにプロセッサの動作
状態を認識させることを可能にし、同時にプログラム誤
転送やＣＰＵハングアップ時に安定したシステムが得ら
れる。

【００１２】

【発明の実施の形態】本発明の映像信号処理装置は、複
数の映像デコード処理アルゴリズムを規定する複数のマ
イクロプログラムが予め格納されるメモリと、映像信号
が供給され前記マイクロプログラムに従って映像デコー
ド処理を行うプログラマブル演算回路と、前記メモリに
格納されるマイクロプログラムを前記プログラマブル演
算回路への転送を制御するＣＰＵと、映像データを蓄積
している映像データ蓄積手段と、前記プログラマブル演
算回路の出力か前記映像データ蓄積手段の出力かを前記
ＣＰＵの制御信号により選択できる選択回路を備え、プ
ログラマブル演算回路へ送られるプログラムの転送ミス
がおきた場合に、出力する映像信号を差し替えることに
より、映像信号を安定に出力させるという作用を有する
ものである。

【００１３】また、本発明の映像信号処理装置は、複数
の映像デコード処理アルゴリズムを規定する複数のマイ
クロプログラムが予め格納されるメモリと、映像信号が
供給され前記マイクロプログラムに従って映像デコード
処理を行うプログラマブル演算回路と、前記メモリに格
納されるマイクロプログラムを前記プログラマブル演算
回路への転送を制御するＣＰＵと、映像データを蓄積し
ている映像データ蓄積手段と、前記プログラマブル演算
回路の出力か前記映像データ蓄積手段の出力かを前記Ｃ
ＰＵの制御信号により選択できる選択回路と、前記プロ
グラマブル演算回路へのプログラム転送ミスである情報
を表示可能な表示手段を備え、プログラマブル演算回路
へ送られるプログラムの転送ミスがおきた場合、転送ミ
スであることを表示手段に表示することにより、ユーザ
ーにプロセッサの動作状態を認識させることを可能にす
るという作用を有するものである。

【００１４】また、本発明の映像信号処理装置は、複数
の映像デコード処理アルゴリズムを規定する複数のマイ
クロプログラムが予め格納されるメモリと、映像信号が
供給され前記マイクロプログラムに従って映像デコード
処理を行うプログラマブル演算回路と、前記メモリに格
納されるマイクロプログラムを前記プログラマブル演算
回路への転送を制御するＣＰＵと、映像データを蓄積し
ている映像データ蓄積手段と、ＣＰＵハングアップ時に
映像信号出力、偏向同期信号出力を制御する映像同期制
御回路と、前記プログラマブル演算回路の出力か前記映
像データ蓄積手段の出力かを前記映像同期制御回路の第
１の制御信号により選択できる第１の選択回路と、入力
映像信号に対して同期検出を行い、同期再生を行う同期
再生回路と、前記同期再生回路の同期信号出力を入力と
し、偏向系の同期信号処理を行う偏向同期回路と、予め
設定された同期信号を発生させる設定同期信号発生回路
と、前記偏向同期回路の出力と前記設定同期信号発生回
路の出力とを前記映像同期制御回路の第２の制御信号に
より選択できる第２の選択回路を備え、ＣＰＵハングア
ップ時においても、映像信号出力および偏向同期を差し
替えることにより、画面表示を安定して行うことことが
できるという作用を有するものである。

【００１５】また、本発明の映像信号処理装置は、複数
の映像デコード処理アルゴリズムを規定する複数のマイ
クロプログラムが予め格納されるメモリと、画面表示を
制御する複数のマイクロプログラムが予め格納される第
２のメモリと、画面表示内容が予め格納された第３のメ
モリと、映像信号が供給され前記マイクロプログラムに
従って映像デコード処理を行うプログラマブル演算回路
と、前記メモリに格納されるマイクロプログラムを前記
プログラマブル演算回路への転送を制御するＣＰＵと、
映像データを蓄積している映像データ蓄積手段と、ＣＰ
Ｕハングアップ時に前記プログラマブル演算回路および
偏向同期信号出力を制御する映像表示同期出力制御回路
と、入力映像信号に対して同期検出を行い、同期再生を
行う同期再生回路と、前記同期再生回路の同期信号出力
を入力とし、偏向系の同期信号処理を行う偏向同期回路
と、予め設定された同期信号を発生させる設定同期信号
発生回路と、前記偏向同期回路の出力と前記設定同期信
号発生回路の出力とを前記映像同期制御回路の制御信号
により選択できる選択回路を備え、ＣＰＵハングアップ
時においても、映像信号出力および偏向同期を差し替え
ることにより、画面表示を安定して行うことことができ
るという作用を有するものである。

【００１６】（実施の形態１）以下に本発明の映像信号
処理装置の第１の実施の形態例について図１、および２
を用いて説明する。図１は本発明の一実施の形態例であ
る映像信号処理装置の構成を示すブロック図である。ま
た図２は図１の映像信号処理装置の動作を説明するため
のフローチャート図である。

【００１７】図１において、１は映像信号入力端子、２
は映像信号入力端子１から入力された映像信号をディジ
タル信号に変換するＡ／Ｄ変換器、３は映像信号入力端
子１から入力された映像信号を放送方式に応じて信号処
理できるプログラマブル演算回路、４は前記プログラマ
ブル演算回路３から出力されたディジタル映像信号をア
ナログ映像信号に変換するＤ／Ａ変換器、５、６は複数
の映像デコード処理アルゴリズムを規定する複数のマイ
クロプログラムが予め格納されるメモリであり５がリー
ドオンリーメモリ（以下、ＲＯＭと記す）、６がランダ
ムアクセスメモリ（以下、ＲＡＭと記す）、７はメモリ
５、６に格納されるマイクロプログラムをプログラマブ
ル演算回路３への転送を制御するＣＰＵ、８は映像情報
データを格納している映像データ格納手段、９はＣＰＵ
７の制御信号により出力を選択できる選択回路、１０は
信号転送バス、１１は選択回路９の出力端子である。

【００１８】プログラマブル演算回路３は入出力ポート
を介して（図示せず）、ＲＯＭ５、ＲＡＭ６、およびＣ
ＰＵ７にバス１０を介して相互に接続されている。ま
た、プログラマブル演算回路３は処理内容を変更するこ
とのできる演算回路であって、その演算の手順はマイク
ロプログラムとしてＲＯＭ５から入力され、ＣＰＵ７か
らのロード命令に従ってプログラマブル演算回路３にロ
ードされる。

【００１９】ＣＰＵ７は、レジスタ誤転送やプログラマ
ブル演算回路３のデータ誤認識を判断し、誤って転送さ
れた場合は選択回路９に制御信号を出力する。この制御
信号は、誤った映像データを出力しないように、映像デ
ータ格納手段８から出力された信号を出力制御を施す。

【００２０】以上のように構成された図１の映像信号処
理回路について、図２を用いてその動作を説明する。

【００２１】電源ＯＮ時には、プログラマブル演算回路
３にＲＯＭ５からプログラムを転送する間、映像信号入
力端子１から入力される映像信号は信号処理がされない
ため、ＣＰＵ７は選択信号「１」を選択回路９に出力す
る。（ｓｔｅｐ１）この選択信号により選択回路９は出
力端子１１から出力される信号は映像データ格納手段８
からの映像データであるように切り替えられる。

【００２２】次に、映像信号入力端子１に入力された映
像信号は、Ａ／Ｄ変換器２を経て、プログラマブル演算
回路３に入力される。プログラマブル演算回路３に入力
された映像信号の方式をＣＰＵ７が判断し、その映像信
号に応じたプログラムをＲＯＭ５からプログラマブル演
算回路３へ出力するよう命令をＲＯＭ５に出す（ｓｔｅ
ｐ２）。

【００２３】ＲＯＭ５からの出力信号は、バス１０を介
してプログラマブル演算回路３、ＲＡＭ６およびＣＰＵ
７のそれぞれに入力される。ＣＰＵ７ではＲＯＭ５から
の入力信号とプログラマブル演算回路３にロードされた
データ（レジスタ）との比較を行う（ｓｔｅｐ３）。比
較した結果が一致していたら、ＲＯＭ５からプログラマ
ブル演算回路３には正常にプログラムが送信されたと判
断し、選択回路９に選択値「０」となる選択信号を送り
（ｓｔｅｐ４）、選択回路９はプログラマブル演算回路
３から出力され、Ｄ／Ａ変換器４でアナログ信号に変換
された信号を出力端子１１から出力するように切り換え
る。

【００２４】一方、比較した結果、プログラマブル演算
回路３にロードされたデータとＣＰＵ７に送られた信号
が一致していない場合はプログラム転送ミスと判断し、
再度ＲＯＭ情報をプログラマブル演算回路３に転送する
よう命令する。ＣＰＵは一致するまでレジスタ値の比較
を行うように制御する。

【００２５】ＣＰＵ７は、一致して選択値が「０」にな
った後もｎ回に１回（設定周期ｎ：整数）はレジスタ比
較を行い、転送ミスが起きた場合は、即座に変更をかけ
るのではなくヒステリシスを持たし、一時的な転送ミス
かどうかを判断し、その後ＲＯＭ５のデータを再転送す
るかどうかの判断を行う。

【００２６】このように、本発明の映像信号処理装置
は、プログラマブル演算回路にプログラムデータを転送
する際、ＣＰＵ７のレジスタ誤転送やプログラマブル演
算回路３のデータ誤認識が発生した場合、映像データ格
納手段８に記録されている映像を代わりに出力すること
で誤って乱れた映像信号が出力されないように制御を行
い、安定した出力動作を実現するものである。

【００２７】（実施の形態２）次に、本発明の映像信号
処理装置の第２の実施の形態例について図３及び図４を
用いて説明する。なお図１を用いて説明した第１の実施
の形態例と同じ構成については同じ符号を用い、その説
明を省略する。

【００２８】図３は本発明の映像信号処理装置の構成例
を示すブロック図であり、図４はこの映像信号処理装置
をそなえた画像表示装置の表示部分状態を示す図であ
る。

【００２９】図３において、２１は映像表示出力制御回
路の制御信号により、プログラマブル演算回路３へのデ
ータ誤転送が発生した場合に、ユーザーに認識できるよ
うに外部に表示を行う表示手段、２２は前記表示手段２
１の出力端子である。

【００３０】以上のように構成された映像信号処理回路
について、以下、図３を用いてその動作を説明する。

【００３１】ＣＰＵ７では、実施の形態１において説明
したようにＣＰＵ７のレジスタ誤転送やプログラマブル
演算回路３のデータ誤認識を判断し、誤って転送された
場合は選択回路９に選択値「１」の制御信号（第１の制
御信号）を選択回路９に出力する。この制御信号は、誤
った映像データを出力しないように映像データ格納手段
８からの映像を出力するように出力制御を施す。また、
同時にもう一つの制御信号（第２の制御信号）を表示手
段２１に出力する。表示手段２１では、第２の制御信号
により制御され、レジスタ誤転送が起きた場合はユーザ
ーが認識できるようにその内容を表示する。この表示手
段２１は画像表示装置の表示部分のディスプレイ、また
ＬＥＤ等が考えられる。

【００３２】ここで、図４を用いてその表示例を示し、
説明する。図４において、左部分には画面表示例（図４
（ａ））、右部分にはＬＥＤ表示例（図４（ｂ））であ
る。画面表示においてはオンスクリーンディスプレイ
（以下、ＯＳＤと記す）表示であり、画面上の一部分
に”データ転送中”などの表示を行ったり、静止画を送
ってユーザーに認識させる。この間、ＣＰＵ７は誤転送
であった部分のプログラムを再ロードさせるようにＲＯ
Ｍ５、プログラマブル演算回路３の制御をを行う。また
ＬＥＤ表示については、色の種類で判別させる方法を使
い、その色に応じてユーザーは転送情報を認識できるこ
とも可能である。

【００３３】このように本発明では、画面上やまたは画
面の近くにプログラム転送の状況を記すための情報を送
ることで、視聴者にその状況をしらせ、故障等の不安を
与えず、安心して視聴できる表示装置を提供できる映像
信号処理装置を実現する。

【００３４】（実施の形態３）次に、本発明の映像信号
処理装置の第３の実施の形態例について図５を用いて説
明する。なお前述した第１、２の実施の形態例と同じ構
成については同じ符号を用い、その説明を省略する。

【００３５】図５は映像信号処理装置の実施の形態例を
であるブロック図である。図５において、３１はＣＰＵ
７のハングアップ時に映像信号出力制御および偏向同期
の制御を行う映像同期制御回路、３２は入力映像信号に
対して同期検出・再生を行う同期再生回路、３３は同期
再生回路３２から出力された偏向同期信号が入力され偏
向ループを構成する偏向同期回路、３４は予め設定され
た同期信号を発生させる設定同期信号発生回路、３５は
前記映像同期制御回路３１の第２の制御信号により偏向
同期回路３３の出力か設定同期信号発生回路３４の出力
かを選択可能な第２の選択回路、３６、３７は映像信
号、偏向同期信号の振幅増幅を行う振幅増幅回路、３８
は映像信号処理された信号を表示可能なディスプレイで
ある。

【００３６】以上のように構成された映像信号処理回路
について、以下その動作を図５を用いて説明する。

【００３７】映像同期制御回路３１では、ＣＰＵ７がハ
ングアップしているか常時監視し、実施の形態１におい
て説明したように、第１の選択回路９の制御と新たに偏
向同期回路３３を選択する第２の選択回路３５の制御を
行う。ＣＰＵ７がハングアップした場合は、映像同期制
御回路３１は第１の選択回路９へ映像データ格納手段８
から出力される映像データを選択するように選択値
「１」（第１の制御信号）を出力し、第２の選択回路３
５へは設定同期信号発生回路３４から出力される偏向同
期信号を選択する第２の制御信号を出力する。

【００３８】これにより、ＣＰＵ７がハングアップして
システム制御が不可能になった場合であっても、出力映
像信号は映像データ格納手段８から出力された映像が画
像表示手段であるディスプレイ３８に表示され、また偏
向同期信号は、設定同期信号発生回路３４から出力され
たあらかじめ設定された同期信号がディスプレイ３８に
出力されるため、画面の乱れることを防ぎ安定した画面
表示ができる。

【００３９】以上の実施の形態例の映像信号処理装置に
より、ＣＰＵがハングアップしてシステム制御が不能に
なった場合でも、視聴者には安定した画像を提供できる
ものである。

【００４０】（実施の形態４）次に、本発明の映像信号
処理装置の第４の実施の形態例について図６を用いて説
明する。なお前述した第１、２、３の実施の形態例と同
じ構成については同じ符号を用い説明を省略する。

【００４１】図６は映像信号処理装置の実施の形態例を
であるブロック図である。図６において、５１は画面表
示を制御する複数のマイクロプログラムが予め格納され
る第２のメモリ（以下、第２のＲＯＭと記す）、５２は
画面表示内容が予め格納された第３のメモリ（以下、第
３のＲＯＭと記す）、５３はＣＰＵ７のハングアップ時
に映像信号出力、偏向同期信号出力を制御する映像表示
同期制御回路である。

【００４２】以上のように構成された映像信号処理装置
について、図６を用いてその動作を説明する。

【００４３】映像表示同期制御回路５３では、第１の制
御信号をプログラマブル演算回路３に第１の制御信号、
選択回路３５に第２の制御信号を送る。プログラマブル
演算回路３では、映像表示同期制御回路５３からの第１
の制御信号により、ＣＰＵ７がハングアップした場合は
第２のＲＯＭ５１に記録されているマイクロプログラム
をダウンロードし、第３のＲＯＭ５２に格納されてい
る、ＣＰＵ７がハングアップしていることを表現する画
面表示内容をデコードし、ディスプレイ２８にその内容
を映し出す。また、第２の制御信号により選択回路３５
では、設定同期信号発生回路３４にあらかじめ設定され
た同期信号を選択する。

【００４４】本実施の形態例では、第２のＲＯＭ５１、
第３のＲＯＭ５２をそれぞれ映像表示同期制御回路５
３、プログラマブル演算回路３に接続させた構成を示し
たが、第１のＲＯＭ５のように、バス１０に接続させ
て、バス１０を通してそれぞれプログラム、データをプ
ログラマブル演算回路３に出力するものであってもよ
い。

【００４５】このように、ＣＰＵ７がハングアップして
システム制御が不可能になっても出力映像信号および偏
向同期信号を安定化し画面の乱れることを防ぎ安定した
画面表示ができる。

【００４６】

【発明の効果】以上のように本発明によれば、プログラ
マブル演算回路へ送られるプログラムの転送ミスがおき
た場合に、出力する映像信号を差し替えることにより、
映像信号を安定に出力させることが可能となる。

【００４７】また、プログラマブル演算回路へ送られる
プログラムの転送ミスがおきた場合、転送ミスであるこ
とを表示手段に表示することにより、ユーザーにプログ
ラム転送ミスを認識させることが可能となる。

【００４８】また、ＣＰＵハングアップ時においても、
映像信号出力および偏向同期を差し替えることにより、
画面表示を安定して行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の映像信号処理装置の回
路ブロック図

【図２】同映像信号処理装置の動作のアルゴリズムフロ
ーチャート

【図３】本発明の実施の形態２の映像信号処理装置の回
路ブロック図

【図４】本発明の実施の形態２の例を示す図

【図５】本発明の実施の形態３の映像信号処理装置の回
路ブロック図

【図６】本発明の実施の形態４の映像信号処理装置の回
路ブロック図

【図７】従来の映像信号処理装置の回路ブロック図

【符号の説明】

１映像信号入力端子２、２０７Ａ／Ｄ変換器３プログラマブル演算回路４、２０８Ｄ／Ａ変換器５、５１、５２メモリ（ＲＯＭ）６メモリ（ＲＡＭ）７ＣＰＵ８映像データ格納手段９選択手段１０信号バス１１映像信号出力端子２１表示手段２２表示手段出力端子３１映像同期制御回路３２同期再生回路３３偏向同期回路３４設定同期信号発生回路３５第２の選択回路３６、３７増幅器３８ディスプレイ５３映像表示同期制御回路

Claims

【特許請求の範囲】

【請求項１】プログラムによって制御されるプログラ
マブル演算回路を１つ或いは複数個用いて映像信号処理
を実行する映像信号処理装置において、前記プログラマ
ブル演算回路へ送られるプログラムの転送ミスがおきた
場合に、出力する映像信号を差し替えることを特徴とす
る映像信号処理装置。
【請求項２】複数の映像デコード処理アルゴリズムを
規定する複数のマイクロプログラムが予め格納されるメ
モリと、映像信号が供給され前記マイクロプログラムに
従って映像デコード処理を行うプログラマブル演算回路
と、前記メモリに格納されるマイクロプログラムを前記
プログラマブル演算回路へ転送する制御を行うＣＰＵ
と、映像データを蓄積している映像データ蓄積手段と、
前記プログラマブル演算回路の出力か前記映像データ蓄
積手段の出力かを前記ＣＰＵの制御信号により選択する
選択回路とを備えることを特徴とする映像信号処理装
置。
【請求項３】プログラムによって制御されるプログラ
マブル演算回路を１つ或いは複数個用いて映像信号処理
を実行する映像信号処理装置において、前記プログラマ
ブル演算回路へ送られるプログラムの転送ミスがおきた
場合、転送ミスであることを表示手段に表示することを
特徴とする映像信号処理装置。
【請求項４】複数の映像デコード処理アルゴリズムを
規定する複数のマイクロプログラムが予め格納されるメ
モリと、映像信号が供給され前記マイクロプログラムに
従って映像デコード処理を行うプログラマブル演算回路
と、前記メモリに格納されるマイクロプログラムを前記
プログラマブル演算回路への転送を制御するＣＰＵと、
映像データを蓄積している映像データ蓄積手段と、前記
プログラマブル演算回路の出力か前記映像データ蓄積手
段の出力かを前記ＣＰＵの制御信号により選択する選択
回路と、前記プログラマブル演算回路へのプログラム転
送ミスである情報を表示する表示手段とを備えたことを
特徴とする映像信号処理装置。
【請求項５】プログラムによって制御されるプログラ
マブル演算回路を１つ或いは複数個用いて映像信号処理
を実行する映像信号処理装置において、ＣＰＵがハング
アップした時に、映像信号の出力信号および偏向同期信
号を差し替えることを特徴とする映像信号処理装置。
【請求項６】複数の映像デコード処理アルゴリズムを
規定する複数のマイクロプログラムが予め格納されるメ
モリと、映像信号が供給され前記マイクロプログラムに
従って映像デコード処理を行うプログラマブル演算回路
と、前記メモリに格納されるマイクロプログラムを前記
プログラマブル演算回路へ転送することを制御するＣＰ
Ｕと、映像データを蓄積している映像データ蓄積手段
と、前記ＣＰＵがハングアップした時に映像信号の出力
または偏向同期信号の出力を制御する映像同期制御回路
と、前記プログラマブル演算回路の出力か前記映像デー
タ蓄積手段の出力かを前記映像同期制御回路の第１の制
御信号により選択する第１の選択回路と、入力映像信号
に対して同期検出を行い、同期再生を行う同期再生回路
と、前記同期再生回路の同期信号出力を入力とし、偏向
系の同期信号処理を行う偏向同期回路と、予め設定され
た同期信号を発生させる設定同期信号発生回路と、前記
偏向同期回路の出力と前記設定同期信号発生回路の出力
とを前記映像同期制御回路の第２の制御信号により選択
する第２の選択回路とを備えたことを特徴とする映像信
号処理装置。
【請求項７】複数の映像デコード処理アルゴリズムを
規定する複数のマイクロプログラムが予め格納されるメ
モリと、ＣＰＵがハングアップした時に画面表示を制御
するマイクロプログラムが予め格納される第２のメモリ
と、画面表示内容が予め格納された第３のメモリと、映
像信号が供給され前記マイクロプログラムに従って映像
デコード処理を行うプログラマブル演算回路と、前記メ
モリに格納されるマイクロプログラムを前記プログラマ
ブル演算回路へ転送する制御を行うＣＰＵと、映像デー
タを蓄積している映像データ蓄積手段と、前記ＣＰＵが
ハングアップした時に前記プログラマブル演算回路およ
び偏向同期信号出力を制御する映像表示同期出力制御回
路と、入力映像信号に対して同期検出を行い、同期再生
を行う同期再生回路と、前記同期再生回路の同期信号出
力を入力とし、偏向系の同期信号処理を行う偏向同期回
路と、予め設定された同期信号を発生させる設定同期信
号発生回路と、前記偏向同期回路の出力と前記設定同期
信号発生回路の出力とを前記映像同期制御回路の制御信
号により選択する選択回路とを備えたことを特徴とする
映像信号処理装置。