JPH10271036A - 送信波形整形方式 - Google Patents

Abstract

(57)【要約】 【課題】 周波数ホッピング時の波形変化に伴うスペク
トルの不要な広がりを軽減するために送信信号波形の整
形を行なう際に、波形整形データを格納したＲＯＭの読
み出し速度によって波形整形の処理時間が制限されるこ
とを解消して、波形整形を高速かつ高精度に行なうこと
のできる送信波形整形方式を提供する。 【解決手段】 ＲＯＭ等からなる波形整形データ格納部
２５に格納された波形整形（減衰量）データをデータ転
送部２６を介してＲＡＭ２１へ転送する。カウンタ回路
２０のカウント出力をアドレスとして、ＲＡＭ２１から
波形整形（減衰量）データを順次読み出す。読み出した
波形整形（減衰量）データをＡ／Ｄ変換器２３でアナロ
グ信号へ変換し、ＬＰＦ（ローパスフィルタ）２４を介
して電子制御減衰器６へ供給する。電子制御減衰器６で
波形整形を施した周波数ホッピング送信信号を電力増幅
器８で電力増幅して空中線電力として送信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は周波数ホッピングを
行なうスペクトラム拡散通信方式の周波数ホッピング
（ＳＳ／ＦＨ）方式の送信装置の周波数ホッピングによ
るスペクトラムの広がりを軽減する目的の送信波形整形
方式に関するものである。

【０００２】

【従来の技術】図３は従来の周波数ホッピング送信装置
のブロック構成図である。従来の周波数ホッピング送信
装置１００は、ＰＮ（擬似ランダム雑音）コード２ａを
発生する拡散符号発生器２と、ＰＮ（擬似ランダム雑
音）コード２ａに基づいて所定のホッピング速度，帯
域，周波数，レベルの搬送波３ａを出力するＦＨ（周波
数ホッピング）用搬送波発振器３と、変調信号入力を低
周波増幅する低周波増幅器４と、低周波増幅された変調
信号４ａに基づいて搬送波を振幅変調してＡＭ変調信号
５ａを出力するＡＭ変調器５と、減衰量制御信号９ａで
指定された減衰量でＡＭ変調信号５ａを減衰させる電子
制御減衰器６と、緩衝増幅器７と、電力増幅器８と、ホ
ッピング時（搬送波周波数切り替え時）の送信波形を整
形するための減衰量制御信号９ａを生成する波形整形制
御部９とから構成されている。波形整形制御部９は、カ
ウンタ回路１０と、波形メモリ（ＲＯＭ）１１と、デー
タラッチ回路１２と、Ｄ／Ａ変換器１３と、ＬＰＦ（ロ
ーパスフィルタ）１４とから構成されている。

【０００３】入力された変調信号は、低周波増幅器４で
低周波増幅される。低周波増幅された変調信号４ａはＡ
Ｍ変調器５に供給される。ＡＭ変調器５は、変調信号４
ａに基づいてＦＨ用搬送波発振器３から供給される搬送
波に振幅変調（ＡＭ）を施す。ＡＭ変調器５は、例えば
ダイオード，トランス等のアナログ素子によるＤＢＭ
（平衡変調器）を備え、アナログ信号処理によってＡＭ
変調を行なう。ＡＭ変調信号５ａは電子制御減衰器６へ
供給される。

【０００４】拡散符号発生器２で発生させたＰＮ（擬似
ランダム雑音）コード２ａはＦＨ用搬送波発振器３へ供
給される。ＦＨ用搬送波発振器３は、ＰＮ（擬似ランダ
ム雑音）コード２ａに基づいて周波数ホッピングを行な
うための符号から周波数コードへの変換（マッピング）
を行なう。ＦＨ用搬送波発振器３は、高速ホッピング方
式の場合はＤＤＳ（ダイレクト・デジタル・シンセサイ
ザ）等を用いて所定の周波数の搬送波を発生する。低速
ホッピング方式の場合はＰＬＬ（フェーズ・ロックド・
ループ）シンセサイザ等を用いて所定の周波数の搬送波
を発生する。または、ＤＤＳとＰＬＬシンセサイザとの
組み合わせ、もしくは、搬送波発振器とＤＤＳとの組み
合わせ等によって所定の搬送波を発生する。

【０００５】周波数ホッピング（搬送波の周波数変更）
時には、ＡＭ変調信号５ａの立ち下り，立ち上がりに伴
う波形変化によってスペクトルの不要な広がりが生ずる
ことがある。このため、電子制御減衰器６を用いて周波
数ホッピング（搬送波の周波数変更）時にＡＭ変調信号
５ａのレベルを減衰させることで、スペクトルの広がり
を軽減するようにしている。

【０００６】波形整形制御部９は、送信信号波形（ＡＭ
変調信号）を整形するための減衰量制御信号９ａを周波
数ホッピング周期に同期して生成し、生成した減衰量制
御信号９ａを電子制御減衰器６へ供給することで、送信
波形の整形を制御している。

【０００７】電子制御減衰器６で波形整形が施された変
調信号６ａは、緩衝増幅器（バッファアンプ）７を介し
て電力増幅器８へ供給され、この電力増幅器８で所定の
送信電力に増幅されて図示しないアンテナから空中線電
力（電波）として送出される。

【０００８】図４は波形整形を施した送信信号の波形図
である。ＡＭ変調器５から出力されるＡＭ変調信号５ａ
のレベルは一定であるが、ホッピングの１チップ（チッ
プ：拡散符号の単位）に同期してＡＭ変調信号５ａを減
衰させたダミーの区間を設けることで、周波数ホッピン
グ（搬送波の周波数変更）時のスペクトルの広がりを軽
減させている。

【０００９】図５は従来の波形整形制御部の具体例を示
す回路構成図である。従来の波形整形制御部９は、波形
整形開始信号に基づいてカウンタ回路１０のカウント値
をリセット（または特定のカウント値にプリセット）
し、クロック信号に基づいてカウント値を歩進させ、こ
のカウント値を波形メモリ（ＲＯＭ）１１のアドレス入
力端子へ供給して、波形メモリ（ＲＯＭ）１１に予め格
納してある波形整形用の減衰量データを順次読み出し、
読み出した減衰量データをデータラッチ回路１２でラッ
チし、ラッチした減衰量データをＤ／Ａ変換器１３のデ
ータ入力端子へ供給し、Ｄ／Ａ変換器１３で減衰量デー
タに応じた電圧（または電流）信号へ変換し、電圧（ま
たは電流）信号を２次アクティブフィルタ構成のＬＰＦ
１４に供給し、ＬＰＦ１４で高周波成分を除去して減衰
量制御信号９ａを生成している。減衰量制御信号９ａ
は、図３に示す電子制御減衰器６の減衰量制御入力端子
６ｂへ供給される。なお、Ｄ／Ａ変換器１３がデータラ
ッチ機能を備えている場合は、データラッチ回路１２を
設けなくてもよい。

【００１０】図６は電子制御減衰器の制御電流−減衰量
特性を示すグラフである。電子制御減衰器６は、制御電
流に応じて減衰量を可変することができる。制御電流に
応じて減衰量が直線的に変化し、さらに、搬送波等のレ
ベル調整対象となる信号の周波数によって減衰量が変化
しないのが理想的であるが、実際に使用する電子制御減
衰器６は、図５に示すように制御電流および周波数によ
って減衰量は非直線となる。このため、電子制御減衰器
６の減衰量特性、ならびに、Ｄ／Ａ変換器１３，ＬＰＦ
１４の特性を考慮して減衰量制御信号９ａを生成してい
る。

【００１１】波形整形を行なわない時、データまたは音
声等による変調を考えないとすると、周波数スペクトル
Ｐ（ｆ）は、Ｔ＝１／（ＦＨ速度）とすると、次の式
（１）で表わされる。

【００１２】

【数１】

【００１３】波形整形（自乗余弦波形）を行なった時の
周波数スペクトルは、ｋを波形整形する割合（図４にお
ける（ダミー区間）／（ホッピング１チップ区間））と
すると、次の式（２）で表わされる。

【００１４】

【数２】

【００１５】通常、波形整形には図４に示したような自
乗余弦波形が適している。図４ではｋ＝０．２５の場合
を示している。式（２）はｋ（波形整形する割合）を大
きくするとスペクトルの広がりが抑えられることを示し
ているが、ｋを大きくするとデータを伝送できないダミ
ーの区間が増え伝送効率が低下するので、スペクトルと
伝送効率との兼ね合いでｋの値を決めている。

【００１６】図７は従来の波形メモリ（ＲＯＭ）の内容
を示す説明図である。波形メモリ（ＲＯＭ）１１は、ア
ドレス入力が並列８ビット、データ出力が並列８ビット
のＲＯＭを用いて、予め設定した波形整形用の減衰量デ
ータを格納している。これにより、カウンタ回路１０の
カウント値を入力として波形整形用の減衰量データを出
力する変換テーブルを構成している。前述したように、
波形整形用の減衰量データは、電子制御減衰器６の減衰
量特性、ならびに、Ｄ／Ａ変換器１３，ＬＰＦ１４の特
性を考慮して、所望の整形波形が得られるように設定し
ている。なお、図５ではアドレス（カウンタ値），デー
タ（減衰量データ）を１６進で表記している。

【００１７】

【発明が解決しようとする課題】しかしながら、図３に
示した従来の周波数ホッピング送信装置１００では、送
信波形の整形を行なうための減衰量データをＲＯＭに格
納して波形メモリ１１を構成しているため、ＲＯＭの読
み出し速度によって波形整形の処理速度が制限されてし
まう。このため、高速のホッピング、例えば数１０ＫＨ
ｚ〜数１００ＫＨｚ程度のホッピング速度では、図４に
示したようにホッピングの１チップの１／５〜１／４程
度のダミー区間を正確に自乗余弦波形で波形整形するこ
とが難しくなる。

【００１８】このような課題を解決するために、波形メ
モリ（ＲＯＭ）１１に格納されている波形整形用の減衰
量データを読み出すのではなく、論理回路等のハードウ
エアで波形整形用減衰量データ演算回路を構成し、演算
によって波形整形用の減衰量データを得ることが考えら
れる。これにより、波形メモリ（ＲＯＭ）１１から減衰
量データを順次読み出して波形整形処理を行なう場合よ
りも、約２倍程度高速に波形整形処理を行なうことがで
きる。しかしながら、波形整形用の減衰量を順次演算す
る構成は、ハードウエア量が多くなり周波数ホッピング
送信装置１００が大型になる。また、整形波形を変更す
るにはハードウエア構成の演算回路を変更しなければな
らず、整形波形の変更に容易に対処できない。

【００１９】この発明は、波形メモリ（ＲＯＭ）の読み
出し速度によって波形整形の処理速度が制限されてしま
うという従来の課題を解決し、送信信号の波形整形を高
速でかつ高精度で行なうことのできる周波数ホッピング
送信装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】前記課題を解決するため
請求項１に係る送信波形整形方式は、波形整形データ格
納部に格納されている波形整形用データをＲＡＭへ転送
し、ＲＡＭから波形整形用データを読み出す構成とした
ことを特徴とする。

【００２１】請求項２に係る送信波形整形方式は、情報
信号の変調が振幅変調方式、２次変調方式がスペクトラ
ム拡散通信方式の周波数ホッピングを行なう送信装置を
制御する送信波形整形方式において、波形整形用データ
を読み出すメモリに換えて、あらかじめ波形整形用デー
タを波形メモリに格納しておき、電源入力直後、波形メ
モリの波形整形用データをＲＡＭへ転送し、波形整形用
データをＲＡＭより読み出す手段とで構成し、前記波形
メモリおよび前記ＲＡＭに出力する波形整形のタイミン
グを与えるカウンタ回路と、ＲＡＭから読み出した波形
整形用データをデジタル信号からアナログ信号に変換す
るＤ／Ａ変換器と、Ｄ／Ａ変換器からの信号によりその
減衰量が変化する電子制御減衰器と、振幅変調を低電力
段で行ない、適当な増幅または周波数変換を行なった後
に、所要の電力に増幅する電力増幅器を備えることを特
徴とする。

【００２２】この発明に係る周波数ホッピング送信装置
は、例えばＲＯＭ，磁気ディスク等からなる波形整形デ
ータ格納部に格納されている波形整形データを、高速読
み出し動作が可能なＲＡＭへ転送した後、ＲＡＭから波
形整形データを読み出して波形整形制御信号を生成す
る。これにより、波形整形データを高速に読み出すこと
ができる。

【００２３】高速の周波数ホッピングでは波形整形期間
が短くなる。その短い波形整形期間内で所望（例えば自
乗余弦波形）の波形整形を行なうには、電子制御減衰器
等からなる波形整形部に対して短い周期で波形整形制御
信号を順次供給する必要がある。この発明に係る周波数
ホッピング送信装置は、波形整形データを高速読み出し
動作が可能なＲＡＭへ転送し、ＲＡＭから波形整形デー
タを読み出して波形整形制御信号を生成する構成とした
ので、波形整形部に対して短い周期で波形整形制御信号
を順次供給することができる。よって、高速の周波数ホ
ッピングでも送信信号に対して所望（例えば自乗余弦波
形）の波形整形を施して、良好な送信波形整形を行なう
ことができる。

【００２４】

【発明の実施の形態】以下、この発明の実施の形態につ
いて添付図面に基づいて説明する。図１はこの発明に係
る送信波形整形方式を適用した周波数ホッピング送信装
置のブロック構成図である。この発明に係る送信波形整
形方式を適用した周波数ホッピング送信装置１は、拡散
符号発生器２と、ＦＨ用搬送波発振器３と、低周波増幅
器４と、ＡＭ変調器５と、波形整形制御信号（減衰量制
御信号）１９ａに基づいて送信信号のレベルを可変させ
て送信信号の波形を整形する波形整形部を構成する電子
制御減衰器６と、緩衝増幅器７と、電力増幅器８と、波
形整形制御信号（減衰量制御信号）１９ａを生成して送
信信号の波形整形を制御する波形整形制御部１９と、波
形を整形するための波形整形データを格納する波形整形
データ格納部２５と、波形整形データ格納部２５に格納
された波形整形データを波形整形制御部１９内のＲＡＭ
２１へ転送する波形整形データ転送部２６とからなる。

【００２５】拡散符号発生器２から電力増幅器８までの
送信装置本体部分の構成は、図３に示した従来の周波数
ホッピング送信装置１００と同じである。波形整形制御
部１９は、カウンタ回路２０と、ＲＡＭ２１と、データ
ラッチ回路２２と、Ｄ／Ａ変換器２３と、ＬＰＦ（ロー
パスフィルタ）２４とを備える。Ｄ／Ａ変換器２３にラ
ッチ機能を備えたものを用いる場合は、データラッチ回
路２２を設けないでよい。

【００２６】波形整形データ格納部２５は、ＲＯＭを用
いて構成している。なお、波形整形データ格納部２５
は、以下に例示するように、各種の補助記憶装置を用い
て構成してもよい。例えば、波形整形データ格納部２５
は、波形整形データが記録された磁気ディスク，光ディ
スク等のディスクとディスク読み出し装置とで構成して
もよい。波形整形データ格納部２５は、波形整形データ
が記録されたＩＣカードとＩＣカード読み出し装置とで
構成してもよい。波形整形データ格納部２５は、波形整
形データが記録された磁気テープと磁気テープ再生装置
とで構成してもよい。

【００２７】ＲＡＭ２１は、波形整形データ格納部２５
に格納されている波形整形データを記憶する記憶容量を
少なくとも有するとともに、データの読み出し時間が短
く高速アクセスが可能なものを用いる。

【００２８】波形整形データ転送部２６は、転送指令信
号によって起動されて、波形整形データ格納部２５に格
納されている波形整形データをＲＡＭ２１へ転送する。
波形整形データ転送部２６は、論理回路等のハードウエ
アで構成してもよいし、ＣＰＵを備え転送プログラム等
のソフトウエア処理で構成してもよい。転送指令信号と
しては、例えばこの周波数ホッピング送信装置１の電源
投入時に図示しないパワーオンイニシャル回路等によっ
て発生されるパワーオンイニシャル（ＰＯＩ）信号等を
用いることができる。なお、転送開始スイッチ等を設
け、その転送開始スイッチ等の操作に基づいて転送指令
信号を発生させるようにしてもよい。

【００２９】カウンタ回路２０は、波形整形開始信号に
基づいてカウンタ回路１０のカウント値をリセット（ま
たは特定のカウント値にプリセット）した後に、クロッ
ク信号に基づいてカウント値を歩進させる。このカウン
タ回路２０は、予め設定したカウント値に達した時点で
カウント動作を停止するよう構成している。カウンタ回
路２０は、次の波形整形開始信号が供給される上述のカ
ウント動作を繰り返す。

【００３０】カウンタ回路２０のカウント値は、ＲＡＭ
のアドレス入力端子へ供給される。波形整形データは、
予め設定した時間間隔毎の減衰量データからなる。波形
整形データ転送部２６は、予め設定した時間間隔毎の減
衰量データをＲＡＭ２１のアドレス順に転送する。これ
により、カウンタ回路２０のカウント値の歩進に応じて
時系列的に指定される減衰量データが順次読み出される
構成としている。

【００３１】すなわち、波形整形データ格納部２５がＲ
ＯＭを用いて構成され、そのＲＯＭに例えば図７に示し
た減衰量データが格納されている場合、波形整形データ
転送部２６は、ＲＯＭの内容をそのままＲＡＭ２１へ転
送する。具体的には、ＲＯＭから減衰量データを読み出
して、読み出したデータをＲＡＭ２１の同一アドレスに
書き込む処理を、ＲＯＭの全アドレス範囲を亘って繰り
返す。

【００３２】カウンタ回路２０のカウント値の歩進によ
ってＲＡＭ２１から順次読み出される減衰量データは、
データラッチ回路２２でラッチされて、Ｄ／Ａ変換器２
３へ供給される。Ｄ／Ａ変換器２３は、減衰量データに
応じたアナログ信号を出力する。これにより、減衰量デ
ータから減衰量信号への変換がなされる。

【００３３】Ｄ／Ａ変換器２３から出力されたアナログ
信号（減衰量信号）は、ＬＰＦ２４へ供給される。ＬＰ
Ｆ２４は、例えば２次のアクティブフィルタで構成して
いる。ＬＰＦ２４は、Ｄ／Ａ変換器２３から出力された
アナログ信号（減衰量信号）に含まれた高周波成分を除
去（または減衰）して平滑化された信号を出力する。Ｌ
ＰＦ２４を介して出力された信号は、波形整形制御信号
（減衰量制御信号）１９ａとして電子制御減衰器６の減
衰量制御入力端子６ｂへ供給される。

【００３４】以上の構成であるからこの発明に係る周波
数ホッピング送信装置１は、この送信装置１への電源投
入時点（もしくは図示しない転送開始スイッチ等が操作
された時点）で、波形整形データ転送部２６が起動さ
れ、ＲＯＭ等で構成された波形整形データ格納部２５に
格納されている波形整形データがＲＡＭ２１へ転送され
る。そして、ＲＡＭ２１から波形整形データを順次読み
出し、読み出した波形整形データをＤ／Ａ変換器２３で
アナログ信号へ変換し、ＬＰＦ２４を介して波形整形制
御信号（減衰量制御信号）１９ａを生成し、生成した波
形整形制御信号（減衰量制御信号）１９ａを電子制御減
衰器６へ供給して、電子制御減衰器６の減衰量を変化さ
せることで、ＡＭ変調信号５ａの波形整形を行なう。

【００３５】ここで、ＲＯＭ等で構成された波形整形デ
ータ格納部２５に格納されている波形整形データを直接
読み出す従来の構成では、ＲＯＭ等の読み出し速度によ
って波形整形を行なう周期（減衰量の変更間隔）が制限
されてしまう。このため、波形整形を必要とするダミー
期間内における減衰量の変更間隔が荒くなり、例えば自
乗余弦波形を正確に形成することが困難であった。これ
に対して、この発明に係る周波数ホッピング送信装置１
では、ＲＯＭ等に格納されている波形整形データでＲＡ
Ｍ２１へ転送した後に、ＲＡＭ２１から波形整形データ
を読み出す構成としているので、波形整形データを読み
出す間隔を大幅に短くすることができる。

【００３６】したがって、波形整形を必要とするダミー
期間内における減衰量の変更間隔を細かくして、所望の
波形（例えば自乗余弦波形）を正確に形成することがで
きる。これにより、ホッピング周期が短い（ホッピング
速度またはホッピング周波数が高い）高速ホッピング通
信においても、ホッピングの１チップ期間の例えば１／
５程度のダミー期間内を例えば自乗余弦波形で正確に波
形整形することができる。よって、ダミー期間を増加さ
せることなく（言い換えれば伝送効率を低下させること
なく）、周波数ホッピングに伴って生ずるスペクトルの
不要な広がりを有効に軽減させることができる。

【００３７】また、この発明に係る送信波形整形方式を
適用した周波数ホッピング送信装置１は、振幅変調（Ａ
Ｍ変調）を低電力段で行ない、波形整形部を構成する電
子制御減衰器でＡＭ変調信号５ａに波形整形を施した後
に、緩衝増幅器７ならびに電力増幅器８で所要の電力へ
増幅して送信する構成としたので、ＡＭ変調を少ない消
費電力で効率良く施すことができるとともに、送信信号
の波形整形を少ない消費電力で効果的に行なうことがで
きる。

【００３８】図２はこの発明に係る送信波形整形方式を
適用した周波数ホッピング送信装置の波形整形制御部、
波形整形データ格納部ならびに波形整形データ転送部の
一具体的例を示す回路図である。図２に示す波形整形制
御部、波形整形データ格納部ならびに波形整形データ転
送部は、カウンタ回路３０と、波形メモリであるＲＡＭ
３１と、データラッチ回路３２と、Ｄ／Ａ変換器３３
と、ＬＰＦ３４と、波形整形データ格納部（従来の波形
メモリに相当する）を構成するＲＯＭ３５と、２個の３
ステートバッファ３６，３７と、リセット回路３８とか
ら構成している。カウンタ回路３０とリセット回路３８
とで、ＲＯＭ３５に格納されている波形データをＲＡＭ
３１へ転送するブートストラップ回路３９を構成してい
る。

【００３９】電源入力直後にブートストラップ回路３９
を起動させることによって、ＲＯＭ３５に格納されてい
る波形整形データをＲＡＭ３１へ転送させる。これによ
りＲＡＭ３１にはＲＯＭ３５と同じ内容が格納される。
ＲＡＭ３１からは入力されたカウント値に対応した所望
の波形整形データが基準クロックであるクロック信号に
同期して出力される。この波形整形データはデータラッ
チ回路３２を介してＤ／Ａ変換器３３へ供給され、基準
クロックに同期してアナログ信号に変換される。Ｄ／Ａ
変換器３３から出力されたアナログ信号は、所望の波形
に適合したＬＰＦ（ローパスフィルタ）により整形され
て減衰量制御信号１９ａとして出力される。

【００４０】周波数ホッピング送信装置１の電源入力直
後にブートストラップ回路３９内のリセット回路が作動
し、カウンタ回路３０のリセット端子Ｒへリセットパル
スを出力する。このリセットパルスによりカウンタ回路
３０はカウントを開始する。このカウント値は３ステー
トバッファ３６を介してＲＡＭ３１のアドレス端子Ａ０
〜Ａ９へ入力される。このカウンタ回路３０からのカウ
ント値は同時にＲＯＭ３５のアドレス端子Ａ０〜Ａ９へ
入力される。このアドレス値に対応したＲＯＭ３５の内
容が３ステートバッファ３７を介してＲＡＭ３１のデー
タ入出力端子Ｄ０〜Ｄ７へ供給される。このようにカウ
ンタ回路３０がカウントされている間はＲＡＭ３１はア
ドレス端子Ａ０〜Ａ９に入力された値の番地に対応し、
データ入出力端子Ｄ０〜Ｄ７に供給された値、すなわち
ＲＯＭ３５のアドレスに対応した波形整形データの値を
ＲＡＭ３１へ書き込むためにＲＡＭ３１の書き込み／読
み出し制御端子Ｗ／Ｒへカウンタ回路３０から制御信号
が供給されている。カウンタ中は、各３ステートバッフ
ァ３６，３７の出力がイネーブルになるようカウンタ回
路３０から制御信号が供給されている。このようにして
電源入力直後にＲＯＭ３５の内容がＲＡＭ３１へ転送さ
れ、ＲＯＭ３５とＲＡＭ３１の内容が同じものとなる。

【００４１】カウント終了後は各３ステートバッファ３
６，３７の出力端子は高インピーダンスになっているた
め出力されない。その後は通常の波形整形の動作を行な
うが従来ＲＯＭ３５から波形整形データを読み出してい
たものをＲＡＭ３１から読み出すことにより高速動作が
可能となる。なお、ＲＡＭ３１から波形整形データを読
み出す際には、ＲＡＭ３１の前段に配置した３ステート
バッファ３６をイネーブル状態に制御するとともに、Ｒ
ＯＭ３５ならびにＲＯＭ３５の後段に配置した３ステー
トバッファ３７を非動作状態に制御している。

【００４２】図２に示した回路例は、１つのカウンタ回
路３０で波形データのＲＡＭ３１への転送とＲＡＭ３１
に転送した波形データの読み出しを制御する構成とした
ので、小規模な回路構成で、波形整形制御部、波形整形
データ格納部ならびに波形整形データ転送部を実現する
ことができる。

【００４３】なお、図２ではカウンタ回路３０ならびに
各３ステートバッファ３６，３７を用いてＲＯＭ３５に
格納されている波形整形データをＲＡＭ３１へ転送する
構成を示したが、マイクロコンピュータを用いプログラ
ム制御によって波形整形データを転送する構成としても
よい。また、ＤＭＡ（ダイレクトメモリアクセス）転送
等によって波形整形データを転送する構成としてもよ
い。

【００４４】

【発明の効果】以上説明したようにこの発明に係る送信
波形整形方式は、例えばＲＯＭ，磁気ディスク等からな
る波形整形データ格納部に格納されている波形整形デー
タを、高速読み出し動作が可能なＲＡＭへ転送した後、
ＲＡＭから波形整形データを読み出して波形整形制御信
号を生成する構成としたので、例えばＲＯＭ，磁気ディ
スク等からなる波形整形データ格納部に格納されている
波形整形データを直接読み出す場合よりも、高速の読み
出しが可能となる。

【００４５】特に、高速の周波数ホッピングでは波形整
形期間が短くなり、その短い波形整形期間内で所望（例
えば自乗余弦波形）の波形整形を行なうには、電子制御
減衰器等からなる波形整形部に対して短い周期で波形整
形制御信号を順次供給する必要がある。この発明に係る
送信波形整形方式は、波形整形データを高速読み出し動
作が可能なＲＡＭへ転送し、ＲＡＭから波形整形データ
を読み出して波形整形制御信号を生成する構成としたの
で、波形整形部に対して短い周期で波形整形制御信号を
順次供給することができる。よって、高速の周波数ホッ
ピングでも送信信号に対して所望（例えば自乗余弦波
形）の波形整形を施して、良好な送信波形整形を行なう
ことができる。これにより、波形整形を施すダミー期間
を増加させることなく、すなわち、伝送効率を低下させ
ることなく、周波数ホッピングに伴って生ずるスペクト
ルの不要な広がりを有効に軽減させることができる。

【００４６】また、この発明に係る送信波形整形方式
は、振幅変調（ＡＭ変調）を低電力段で行ない、波形整
形部を構成する電子制御減衰器でＡＭ変調信号に波形整
形を施した後に、電力増幅器で所要の電力へ増幅して送
信する構成としたので、ＡＭ変調を少ない消費電力で効
率良く施すことができるとともに、送信信号の波形整形
を少ない消費電力で効果的に行なうことができる。

【図面の簡単な説明】

【図１】この発明に係る送信波形整形方式を適用した周
波数ホッピング送信装置のブロック構成図である。

【図２】この発明に係る送信波形整形方式を適用した周
波数ホッピング送信装置の波形整形制御部、波形整形デ
ータ格納部ならびに波形整形データ転送部の一具体的例
を示す回路図である。

【図３】従来の周波数ホッピング送信装置のブロック構
成図である。

【図４】波形整形を施した送信信号の波形図である。

【図５】従来の波形整形制御部の具体例を示す回路構成
図である。

【図６】電子制御減衰器の制御電流−減衰量特性を示す
グラフである。

【図７】従来の波形メモリ（ＲＯＭ）の内容を示す説明
図である。

【符号の説明】 １ 周波数ホッピング送信装置 ２ 拡散符号発生器 ３ ＦＨ（周波数ホッピング）用搬送波発振器 ４ 低周波増幅器 ５ ＡＭ（振幅）変調器 ６ 波形整形部を構成する電子制御減衰器 ７ 緩衝増幅器 ８ 電力増幅器 １９ 波形整形制御部 ２０，３０ カウンタ回路 ２１，３１ ＲＡＭ ２２，３２ データラッチ回路 ２３，３３ Ｄ／Ａ変換器 ２４，３４ ＬＰＦ（ローパスフィルタ） ２５ 波形整形データ格納部 ２６ 波形整形データ転送部 ３５ 波形整形データ格納部を構成するＲＯＭ ３６，３７ ３ステートバッファ ３８ リセット回路 ３９ ブートストラップ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 スペクトラム拡散通信方式の周波数ホッ
   ピングを行なう送信装置を制御する送信波形整形方式に
   おいて、 波形整形用データを波形整形データ格納部に格納してお
   き、前記波形整形データ格納部に格納されている波形整
   形用データをＲＡＭへ転送し、ＲＡＭから波形整形用デ
   ータを読み出す構成としたことを特徴とする送信波形整
   形方式。
2. 【請求項２】 情報信号の変調が振幅変調方式、２次変
   調方式がスペクトラム拡散通信方式の周波数ホッピング
   を行なう送信装置を制御する送信波形整形方式におい
   て、 波形整形用データを読み出すメモリに換えて、あらかじ
   め波形整形用データを波形メモリに格納しておき、電源
   入力直後、前記波形メモリの波形整形用データをＲＡＭ
   へ転送し、波形整形用データをＲＡＭより読み出す手段
   とで構成し、前記波形メモリおよび前記ＲＡＭに出力す
   る波形整形のタイミングを与えるカウンタ回路と、前記
   ＲＡＭから読み出した波形整形用データをデジタル信号
   からアナログ信号に変換するＤ／Ａ変換器と、前記Ｄ／
   Ａ変換器からの信号によりその減衰量が変化する電子制
   御減衰器と、振幅変調を低電力段で行ない、適当な増幅
   または周波数変換を行なった後に、所要の電力に増幅す
   る電力増幅器を備えることを特徴とする送信波形整形方
   式。