JPH10270482A - 制御回路 - Google Patents
制御回路Info
- Publication number
- JPH10270482A JPH10270482A JP9068210A JP6821097A JPH10270482A JP H10270482 A JPH10270482 A JP H10270482A JP 9068210 A JP9068210 A JP 9068210A JP 6821097 A JP6821097 A JP 6821097A JP H10270482 A JPH10270482 A JP H10270482A
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- control circuit
- output
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 同一機能に対して各々が異なる仕様となる信
号を入出力する複数の入出力端子を有する制御回路にお
いて、相手回路の端子と制御回路の選択した入出力端子
とを接続するには、基板上に切替端子を設ける必要があ
るため基板全体が大型化する。 【解決手段】 各々が異なる仕様となる信号を入出力す
るＩ／Ｏパッド２３を有する内部制御回路２１をベース
２２にのせ、ベース２２の周囲には外部入出力端子２４
を配置して、選択したＩ／Ｏパッド２３と外部入出力端
子２４とをボンディングワイヤー２５で接続すること
で、基板上に切替端子を設けなくもよい構成とした。
号を入出力する複数の入出力端子を有する制御回路にお
いて、相手回路の端子と制御回路の選択した入出力端子
とを接続するには、基板上に切替端子を設ける必要があ
るため基板全体が大型化する。 【解決手段】 各々が異なる仕様となる信号を入出力す
るＩ／Ｏパッド２３を有する内部制御回路２１をベース
２２にのせ、ベース２２の周囲には外部入出力端子２４
を配置して、選択したＩ／Ｏパッド２３と外部入出力端
子２４とをボンディングワイヤー２５で接続すること
で、基板上に切替端子を設けなくもよい構成とした。
Description
【０００１】
【発明の属する技術分野】この発明は、制御回路にかか
わり、特に予め用意されている複数の機能仕様から必要
とする仕様を選択できる制御回路に関する。
わり、特に予め用意されている複数の機能仕様から必要
とする仕様を選択できる制御回路に関する。
【０００２】
【従来の技術】一般に、フレキシブルディスク装置（以
後、ＦＤＤと略す）に使用する制御回路においては、例
えばＲＥＡＤＹ信号の有無、データ出力の形態（無信号
時にハイレベルか、ローレベルか）、キャリブレーショ
ンの有無（電源を投入した後に、ヘッドをトラックの開
始位置まで移動させる初期動作を行うか否か）、ＬＥＤ
点灯条件の変更、オートイジェクト仕様の有無等の機能
仕様を、ＦＤＤを導入する顧客のニーズに合わせて変更
することが多くある。また、顧客のニーズに合わせ、個
々の顧客に対応する機能仕様を盛り込んだ制御回路を個
別に作成した場合、製造コストが上昇する。このため、
従来は以下の方法で対応していた。
後、ＦＤＤと略す）に使用する制御回路においては、例
えばＲＥＡＤＹ信号の有無、データ出力の形態（無信号
時にハイレベルか、ローレベルか）、キャリブレーショ
ンの有無（電源を投入した後に、ヘッドをトラックの開
始位置まで移動させる初期動作を行うか否か）、ＬＥＤ
点灯条件の変更、オートイジェクト仕様の有無等の機能
仕様を、ＦＤＤを導入する顧客のニーズに合わせて変更
することが多くある。また、顧客のニーズに合わせ、個
々の顧客に対応する機能仕様を盛り込んだ制御回路を個
別に作成した場合、製造コストが上昇する。このため、
従来は以下の方法で対応していた。
【０００３】図１０は、従来の制御回路をＦＤＤ（図示
せず）の基板上に配置した構成図である。図において、
１は基板、２は大規模集積回路（以後、ＬＳＩと略す）
化された制御回路、３は入出力端子、４は回路側切替端
子、５は基板側切替端子、６はチップ抵抗、７は基板１
上の配線である。尚、図１０に示す制御回路２は、ステ
ッピングモータ回路（図１０のＳＴＭに相当する）、リ
ードライト回路（図１０のＲ／Ｗに相当する）、スピン
ドルモータ回路（図１０のＳＰＭに相当する）及びホス
ト回路（図１０のホストシステムに相当する）と接続し
て各々の回路を制御しているが、ここでは代表してホス
ト回路との接続方法について説明する。
せず）の基板上に配置した構成図である。図において、
１は基板、２は大規模集積回路（以後、ＬＳＩと略す）
化された制御回路、３は入出力端子、４は回路側切替端
子、５は基板側切替端子、６はチップ抵抗、７は基板１
上の配線である。尚、図１０に示す制御回路２は、ステ
ッピングモータ回路（図１０のＳＴＭに相当する）、リ
ードライト回路（図１０のＲ／Ｗに相当する）、スピン
ドルモータ回路（図１０のＳＰＭに相当する）及びホス
ト回路（図１０のホストシステムに相当する）と接続し
て各々の回路を制御しているが、ここでは代表してホス
ト回路との接続方法について説明する。
【０００４】例えば、制御回路２が有するホスト回路に
対する機能は、同一の機能に対して複数の仕様が提供さ
れており、各々の仕様毎に入出力端子３が設けられてい
る。図１０では、要求する仕様として選択された入出力
端子３は、対応する回路側切替端子４と基板側切替端子
５とをチップ抵抗６で接続してホスト回路に接続する。
これにより、ホスト回路と該ホスト回路が要求する仕様
に対応した入出力端子３とを選択して接続できる。
対する機能は、同一の機能に対して複数の仕様が提供さ
れており、各々の仕様毎に入出力端子３が設けられてい
る。図１０では、要求する仕様として選択された入出力
端子３は、対応する回路側切替端子４と基板側切替端子
５とをチップ抵抗６で接続してホスト回路に接続する。
これにより、ホスト回路と該ホスト回路が要求する仕様
に対応した入出力端子３とを選択して接続できる。
【０００５】また、図１１は特開平３−２３２１５５号
公報に示された制御回路のブロック図であり、図におい
て、１０はＦＤＤ、１１は制御回路、１２は発振子、１
３は発振回路、１４は分周回路、１５は内部制御回路、
１６はＥＥＰＲＯＭである。
公報に示された制御回路のブロック図であり、図におい
て、１０はＦＤＤ、１１は制御回路、１２は発振子、１
３は発振回路、１４は分周回路、１５は内部制御回路、
１６はＥＥＰＲＯＭである。
【０００６】図１１に示す制御回路１１は、内部制御回
路１５の機能仕様がＥＥＰＲＯＭ１６内に記憶されてお
り、外部よりＥＥＰＲＯＭ１６の内容を書き替えること
で、制御回路１１をＦＤＤ１０が要求する機能仕様に設
定するものである。
路１５の機能仕様がＥＥＰＲＯＭ１６内に記憶されてお
り、外部よりＥＥＰＲＯＭ１６の内容を書き替えること
で、制御回路１１をＦＤＤ１０が要求する機能仕様に設
定するものである。
【０００７】
【発明が解決しようとする課題】従来の制御回路は以上
のような構成をしており、以下のような課題があった。 （１）図１０の構成では、複数の入出力端子３から回路
側の要求する仕様を入出力する入出力端子３を選択でき
るようにするため、基板１上に回路側切替端子４と基板
側切替端子５とを設ける必要があり、基板１上に回路側
切替端子４と基板側切替端子５とを配置できる空間が必
要となるため、基板１が大型化してＦＤＤ本体（図示せ
ず）が大型化する。 （２）図１１の構成では、高価なＥＥＰＲＯＭ１６を用
いて内部制御回路１５の機能仕様を設定するため、制御
回路１１そのものの製造コストが増大する。 （３）図１１の構成では、ＥＥＰＲＯＭ１６に機能仕様
を書き込むため、制御回路１１にＦＤＤ１０の制御に関
係の無い端子を設ける必要がある。 （４）図１１の構成では、ＥＥＰＲＯＭ１６に機能仕様
を書き込むための設備が必要となり、生産コストが増大
する。
のような構成をしており、以下のような課題があった。 （１）図１０の構成では、複数の入出力端子３から回路
側の要求する仕様を入出力する入出力端子３を選択でき
るようにするため、基板１上に回路側切替端子４と基板
側切替端子５とを設ける必要があり、基板１上に回路側
切替端子４と基板側切替端子５とを配置できる空間が必
要となるため、基板１が大型化してＦＤＤ本体（図示せ
ず）が大型化する。 （２）図１１の構成では、高価なＥＥＰＲＯＭ１６を用
いて内部制御回路１５の機能仕様を設定するため、制御
回路１１そのものの製造コストが増大する。 （３）図１１の構成では、ＥＥＰＲＯＭ１６に機能仕様
を書き込むため、制御回路１１にＦＤＤ１０の制御に関
係の無い端子を設ける必要がある。 （４）図１１の構成では、ＥＥＰＲＯＭ１６に機能仕様
を書き込むための設備が必要となり、生産コストが増大
する。
【０００８】本発明は、上記課題を解決するために行わ
れたものであり、第１の目的は、基板に切替端子を設け
ること無く、またＥＥＰＲＯＭを使用すること無く仕様
変更が可能な制御回路を提供するものである。
れたものであり、第１の目的は、基板に切替端子を設け
ること無く、またＥＥＰＲＯＭを使用すること無く仕様
変更が可能な制御回路を提供するものである。
【０００９】
【課題を解決するための手段】この発明に係わる制御回
路は、同一機能に対して各々が異なる仕様となる信号を
入出力する複数の入出力端子を設けた内部制御回路と、
上記内部制御回路を所定位置に載せるベース部と、上記
ベース部の周囲に配置され、一端は上記ベース部内の上
記複数の入出力端子に対向して設けられ、他端は上記ベ
ース部の外側に突出する複数の外部入出力端子と、上記
複数の入出力端子と上記複数の外部入出力端子の一端と
を接続する接続手段とを備え、上記入出力端子の何れか
を選択し、該選択した入出力端子を上記複数の外部入出
力端子の所定の一端に上記接続手段で接続するものであ
る。
路は、同一機能に対して各々が異なる仕様となる信号を
入出力する複数の入出力端子を設けた内部制御回路と、
上記内部制御回路を所定位置に載せるベース部と、上記
ベース部の周囲に配置され、一端は上記ベース部内の上
記複数の入出力端子に対向して設けられ、他端は上記ベ
ース部の外側に突出する複数の外部入出力端子と、上記
複数の入出力端子と上記複数の外部入出力端子の一端と
を接続する接続手段とを備え、上記入出力端子の何れか
を選択し、該選択した入出力端子を上記複数の外部入出
力端子の所定の一端に上記接続手段で接続するものであ
る。
【００１０】また、次の発明に係わる制御回路は、接続
手段が、ボンディングワイヤーにより入出力端子と外部
入出力端子の一端とを接続するとともに、上記入出力端
子と外部入出力端子の一端との接続形態を内部の接続形
態設定プログラムにより設定できる接続装置で行うもの
である。
手段が、ボンディングワイヤーにより入出力端子と外部
入出力端子の一端とを接続するとともに、上記入出力端
子と外部入出力端子の一端との接続形態を内部の接続形
態設定プログラムにより設定できる接続装置で行うもの
である。
【００１１】また、次の発明に係わる制御回路は、ベー
ス部に内部制御回路を覆うカバーが設けられた場合は、
入出力端子と接続して一方が上記カバーより突出する入
出力延長端子と、上記外部入出力端子の一端と接続して
一方が上記カバーより突出する外部入出力延長端子とを
設け、上記カバーより突出する入出力延長端子と外部入
出力延長端子とを接続手段により選択して接続するもの
である。
ス部に内部制御回路を覆うカバーが設けられた場合は、
入出力端子と接続して一方が上記カバーより突出する入
出力延長端子と、上記外部入出力端子の一端と接続して
一方が上記カバーより突出する外部入出力延長端子とを
設け、上記カバーより突出する入出力延長端子と外部入
出力延長端子とを接続手段により選択して接続するもの
である。
【００１２】また、次の発明に係わる制御回路は、カバ
ーを樹脂モールドにより形成する場合は、入出力延長端
子又は外部入出力延長端子の少なくても一方が、立設し
て上記樹脂モールドより突出する導電体により構成され
るものである。
ーを樹脂モールドにより形成する場合は、入出力延長端
子又は外部入出力延長端子の少なくても一方が、立設し
て上記樹脂モールドより突出する導電体により構成され
るものである。
【００１３】また、次の発明に係わる制御回路は、複数
の入出力延長端子と複数の外部入出力延長端子との間の
選択可能な接続形態を切断可能な接続手段により予め接
続しておき、外部と接続すべき入出力延長端子を選択し
て不要な上記接続手段を切断するものである。
の入出力延長端子と複数の外部入出力延長端子との間の
選択可能な接続形態を切断可能な接続手段により予め接
続しておき、外部と接続すべき入出力延長端子を選択し
て不要な上記接続手段を切断するものである。
【００１４】更に、次の発明に係わる制御回路は、少な
くても２種類の異なる仕様となる信号を入出力できる入
出力端子を設けた内部制御回路と、上記内部制御回路内
に設けられ、外部からの制御信号により上記入出力端子
の信号を切り替える切替手段と、上記内部制御回路に設
けられ、上記外部からの制御信号を入力する入力端子
と、上記内部制御回路を所定位置に載せるベース部と、
上記ベース部の周囲に配置され、一端は上記入出力端子
と接続し、他端は上記ベース部の外側に突出する外部入
出力端子と、上記ベース部の周囲に配置され、一端は上
記入力端子と接続可能とし、他端は上記ベース部の外側
に突出し、外部からの一定信号を入力する外部入力端子
とを備え、上記制御信号の切替は、上記入力端子と上記
外部入力端子とを接続するか否かで切り替えるものであ
る。
くても２種類の異なる仕様となる信号を入出力できる入
出力端子を設けた内部制御回路と、上記内部制御回路内
に設けられ、外部からの制御信号により上記入出力端子
の信号を切り替える切替手段と、上記内部制御回路に設
けられ、上記外部からの制御信号を入力する入力端子
と、上記内部制御回路を所定位置に載せるベース部と、
上記ベース部の周囲に配置され、一端は上記入出力端子
と接続し、他端は上記ベース部の外側に突出する外部入
出力端子と、上記ベース部の周囲に配置され、一端は上
記入力端子と接続可能とし、他端は上記ベース部の外側
に突出し、外部からの一定信号を入力する外部入力端子
とを備え、上記制御信号の切替は、上記入力端子と上記
外部入力端子とを接続するか否かで切り替えるものであ
る。
【００１５】
実施の形態１．以下、この発明の一実施形態を図につい
て説明する。図１はこの発明に係わる制御回路の構成図
であり、図において、２０は制御回路、２１は内部制御
回路、２２は制御回路を格納するベースであり、２２ａ
は樹脂モールドである。また、２３は内部制御回路２１
が有する仕様を入出力するＩ／Ｏパッドであり、Ｉ／Ｏ
パッド２３ａ〜２３ｆを説明に使用する。また、２４は
外部入出力端子であり、外部入出力端子２４ａ〜２４ｃ
を説明に使用する。また、２５はボンディングワイヤ
ー、２６は外部入出力端子２４のリード部である。ま
た、図２は、Ｉ／Ｏパッド２３ａ〜２３ｆと外部入出力
端子２４ａ〜２４ｃとの接続例の説明図、図３はＩ／Ｏ
パッド２３ａ〜２３ｆと外部入出力端子２４ａ〜２４ｃ
との他の接続例の説明図である。尚、内部制御回路２１
の有する機能の複数の仕様がＩ／Ｏパッド２３ａ〜２３
ｆに対応している。
て説明する。図１はこの発明に係わる制御回路の構成図
であり、図において、２０は制御回路、２１は内部制御
回路、２２は制御回路を格納するベースであり、２２ａ
は樹脂モールドである。また、２３は内部制御回路２１
が有する仕様を入出力するＩ／Ｏパッドであり、Ｉ／Ｏ
パッド２３ａ〜２３ｆを説明に使用する。また、２４は
外部入出力端子であり、外部入出力端子２４ａ〜２４ｃ
を説明に使用する。また、２５はボンディングワイヤ
ー、２６は外部入出力端子２４のリード部である。ま
た、図２は、Ｉ／Ｏパッド２３ａ〜２３ｆと外部入出力
端子２４ａ〜２４ｃとの接続例の説明図、図３はＩ／Ｏ
パッド２３ａ〜２３ｆと外部入出力端子２４ａ〜２４ｃ
との他の接続例の説明図である。尚、内部制御回路２１
の有する機能の複数の仕様がＩ／Ｏパッド２３ａ〜２３
ｆに対応している。
【００１６】次に、制御回路２０の製造方法を説明す
る。最初に、ベース２２の所定位置に内部制御回路２１
を配置する。次に、図２に示すようにＩ／Ｏパッド２３
ａと外部入出力端子２４ａ、Ｉ／Ｏパッド２３ｄと外部
入出力端子２４ｂ、及びＩ／Ｏパッド２３ｅと外部入出
力端子２４ｃを各々ボンディングワイヤー２５によりリ
ード部２６を介して接続する。次に、ベース２２を樹脂
モールド２２ａによりモールドすることで、制御回路２
０の製造が完了する。これにより、外部入出力端子２４
ａにはＩ／Ｏパッド２３ａに基づく仕様が出力され、同
様に外部入出力端子２４ｂにはＩ／Ｏパッド２３ｄ、及
び外部入出力端子２４ｃにはＩ／Ｏパッド２３ｅに基づ
く仕様が入出力される。つまり、製造された制御回路２
０の外部入出力端子２４ａ〜２４ｃには、各々Ｉ／Ｏパ
ッド２３ａ、２３ｄ、及び２３ｅの仕様が入出力される
ことになる。
る。最初に、ベース２２の所定位置に内部制御回路２１
を配置する。次に、図２に示すようにＩ／Ｏパッド２３
ａと外部入出力端子２４ａ、Ｉ／Ｏパッド２３ｄと外部
入出力端子２４ｂ、及びＩ／Ｏパッド２３ｅと外部入出
力端子２４ｃを各々ボンディングワイヤー２５によりリ
ード部２６を介して接続する。次に、ベース２２を樹脂
モールド２２ａによりモールドすることで、制御回路２
０の製造が完了する。これにより、外部入出力端子２４
ａにはＩ／Ｏパッド２３ａに基づく仕様が出力され、同
様に外部入出力端子２４ｂにはＩ／Ｏパッド２３ｄ、及
び外部入出力端子２４ｃにはＩ／Ｏパッド２３ｅに基づ
く仕様が入出力される。つまり、製造された制御回路２
０の外部入出力端子２４ａ〜２４ｃには、各々Ｉ／Ｏパ
ッド２３ａ、２３ｄ、及び２３ｅの仕様が入出力される
ことになる。
【００１７】また、図３においては、Ｉ／Ｏパッド２３
ｂと外部入出力端子２４ａ、Ｉ／Ｏパッド２３ｃと外部
入出力端子２４ｂ、及びＩ／Ｏパッド２３ｆと外部入出
力端子２４ｃとを各々ボンディングワイヤー２５により
リード部２６を介して接続し、制御回路２０の外部入出
力端子２４ａ〜２４ｃに出力される仕様を変更してい
る。尚、このようなＩ／Ｏパッド２３と外部入出力端子
２４との接続仕様の形態は、制御回路組立装置（図示せ
ず）内のボンディングワイヤー接続プログラムにより簡
単に設定・変更できる。
ｂと外部入出力端子２４ａ、Ｉ／Ｏパッド２３ｃと外部
入出力端子２４ｂ、及びＩ／Ｏパッド２３ｆと外部入出
力端子２４ｃとを各々ボンディングワイヤー２５により
リード部２６を介して接続し、制御回路２０の外部入出
力端子２４ａ〜２４ｃに出力される仕様を変更してい
る。尚、このようなＩ／Ｏパッド２３と外部入出力端子
２４との接続仕様の形態は、制御回路組立装置（図示せ
ず）内のボンディングワイヤー接続プログラムにより簡
単に設定・変更できる。
【００１８】これにより、内部制御回路２１のＩ／Ｏパ
ッド２３の各々が有する異なる仕様の何れかを選択して
外部入出力端子２４と接続するので、図１０に示すよう
なＦＤＤ基板１に回路側切替端子４及び回路側切替端子
５を配置しなくても顧客が要求する仕様を設定できるた
め、ＦＤＤ基板１を小型化でき、ＦＤＤ本体（図示せ
ず）を小型化できる。また、仕様を変更する場合には、
図１１に示すような高価なＥＥＰＲＯＭ１６を使用しな
くとも良く、製造コストが低減する。
ッド２３の各々が有する異なる仕様の何れかを選択して
外部入出力端子２４と接続するので、図１０に示すよう
なＦＤＤ基板１に回路側切替端子４及び回路側切替端子
５を配置しなくても顧客が要求する仕様を設定できるた
め、ＦＤＤ基板１を小型化でき、ＦＤＤ本体（図示せ
ず）を小型化できる。また、仕様を変更する場合には、
図１１に示すような高価なＥＥＰＲＯＭ１６を使用しな
くとも良く、製造コストが低減する。
【００１９】更に、Ｉ／Ｏパッド２３と外部入出力端子
２４とのボンディングワイヤー２５による接続仕様の形
態は、制御回路組立装置（図示せず）内のボンディング
ワイヤー接続プログラムにより簡単に設定・変更できる
ため、大量生産が可能となり、生産性が向上する。尚、
Ｉ／Ｏパッド２３と外部入出力端子２４との接続手段は
ボンディングワイヤー２５でなくとも接続できればその
他の接続手段を使用して構わないことは言うまでもな
い。
２４とのボンディングワイヤー２５による接続仕様の形
態は、制御回路組立装置（図示せず）内のボンディング
ワイヤー接続プログラムにより簡単に設定・変更できる
ため、大量生産が可能となり、生産性が向上する。尚、
Ｉ／Ｏパッド２３と外部入出力端子２４との接続手段は
ボンディングワイヤー２５でなくとも接続できればその
他の接続手段を使用して構わないことは言うまでもな
い。
【００２０】実施の形態２．図４は、実施の形態２に示
す制御回路の構成図、図５は図４のＡ−Ａ矢示図、図６
は図４のＢ−Ｂ矢示図であり、図中、図１と同一符号は
同一、又は相当部分を示し説明を省略する。図におい
て、２０ａは制御回路であり、２３ｋ〜２３ｏは説明に
使用するＩ／Ｏパッド、２４ｇ〜２４ｉは説明に使用す
る外部入出力端子、４０ａ〜４０ｅはＩ／Ｏパッド延長
端子、５０ａ〜５０ｃは外部入出力延長端子、６０はチ
ップ抵抗である。また、６１は立設した導電体であり、
樹脂モールド２２ａからＩ／Ｏパッド延長端子４０ａ〜
４０ｅ及び外部入出力延長端子５０ａ〜５０ｃを樹脂モ
ールド２２ａから突出させる機能を有する。
す制御回路の構成図、図５は図４のＡ−Ａ矢示図、図６
は図４のＢ−Ｂ矢示図であり、図中、図１と同一符号は
同一、又は相当部分を示し説明を省略する。図におい
て、２０ａは制御回路であり、２３ｋ〜２３ｏは説明に
使用するＩ／Ｏパッド、２４ｇ〜２４ｉは説明に使用す
る外部入出力端子、４０ａ〜４０ｅはＩ／Ｏパッド延長
端子、５０ａ〜５０ｃは外部入出力延長端子、６０はチ
ップ抵抗である。また、６１は立設した導電体であり、
樹脂モールド２２ａからＩ／Ｏパッド延長端子４０ａ〜
４０ｅ及び外部入出力延長端子５０ａ〜５０ｃを樹脂モ
ールド２２ａから突出させる機能を有する。
【００２１】また、図６に示すように、Ｉ／Ｏパッド２
３ｋとＩ／Ｏパッド延長端子４０ａとは導電体６１で接
続され、以下同様にＩ／Ｏパッド２３ｌとＩ／Ｏパッド
延長端子４０ｂ、Ｉ／Ｏパッド２３ｍとＩ／Ｏパッド延
長端子４０ｃ、Ｉ／Ｏパッド２３ｎとＩ／Ｏパッド延長
端子４０ｄ、及びＩ／Ｏパッド２３ｏとＩ／Ｏパッド延
長端子４０ｅとは各々導電体６１により接続される。ま
た、図５に示すように、外部入出力端子２４ｈと外部入
出力延長端子５０ｂとは導電体６１により接続され、以
下同様に外部入出力端子２４ｇと外部入出力延長端子５
０ａ、及び外部入出力端子２４ｉと外部入出力延長端子
５０ｃとは各々導電体６１により接続される。
３ｋとＩ／Ｏパッド延長端子４０ａとは導電体６１で接
続され、以下同様にＩ／Ｏパッド２３ｌとＩ／Ｏパッド
延長端子４０ｂ、Ｉ／Ｏパッド２３ｍとＩ／Ｏパッド延
長端子４０ｃ、Ｉ／Ｏパッド２３ｎとＩ／Ｏパッド延長
端子４０ｄ、及びＩ／Ｏパッド２３ｏとＩ／Ｏパッド延
長端子４０ｅとは各々導電体６１により接続される。ま
た、図５に示すように、外部入出力端子２４ｈと外部入
出力延長端子５０ｂとは導電体６１により接続され、以
下同様に外部入出力端子２４ｇと外部入出力延長端子５
０ａ、及び外部入出力端子２４ｉと外部入出力延長端子
５０ｃとは各々導電体６１により接続される。
【００２２】これにより、外部入出力延長端子５０ａは
チップ抵抗６０により、図４に示すようにＩ／Ｏパッド
延長端子４０ａ、又は４０ｂの何れかを選択できる。同
様に、外部入出力延長端子５０ｂはチップ抵抗６０によ
りＩ／Ｏパッド延長端子４０ｂ、４０ｃ、又は４０ｄの
何れかを選択でき、外部入出力延長端子５０ｃはチップ
抵抗６０によりＩ／Ｏパッド延長端子４０ｄ、４０ｅの
何れかを選択できる。
チップ抵抗６０により、図４に示すようにＩ／Ｏパッド
延長端子４０ａ、又は４０ｂの何れかを選択できる。同
様に、外部入出力延長端子５０ｂはチップ抵抗６０によ
りＩ／Ｏパッド延長端子４０ｂ、４０ｃ、又は４０ｄの
何れかを選択でき、外部入出力延長端子５０ｃはチップ
抵抗６０によりＩ／Ｏパッド延長端子４０ｄ、４０ｅの
何れかを選択できる。
【００２３】これにより、内部制御回路２１のＩ／Ｏパ
ッド２３が有する複数の仕様の何れかを選択して外部入
出力端子２４に出力するので、図１０に示すようなＦＤ
Ｄ基板１に回路側切替端子４及び回路側切替端子５を配
置しなくても顧客が要求する仕様を設定できるため、Ｆ
ＤＤ基板１を小さくすることができ、ＦＤＤ本体を小型
化できる。また、仕様を変更する場合には、図１１に示
すような高価なＥＥＰＲＯＭ１６を使用しなくとも良
く、製造コストが低減する。また、チップ抵抗６０の配
置を替えることで簡単に制御回路の仕様を変更できる。
更に、チップ抵抗６０の配置を見れば、制御回路２０ａ
の入出力する仕様がわかるので取り扱いが簡単になる。
ッド２３が有する複数の仕様の何れかを選択して外部入
出力端子２４に出力するので、図１０に示すようなＦＤ
Ｄ基板１に回路側切替端子４及び回路側切替端子５を配
置しなくても顧客が要求する仕様を設定できるため、Ｆ
ＤＤ基板１を小さくすることができ、ＦＤＤ本体を小型
化できる。また、仕様を変更する場合には、図１１に示
すような高価なＥＥＰＲＯＭ１６を使用しなくとも良
く、製造コストが低減する。また、チップ抵抗６０の配
置を替えることで簡単に制御回路の仕様を変更できる。
更に、チップ抵抗６０の配置を見れば、制御回路２０ａ
の入出力する仕様がわかるので取り扱いが簡単になる。
【００２４】また、Ｉ／Ｏパッド延長端子５０ａ〜５０
ｃと外部入出力延長端子４０ａ〜４０ｅとの予め選択可
能な接続形態を、例えばボンディングワイヤー２５で図
７（ａ）に示すように接続しておき、必要とする仕様を
選択してその他のボンディンワイヤー２５を図７（ｂ）
に示すように切断してもよい。この方法によればチップ
抵抗６０が不要となり、製造コストが低減する。尚、Ｉ
／Ｏパッド延長端子５０ａ〜５０ｃと外部入出力延長端
子４０ａ〜４０ｅとの接続は、切断可能であればボンデ
ィングワイヤー２５でなくても構わないことは言うまで
もない。
ｃと外部入出力延長端子４０ａ〜４０ｅとの予め選択可
能な接続形態を、例えばボンディングワイヤー２５で図
７（ａ）に示すように接続しておき、必要とする仕様を
選択してその他のボンディンワイヤー２５を図７（ｂ）
に示すように切断してもよい。この方法によればチップ
抵抗６０が不要となり、製造コストが低減する。尚、Ｉ
／Ｏパッド延長端子５０ａ〜５０ｃと外部入出力延長端
子４０ａ〜４０ｅとの接続は、切断可能であればボンデ
ィングワイヤー２５でなくても構わないことは言うまで
もない。
【００２５】実施の形態３．図８は、実施の形態２に示
す制御回路の構成図であり、図中、図１と同一符号は同
一、又は相当部分を示し説明を省略する。図において、
２０ｃは制御回路、２１ａは内部制御回路、２３ｇ〜２
３ｊは説明に使用するＩ／Ｏパッド、２４ｄ〜２４ｆは
説明に使用する外部入出力端子、３０は仕様選択部であ
る。尚、外部入出力端子２４ｆはグラウンド（以下、Ｇ
ＮＤと略す）に固定的に接続され、Ｉ／Ｏパッド２３ｊ
は外部入出力端子２４ｆに固定的に接続されて内部制御
回路２１ａのＧＮＤの役割を果たす。
す制御回路の構成図であり、図中、図１と同一符号は同
一、又は相当部分を示し説明を省略する。図において、
２０ｃは制御回路、２１ａは内部制御回路、２３ｇ〜２
３ｊは説明に使用するＩ／Ｏパッド、２４ｄ〜２４ｆは
説明に使用する外部入出力端子、３０は仕様選択部であ
る。尚、外部入出力端子２４ｆはグラウンド（以下、Ｇ
ＮＤと略す）に固定的に接続され、Ｉ／Ｏパッド２３ｊ
は外部入出力端子２４ｆに固定的に接続されて内部制御
回路２１ａのＧＮＤの役割を果たす。
【００２６】また、Ｉ／Ｏパッド２３ｇと外部入出力端
子２４ｄ、及びＩ／Ｏパッド２３ｉと外部入出力端子２
４ｅとはボンディングワイヤー２５により固定的に接続
される。また、図９は仕様選択部３０の構成図であり、
図において、３１はプルアップ抵抗、３２はＮＯＴ回
路、３３〜３６はＡＮＤ回路、３７、３８はＯＲ回路で
ある。また、図９に示す仕様Ａ〜仕様Ｄからの出力は、
異なる仕様に対応するそれぞれ独立した信号である。
子２４ｄ、及びＩ／Ｏパッド２３ｉと外部入出力端子２
４ｅとはボンディングワイヤー２５により固定的に接続
される。また、図９は仕様選択部３０の構成図であり、
図において、３１はプルアップ抵抗、３２はＮＯＴ回
路、３３〜３６はＡＮＤ回路、３７、３８はＯＲ回路で
ある。また、図９に示す仕様Ａ〜仕様Ｄからの出力は、
異なる仕様に対応するそれぞれ独立した信号である。
【００２７】次に、制御回路２０ｃの動作を説明する
が、最初にＩ／Ｏパッド２３ｈと外部入出力端子２４ｆ
が接続されていない場合の動作を説明する。この場合、
Ｉ／Ｏパッド２３ｈの入力はオープンとなり、プルアッ
プ抵抗３１によるＮＯＴ回路３２への入力はｈｉｇｈ、
ＮＯＴ回路３２の出力はｌｏｗになる。これにより、Ａ
ＮＤ回路３３及び３５がイネーブルとなり、ＡＮＤ回路
３４及び３６がディスエーブルとなる。これにより、Ｉ
／Ｏパッド２３ｇと接続している外部入出力端子２４ｄ
には仕様Ａが入出力され、Ｉ／Ｏパッド２３ｉと接続し
ている外部入出力端子２４ｅには仕様Ｃが入出力され
る。
が、最初にＩ／Ｏパッド２３ｈと外部入出力端子２４ｆ
が接続されていない場合の動作を説明する。この場合、
Ｉ／Ｏパッド２３ｈの入力はオープンとなり、プルアッ
プ抵抗３１によるＮＯＴ回路３２への入力はｈｉｇｈ、
ＮＯＴ回路３２の出力はｌｏｗになる。これにより、Ａ
ＮＤ回路３３及び３５がイネーブルとなり、ＡＮＤ回路
３４及び３６がディスエーブルとなる。これにより、Ｉ
／Ｏパッド２３ｇと接続している外部入出力端子２４ｄ
には仕様Ａが入出力され、Ｉ／Ｏパッド２３ｉと接続し
ている外部入出力端子２４ｅには仕様Ｃが入出力され
る。
【００２８】次に、Ｉ／Ｏパッド２３ｈと外部入出力端
子２４ｆが接続されている場合の動作を説明する。この
場合、Ｉ／Ｏパッド２３ｈからの入力はｌｏｗとなり、
ＮＯＴ回路３２からの入力はｌｏｗ、ＮＯＴ回路３２の
出力はｈｉｇｈになる。これにより、ＡＮＤ回路３４及
び３６がイネーブルとなり、ＡＮＤ回路３３及び３５が
ディスエーブルとなる。これにより、Ｉ／Ｏパッド２３
ｇと接続している外部入出力端子２４ｄには仕様Ｂが入
出力され、Ｉ／Ｏパッド２３ｉと接続している外部入出
力端子２４ｅには仕様Ｄが入出力される。
子２４ｆが接続されている場合の動作を説明する。この
場合、Ｉ／Ｏパッド２３ｈからの入力はｌｏｗとなり、
ＮＯＴ回路３２からの入力はｌｏｗ、ＮＯＴ回路３２の
出力はｈｉｇｈになる。これにより、ＡＮＤ回路３４及
び３６がイネーブルとなり、ＡＮＤ回路３３及び３５が
ディスエーブルとなる。これにより、Ｉ／Ｏパッド２３
ｇと接続している外部入出力端子２４ｄには仕様Ｂが入
出力され、Ｉ／Ｏパッド２３ｉと接続している外部入出
力端子２４ｅには仕様Ｄが入出力される。
【００２９】これにより、Ｉ／Ｏパッド２３ｈと例えば
ＧＮＤのような一定信号を入力する外部入出力端子２４
ｆとを接続するか否かでＩ／Ｏパッド２３ｇ、２３ｉか
ら外部入出力端子２４ｄ、２４ｅに入出力する仕様を選
択できるため、ボンディングワイヤー２５の打ち替え本
数及び外部入出力端子の数を減らすことができる。ま
た、仕様選択部３０は、図９に示すような簡単な論理回
路の組み合わせだけですみ、製造が簡単である。
ＧＮＤのような一定信号を入力する外部入出力端子２４
ｆとを接続するか否かでＩ／Ｏパッド２３ｇ、２３ｉか
ら外部入出力端子２４ｄ、２４ｅに入出力する仕様を選
択できるため、ボンディングワイヤー２５の打ち替え本
数及び外部入出力端子の数を減らすことができる。ま
た、仕様選択部３０は、図９に示すような簡単な論理回
路の組み合わせだけですみ、製造が簡単である。
【００３０】
【発明の効果】以上のように、この発明によれば、制御
回路は、内部制御回路の入出力端子の何れかを選択し、
該選択した入出力端子を複数の外部入出力端子の所定の
一端に接続手段で接続するので、ＦＤＤ基板に切替端子
を配置しなくても顧客が要求する仕様を設定できるた
め、ＦＤＤ基板を小型化できる効果がある。
回路は、内部制御回路の入出力端子の何れかを選択し、
該選択した入出力端子を複数の外部入出力端子の所定の
一端に接続手段で接続するので、ＦＤＤ基板に切替端子
を配置しなくても顧客が要求する仕様を設定できるた
め、ＦＤＤ基板を小型化できる効果がある。
【００３１】また、次の発明によれば、制御回路は、接
続手段が、ボンディングワイヤーにより入出力端子と外
部入出力端子の一端とを接続するとともに、上記入出力
端子と外部入出力端子の一端との接続形態を内部の接続
形態設定プログラムにより設定できる接続装置で行うの
で、簡単に設定／変更ができるため大量生産が可能とな
り、生産性が向上する効果がある。
続手段が、ボンディングワイヤーにより入出力端子と外
部入出力端子の一端とを接続するとともに、上記入出力
端子と外部入出力端子の一端との接続形態を内部の接続
形態設定プログラムにより設定できる接続装置で行うの
で、簡単に設定／変更ができるため大量生産が可能とな
り、生産性が向上する効果がある。
【００３２】また、次の発明によれば、制御回路は、ベ
ース部に内部制御回路を覆うカバーが設けられた場合
は、入出力端子と接続して一方が上記カバーより突出す
る入出力延長端子と、上記外部入出力端子の一端と接続
して一方が上記カバーより突出する外部入出力延長端子
とを設け、上記カバーより突出する入出力延長端子と外
部入出力延長端子とを接続手段により選択して接続する
ので、接続手段の配置を見れば制御回路の入出力する仕
様がわかり、取り扱いが簡単になる効果がある。
ース部に内部制御回路を覆うカバーが設けられた場合
は、入出力端子と接続して一方が上記カバーより突出す
る入出力延長端子と、上記外部入出力端子の一端と接続
して一方が上記カバーより突出する外部入出力延長端子
とを設け、上記カバーより突出する入出力延長端子と外
部入出力延長端子とを接続手段により選択して接続する
ので、接続手段の配置を見れば制御回路の入出力する仕
様がわかり、取り扱いが簡単になる効果がある。
【００３３】また、次の発明によれば、制御回路は、カ
バーを樹脂モールドにより形成する場合は、入出力延長
端子又は外部入出力延長端子の少なくても一方は、立設
して上記樹脂モールドより突出する導電体により構成さ
れるので、入出力延長端子又は外部入出力延長端子の少
なくても一方は樹脂モールドより突出できる効果があ
る。
バーを樹脂モールドにより形成する場合は、入出力延長
端子又は外部入出力延長端子の少なくても一方は、立設
して上記樹脂モールドより突出する導電体により構成さ
れるので、入出力延長端子又は外部入出力延長端子の少
なくても一方は樹脂モールドより突出できる効果があ
る。
【００３４】また、次の発明によれば、制御回路は、複
数の入出力延長端子と複数の外部入出力延長端子との間
の選択可能な接続形態を切断可能な接続手段により予め
接続しておき、外部と接続すべき入出力延長端子を選択
して不要な上記接続手段を切断するので、チップ抵抗を
使用しなくてもよくなり、製造コストが低減する効果が
ある。
数の入出力延長端子と複数の外部入出力延長端子との間
の選択可能な接続形態を切断可能な接続手段により予め
接続しておき、外部と接続すべき入出力延長端子を選択
して不要な上記接続手段を切断するので、チップ抵抗を
使用しなくてもよくなり、製造コストが低減する効果が
ある。
【００３５】更に、次の発明によれば、制御回路は、少
なくても２種類の異なる仕様となる信号を入出力できる
入出力端子を設けた内部制御回路と、上記内部制御回路
内に設けられ、外部からの制御信号により上記入出力端
子の信号を切り替える切替手段と、上記内部制御回路に
設けられ、上記外部からの制御信号を入力する入力端子
と、上記内部制御回路を所定位置に載せるベース部と、
上記ベース部の周囲に配置され、一端は上記入出力端子
と接続し、他端は上記ベース部の外側に突出する外部入
出力端子と、上記ベース部の周囲に配置され、一端は上
記入力端子と接続可能とし、他端は上記ベース部の外側
に突出し、外部からの一定信号を入力する外部入力端子
とを備え、上記制御信号の切替は、上記入力端子と上記
外部入力端子とを接続するか否かで切り替えるので、外
部入出力端子の数を減らすことができる効果がある。
なくても２種類の異なる仕様となる信号を入出力できる
入出力端子を設けた内部制御回路と、上記内部制御回路
内に設けられ、外部からの制御信号により上記入出力端
子の信号を切り替える切替手段と、上記内部制御回路に
設けられ、上記外部からの制御信号を入力する入力端子
と、上記内部制御回路を所定位置に載せるベース部と、
上記ベース部の周囲に配置され、一端は上記入出力端子
と接続し、他端は上記ベース部の外側に突出する外部入
出力端子と、上記ベース部の周囲に配置され、一端は上
記入力端子と接続可能とし、他端は上記ベース部の外側
に突出し、外部からの一定信号を入力する外部入力端子
とを備え、上記制御信号の切替は、上記入力端子と上記
外部入力端子とを接続するか否かで切り替えるので、外
部入出力端子の数を減らすことができる効果がある。
【図１】 この発明の実施の形態１による制御回路の構
成図である。
成図である。
【図２】 図１の制御回路において、Ｉ／Ｏパッドと外
部入出力端との接続例を示す説明図である。
部入出力端との接続例を示す説明図である。
【図３】 図１の制御回路において、Ｉ／Ｏパッドと外
部入出力端との接続例の別例を示す説明図である。
部入出力端との接続例の別例を示す説明図である。
【図４】 この発明の実施の形態２による制御回路の構
成図である。
成図である。
【図５】 図４に示すＡ−Ａ矢示図である。
【図６】 図４に示すＢ−Ｂ矢示図である。
【図７】 図４に示す制御回路において、Ｉ／Ｏパッド
延長端子と外部入出力延長端子との接続の別例を示す説
明図である。
延長端子と外部入出力延長端子との接続の別例を示す説
明図である。
【図８】 この発明の実施の形態３による制御回路の構
成図である。
成図である。
【図９】 図８に示す仕様選択部の構成図である。
【図１０】 従来の制御回路の構成図である。
【図１１】 従来の制御回路の別例を示す構成図であ
る。
る。
【符号の説明】 ２０、２０ａ〜２０ｃ 制御回路 ２１、２１ａ 内部制御回路 ２２ ベース ２２ａ 樹脂モールド ２３、２３ａ〜２３ｏ Ｉ／Ｏパッド ２４、２４ａ〜２４ｉ 外部入出力端子 ２５ ボンディングワイヤー ２６ リード部 ３０ 仕様選択部 ３１ プルアップ抵抗 ３２ ＮＯＴ回路 ３３〜３６ ＡＮＤ回路 ３７、３８ ＯＲ回路 ４０ａ〜２４ｅ Ｉ／Ｏパッド延長端子 ５０ａ〜５０ｃ 外部入出力延長端子 ６０ チップ抵抗
Claims (6)
- 【請求項１】 同一機能に対して各々が異なる仕様とな
る信号を入出力する複数の入出力端子を設けた内部制御
回路と、 上記内部制御回路を所定位置に載せるベース部と、 上記ベース部の周囲に配置され、一端は上記ベース部内
の上記複数の入出力端子に対向して設けられ、他端は上
記ベース部の外側に突出する複数の外部入出力端子と、 上記複数の入出力端子と上記複数の外部入出力端子の一
端とを接続する接続手段とを備え、 上記入出力端子の何れかを選択し、該選択した入出力端
子を上記複数の外部入出力端子の所定の一端に上記接続
手段で接続することを特徴とする制御回路。 - 【請求項２】 接続手段は、ボンディングワイヤーによ
り入出力端子と外部入出力端子の一端とを接続するとと
もに、上記入出力端子と外部入出力端子の一端との接続
形態を内部の接続形態設定プログラムにより設定できる
接続装置で行うことを特徴とする請求項第１項記載の制
御回路。 - 【請求項３】 ベース部に内部制御回路を覆うカバーが
設けられた場合は、 入出力端子と接続して一方が上記カバーより突出する入
出力延長端子と、 上記外部入出力端子の一端と接続して一方が上記カバー
より突出する外部入出力延長端子とを設け、上記カバー
より突出する入出力延長端子と外部入出力延長端子とを
接続手段により選択して接続することを特徴とする請求
項第１項記載の制御回路。 - 【請求項４】 カバーを樹脂モールドにより形成する場
合は、入出力延長端子又は外部入出力延長端子の少なく
ても一方は、立設して上記樹脂モールドより突出する導
電体により構成されることを特徴とする請求項第３項記
載の制御回路。 - 【請求項５】 複数の入出力延長端子と複数の外部入出
力延長端子との間の選択可能な接続形態を切断可能な接
続手段により予め接続しておき、外部と接続すべき入出
力延長端子を選択して不要な上記接続手段を切断するこ
とを特徴とする請求項第３項又は第４項の何れかに記載
の制御回路。 - 【請求項６】 少なくても２種類の異なる仕様となる信
号を入出力できる入出力端子を設けた内部制御回路と、 上記内部制御回路内に設けられ、外部からの制御信号に
より上記入出力端子の信号を切り替える切替手段と、 上記内部制御回路に設けられ、上記外部からの制御信号
を入力する入力端子と、 上記内部制御回路を所定位置に載せるベース部と、 上記ベース部の周囲に配置され、一端は上記入出力端子
と接続し、他端は上記ベース部の外側に突出する外部入
出力端子と、 上記ベース部の周囲に配置され、一端は上記入力端子と
接続可能とし、他端は上記ベース部の外側に突出し、外
部からの一定信号を入力する外部入力端子とを備え、 上記制御信号の切替は、上記入力端子と上記外部入力端
子とを接続するか否かで切り替えることを特徴とする制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068210A JPH10270482A (ja) | 1997-03-21 | 1997-03-21 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068210A JPH10270482A (ja) | 1997-03-21 | 1997-03-21 | 制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270482A true JPH10270482A (ja) | 1998-10-09 |
Family
ID=13367216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9068210A Pending JPH10270482A (ja) | 1997-03-21 | 1997-03-21 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015177075A (ja) * | 2014-03-15 | 2015-10-05 | オムロン株式会社 | フォトセンサ部品、及び、その製造方法 |
-
1997
- 1997-03-21 JP JP9068210A patent/JPH10270482A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015177075A (ja) * | 2014-03-15 | 2015-10-05 | オムロン株式会社 | フォトセンサ部品、及び、その製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08110882A (ja) | カスタマイザブル集積回路デバイス | |
| JPH03229955A (ja) | マイクロコンピュータ制御装置 | |
| JPH10270482A (ja) | 制御回路 | |
| US5895942A (en) | Fuse selectable modules | |
| US6353927B1 (en) | Data download technique into installed memory | |
| US20040061691A1 (en) | Display module | |
| JPH0856063A (ja) | 車両用制御装置 | |
| JP2001210926A (ja) | 集合基板および回路基板、および集合基板を用いた回路基板の製造方法 | |
| US5293601A (en) | Floppy disk control unit and apparatus having a floppy disk control unit | |
| JP2001102869A (ja) | 表面実装パッケージ | |
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| JPH09102665A (ja) | 回路基板 | |
| JP2001007692A (ja) | Ｌｓｉ実装回路基板 | |
| KR102497354B1 (ko) | 차량용 커넥터와의 인터페이스 장치 및 그 제어 방법 | |
| JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JP2850818B2 (ja) | 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット | |
| KR20010076665A (ko) | 디지털 티브이의 이더넷 장치 | |
| JPH03232155A (ja) | 制御装置 | |
| JP2521599Y2 (ja) | 電子時計 | |
| JPH11142473A (ja) | 電気的特性測定装置 | |
| JP2001255833A (ja) | 電子機器用表示装置 | |
| JP2004288969A (ja) | Ａｓｉｃおよびａｓｉｃを搭載したコントローラ | |
| JPH10284607A (ja) | プログラマブル半導体集積回路装置 | |
| JPH07325733A (ja) | マイクロプロセッサ内蔵型のカスタムｌｓｉ | |
| JP2000329827A (ja) | テストボード及びその製造方法 |