JPH0130749Y2 - - Google Patents
Info
- Publication number
- JPH0130749Y2 JPH0130749Y2 JP1981155761U JP15576181U JPH0130749Y2 JP H0130749 Y2 JPH0130749 Y2 JP H0130749Y2 JP 1981155761 U JP1981155761 U JP 1981155761U JP 15576181 U JP15576181 U JP 15576181U JP H0130749 Y2 JPH0130749 Y2 JP H0130749Y2
- Authority
- JP
- Japan
- Prior art keywords
- switches
- contact
- common terminal
- terminal
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Keying Circuit Devices (AREA)
- Switch Cases, Indication, And Locking (AREA)
- Logic Circuits (AREA)
Description
【考案の詳細な説明】
本考案は論理回路のコントロール用のスイツチ
と論理ICの動作を確実にするように付加するプ
ルアツプ抵抗を一体にした論理回路用スイツチに
関する。
と論理ICの動作を確実にするように付加するプ
ルアツプ抵抗を一体にした論理回路用スイツチに
関する。
一般に、スイツチを含む論理回路を構成する場
合、後からスイツチのオンオフの組み合わせを変
えれば入力条件が変えられるように、第１図の回
路図に示すような、共通端子１を個々の出力端子
２とをもつたｎ個のスイツチ３を回路内に実装す
ることが度々ある。このようなスイツチユニツト
４は、実際の回路において第２図の回路図に示す
様に、必ずと言つて良い位論理IC６のプルアツ
プ抵抗５と対で使われている。
合、後からスイツチのオンオフの組み合わせを変
えれば入力条件が変えられるように、第１図の回
路図に示すような、共通端子１を個々の出力端子
２とをもつたｎ個のスイツチ３を回路内に実装す
ることが度々ある。このようなスイツチユニツト
４は、実際の回路において第２図の回路図に示す
様に、必ずと言つて良い位論理IC６のプルアツ
プ抵抗５と対で使われている。
従来、これらプルアツプ抵抗とスイツチとは、
独立に配置されていたため、実装スペースが余計
にかかり、またプリント板の回路組立工数なども
多く必要としていた。
独立に配置されていたため、実装スペースが余計
にかかり、またプリント板の回路組立工数なども
多く必要としていた。
本考案の目的は、これらの欠点を除き、実装ス
ペースを少くし、回路組立工数を低減した論理回
路用スイツチを提供することにある。
ペースを少くし、回路組立工数を低減した論理回
路用スイツチを提供することにある。
本考案によれば、機械的操作により電気的オン
オフを行う接点を備えた複数のスイツチと、これ
らスイツチの一方の接点をそれぞれ接続してとり
出す第１の共通端子と、前記各スイツチの他方の
接点を単独にあるいは組合わせそれぞれとり出す
複数の出力端子と、前記各スイツチの他方の接点
にそれぞれ一端を接続した複数の抵抗と、これら
各抵抗の他端をそれぞれ接続してとり出す第２の
共通端子とを一個のケース内に備えたことを特徴
とする論理回路スイツチが得られる。
オフを行う接点を備えた複数のスイツチと、これ
らスイツチの一方の接点をそれぞれ接続してとり
出す第１の共通端子と、前記各スイツチの他方の
接点を単独にあるいは組合わせそれぞれとり出す
複数の出力端子と、前記各スイツチの他方の接点
にそれぞれ一端を接続した複数の抵抗と、これら
各抵抗の他端をそれぞれ接続してとり出す第２の
共通端子とを一個のケース内に備えたことを特徴
とする論理回路スイツチが得られる。
以下図面により本考案を詳細に説明する。
第３図は本考案の実施例の回路図、第４図ａ，
ｂは第３図の構成を示す上面図および側面図であ
る。この実施例は、各スイツチ３の一端にプルア
ツプ抵抗５の一端をそれぞれ付加し、これら抵抗
５の他端を共通接続して共通端子７からとり出し
て構成される。第４図の構成は、この回路をデユ
アルインライン型パツケージの容器（ケース）９
にスライドキー８をもつスイツチ３を実装した場
合のものを示している。このスライドキー８が
OFF位置の時は接点は開いており、出力端子２
には抵抗５を通して共通端子７にかかつている電
圧が出力される。一方、スライドキー８がON位
置迄動かされると、バネ状接点リード１０は端子
２に接触し、この端子２には端子１に加わつてい
る電圧がかかる。ここでプルアツプ抵抗５を
1KΩ〜10KΩ位とし、端子１にかける電位をアー
ス（接地）、端子７にかける電圧を＋5Vとする
と、第２図の論理IC６を除くすべてを一個の容
器９の中に収容したことになる。この様な本考案
により実装スペースの節約、組立工数の低減が計
れる。
ｂは第３図の構成を示す上面図および側面図であ
る。この実施例は、各スイツチ３の一端にプルア
ツプ抵抗５の一端をそれぞれ付加し、これら抵抗
５の他端を共通接続して共通端子７からとり出し
て構成される。第４図の構成は、この回路をデユ
アルインライン型パツケージの容器（ケース）９
にスライドキー８をもつスイツチ３を実装した場
合のものを示している。このスライドキー８が
OFF位置の時は接点は開いており、出力端子２
には抵抗５を通して共通端子７にかかつている電
圧が出力される。一方、スライドキー８がON位
置迄動かされると、バネ状接点リード１０は端子
２に接触し、この端子２には端子１に加わつてい
る電圧がかかる。ここでプルアツプ抵抗５を
1KΩ〜10KΩ位とし、端子１にかける電位をアー
ス（接地）、端子７にかける電圧を＋5Vとする
と、第２図の論理IC６を除くすべてを一個の容
器９の中に収容したことになる。この様な本考案
により実装スペースの節約、組立工数の低減が計
れる。
第１図は従来の論理回路スイツチの回路図、第
２図は第１図の論理回路スイツチを用いた回路
図、第３図は本考案の実施例の回路図、第４図
ａ，ｂは第３図の構成を示す上面図および側面図
である。 図において、１，７……共通端子、２……出力
端子、３……スイツチ、４……スイツチユニツ
ト、５……プルアツプ抵抗、６……論理IC、８
……スライドキー、９……容器（ケース）、１０
……接点リード、である。
２図は第１図の論理回路スイツチを用いた回路
図、第３図は本考案の実施例の回路図、第４図
ａ，ｂは第３図の構成を示す上面図および側面図
である。 図において、１，７……共通端子、２……出力
端子、３……スイツチ、４……スイツチユニツ
ト、５……プルアツプ抵抗、６……論理IC、８
……スライドキー、９……容器（ケース）、１０
……接点リード、である。
Claims (1)
- 機械的操作により電気的オンオフを行う接点を
備えた複数のスイツチと、これらスイツチの一方
の接点をそれぞれ接続してとり出す第１の共通端
子と、前記各スイツチの他方の接点を単独にある
いは組合せてそれぞれとり出す複数の出力端子
と、前記各スイツチの他方の接点にそれぞれ一端
を接続した複数の抵抗と、これら各抵抗の他端を
それぞれ接続してとり出す第２の共通端子とを一
個のケース内に備えたことを特徴とする論理回路
スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15576181U JPS5860818U (ja) | 1981-10-20 | 1981-10-20 | 論理回路スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15576181U JPS5860818U (ja) | 1981-10-20 | 1981-10-20 | 論理回路スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860818U JPS5860818U (ja) | 1983-04-23 |
| JPH0130749Y2 true JPH0130749Y2 (ja) | 1989-09-20 |
Family
ID=29948332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15576181U Granted JPS5860818U (ja) | 1981-10-20 | 1981-10-20 | 論理回路スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860818U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5589098A (en) * | 1978-12-18 | 1980-07-05 | Tokico Ltd | Oil feeder |
-
1981
- 1981-10-20 JP JP15576181U patent/JPS5860818U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5589098A (en) * | 1978-12-18 | 1980-07-05 | Tokico Ltd | Oil feeder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5860818U (ja) | 1983-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0130749Y2 (ja) | ||
| JPS6013524B2 (ja) | エミツタフオロワ出力回路 | |
| JPH0517769Y2 (ja) | ||
| JPS63225817A (ja) | 識別回路 | |
| JP3059306B2 (ja) | Ｄｉｐスイッチ付きコネクタ | |
| JPH0438577Y2 (ja) | ||
| JPS59147318U (ja) | 遅延線 | |
| JPH03192672A (ja) | ディップスイッチ用ソケット | |
| KR860001360Y1 (ko) | 트리거플립플롭회로 | |
| JPS58140889U (ja) | 自転車の電動変速機用制御回路 | |
| JPS61101971U (ja) | ||
| JPH0427647B2 (ja) | ||
| JPS62248205A (ja) | 多連型抵抗器の抵抗体構成用部材 | |
| JPS60136437U (ja) | デユアルインラインパツケ−ジスイツチ | |
| JPH0352684U (ja) | ||
| JPS6389155U (ja) | ||
| JPS62174351U (ja) | ||
| JPS59116991U (ja) | 表示装置の誤動作防止装置 | |
| JPS6237492B2 (ja) | ||
| JPH0589656A (ja) | 記憶装置 | |
| JPS6267427U (ja) | ||
| JPS58131658U (ja) | 回路装置 | |
| JPS6059689B2 (ja) | 導電ゴムスイッチ | |
| JPH0378249A (ja) | カウンタデバイス | |
| JPS59126394U (ja) | 方位制御信号を送出する遠隔操作スイツチ回路 |