JPH10261950A - アクティブターミネータ用アンプ - Google Patents

アクティブターミネータ用アンプ

Info

Publication number
JPH10261950A
JPH10261950A JP9084550A JP8455097A JPH10261950A JP H10261950 A JPH10261950 A JP H10261950A JP 9084550 A JP9084550 A JP 9084550A JP 8455097 A JP8455097 A JP 8455097A JP H10261950 A JPH10261950 A JP H10261950A
Authority
JP
Japan
Prior art keywords
amplifier
transistor
voltage
output stage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9084550A
Other languages
English (en)
Other versions
JP3786492B2 (ja
Inventor
Noboru Takizawa
登 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP08455097A priority Critical patent/JP3786492B2/ja
Priority to US08/997,291 priority patent/US6072331A/en
Publication of JPH10261950A publication Critical patent/JPH10261950A/ja
Application granted granted Critical
Publication of JP3786492B2 publication Critical patent/JP3786492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/018Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825Coupling arrangements, impedance matching circuits
    • H03K19/01831Coupling arrangements, impedance matching circuits with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 高速動作可能なものを簡易に実現する。 【解決手段】終端抵抗R3を介したバスラインBUSi
への所定電圧Voの出力を行うアクティブターミネータ
用アンプにおいて、一端が出力段トランジスタQ8のベ
ースライン等の駆動ラインに接続され他端が定電圧源G
NDに接続されたコンデンサC3が設けられる。バスラ
インBUSiにおける急峻な電圧状態変化に対して出力
段トランジスタQ10よりも素早くコンデンサC3から
ベース電流の一時的補給を受けて速やかに出力段トラン
ジスタQ8が応じる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、SCSI等のバ
スラインの終端に接続されるアクティブターミネータ用
アンプに関し、詳しくは、バスラインの高速動作を可能
とするアクティブターミネータ用アンプに関する。
【0002】
【背景の技術】一般に、複数のドライブユニット間で信
号を伝達するバスラインに対しては、リンギング防止等
のため各ラインごとに終端抵抗が接続され、且つ各終端
抵抗の抵抗値が該当ラインの特性インピーダンスに整合
するようにされるとともに、バスラインの安定な動作を
可能とするために各ラインに対して終端抵抗を介して所
定電圧の出力がなされる。図5にブロック図を示したも
のは、そのようなアクティブターミネータを用いたシス
テムであり、これには、バスの各ライン間における確実
なアイソレーションの確保に加えてバスラインの高速動
作を可能とするために、終端抵抗を介したバスラインへ
の所定電圧の出力を行うアクティブターミネータ用アン
プが各ライン毎に設けられている(特開平7−2618
90号公報参照)。
【0003】すなわち、複数のドライブユニット2,
3,…の接続されたバスライン1に対してその終端にア
クティブターミネータ4が接続される。そして、アクテ
ィブターミネータ4には、バンドギャップ電圧源5から
の基準電圧Vinを入力端子INに受け出力端子OUTに
バスライン1のラインBUS1が接続されるアクティブ
ターミネータ用アンプ41、同じく基準電圧Vinを入力
端子INに受けるが出力端子OUTにはバスライン1の
ラインBUS2が接続されるアクティブターミネータ用
アンプ42、やはり出力端子OUTにラインBUSnが
接続される以外同様のアクティブターミネータ用アンプ
4nなど、n個のアクティブターミネータ用アンプが、
バスライン1のn本のラインそれぞれに対応して設けら
れている。これらのアクティブターミネータ用アンプ4
1,42〜4nは、何れも、入力端子INに受けた電圧
Vinを非反転入力とし電圧Vo を出力するボルテージフ
ォロア形アンプを具えていて、その電圧Vo が終端抵抗
R3を介して出力端子OUTへ出力される。
【0004】そして、電圧Vo が電圧Vinに対応した所
定電圧に一致した状態を維持するようにアンプへフィー
ドバックが掛けられることから、各バスラインBUS
1,BUS2〜BUSnの電圧状態がドライブユニット
2,3,…の駆動によって変化したときでも、その変化
に応じてアンプの出力電流が変わり、該当バスラインの
電圧と所定電圧との差に対応した電流が終端抵抗R3を
介してアクティブターミネータ用アンプ41,42〜4
nから送給される。こうして、信号伝達に不都合なリン
ギング等の発生を抑制する。
【0005】
【従来の技術】このようなアクティブターミネータ用ア
ンプとしては、一般的なバッファアンプ、例えば入力段
トランジスタによって差動増幅回路が構成されその差動
信号によって駆動される出力段トランジスタがトーテム
ポール形になっているアンプでも良いのであるが、他の
アクティブターミネータとの競合などを回避可能とする
ために、終端抵抗を介する所定電圧の出力をエネーブル
信号に応じて選択的に行うようになったものも用いられ
る(特開平7−240642号公報参照)。
【0006】図6に回路を示したそのようなアクティブ
ターミネータ用アンプは、入力段差動増幅回路として一
対の入力段トランジスタQ1及び入力段トランジスタQ
2が設けられ、最終段にトーテムポール形の出力段トラ
ンジスタQ8及び出力段トランジスタQ10が設けられ
ている。そして、電流吐出側である出力段トランジスタ
Q8がベースに定電流I8を受けることで出力段トラン
ジスタQ8及び出力段トランジスタQ10にアイドル電
流が流される。また、一方の入力段トランジスタQ1が
ベースに電圧Vinを受け他方の入力段トランジスタQ2
がベースにフィードバックされた電圧Vo を受けてこれ
らが差動動作することで差動信号D1が生成され、それ
の電流増幅された差動信号D10によって出力段トラン
ジスタQ10が駆動されることで、電圧Vinと電圧Vo
との差に応じて出力段トランジスタQ10のコレクタ電
流がアイドル電流と異なる電流値に変化し、これによっ
て生じた差の電流が終端抵抗R3を介してバスラインB
USi(BUS1〜BUSnの何れか)へ送給されるよ
うになっている。
【0007】また、端子ENBを介して入力されるエネ
ーブル信号をトランジスタQN1,QN2のゲートに受
け、エネーブル信号がハイ(“High”)のときにト
ランジスタQN1がオンして差動信号D10のラインを
接地させるとともにトランジスタQN2もオンして定電
流I8のラインも接地状態にさせて、出力をハイインピ
ーダンスなフロート状態にする。そして、エネーブル信
号がロー(“Low”)のときだけバッファアンプとし
て動作するようになっている。
【0008】このような構成のアクティブターミネータ
用アンプが終端に接続されたバスラインでは、例えアク
ティブターミネータが複数個接続されていても、そのう
ちの何れか適切なものだけ動作するようにエネーブル信
号を用いて設定しておくことにより、バスラインBUS
iの電圧状態がドライブユニットの駆動によってハイ・
ロー変化したときでも(図7(a)参照)、終端抵抗R
3を介して出力される電圧Vo は、バスライン側の電圧
変化に拘わらずほぼ一定の所定電圧となる(図7(b)
参照)。
【0009】
【発明が解決しようとする課題】ところで、汎用CPU
の高速化等により、バスライン特に周辺機器を結ぶSC
SI等のデバイスバスについても高速動作の要求が一段
と厳しさを増してきている。そして、この要請に応えよ
うとして、単純にバスラインにおける電圧状態のスイッ
チング速度を従来よりも上げると、バスライン側の急峻
な電圧変化にアンプの動作速度が追い付かなくなり、信
号波形における遷移部後端に生じるリンギング等を十分
に抑制することができずに、波形乱れが大きくなってし
まい、バス動作の信頼性を確保することが困難になる。
このため、バスラインの高速動作を可能とするにはアク
ティブターミネータ用アンプの動作速度を向上させるこ
とが必要である。そして、アンプの高速化を図る直截的
な実現手法としては、その構成要素である各トランジス
タを高速化することが考えられる。
【0010】しかしながら、かかる直截的な対処方法を
採ったのでは、不所望なコストアップを招いてしまう。
特にボルテージフォロア形のように出力がそのまま入力
にフィードバックされるところに用いられるアンプでは
入力段から最終出力段に至るまでの一連のトランジスタ
総てを対象として高速化することが求められるため、そ
れによるコストアップには容認できないものがある。ま
た、素子の単純な高速化には、ノイズに弱くなり易いと
いう傾向があることも、見逃せない。
【0011】そこで、アンプ全般に通じるこのような対
処方法は避けて、バスターミネータの特質を利用するこ
とで簡便に、アクティブターミネータ用アンプの高速化
を図ることが課題となる。この発明は、このような課題
を解決するためになされたものであり、高速動作可能な
アクティブターミネータ用アンプを簡易に実現すること
を目的とする。
【0012】
【課題を解決するための手段】このような課題を解決す
るため、アクティブターミネータ用アンプの使用環境で
は入力側の信号は基本的に変化せず出力側の信号だけが
外的要因によって変化させられるという特殊性に着目し
て、一般には入力に対する応答性を低下させると認識さ
れている手法を逆の高速化のために用いたのである。以
下、この発明の第1乃至第4の解決手段について、その
構成および作用効果を説明する。
【0013】[第1の解決手段]第1の解決手段のアク
ティブターミネータ用アンプは(、出願当初の請求項1
に記載の如く)、終端抵抗を介したSCSI等のバスラ
インへの所定電圧の出力を行うアクティブターミネータ
用アンプにおいて、コンデンサが設けられ、このコンデ
ンサが出力段トランジスタの駆動ラインと所定の定電圧
源とに介挿接続されているものである。
【0014】このような第1の解決手段のアクティブタ
ーミネータ用アンプにあっては、バスライン上を伝達さ
れる信号値が変わって電圧状態が遷移すると、終端抵抗
の両端にかかる電圧も急変し、それに引きずられてアン
プの出力電圧も変化しようとする。そうすると、アンプ
の出力段トランジスタを介してその変化が出力段トラン
ジスタの駆動ラインにも及ぶ。そして、僅かにでも駆動
ラインの電位が変化すると、その変化に応じて容量素子
からトランジスタ駆動電流の一部が一時的に補給され、
直ちに出力段トランジスタから終端抵抗への電流が補わ
れて、アンプ出力電圧の急変が抑制される。さらに、こ
の容量素子による駆動電流の補給が切れる頃には、アン
プ本来の信号経路から出力段トランジスタに十分な駆動
電流が供給される。
【0015】なお、アンプの入力信号が変化したとする
と容量素子の存在によって出力段トランジスタの応答が
遅くなってしまうが、アクティブターミネータ用アンプ
では所定電圧の出力を行うために入力信号が基準電圧等
の基本的に一定値の信号とされるので、かかる観点から
の不都合はない。これにより、アンプ全体の設計変更等
を行うまでもなく、容量素子を付加する簡便な対策を施
すだけで、バス伝達信号の速度を上げることができる。
したがって、この発明によれば、高速動作可能なアクテ
ィブターミネータ用アンプを簡易に実現することができ
る。
【0016】[第2の解決手段]第2の解決手段のアク
ティブターミネータ用アンプは(、出願当初の請求項2
に記載の如く)、終端抵抗を介したバスラインへの所定
電圧の出力を行うボルテージフォロア形のアクティブタ
ーミネータ用アンプにおいて、出力段トランジスタがバ
イポーラトランジスタであり、且つこの出力段トランジ
スタのベースラインに一端が接続され他端が定電圧源に
接続されたコンデンサが設けられていることを特徴とす
る。
【0017】このような第2の解決手段のアクティブタ
ーミネータ用アンプにあっては、バス伝達信号の遷移に
伴って終端抵抗にかかる電圧が急変してアンプの出力電
圧が変化しかかると、出力段トランジスタを介してその
変化が出力段トランジスタのベースに及び、さらに、僅
かにでもベース電位が変化すると、その変化に応じてコ
ンデンサからベース電流の一部が一時的に補給され、直
ちに出力段トランジスタから終端抵抗への電流が補われ
て、アンプ出力電圧の急変が抑制される。このコンデン
サによる直接的なベース電流の補給は、ボルテージフォ
ロア形アンプにおけるフィードバックループを信号が一
巡するよりも早くなされる。そして、このベース電流の
補給が切れる頃には、フィードバックループを辿ったア
ンプ本来の信号経路によって出力段トランジスタに十分
なベース電流が供給される。
【0018】なお、この場合も第1解決手段同様、アン
プの入力信号が変化したとするとコンデンサの存在によ
って出力段トランジスタの応答が遅くなってしまうが、
アクティブターミネータ用アンプでは所定電圧の出力を
行うために入力信号が基準電圧等の基本的に一定値の信
号とされるので、かかる観点からの不都合はない。これ
により、アンプ全体の設計変更等を行うまでもなく、コ
ンデンサを付加する簡便な対策を施すだけで、バス伝達
信号の速度を上げることができる。したがって、この発
明によれば、高速動作可能なアクティブターミネータ用
アンプを簡易に実現することができる。
【0019】[第3の解決手段]第3の解決手段のアク
ティブターミネータ用アンプは(、出願当初の請求項3
に記載の如く)、上記の第2の解決手段のアクティブタ
ーミネータ用アンプであって、前記出力段トランジスタ
はトーテムポール形のトランジスタ対を含んだものであ
り、そのうち一方のトランジスタは定電流による駆動を
受けるものであり、他方のトランジスタは入力段差動増
幅回路等からの差動信号による定常的な駆動を受けるも
のであり、前記コンデンサは前記出力段トランジスタの
うち前記一方のトランジスタに対して接続されているも
のであることを特徴とする。
【0020】このような第3の解決手段のアクティブタ
ーミネータ用アンプにあっては、対をなす出力段トラン
ジスタのうち一方のトランジスタ即ち定電流駆動側トラ
ンジスタによってバスラインの駆動に十分なアイドル電
流が常時一定量供給されるとともに、他方のトランジス
タ即ち差動信号駆動側トランジスタによってアイドル電
流のうちからバスラインへ送給する電流量が可変制御さ
れる。そのため、差動信号駆動側トランジスタのベース
電流は頻繁に変化するのに対し、定電流駆動側トランジ
スタのベース電流は比較的安定している。
【0021】そして、ベース電流の一時的補給を担うコ
ンデンサが定電流駆動側トランジスタに対してそのベー
スラインに接続されていることから、コンデンサの動作
状態も定常状態では安定した一定状態におかれるので、
それによるベース電流の補給はバスラインの電圧状態の
急変時に限って的確になされることとなる。これによ
り、コンデンサを差動信号駆動側トランジスタに対して
接続したときに比べて、アンプの動作状態が安定すると
ともに、差動信号の伝達遅れを招き易いという不都合も
回避される。したがって、この発明によれば、安定して
高速動作可能なアクティブターミネータ用アンプを簡易
に実現することができる。
【0022】[第4の解決手段]第4の解決手段のアク
ティブターミネータ用アンプは(、出願当初の請求項4
に記載の如く)、上記の第1〜第3の解決手段のアクテ
ィブターミネータ用アンプであって、前記コンデンサの
接続される前記定電圧源が電源電圧ライン又は接地ライ
ンとなっていることを特徴とする。
【0023】このような第4の解決手段のアクティブタ
ーミネータ用アンプにあっては、アンプに通常備わって
いる正負何れかの電源電圧ラインあるいは接地ラインの
うち回路レイアウト上もっとも接続しやすいものをコン
デンサ接続先の定電圧源として利用することができる。
これにより、ベース電流補給用のコンデンサを追設する
に際し、その回路設計についても容易となる。したがっ
て、この発明によれば、高速動作可能なアクティブター
ミネータ用アンプを一層簡易に実現することができる。
【0024】
【発明の実施の形態】このような解決手段で達成された
本発明のアクティブターミネータ用アンプについて、こ
れを実施するための具体的形態を、先ず、図1に示した
第1実施例の構成、次に、図2に示した第2実施例の構
成について第1実施例との相違点、最後に、図3に示し
たそれらの主要部および図4に示した波形例に基づいて
その使用態様及び動作の順に説明する。なお、背景の技
術の欄において既述した内容は本欄にも共通するので、
その重複する再度の説明は割愛する。また、図示に際し
ては、従来と同様の構成要素には同一の符号を付してあ
る。
【0025】先ず、図1に回路図を示した第1実施例の
アクティブターミネータ用アンプは、コンデンサC3
(容量素子)が新たに設けられ、これが出力段トランジ
スタQ8のベースライン(駆動ライン)と接地GND
(定電圧源)とに介挿接続される点で、図6に示した従
来のものと相違する。出力段トランジスタQ8はバスラ
インの終端抵抗R3へ所定電圧Voを印加出力するトラ
ンジスタである。
【0026】すなわち、このアクティブターミネータ用
アンプは、入力段差動増幅回路として一対の入力段トラ
ンジスタQ1及び入力段トランジスタQ2が設けられ、
最終段に直列接続されてトーテムポール形となった出力
段トランジスタQ8及び出力段トランジスタQ10が設
けられていたところに、リードインダクタンス等の少な
い小容量のコンデンサC3が追加導入されたものとなっ
ている。このコンデンサC3は、ベース電流に対する一
時的な補給電流D3の供給を担うために、一端が出力段
トランジスタQ8のベースラインに接続され、他端が接
地GNDに接続されたものとなっている。
【0027】入力段トランジスタQ1及び入力段トラン
ジスタQ2は、特性の揃ったPNP形トランジスタであ
り、エミッタが共通接続されて定電流I1の供給を受け
るとともに、コレクタがカレントミラーQ3,Q4,Q
22に接続されて同一値の電流によって駆動される。そ
して、入力段トランジスタQ1がベースに入力端子IN
を介して基準電圧Vinを受ける一方、入力段トランジス
タQ2がベースにフィードバックされた電圧Vo を受け
るように接続される。このような接続によって、アンプ
がボルテージフォロア形になり、このような入力段差動
増幅回路によって、入力段トランジスタQ1のコレクタ
ラインから取り出される差動信号D1が電圧Vo と電圧
Vinとの差に対応した電流値を採るものとなっている。
【0028】なお、定電流I1を生成するために、カレ
ントミラーQR1,QR2,QR3及びカレントミラー
QR5,QR6,QR7が設けられている。そして、入
力端子IREFに基準となる微少の定電流が供給される
と、これをカレントミラーQR1,QR2,QR3によ
って反転および増幅し、さらにカレントミラーQR5,
QR6,QR7によって再び反転して、入力段差動増幅
回路に適した量および向きの定電流I1を出力するよう
になっている。
【0029】また、カレントミラーQR5,QR6,Q
R7と入力側を共有するカレントミラーQR5,QR
6,QR8も設けられていて、トランジスタQR8のコ
レクタから或る程度増幅された定電流I8が出力される
ようになっている。さらに、カレントミラーQR1,Q
R2,QR3と入力側を共有するカレントミラーQR
1,QR2,QR4も設けられていて、トランジスタQ
5,Q6を能動的な動作状態にさせるようにもなってい
る。
【0030】これらのNPN形トランジスタQ5,Q6
は、コレクタが共に電源電圧ラインVccに接続され、ト
ランジスタQ5のエミッタ及びトランジスタQ6のベー
スがカレントミラーQR1,QR2,QR4の出力ライ
ンに接続され、トランジスタQ6のコレクタが抵抗R
1,R2を介して接地されるとともに出力段トランジス
タQ10のベースに接続される。そして、トランジスタ
Q5のベースに差動信号D1を受けると、これを或る程
度電流増幅するとともに出力段トランジスタQ10を能
動状態にしておくのに必要なバイアス成分をも含ませて
差動信号D10を生成し、これを出力段トランジスタQ
10へ送出するようになっている。
【0031】出力段トランジスタQ10は、バスライン
の規格に対応して十分な電流駆動能力を具えたNPN形
トランジスタであり、エミッタが接地されコレクタがダ
イオード接続のトランジスタQ9を介して出力電圧Vo
のライン即ち終端抵抗R3に至るラインに接続される。
そして、抵抗R1,R2によって必要なベース・エミッ
タ間電圧を付与され、さらにベースに差動信号D10を
受けて、これによって駆動されると、差動信号D10に
応じたコレクタ電流を接地側へ流して、電圧Vinと電圧
Vo との差に応じた電流を電圧Vo のラインから吸入す
るようになっている。
【0032】出力段トランジスタQ8は、これもバスラ
インの規格に対応して十分な電流駆動能力を具えたNP
N形トランジスタであり、コレクタが電源電圧ラインV
ccに接続されエミッタが出力電圧Vo のライン即ち終端
抵抗R3に至るラインに接続される。そして、ベースに
定電流I8を受けて、これによって駆動されると、ほぼ
一定のアイドル電流を電源側から流して電圧Vo のライ
ンへ吐出するようになっている。
【0033】出力段トランジスタQ8のベースラインと
出力段トランジスタQ10のコレクタラインとの間に
は、PNPトランジスタQ7,Q17が設けられ、トラ
ンジスタQ17のコレクタとベースとエミッタとトラン
ジスタQ7のコレクタとベースとが出力段トランジスタ
Q8のベースラインに接続され、トランジスタQ7のエ
ミッタが出力段トランジスタQ10のコレクタラインに
接続される。さらにコンデンサC2が設けられ、その一
端が差動信号D1のラインに接続され他端がトランジス
タQ7のベースに接続される。
【0034】この場合、出力段トランジスタQ8のベー
スラインと出力段トランジスタQ10のコレクタライン
間における電位差に関して、定常状態では、トランジス
タQ8,Q9経由側とトランジスタQ17,Q7経由側
とがバランスするのでトランジスタQ17,Q7及びコ
ンデンサC2の存在はアンプ動作に影響しないが、過渡
的な状態では、差動信号D1の変化に応じて定電流I8
の一部すなわち出力段トランジスタQ8のベース電流の
一部D8がトランジスタQ17,Q7を経由して出力段
トランジスタQ10側へバイパスされる。これにより、
過渡的状態におけるアンプ動作が安定する。そして、こ
の働きが損なわれないように、コンデンサC3の容量は
コンデンサC2のそれよりも小さくされる。例えば、2
5pFのコンデンサC2に対し、コンデンサC3は10
pF程度のものとなっている。
【0035】なお、端子ENBを介して入力されるエネ
ーブル信号をゲートに受けるMOSトランジスタQN
1,QN2も存置されていて、コンデンサC3が導入さ
れた後も、エネーブル信号がハイ(“High”)のと
きにトランジスタQN1がオンして差動信号D10のラ
インを接地させるとともにトランジスタQN2もオンし
て定電流I8のラインも接地状態にさせて出力をハイイ
ンピーダンスなフロート状態にすることで、エネーブル
信号がロー(“Low”)のときだけバッファアンプと
して動作する。これにより、本発明は、終端抵抗を介す
る所定電圧の出力をエネーブル信号に応じて選択的に行
うようになったアクティブターミネータ用アンプにも適
用しうるものとなっている。
【0036】次に、図2に回路図を示した第2実施例の
アクティブターミネータ用アンプは、新たに設けられた
コンデンサC3の他端が接地GNDの代わりに電源電圧
Vccに接続されている点で上記第1実施例のものと相違
するが、他は同様である。
【0037】最後に、この第1,第2実施例のアクティ
ブターミネータ用アンプについて、その使用態様及び動
作を説明する。図3は、これらの回路に共通する主要部
であり、図4は、その出力電圧についての波形例であ
る。
【0038】使用に先だって、アンプ出力電圧Vo を一
端に受ける終端抵抗R3の他端が出力端子OUTを介し
て一本のバスラインBUSiに接続され、入力端子IN
に電圧Vinが印加され、入力端子IREFに定電流が供
給され、さらに端子ENB経由で入力されるエネーブル
信号がローにされる。こうして、アクティブターミネー
タ用アンプが動作可能状態となる。
【0039】そして、定電流I8によって駆動される出
力段トランジスタQ8から電圧Voのラインへアイドル
電流が流され、バスラインBUSiの電圧状態がハイの
ときには、電圧Vo がバスラインBUSiによって終端
抵抗R3を介して僅かに高めされ、これが入力段トラン
ジスタQ2のベースにフィードバックされて、入力段ト
ランジスタQ1からの差動信号D1延いては差動信号D
10の電流値が増し、これで駆動される出力段トランジ
スタQ10によってアイドル電流のほとんどが電圧Vo
のラインから接地GNDへ流される。また、バスライン
BUSiと電圧Vo との差に応じて終端抵抗R3に流れ
る電流も出力段トランジスタQ10によって電圧Vo の
ラインから接地GNDへ流される。
【0040】この状態で回路状態が釣り合っているとき
に、バスラインBUSiの電圧状態が何れかのドライブ
ユニットの駆動によってハイからローに急激に変化させ
られると、終端抵抗R3を介してバスラインBUSiか
ら流れ込んでいた電流が減少して、その影響が電圧Vo
のラインに及んで、電圧Vo が僅かに低めにされる。そ
うすると、これが入力段トランジスタQ2のベースにフ
ィードバックされるとともに、出力段トランジスタQ8
にも伝達されて出力段トランジスタQ8のベース電圧を
も僅かに変化させる。そして、入力段トランジスタQ2
へのフィードバックが入力段トランジスタQ1及び差動
信号D1に及ぼうとしている間に、コンデンサC3から
出力段トランジスタQ8のベースラインへ補給電流D3
が供給され、直ちに出力段トランジスタQ8の吐出する
電流が増えて、終端抵抗R3経由の流入電流の減少分が
或る程度相殺させられる。
【0041】この補給電流D3は一時的なもので速やか
に止まり、出力段トランジスタQ8の吐出電流も元のア
イドル電流に戻るが、そうこうするうちに、差動信号D
10の電流値が減少し、これに従って出力段トランジス
タQ10によって電圧Vo のラインから接地GNDへ流
される電流が絞られる。そして、出力段トランジスタQ
8の吐出電流と出力段トランジスタQ10の吸入電流と
の差電流が終端抵抗R3を介して電圧Vo の出力ライン
からバスラインBUSiへ供給され、その差電流に対応
して終端抵抗R3に発生した電圧によって電圧Vo が電
圧Vinに匹敵したところで、回路状態が釣り合う。
【0042】この状態で、反対にバスラインBUSiの
電圧状態がローからハイに変化させられると、電圧・電
流の変化の向きは逆になるが、上述したのと同様にし
て、先ず補給電流D3による出力段トランジスタQ8の
吐出電流の一時的な削減がなされ、次に、フィードバッ
クに基づく差動信号D10よる出力段トランジスタQ1
0の吸入電流の本格的な増加がなされ、その状態が継続
される。こうして、バスラインBUSiの電圧状態がハ
イ・ロー何れに変化したときでも、コンデンサC3から
出力段トランジスタQ8のベースに補給電流D3が速や
かに供給されるので、バスライン側の電圧変化が従来よ
り急峻に行われても、従来(図4における点線波形を参
照)と異なり、電圧Vo はほぼ一定の所定電圧に安定し
て収まる(図4における実線波形を参照)。そして、バ
スラインBUSiにおけるリンギングも小さくなる。
【0043】
【発明の効果】以上の説明から明らかなように、本発明
の第1の解決手段のアクティブターミネータ用アンプに
あっては、トランジスタ駆動信号の一時的補給を担う容
量素子を付加して、アンプ全体の変更を行うまでもない
ようにしたことにより、高速動作可能なアクティブター
ミネータ用アンプを簡易に実現することができたという
有利な効果が有る。
【0044】また、本発明の第2の解決手段のアクティ
ブターミネータ用アンプにあっては、出力段トランジス
タのベースラインに対してコンデンサを付加し、これに
よってアンプ本来のフィードバックが働くまで一時的に
ベース電流が補給されるようにしたことにより、アンプ
全体の設計変更等を行うまでもなく、高速動作可能なア
クティブターミネータ用アンプを簡易に実現することが
できたという有利な効果が有る。
【0045】さらに、本発明の第3の解決手段のアクテ
ィブターミネータ用アンプにあっては、ベース電流補給
用のコンデンサをベース電流の安定している方の出力段
トランジスタに対して接続するようにしたことにより、
安定して高速動作可能なアクティブターミネータ用アン
プを簡易に実現することができたという有利な効果が有
る。
【0046】また、本発明の第4の解決手段のアクティ
ブターミネータ用アンプにあっては、ベース電流補給用
コンデンサの接続先として既存の定電圧源を用いるよう
にしたことにより、高速動作可能なアクティブターミネ
ータ用アンプを一層簡易に実現することができたという
有利な効果を奏する。
【図面の簡単な説明】
【図1】 本発明のアクティブターミネータ用アンプの
第1実施例について、その回路図である。
【図2】 第2実施例についての回路図である。
【図3】 これらの回路における主要部である。
【図4】 その出力電圧の波形例である。
【図5】 アクティブターミネータのブロック図であ
る。
【図6】 従来のアクティブターミネータ用アンプの回
路である。
【図7】 その出力電圧の一波形例である。
【図8】 その出力電圧の他の波形例である。
【符号の説明】
1 バスライン 2,3 ドライブユニット(バスに接続される回路・装
置) 4 アクティブターミネータ 5 バンドギャップ電圧源(BG、基準電圧源) 41,42,4n アクティブターミネータ用アンプ IN 入力端子 Q1 入力段トランジスタ(非反転入力用、基準電圧
側) Q2 入力段トランジスタ(反転入力用、フィードバ
ック側) Q8 出力段トランジスタ(ソース側、電流吐出用、
定電流駆動側) Q10 出力段トランジスタ(シンク側、電流吸入用、
差動信号駆動側) R3 終端抵抗 OUT 出力端子 C3 コンデンサ(容量素子)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】終端抵抗を介したバスラインへの所定電圧
    の出力を行うアクティブターミネータ用アンプにおい
    て、出力段トランジスタの駆動ラインと所定の定電圧源
    とに介挿接続された容量素子を備えたことを特徴とする
    アクティブターミネータ用アンプ。
  2. 【請求項2】終端抵抗を介したバスラインへの所定電圧
    の出力を行うボルテージフォロア形のアクティブターミ
    ネータ用アンプにおいて、出力段トランジスタがバイポ
    ーラトランジスタであり、且つこの出力段トランジスタ
    のベースラインに一端が接続され他端が定電圧源に接続
    されたコンデンサが設けられていることを特徴とするア
    クティブターミネータ用アンプ。
  3. 【請求項3】前記出力段トランジスタはトーテムポール
    形のトランジスタ対を含んだものであり、そのうち一方
    のトランジスタは定電流による駆動を受けるものであ
    り、他方のトランジスタは入力段差動増幅回路等からの
    差動信号による定常的な駆動を受けるものであり、前記
    コンデンサは前記出力段トランジスタのうち前記一方の
    トランジスタに対して接続されているものであることを
    特徴とする請求項2に記載のアクティブターミネータ用
    アンプ。
  4. 【請求項4】前記定電圧源が電源電圧ライン及び接地ラ
    インのうち何れか一方であることを特徴とする請求項1
    乃至請求項3の何れかに記載されたアクティブターミネ
    ータ用アンプ。
JP08455097A 1997-03-18 1997-03-18 アクティブターミネータ用アンプ Expired - Fee Related JP3786492B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08455097A JP3786492B2 (ja) 1997-03-18 1997-03-18 アクティブターミネータ用アンプ
US08/997,291 US6072331A (en) 1997-03-18 1997-12-23 Amplifier for active terminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08455097A JP3786492B2 (ja) 1997-03-18 1997-03-18 アクティブターミネータ用アンプ

Publications (2)

Publication Number Publication Date
JPH10261950A true JPH10261950A (ja) 1998-09-29
JP3786492B2 JP3786492B2 (ja) 2006-06-14

Family

ID=13833765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08455097A Expired - Fee Related JP3786492B2 (ja) 1997-03-18 1997-03-18 アクティブターミネータ用アンプ

Country Status (2)

Country Link
US (1) US6072331A (ja)
JP (1) JP3786492B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139408A (ja) * 2015-01-26 2016-08-04 アーエムエス アクチエンゲゼルシャフトams AG 出力信号を提供するための分流ドライバ回路及び方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038321A1 (de) * 2000-08-05 2002-02-14 Philips Corp Intellectual Pty Anpaßschaltung für Audio- und Videosignale
US6313659B1 (en) * 2000-09-22 2001-11-06 Sun Microsystems, Inc. Controlled impedance CMOS receiver for integrated circuit communication between circuits
US6993302B2 (en) * 2002-01-15 2006-01-31 Igor Bausov Class-L power-output amplifier
US7019554B2 (en) * 2003-12-03 2006-03-28 Infineon Technologies Ag Methods and apparatus for active termination of high-frequency signals

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8300078A (nl) * 1983-01-11 1984-08-01 Philips Nv Versterkerschakeling.
FR2661290A1 (fr) * 1990-04-19 1991-10-25 Philips Composants Amplificateur de puissance notamment pour signaux carres.
US5128631A (en) * 1991-02-06 1992-07-07 Linear Technology Corporation Operational amplifier having improved slew rate
JP3497888B2 (ja) * 1994-06-02 2004-02-16 株式会社ルネサステクノロジ 半導体装置
US5825819A (en) * 1996-04-23 1998-10-20 Motorola, Inc. Asymmetrical digital subscriber line (ADSL) line driver circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139408A (ja) * 2015-01-26 2016-08-04 アーエムエス アクチエンゲゼルシャフトams AG 出力信号を提供するための分流ドライバ回路及び方法
US9685866B2 (en) 2015-01-26 2017-06-20 Ams Ag Shunt driver circuit and method for providing an output signal

Also Published As

Publication number Publication date
US6072331A (en) 2000-06-06
JP3786492B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
US8054109B2 (en) Input buffer and method of operation
US6686772B2 (en) Voltage mode differential driver and method
EP0259879A2 (en) Operational amplifier circuit having wide operating range
EP0305098A2 (en) CMOS to ECL output buffer
US5942921A (en) Differential comparator with an extended input range
JP2647014B2 (ja) BiCMOS論理回路
US5546045A (en) Rail to rail operational amplifier output stage
JPH10261950A (ja) アクティブターミネータ用アンプ
US6104232A (en) DC output level compensation circuit
US6724234B1 (en) Signal-level compensation for communications circuits
JPH09186534A (ja) 強化駆動能力を持つアンプ出力段
JPH04260225A (ja) 半導体集積回路
US5130573A (en) Semiconductor integrated circuit having ecl circuits and a circuit for compensating a capacitive load
US6816014B2 (en) Low quiescent power class AB current mirror circuit
JPH09116349A (ja) 演算増幅器
JP6036961B2 (ja) 差動増幅器
JP2930024B2 (ja) 電圧比較回路
JP5857931B2 (ja) 差動増幅器
JPH04230120A (ja) 差動eclバス3状態検出受信機
JPH04114504A (ja) 差動増幅出力バッファ
JPH02104126A (ja) Ecl論理回路
JP2000068802A (ja) ピーク検出回路
JPH0244813A (ja) スイッチング回路
JPH0690122A (ja) 差動増幅回路
JP2011119856A (ja) 演算増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees