JPH10261786A - 量子効果装置及び半導体複合基板 - Google Patents

量子効果装置及び半導体複合基板

Info

Publication number
JPH10261786A
JPH10261786A JP9065150A JP6515097A JPH10261786A JP H10261786 A JPH10261786 A JP H10261786A JP 9065150 A JP9065150 A JP 9065150A JP 6515097 A JP6515097 A JP 6515097A JP H10261786 A JPH10261786 A JP H10261786A
Authority
JP
Japan
Prior art keywords
tunnel
gate
film
frequency
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9065150A
Other languages
English (en)
Other versions
JP3853905B2 (ja
Inventor
Hiroshi Watanabe
浩志 渡辺
Naoki Yasuda
直樹 安田
Akira Chokai
明 鳥海
Toru Tanzawa
徹 丹沢
Tomoharu Tanaka
智晴 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06515097A priority Critical patent/JP3853905B2/ja
Priority to US09/042,610 priority patent/US6111288A/en
Publication of JPH10261786A publication Critical patent/JPH10261786A/ja
Priority to US09/617,251 priority patent/US6320220B1/en
Application granted granted Critical
Publication of JP3853905B2 publication Critical patent/JP3853905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

(57)【要約】 【課題】 新規なスウィッチング素子及びこれを用いた
回路装置等を提供する。 【解決手段】 絶縁膜との界面にチャネル部が形成され
る半導体領域と、チャネル部の両端に対応して設けられ
チャネル部にトンネル電流を流す第１及び第２の端子Ｓ
及びＤと、チャネル部のポテンシャルバリアに絶縁膜を
介して高周波振動を与える第３の端子Ｇとを有し、所定
のしきい振動数を境にチャネル部に流れるトンネル電流
が指数関数的に増大する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子回路の超高集
積化に用いられる量子効果装置等に関する。
【０００２】
【従来の技術】半導体産業は、機能素子一つ当たりの占
める面積を小さくすることによって高集積化を達成し、
その為の技術（プロセスや素子・回路設計等）の改良と
共に発展してきた。
【０００３】半導体チップにおいてスウィッチングに用
いられるスウィッチング素子には、従来からＭＯＳトラ
ンジスタが支配的に用いられているが、素子を微細化す
るにつれＳｉ基板に形成される拡散層の制御が困難にな
る上、界面に電界をかけて動作させるため絶縁酸化膜の
信頼性向上が大きな課題となっていた。特に後者では、
酸化膜中の不純物や欠損等に起因するトラップ準位や高
電界が電子のトンネリングを増長し、リーク電流を引き
起こすことが広く知られている。
【０００４】そこで、問題解決の為膜質を分子レベルに
遡って向上させる努力が払われているが、膜質をどのよ
うに改質すべきかまだ良く解っていない上、現在の技術
水準では半導体製造プロセスにおいて膜質を分子レベル
に遡って向上させることは困難であり、事実上不可能と
思わざるを得ない。又、構造的・成分的に均質な半導体
基板を用いるため、同一チップ内に多様な装置を作るこ
とが困難であった。
【０００５】
【発明が解決しようとする課題】このような理由から、
膜質にゆとりを持たせ、多少リーク電流があってもスウ
ィッチング機能を損なわず、同時に拡散層を省略した機
能素子が求められている。具体的には、１Ｖ以下の低電
圧で動作し、導通時はリーク電流に比べ飛躍的に大きな
電流を流すことが可能な機能素子、或いは、半導体複合
基板と各種変換装置を用い、光信号、アナログ信号、デ
ジタル信号等を同時に処理できる回路装置である。
【０００６】本発明の目的は、上記の特徴を有する新規
なスウィッチング素子及びこれを用いた回路装置等を提
供することにある。
【０００７】
【課題を解決するための手段】本発明における量子効果
装置は、トンネル電子に量子を吸収もしくは放出させる
ことにより、トンネル電流を指数関数的に増大させるこ
とを特徴とする。
【０００８】また、本発明における量子効果装置は、ト
ンネル電子に量子を吸収もしくは放出させることによ
り、トンネル電流を指数関数的に増大させ、このトンネ
ル電流の指数関数的増大の有無に基づいてスウィッチン
グを行うことを特徴とする。
【０００９】前記量子効果装置において、前記量子とし
ては例えば光子又はポテンシャルの高周波振動によるエ
ネルギーの励起を用いる。特に、後者によるトンネル電
流の増大をＢＬトンネリングと呼ぶ。
【００１０】また、本発明における量子効果装置は、ト
ンネル膜と、このトンネル膜を挟んで設けられた一対の
電極とを有し、前記トンネル膜を透過する光と前記一対
の電極間を流れるトンネル電子との量子交換により、前
記一対の電極間に流れるトンネル電流を指数関数的に増
大させることを特徴とする。
【００１１】また、本発明における量子効果装置は、ト
ンネル膜と、このトンネル膜にトンネル電流を流す第１
及び第２の端子とを有し、少なくとも前記第１及び第２
の端子の一方に高周波を印加することにより前記トンネ
ル膜のポテンシャルバリアに高周波振動を与え、所定の
しきい振動数を境に前記トンネル膜に流れるトンネル電
流を指数関数的に増大させること（ＢＬトンネリング）
を特徴とする。特に、このような量子効果装置を２端子
型ＢＬトンネル素子と呼ぶ。
【００１２】また、本発明における量子効果装置は、ト
ンネル膜と、このトンネル膜にトンネル電流を流す第１
及び第２の端子と、前記トンネル膜のポテンシャルバリ
アに高周波振動を与える第３の端子とを有し、所定のし
きい振動数を境に前記トンネル膜に流れるトンネル電流
を指数関数的に増大させること（ＢＬトンネリング）を
特徴とする。特に、このような量子効果装置を３端子型
ＢＬトンネル素子と呼ぶ。
【００１３】また、本発明における量子効果装置は、基
板上に形成された第１のトンネル膜と、この第１のトン
ネル膜上に形成された第１のゲートと、この第１のゲー
ト上に形成された第２のトンネル膜と、この第２のトン
ネル膜上に形成された第２のゲートとを有し、前記第１
又は第２のゲートに入力される高周波振動により、所定
のしきい振動数を境に前記第１のゲートと前記基板との
間又は前記第１のゲートと前記第２のゲートとの間に流
れるトンネル電流を指数関数的に増大させることを特徴
とする。
【００１４】また、本発明における量子効果装置は、絶
縁膜下の半導体に形成されるチャネル領域と、前記チャ
ネル領域の両端部に対応して設けられ前記チャネル領域
にトンネル電流を流す第１及び第２の端子と、前記絶縁
膜を介して前記チャネル領域のポテンシャルバリアに高
周波振動を与える第３の端子とを有し、所定のしきい振
動数を境に前記チャネル領域に流れるトンネル電流を指
数関数的に増大させることを特徴とする。
【００１５】本発明における半導体複合基板は、成分又
は構造の異なる複数種類の半導体領域を基板分離領域を
挟んで帯状に設けたことを特徴とする。
【００１６】本発明によれば、トンネル電子の量子吸収
を動作原理としたことにより、絶縁膜の信頼性に余裕が
あることを特徴とする新規なデバイスを得ることができ
る。
【００１７】また、前記半導体複合基板を用いることに
より、同一チップ内に特性の異なる半導体領域が形成さ
れるので、例えば高周波発生装置と前記量子効果装置と
をそれぞれに適した半導体領域に形成することができ
る。
【００１８】以下、本発明のより詳細な態様について、
発明部分Ａ〜発明部分Ｍに別けて記載する。
【００１９】［発明部分Ａの構成］ （Ａ１）トンネル電子と人為的に量子を交換することに
より、トンネル電流の量を指数関数的に調節して、量子
効果スウィッチング装置を構成することを特徴とする。
【００２０】（Ａ２）Ａ１記載のスウィッチング装置
は、トンネル電子が透過する薄いトンネル膜を挟んだ二
つの電極間及びトンネル膜中のトンネル電子と直接量子
を交換できる量子発生装置からなることを特徴とする。
【００２１】（Ａ３）Ａ２記載のトンネル膜中のトンネ
ル電子が、Ａ２記載の量子発生装置から量子［ｈバー
ω］（ｈバーω＝ｈν）を吸収したとき、トンネル電流
が、ｅｘｐ（２ω／ωT ）倍に増大し、吸収しないとき
はこのように指数関数的には増大しないようにして前記
スウィッチング装置を構成することを特徴とする。ただ
し、前記しきい振動数ωT は、
【数１】
【００２２】であり、Ｕ（ｘ）はトンネル膜のポテンシ
ャル、Ｔoxはトンネル膜の膜厚、ｍはトンネル電子の有
効質量である。
【００２３】（Ａ４）Ａ３記載のトンネル電流の指数関
数的増大があるときをスウィッチＯＮ、そうでないとき
をスウィッチＯＦＦとして用いることを特徴とする。
【００２４】（Ａ５）Ａ１記載の量子として、光子或い
はポテンシャルの電気的高周波振動によるエネルギー励
起等を用いることを特徴とする。
【００２５】（Ａ６）Ａ１記載の量子としてＡ５記載の
光子を用いた場合、トンネル膜としては絶縁性が高く光
を透過する材料（石英ガラス、ソーダ石灰ガラス、ホウ
ケイ酸ガラス、鉛ガラス、有機ガラス等）の薄膜を用
い、更にこの薄膜の両電極側で屈折率が小さくなるよう
に内部構造を構成することにより、効率を上げることが
できる。
【００２６】（Ａ７）Ａ２記載の二つの電極の内、一方
をソース、他方をドレインとし、トンネル膜にエネルギ
ー量子を注入する端子を組み合わせて３端子のスウィッ
チング装置を構成することを特徴とする。
【００２７】（Ａ８）Ａ１記載の量子としてＡ５記載の
光子を用いたスウィッチング装置は、光信号を電気信号
に変換する光／電気変換装置としても応用できるように
構成することを特徴とする。
【００２８】（Ａ９）電気的に独立した二つの電極を直
径方向に取り付けた光ファイバーをＡ６記載のトンネル
膜の代わりに用いて光／電気変換装置を構成することを
特徴とする。光ファイバーは数本を束ねて利用しても良
い。
【００２９】（Ａ１０）Ａ５記載の電気的高周波は、ト
ンネルバリアを周期的に高周波で振動させるものであ
り、この周波数が十分高いとき、トンネル電子はトンネ
ルバリアの振動から量子を吸収し、トンネル電流を指数
関数的に増大させること（ＢＬトンネリング）を特徴と
する。
【００３０】［発明部分Ａの作用効果］トンネル電子の
量子交換を動作原理とした新規なトンネル素子を実現す
ることができる。
【００３１】［発明部分Ｂの構成］ （Ｂ１）周期的に振動する入力信号を印加し、その信号
に対しある特定の閾振動数が存在することを特徴とする
スウィッチング素子であり、このスウィッチング素子
は、印加信号の振動数が閾振動数より大きいとき導通し
小さいとき導通しないことを特徴とする。
【００３２】（Ｂ２）Ｂ１記載の入力信号は、非振動部
分と前記閾振動数よりも大きい振動数を有する振動部分
とを有し、これら非振動部分及び振動部分は制御装置に
よって制御されることを特徴とする。全体的には、スウ
ィッチング素子、制御装置及び周辺機能素子を含む回路
として設計される。制御装置により、入力信号の非振動
部分はその大きさと符号を、入力信号の振動部分はその
位相、振幅及び振動数が制御される。制御装置の仕組み
は、スウィッチング素子の利用方法によって異なる。入
力信号が電圧の場合、入力信号の非振動部分は直流電源
により制御される直流電圧であり、その制御パラメータ
は直流電圧の大きさと符号であり、入力信号の振動部分
は交流電源により制御される交流電圧であり、その制御
パラメータは交流電圧の位相、振幅及び振動数である。
入力信号が電流の場合、入力信号の非振動部分は直流電
源により制御される直流電流であり、その制御パラメー
タは直流電流の大きさと符号であり、入力信号の振動部
分は交流電源により制御される交流電流であり、その制
御パラメータは交流電流の位相、振幅及び振動数であ
る。
【００３３】（Ｂ３）Ｂ１記載のスウィッチング素子
は、導通及び非導通のどちらか一方をＯＮ状態、他方を
ＯＦＦ状態とすることを特徴とする。
【００３４】（Ｂ４）Ｂ１記載のスウィッチング素子
は、トンネル絶縁膜を有し、ＢＬトンネリングにより基
板表面でなくトンネル絶縁膜に直接電流を流すものであ
り、この電流は振動数にしたがって指数関数的に増大す
ることを特徴とする。
【００３５】（Ｂ５）Ｂ１記載の閾振動数は、Ｂ２記載
の周期的振動入力信号の非振動部分を制御することによ
り製造後も自由に調節でき、或いはＢ４記載のトンネル
絶縁膜の種類を選ぶことによって製造段階で予め選択的
に設定できるものであり、トンネル絶縁膜の種類は、材
料、製法、厚さ、不純物等で区別することができる。ま
た、トンネル絶縁膜の種類以外に、基板やゲート電極の
種類を選ぶことによっても閾振動数は製造段階で予め選
択的に設定でき、基板やゲート電極の種類は、基板やゲ
ート電極の構成元素やその成分比を変えることにより製
造段階から予め選択的に設定できる。
【００３６】（Ｂ６）Ｂ１記載の入力信号は、周期的に
振動する電圧、光、化学的反応或いは化学物質とそれに
準ずる原子分子サイズの微少物質の交換等によりポテン
シャルバリアを周期的に振動させ、或いはポテンシャル
バリアに隣接する層のフェルミ面又はそれと一層或いは
複数層の薄い絶縁膜を挟んで存在する層のフェルミ面を
何らかの方法で周期的に振動させることにより、相対的
にポテンシャルバリアを周期的に振動させることを特徴
とする。
【００３７】（Ｂ７）Ｂ６記載の化学物質及びそれに準
ずる原子分子サイズの微少物質は、正又は負の電荷を輸
送することを特徴とし、Ｂ６記載のポテンシャルバリア
は、Ｂ４記載のトンネル絶縁膜よりなることを特徴とす
るトンネルバリアである。
【００３８】（Ｂ８）Ｂ１記載のスウィッチング素子
は、端子数が２であり、Ｂ１記載の周期的に振動する信
号を端子の両方又は片方に入力するものであり、Ｂ１記
載の入力信号の振動数がＢ１記載の閾振動数より大きい
とき２端子間を導通し、小さいとき導通しないことを特
徴とする。２端子間を流れる電流は、２端子間に印加す
る電圧や、入力信号の周期的振動部分或いは非振動部分
で調節される。
【００３９】（Ｂ９）Ｂ１記載のスウィッチング素子
は、端子数が３であり、そのうち１端子にＢ１記載の周
期的に振動する信号を入力し、その振動数がＢ１記載の
閾振動数より大きいとき残り２端子間が導通し、小さい
とき導通しないことを特徴とする。前記残りの２端子間
を流れる電流は、２端子間に印加する電圧や、入力信号
の非振動部分或いは振動部分で調節される。
【００４０】（Ｂ１０）Ｂ４記載のトンネル絶縁膜及び
Ｂ６記載の薄い絶縁膜には、シリコン窒化膜或いはシリ
コン酸化膜等のシリコンを含む化合物からなる絶縁薄
膜、有機物もしくは無機物からなる絶縁薄膜、或いは化
合物半導体を使用することができる。
【００４１】（Ｂ１１）Ｂ６記載のポテンシャルバリア
の周期的振動の振幅は、ポテンシャルバリアの高さ（ポ
テンシャルバリアの高さの時間平均）に比べ小さく、ポ
テンシャル振動を生じさせる入力が電圧である場合、入
力として利用される周期的振動電圧の振幅は０．０２Ｖ
より高いことが好ましい。
【００４２】（Ｂ１２）Ｂ６記載の薄い絶縁膜は、Ｂ４
記載のトンネル絶縁膜より低いバリアを持つか或いは厚
さが薄いことが好ましい。
【００４３】（Ｂ１３）Ｂ１記載の閾振動数は、Ｂ４記
載のトンネル絶縁膜を薄くするか或いはＢ６記載のポテ
ンシャルバリアの高さの時間平均を低くすることによ
り、低くすることができる。
【００４４】（Ｂ１４）Ｂ１記載のスウィッチング素子
及びＢ２記載の入力信号の振動部分を発振する発振装置
を含む集積回路を作成する基板には、シリコン基板、化
合物半導体基板、シリコン基板と化合物半導体基板を貼
り合わせた複合基板を用いることができる。特に複合基
板である場合、発振装置はシリコン基板と化合物半導体
基板のどちらかの上或いは両方の上に跨って作製され、
スウィッチング素子はシリコン基板と化合物半導体基板
のどちらかの上か或いは両方の上に跨って作製される。
【００４５】（Ｂ１５）Ｂ１記載のスウィッチング素子
は、独立の電極と接しているｎ型或いはｐ型のウェルの
上に絶縁膜、ゲート１、絶縁膜、ゲート２の垂直構造に
より実現され、ウェル、ゲート１及びゲート２はそれぞ
れ独立の電極に接続され、Ｂ１記載の入力信号は、ウエ
ル、ゲート１又はゲート２に印加されることを特徴とす
る。
【００４６】（Ｂ１６）ゲート２はゲート１の上方に作
成されるコンタクトの底部に形成されるポリシリコンか
らなり、ゲート１はウェルとゲート２の間を通り基板の
表面と平行に走るメタルもしくはポリシリコンよりなる
細線であり、基板は単位セル分の垂直素子構造をその上
に構築する領域内にソース／ドレインを作りこまないこ
とを特徴とし、単体のセルの大きさは前記コンタクトの
幅とゲート１の幅の大きい方で決定される。
【００４７】（Ｂ１７）Ｂ４記載のトンネル絶縁膜は、
ウェルとゲート１との間、ゲート１とその上に存在する
ゲート２との間に構成されることを特徴とし、トンネル
絶縁膜の膜厚の比を変えることにより、Ｂ１記載の閾振
動数とＢ４記載の電流の量を自由に変えることができ
る。
【００４８】（Ｂ１８）ゲート１に印加される入力信号
として電圧を用いた場合、Ｂ２記載の入力信号の非振動
部分である定電圧の大きさは、入力信号の振動部分であ
る交流電圧の振幅より大きいことを特徴とする。
【００４９】（Ｂ１９）Ｂ４記載のトンネル絶縁膜は、
Ｂ１８記載の定電圧を調節することにより流れる電流の
量が調節されることを特徴とする。
【００５０】（Ｂ２０）Ｂ１記載の閾振動数は、Ｂ１５
記載の構造において、Ｂ１８記載の定電圧の大きさを使
って調節できることを特徴とする。
【００５１】（Ｂ２１）Ｂ８記載の２端子スウィッチン
グ素子は、素子構造が通常のキャパシタ構造と同様であ
り、Ｂ１記載の入力信号として電圧を用いることを特徴
とし、この電圧はキャパシタの両極に電位差を印加し、
その振動部分の振幅に電子の素電荷を乗じたものはＢ６
記載のポテンシャルバリアより小さく、振動電圧部分の
振動数がＢ１記載の閾振動数より大きいときキャパシタ
を導通し小さいと導通しないことを特徴とする。
【００５２】（Ｂ２２）Ｂ２１記載の入力電圧の定電圧
部分が振動電圧部分より小さいときはキャパシタ構造を
導通時に流れる電流は交流となり、逆に大きいときは直
流となることを特徴とする。
【００５３】（Ｂ２３）Ｂ７記載のトンネルバリアはｎ
−ＭＯＳトランジスタのチャネル領域であり、このトン
ネルバリアはゲートに印加された高周波交流電圧によっ
て振動し、このとき指数関数的に増大するトンネル電流
はＢＬトンネル電流であることを特徴とするＭＯＳ型Ｂ
Ｌトンネル素子により、前記スウィッチング装置を構成
することを特徴とする。
【００５４】［発明部分Ｂの作用効果］ＢＬトンネリン
グを動作原理としたことにより、絶縁膜の信頼性に余裕
のある振動数閾値型スウィッチング素子（ＢＬトンネル
素子）を実現することができる。また、セル一つ当たり
の占める面積がゲートコンタクト一つ分であるため、従
来にない微細なスウィッチング素子を形成することがで
き、さらにソース／ドレインを必要としないので、拡散
工程を節約することができる。その結果、２端子及び３
端子のスウィッチング素子を簡単に作製することができ
る。また、閾値を製造過程で予め選択的に設定する、或
いは素子動作中でも選択的に調節することが可能とな
る。
【００５５】［発明部分Ｃの構成］ （Ｃ１）ＭＯＳトランジスタを用いたスウィッチング装
置の代わりに、ＢＬトンネル素子を用いたスウィッチン
グ装置により読み出し専用メモリ装置を構成することを
特徴とする。
【００５６】（Ｃ２）Ｃ１記載の読み出し専用メモリ装
置において、ワードラインへのスウィッチ入力がＣ１記
載のトンネル素子への交流入力であり、トンネル素子の
閾振動数が読み出し専用メモリ装置の入力信号の振動数
に対する閾値として存在し、読み出し専用メモリ装置の
出力電流量は、前記振動数と前記閾値の指数関数として
制御できることを特徴とする。
【００５７】（Ｃ３）Ｃ２記載の閾値は、Ｃ１記載のト
ンネル素子に用いたトンネル絶縁膜の種類或いはゲート
や基板の種類等により、製造段階から予め選択的に設定
できることを特徴とする。
【００５８】（Ｃ４）Ｃ３記載のトンネル絶縁膜の種類
は、製造工程、材料、膜厚、形状、不純物の種類及びそ
の量によって区別され、Ｃ３記載のゲートや基板の種類
は、不純物の種類や量或いは製造工程等で区別される。
【００５９】（Ｃ５）Ｃ１記載の読み出し専用メモリ装
置は、Ｃ２記載の出力電流量が有限であるか或いは無視
出来るほど小さいかを０／１の出力として利用する２値
の読み出し専用メモリ装置であることを特徴とする。ま
た、電流量そのものを出力とし、多値出力を実現できる
多値（３値以上）読み出し専用メモリ装置として用いる
こともできる。
【００６０】［発明部分Ｃの作用効果］ＢＬトンネル素
子を用いたことにより、量子効果素子を用いた読み出し
専用メモリ装置を実現することができ、セル一個当たり
の専有面積が小さく、ソース／ドレインを作製する必要
がなく、低電界で動作し、多値化に有利である等の利点
を有する。
【００６１】［発明部分Ｄの構成］ （Ｄ１）ＭＯＳトランジスタを用いず、各セル内に拡散
層を必要としないことを特徴とするダイナミカル・ラン
ダム・アクセス・メモリ装置であり、ＭＯＳトランジス
タを用いたスウィッチング装置の代わりに、ＢＬトンネ
ル素子を用いたスウィッチング装置により構成されるこ
とを特徴とする。
【００６２】（Ｄ２）Ｄ１記載のダイナミカル・ランダ
ム・アクセス・メモリ装置において、ワードラインへの
スウィッチ入力がＤ１記載のＢＬトンネル素子への交流
入力であり、トンネル素子の閾振動数がダイナミカル・
ランダム・アクセス・メモリ装置の入力信号の振動数に
対する閾値として存在し、ダイナミカル・ランダム・ア
クセス・メモリ装置の出力は、前記振動数と前記閾値の
指数関数として制御できることを特徴とする。
【００６３】（Ｄ３）Ｄ２記載の閾値は、Ｄ１記載のト
ンネル素子に用いたトンネル絶縁膜の種類或いはゲート
や基板の種類等により、製造段階から予め選択的に設定
できることを特徴とする。
【００６４】（Ｄ４）Ｄ３記載のトンネル絶縁膜の種類
は、製造工程、材料、膜厚、形状、不純物の種類及びそ
の量によって区別され、Ｄ３記載のゲートや基板の種類
は、不純物の種類や量或いは製造工程等で区別されるこ
とを特徴とする。
【００６５】（Ｄ５）Ｄ１記載のＢＬトンネル素子は２
端子と３端子の２種類が存在し、２種類のＢＬトンネル
素子にそれぞれ単独に制御するワードラインを接続し、
２種類のＢＬトンネル素子をＤ１記載のダイナミカル・
ランダム・アクセス・メモリ装置を構成する一つのセル
に同時に利用することを特徴とする。
【００６６】（Ｄ６）Ｄ１記載のダイナミカル・ランダ
ム・アクセス・メモリ装置は、３端子ＢＬトンネル素子
のみで構成されることを特徴とする。
【００６７】［発明部分Ｄの作用効果］ＢＬトンネル素
子を用いたことにより、量子効果素子を用いたダイナミ
カル・ランダム・アクセス・メモリ装置を実現すること
ができる。また、セル一個当たりの専有面積が小さく、
ソース／ドレインを作製する必要がなく、低電界で動作
する等の利点がある。さらに、シリコン基板の上に作製
した集積回路のさらにその上に積層して形成することが
できる。
【００６８】［発明部分Ｅの構成］ （Ｅ１）ＭＯＳトランジスタを用いたスウィッチング装
置の代わりに、ＢＬトンネル素子を用いたスウィッチン
グ装置により不揮発性メモリ装置を構成することを特徴
とする。
【００６９】（Ｅ２）Ｅ１記載の不揮発性メモリ装置に
おいて、ワードラインへのスウィッチ入力がＥ１記載の
トンネル素子への交流入力であり、トンネル素子の閾振
動数が不揮発性メモリ装置の入力信号の振動数に対する
閾値として存在し、不揮発性メモリ装置の出力は、前記
振動数と前記閾値の指数関数として制御できることを特
徴とする。
【００７０】（Ｅ３）Ｅ２記載の閾値は、Ｅ１記載のト
ンネル素子に用いたトンネル膜の種類或いはゲートや基
板の種類等により、製造段階から予め選択的に設定でき
ることを特徴とする。
【００７１】（Ｅ４）Ｅ３記載のトンネル膜の種類は、
製造工程、材料、膜厚、形状、不純物の種類及びその量
によって区別され、Ｅ３記載のゲートや基板の種類は、
不純物の種類や量或いは製造工程等で区別されることを
特徴とする。
【００７２】（Ｅ５）Ｅ１記載の不揮発性メモリ装置に
用いるスウィッチング装置は、Ｅ２記載の出力電流量が
有限であるか或いは無視出来るほど小さいかを０／１の
出力として利用することを特徴とする。
【００７３】［発明部分Ｅの作用効果］ＢＬトンネル素
子を用いたことにより、量子効果素子を用いた不揮発性
メモリ装置を実現することができる。また、低電界で動
作するため、トンネル膜の信頼性の問題を根本的に回避
することができる。
【００７４】［発明部分Ｆの構成］ （Ｆ１）直流部分と交流部分の組み合わせからなるアナ
ログ入力を０と１からなるデジタル量に変換して出力す
ることにより、アナログ／デジタル変換装置を構成する
ことを特徴とする。
【００７５】（Ｆ２）Ｆ１記載のアナログ／デジタル変
換装置は、入力周波数に対しある特定の閾値を有し、入
力周波数が前記閾値より大きいとき直流電流を流すこと
のできるＢＬトンネル素子からなるスウィッチング装置
を用いて構成されることを特徴とする。
【００７６】（Ｆ３）Ｆ１記載の０と１からなる数列の
大きさは、Ｆ２記載のスウィッチング装置の数で決定さ
れることを特徴とする。
【００７７】（Ｆ４）Ｆ２記載のスウィッチング装置
は、トンネル膜を有し、トンネル膜の種類によってＦ２
記載の閾値を調節でき、この閾値はＦ１記載の直流部分
によって制御できることを特徴とする。
【００７８】（Ｆ５）Ｆ４記載のトンネル膜の種類は、
膜厚、材質、不純物の濃度や種類等で区別できることを
特徴とする。
【００７９】（Ｆ６）Ｆ１記載のアナログ／デジタル変
換装置において、一語につき用いられるスウィッチング
装置の数は複数個であり、この個数によりＦ１記載の数
列の一語当たりの大きさが決定されることを特徴とす
る。
【００８０】（Ｆ７）Ｆ１記載のアナログ／デジタル変
換装置において、Ｆ２記載のスウィッチング装置の入力
の交流部分は並列に接続されており、アナログ／デジタ
ル変換装置の入力と同じであることを特徴とする。
【００８１】（Ｆ８）Ｆ１記載のアナログ／デジタル変
換装置において、一語内の各スウィッチング装置に印加
する入力の直流部分は、各スウィッチング装置毎に独立
に印加することが可能であることを特徴とする。
【００８２】（Ｆ９）Ｆ１記載の０と１は、データライ
ンに直流電流が流れたかどうかによって判断することを
特徴とする。
【００８３】［発明部分Ｆの作用効果］ＢＬトンネル素
子を用いたことにより、量子効果を用いたアナログ／デ
ジタル変換装置を実現することができる。また、シリコ
ン基板の上に作製した集積回路のさらにその上に積層し
て形成することが容易にできる。
【００８４】［発明部分Ｇの構成］ （Ｇ１）ある周波数を持った入力に対し該周波数がアナ
ログであってもデジタルであっても出力を０と１の数列
で表す周波数カウンタ装置を構成したことを特徴とす
る。
【００８５】（Ｇ２）Ｇ１記載の周波数カウンタ装置
は、Ｇ１記載の入力周波数に対してある特定の閾値を有
し、入力周波数が前記閾値より大きいとき直流電流を流
すＢＬトンエル素子からなるスウィッチング装置を用い
たことを特徴とする。
【００８６】（Ｇ３）Ｇ１記載の０と１からなる数列の
大きさが、Ｇ２記載のスウィッチング装置の数で決定さ
れることを特徴とする。
【００８７】（Ｇ４）Ｇ２記載のスウィッチング装置
は、トンネル膜を有し、このトンネル膜の種類によって
Ｇ２記載の閾値を調節できることを特徴とする。
【００８８】（Ｇ５）Ｇ４記載のトンネル膜の種類は、
膜厚、材質、不純物の濃度や種類等で区別できることを
特徴とする。
【００８９】（Ｇ６）Ｇ１記載の周波数カウンタ装置
は、Ｇ２記載のスウィッチング装置を複数含み、スウィ
ッチング装置のどの２つを取っても同じ閾値を有しない
ことを特徴とする。
【００９０】（Ｇ７）Ｇ１記載の周波数カウンタ装置に
おいて、複数個用いられるＧ２記載のスウィッチング装
置の入力は並列に接続されており、周波数カウンタ装置
の入力と同じであることを特徴とする。
【００９１】（Ｇ８）Ｇ２記載のスウィッチング装置を
ハイパスフィルタ装置として用いることを特徴とする。
【００９２】［発明部分Ｇの作用効果］ＢＬトンネル素
子を用いたことにより、量子効果を用いたデジタル出力
の周波数カウンタ装置を実現することができる。
【００９３】［発明部分Ｈの構成］ （Ｈ１）ＭＯＳ型ＢＬトンネル素子を用いた読み出し専
用メモリ装置であり、ＭＯＳ型ＢＬトンネル素子のゲー
ト長はチャネル長と比べて長くても短くてもよく、チャ
ネル領域に反転層を作らなくても動作可能であることを
特徴とする。チャネル領域を流れる電流は、ＢＬトンネ
リングによるＢＬトンネル電流であり、このＢＬトンネ
ル電流はゲートに印加する交流電流によって操作される
ことを特徴とする。
【００９４】（Ｈ２）Ｈ１記載の読み出し専用メモリ装
置において、ワードラインへのスウィッチ入力がＨ１記
載のＭＯＳ型ＢＬトンネル素子への交流入力であり、Ｍ
ＯＳ型ＢＬトンネル素子の閾振動数が読み出し専用メモ
リ装置の入力信号の振動数に対する閾値として存在し、
読み出し専用メモリ装置の出力電流量は、前記振動数と
前記閾値の指数関数として制御できることを特徴とす
る。
【００９５】（Ｈ３）Ｈ２記載の閾値は、Ｈ１記載のＭ
ＯＳ型ＢＬトンネル素子に用いた絶縁膜の種類、ゲート
長、チャネル長、ゲートや基板の種類等により、製造段
階から予め選択的に設定できることを特徴とする。
【００９６】（Ｈ４）Ｈ３記載の絶縁膜の種類は、製造
工程、材料、膜厚、形状、不純物の種類及びその量によ
って区別され、Ｈ３記載のゲートや基板の種類は、不純
物の種類や量、製造工程等で区別されることを特徴とす
る。
【００９７】（Ｈ５）Ｈ１記載の読み出し専用メモリ装
置は、Ｈ２記載の出力電流量が有限であるか或いは無視
できるほど小さいかを０／１の出力として利用する２値
の読み出し専用メモリ装置であることを特徴とする。ま
た、前記電流量そのものを出力とし、多値（３値以上）
出力を実現できる読み出し専用メモリ装置としてもよ
い。
【００９８】［発明部分Ｈの作用効果］ＭＯＳ型ＢＬト
ンネル素子を用いたことにより、量子効果素子を用いた
読み出し専用メモリ装置を実現することができる。ま
た、反転層を使わないため低電界で動作し、絶縁膜の信
頼性に余裕が生まれる。さらに、ゲート長を変えるだけ
で電流量を指数関数的に調節できるので多値化に対して
有利である。
【００９９】［発明部分Ｉの構成］ （Ｉ１）ＭＯＳ型ＢＬトンネル素子を用いたダイナミカ
ル・ランダム・アクセス・メモリ装置であり、ＭＯＳ型
ＢＬトンネル素子のゲート長はチャネル長と比べて長く
ても短くてもよく、チャネル領域に反転層を作らずに動
作可能であることを特徴とする。チャネル領域を流れる
電流はＢＬトンネリングによるＢＬトンネル電流であ
り、このＢＬトンネル電流はゲートに印加する交流電圧
によって操作されることを特徴とする。
【０１００】（Ｉ２）Ｉ１記載のダイナミカル・ランダ
ム・アクセス・メモリ装置において、ワードラインへの
スウィッチ入力がＩ１記載のＭＯＳ型ＢＬトンネル素子
への交流入力であり、トンネル素子の閾振動数がダイナ
ミカル・ランダム・アクセス・メモリ装置の入力信号の
振動数に対する閾値として存在し、ダイナミカル・ラン
ダム・アクセス・メモリ装置の出力は、前記振動数と前
記閾値の指数関数として制御できることを特徴とする。
【０１０１】（Ｉ３）Ｉ２記載の閾値は、Ｉ１記載のト
ンネル素子に用いた絶縁膜の種類、ゲート長、チャネル
長或いはゲートや基板の種類等により、製造段階から予
め選択的に設定できることを特徴とする。
【０１０２】（Ｉ４）Ｉ３記載の絶縁膜の種類は、製造
工程、材料、膜厚、形状、不純物の種類及びその量によ
って区別され、Ｉ３記載のゲートや基板の種類は、形
状、不純物の種類や量或いは製造工程等で区別されるこ
とを特徴とする。
【０１０３】（Ｉ５）Ｉ１記載のＭＯＳ型ＢＬトンネル
素子は、基板中に形成したｎ+ 拡散領域からなるソース
とドレイン、及びＩ２記載のワードラインからの入力で
ある交流電圧を印加するゲートからなる３端子素子であ
り、ソースとドレインはそれぞれ、キャパシタを挟んで
グラウンド線或いはデータ線に接続されることを特徴と
する。
【０１０４】［発明部分Ｉの作用効果］ＭＯＳ型ＢＬト
ンネル素子を用いたことにより、量子効果素子を用いた
ダイナミカル・ランダム・アクセス・メモリ装置を実現
することができる。また、反転層を使わないため低電界
で動作し、絶縁膜の信頼性に余裕が生まれる。
【０１０５】［発明部分Ｊの構成］ （Ｊ１）直流電圧と交流電圧の組み合わせからなるアナ
ログ入力を０と１からなるデジタル量に変換して出力す
るアナログ／デジタル変換装置を構成したことを特徴と
する。
【０１０６】（Ｊ２）Ｊ１記載のアナログ／デジタル変
換装置は、入力交流電圧の振動数に対してある特定の閾
値を有し、入力振動数が前記閾値より大きいときに拡散
層間に直流電流を流すＭＯＳ型ＢＬトンネル素子をスウ
ィッチング装置として用いたことを特徴とする。
【０１０７】（Ｊ３）Ｊ１記載のアナログ／デジタル変
換装置は、Ｊ１記載の０と１からなる数列の大きさが、
Ｊ２記載のＭＯＳ型ＢＬトンネル素子の数で決定される
ことを特徴とする。
【０１０８】（Ｊ４）Ｊ１記載のアナログ／デジタル変
換装置において、Ｊ２記載の閾値は、製造工程において
Ｊ３記載のＭＯＳ型ＢＬトンネル素子の内部変数を調整
することによって予め設定する、或いは、Ｊ１記載の入
力の直流電圧を調節することにより動作中に調整するこ
とができることを特徴とする。
【０１０９】（Ｊ５）Ｊ４記載のＭＯＳ型ＢＬトンネル
素子の内部変数は、拡散層の不純物の種類或いは濃度、
チャネル領域の不純物の種類或いは濃度、絶縁膜の材質
や膜厚、絶縁膜中の不純物の種類或いは濃度、ゲート電
極の材料や不純物の種類或いは濃度等であることを特徴
とする。
【０１１０】（Ｊ６）Ｊ１記載のアナログ／デジタル変
換装置において、Ｊ１記載の直流入力電圧はデータライ
ン制御装置を用いて制御され、Ｊ１記載の交流入力電圧
はワードライン制御装置を用いて制御され、ワードライ
ンはＪ２記載のＭＯＳ型ＢＬトンネル素子のゲートに接
続され、データラインはＪ２記載のＭＯＳ型ＢＬトンネ
ル素子の拡散層に接続されることを特徴とする。
【０１１１】（Ｊ７）Ｊ１記載のアナログ／デジタル変
換装置において、一語につき用いられるＪ２記載のスウ
ィッチング装置の数は複数個であり、この個数によりＪ
１記載の数列の一語当たりの大きさが決定されることを
特徴とする。
【０１１２】（Ｊ８）Ｊ１記載のアナログ／デジタル変
換装置において、Ｊ２記載のスウィッチング装置の入力
の交流部分は並列に接続されており、アナログ／デジタ
ル変換装置の入力と同一であることを特徴とする。
【０１１３】（Ｊ９）Ｊ１記載のアナログ／デジタル変
換装置において、一語内の各スウィッチング装置に印加
する入力の直流部分は、Ｊ６記載のデータライン制御装
置を用いて各スウィッチング装置毎に独立に印加するこ
とが可能であることを特徴とする。
【０１１４】（Ｊ１０）Ｊ１記載のアナログ／デジタル
変換装置において、Ｊ１記載の０と１は、データライン
に直流電流が流れたかどうかによって判断することを特
徴とする。
【０１１５】［発明部分Ｊの作用効果］ＭＯＳ型ＢＬト
ンネル素子を用いたことにより、量子効果を用いたアナ
ログ／デジタル変換装置を実現することができる。
【０１１６】［発明部分Ｋの構成］ （Ｋ１）ある周波数を持った入力に対し、該周波数がア
ナログであってもデジタルであっても出力を０と１の数
列で表す周波数カウンタ装置を構成することを特徴とす
る。
【０１１７】（Ｋ２）Ｋ１記載の周波数カウンタ装置
は、入力周波数に対しある特定の閾値を有し、入力周波
数が前記閾値より大きいときに直流電流を流すＭＯＳ型
ＢＬトンネル素子をスウィッチング装置として用いたこ
とを特徴とする。
【０１１８】（Ｋ３）Ｋ１記載の周波数カウンタ装置
は、Ｋ１記載の０と１からなる数列の大きさがＫ２記載
のスウィッチング装置の数で決定されることを特徴とす
る。
【０１１９】（Ｋ４）Ｋ１記載の周波数カンウタ装置に
おいて、Ｋ２記載の閾値はＫ２記載のＭＯＳ型ＢＬトン
ネル素子の閾振動数であり、この閾振動数はＭＯＳ型Ｂ
Ｌトンネル素子の内部変数によって製造段階で予め設定
できることを特徴とする。
【０１２０】（Ｋ５）Ｋ４記載のＭＯＳ型ＢＬトンネル
素子の内部変数は、拡散層の不純物の種類或いは濃度、
チャネル領域の不純物の種類或いは濃度、絶縁膜の材質
や膜厚、絶縁膜中の不純物の種類或いは濃度、ゲート電
極の材料や不純物の種類或いは濃度等であることを特徴
とする。
【０１２１】（Ｋ６）Ｋ１記載の周波数カウンタ装置
は、Ｋ２記載のスウィッチング装置を複数含み、スウィ
ッチング装置のどの２つを取っても同じ閾値を有しない
ことを特徴とする。
【０１２２】（Ｋ７）Ｋ１記載の周波数カウンタ装置に
おいて、複数個用いられるＫ２記載のスウィッチング装
置の入力は並列に接続されており、周波数カウンタ装置
の入力と同じであることを特徴とする。
【０１２３】（Ｋ８）Ｋ２記載のスウィッチング装置を
用いてハイパスフィルタ装置を構成するようにしてもよ
い。
【０１２４】［発明部分Ｋの作用効果］ＢＬトンネル素
子を用いたことにより、量子効果を用いたデジタル出力
の周波数カウンタ装置及びハイパスフィルタを実現する
ことができる。
【０１２５】［発明部分Ｌの構成］ （Ｌ１）光子型量子交換スウィッチング装置を用いて超
高周波発信装置及び光信号／電気信号変換装置を構成し
たことを特徴とする。
【０１２６】（Ｌ２）Ｌ１記載の光子型量子交換スウィ
ッチング装置は、直接トンネリングによる極微少電流を
光導波管を横切って流しておき、導波管を透過する光が
光子を放出することによって、トンネル電流を指数関数
的に増大させることを特徴とする。
【０１２７】（Ｌ３）Ｌ１記載の超高周波発信装置及び
光信号／電気信号変換装置は、一本の光導波管にＬ２記
載の光子型量子交換スウィッチング装置を複数個並列
し、各スウィッチング装置からのトンネル電流を加算し
たものを出力電流とするこを特徴とする。
【０１２８】（Ｌ４）Ｌ１記載の超高周波発信装置及び
光信号／電気信号変換装置は、導波管内を進行する光の
速さ、セル間隔、各セルの電極形状、直接トンネル電流
を流すために各セルに印可している電圧の符号や大きさ
等を調節することにより、出力電流の波形を調整するこ
とが可能であることを特徴とする。
【０１２９】（Ｌ５）Ｌ１記載の超高周波発信装置及び
光信号／電気信号変換装置は、光が各セル間を透過する
のに要する時間が、各セルで増大したトンネル電流が出
力に現れるまでに要する時間に比べ大きいことを特徴と
する。
【０１３０】（Ｌ６）Ｌ１記載の光信号／電気信号変換
装置は、光を連続して放出する際の時間間隔のシークエ
ンスを出力のトンネル電流の波形に対応させるものであ
り、前記波形は前記シークエンスに応じて数種類の大き
さを持つピークからなり、それぞれの大きさのピークは
前記シークエンスに応じた数だけ前記波形の中に存在す
ることを特徴とする。
【０１３１】［発明部分Ｌの作用効果］トンネル電子の
エネルギー量子吸収を動作原理とした光子型量子交換ス
ウィッチング装置を用いることにより、超高周波発信装
置及び光信号／電気信号変換装置を実現することができ
る。
【０１３２】［発明部分Ｍの構成］ （Ｍ１）材料、面方位、分子構造等が異なる２種類以上
の半導体領域を持つことを特徴とする半導体複合基板で
あり、前記各半導体領域は一枚のウエハー上に帯上に作
製され、前記各帯状の半導体領域は基板分離領域により
分離されていることを特徴とする。
【０１３３】（Ｍ２）Ｍ１記載の半導体複合基板におい
て、各半導体領域に対して各材料等に適した機能を持つ
半導体装置を集積することを特徴とする。
【０１３４】（Ｍ３）Ｍ１記載の半導体複合基板から切
り出した各半導体チップ内にＭ１記載の２種類以上の半
導体領域を持つことを特徴とする半導体複合チップであ
り、各チップ内のそれぞれの半導体領域にそれぞれの材
料に適した半導体装置を集積することを特徴とする。
【０１３５】（Ｍ４）Ｍ３記載の半導体複合チップにお
いて、各半導体領域に用いられる半導体材料の特性によ
ってより有利となる半導体装置を各領域毎に作製し、か
つ、各領域毎に作製された半導体装置を半導体複合チッ
プ上若しくは外部に作製した連関装置を通じて連関し、
半導体複合チップ全体として単一の半導体チップより高
機能な集積回路を形成することを特徴とする。
【０１３６】（Ｍ５）Ｍ１記載の半導体複合基板がシリ
コン、ＧａＡｓ、基板分離領域からなる場合、高周波装
置や光デバイス等のＧａＡｓに有利な半導体装置はＧａ
Ａｓ領域に作り、記憶装置や論理装置等のシリコンに有
利な半導体装置はシリコン領域に作り、両領域間の信号
をＭ４記載の連関装置を通じてやり取りし、両領域の機
能を統一的に制御することによって、Ｍ３記載の半導体
複合チップ全体として単一の半導体装置より高機能な集
積回路を実現することを特徴とする。
【０１３７】（Ｍ６）Ｍ５記載のシリコン基板上にＢＬ
トンネル素子を用いた機能装置を形成し、ＢＬトンネル
素子の入力として約１０ＧＨｚ以上の高周波が必要な場
合、高周波を機能的に制御する高周波機能装置をＭ５記
載のＧａＡｓ基板上に形成し、両基板上の機能装置間の
信号をＭ４記載の関連装置を通じてやり取りし、両機能
を統一的に制御することによって、半導体チップ全体と
して単一の半導体装置より高機能な集積回路を実現する
ことを特徴とする。
【０１３８】［発明部分Ｍの作用効果］半導体複合基板
を用いることにより、同一チップ内でそれぞれ特性の異
なる半導体材料を複数種類用いることが可能となり、高
機能の集積回路を実現することができる。また、シリコ
ンとＧａＡｓの複合基板の場合、ＧａＡｓ領域には高周
波装置や光デバイス等を形成し、シリコン領域には記憶
装置や論理装置等を形成し、両者を連関させることによ
り高機能集積回路を実現することができる。
【０１３９】
【発明の実施の形態】以下、本発明（発明部分Ａ〜Ｍ）
の各実施形態について説明する。
【０１４０】［発明部分Ａの実施形態］まず、発明部分
Ａの基本的な構成について説明する。
【０１４１】半導体装置等に用いられる超微細スウィッ
チング素子を実現するために、量子交換効果を利用した
全く新しいタイプの量子スウィッチング素子である。素
子材料としては、化合物半導体を用いて構成することも
可能であるが、現在半導体産業で使用されているものだ
けでも十分であり、最低限、シリコン基板、シリコン酸
化膜、ポリシリコン、電極材、砒素、臭素、燐等の不純
物が有ればよい。又、スウィッチングを直接操作するた
め、入力信号を発生させる発振回路と共に用いられる。
望ましい実施態様としては、以下のものがあげられる。
【０１４２】電気的絶縁性が高く、且つ光を良く透過す
る材質でできた薄膜をトンネル膜とし、その両端を電気
的に独立した電極で挟み小さな電界を印加しておく。ト
ンネル膜は光制御装置に直結しており、前記装置によっ
て発生した光がトンネル膜中で前記電極間を透過するト
ンネル電子と光子を交換する。この時、光から光子を吸
収したトンネル電子は、トンネル確率を指数関数的に増
大させ、増大したトンネル電流が流れるようになる。こ
のようにして、トンネル電流の量を光により制御するこ
とによって、スウィッチング装置或いは光／電気変換装
置或いは超高周波発振装置として用いることができる。
【０１４３】トンネル膜中を透過する光（ｈバーω（ｈ
バーω＝ｈν）の光子の流れ）、或いはトンネルバリア
そのものの高周波振動（振動数ωで本振動に対応する量
子はｈバーω）によるエネルギー励起を量子として、ト
ンネル電子に吸収させることにより、トンネル電流を指
数関数的に増大させる。このような量子を吸収したと
き、トンネル電流はｅｘｐ［２ω／ωT ］倍に増大す
る。ただし、
【数２】
【０１４４】であり、ｍは有効質量、Ｔoxはトンネル膜
厚、Ｕ（ｘ）はトンネル膜のポテンシャル、Ｅはトンネ
ル電子が点ｘ＝０でトンネル膜に入射する前に持ってい
るエネルギーである。
【０１４５】なお、上述の量子はトンネル電子に吸収可
能でありさえすれば、上記の光やトンネルバリアの振動
によるエネルギー励起以外のものであっても構わない。
【０１４６】以下、発明部分Ａの具体的実施形態を図面
を参照して説明する。
【０１４７】まず、第１の具体的実施形態について説明
する。図１に、トンネル電子が光子を吸収する場合の例
を示す。本例では、２つの電極１２に挟まれ、電極側で
屈折率が小さくなるような構造で形成され、光を透過し
電気的に絶縁性の高い材質（石英ガラス、ソーダ石灰ガ
ラス、ホウケイ酸ガラス、鉛ガラス、有機ガラス等）を
用いた薄膜１１（トンネル膜）に、光制御装置１３を連
結する。ソース・ドレイン（Ｓ・Ｄ）となる２つの電極
１１間には予め低めの電圧（１Ｖ以下で十分）を印加し
ておき、光制御装置１３からトンネル電子に光を照射し
たときトンネル確率が指数関数的に増大し、ソース・ド
レイン間にトンネル電流が流れる。図２に、時刻ｔ0 か
らｔ1 の間に光を照射した場合に、ソース・ドレイン間
に流れる電流を示してある。
【０１４８】つぎに、第２の具体的実施形態について説
明する。図３等にその構成例を示したが、上記第１の具
体的実施形態で示したトンネル膜の代わりに光ファイバ
ー１１ａを用いたものである。光ファイバー１１ａの外
周近傍の屈折率は内部の屈折率よりも小さくなるよう構
成されている。なお、図３に示すように光ファイバー１
１ａは１本のみでもよいが、図４に示すように光ファイ
バー１１ｂを複数本束ねて用いてもよい。
【０１４９】［発明部分Ｂの実施形態］まず、発明部分
Ｂの基本的な構成について説明する。
【０１５０】半導体装置等に用いられる超微細スウィッ
チング素子を実現するために、ビッタカーランダウアト
ンネリング（ＢＬトンネリング）を利用した新しいタイ
プの量子スウィッチング素子である。素子材料として
は、化合物半導体を用いて構成することも可能である
が、現在半導体産業で使用されているものだけでも十分
であり、最低限、シリコン基板、シリコン酸化膜、ポリ
シリコン、電極材、砒素、臭素、燐等の不純物が有れば
よい。又、スウィッチングを直接操作する為、入力信号
を発生させる発振回路と共に用いられる。望ましい実施
態様としては、以下のものがあげられる。
【０１５１】（ａ）通常のキャパシタ構造を有し、二つ
の端子に印加する電圧は交流部分と直流部分からなり、
どちらも入力として自由に調節することが可能で、キャ
パシタの絶縁膜をＢＬトンネリングで透過する電子を出
力電流とする。
【０１５２】（ｂ）シリコン基板の上に絶縁膜で覆われ
た二つのゲートを有し、この二つのゲートと基板とを合
わせて三つの端子を有し、基板側のゲートに入力電圧を
印加し、交流部分と直流部分を操作して絶縁膜をＢＬト
ンネリングしてくる電流を調節し、その電流を出力とす
る。
【０１５３】（ｃ）通常のｎＭＯＳトランジスタと同様
の構造を持ち、特に不純物濃度の高い拡散層をソース／
ドレインに用いることを特徴とし、チャネル領域の数百
ｍｅＶのポテンシャルバリアをトンネルバリアとする。
ゲートに高周波交流電圧を印加することにより、前記高
不純物濃度拡散層の電子がトンネル電子となってチャネ
ル領域をＢＬトンネリングし、ソース・ドレイン間に電
流を流す。
【０１５４】トンネル絶縁膜のポテンシャルバリアを周
期的に振動させたときに生じるＢＬトンネリングを用
い、極めて低電界でも動作するスウィッチング素子を実
現する。図９に、ＢＬトンネリングの原理を示す。図中
のポテンシャルバリアは、 Ｕ＝Ｕ0 ＋ Ｕ1cosωt を満たしており、周波数（ω／２π）、振幅Ｕ1 で周期
的に振動している。ここで、 Ｕ1 <<ｈバーω<<Ｕ0 −Ｅ のとき、
【数３】
【０１５５】となり、ωが閾振動数ωT より大きいとき
ＢＬトンネリングによって電流が流れ、小さいとき電流
が流れない。
【０１５６】電流−ω特性と電流−電圧特性を図１０及
び図１１にそれぞれ示す。図１０において、傾きは２／
ωT である。振動数閾型スウィッチング素子（ＢＬトン
ネル素子）の回路図を図１２及び図１３に示す。発振装
置ＯＳからの振動数に基づいてＢＬトンネル素子の導通
状態を制御し、電流が流れる（導通している）状態をＯ
Ｎ、流れない（導通していない）状態をＯＦＦとしてい
る。どちらの回路も入力を交流電圧とし、その振動数ω
をパラメータとして、ω＞ωT をＯＮ、ω＜ωT をＯＦ
Ｆとして用いている。図１２は３端子素子の場合に対応
し、ＯＮ時に端子Ｔ２及びＴ３間に電位差があると電流
が流れ“１”となるが、電位差がなければ電流が流れず
“０”である。ＯＦＦ時は、電位差に関係なく電流が流
れず“０”である。図１３は２端子素子の場合に対応
し、ＯＮであれば即電流が流れ“１”となり、ＯＦＦで
あれば電流は流れず“０”である。又、図１３におい
て、Ｖが十分小さいと端子Ｔ１，Ｔ２間を流れる電流は
振動数ωを持つ交流となり、逆に大きければ直流とな
る。
【０１５７】以下、発明部分Ｂの具体的実施形態を図面
を参照して説明する。
【０１５８】まず、第１の具体的実施形態（３端子ＮＡ
ＮＤ型のＢＬトンネル素子）について説明する。
【０１５９】３端子構成のＢＬトンネル素子について、
そのバンド構造を図１４に、セル断面図を図１５及び図
１６に示す。図１４において、ゲートＧ１には予め選択
的にバイアスＶ0 が印加されている。次に、ゲートＧ１
又はＧ２にＶ1cosωt を印加すると、ゲートＧ１のフェ
ルミ面が周波数ω、振幅ｅＶ1 で振動する。この振動が
酸化膜の伝導帯を周期的に揺らし、ω＞ωT のときＢＬ
トンネリングを起こし、（ａ）、（ｂ）の場合は基板Ｓ
ｕｂとゲートＧ１との間又はゲートＧ１とゲートＧ２と
の間に電流を流し、（ｃ）の場合は基板Ｓｕｂとゲート
Ｇ２との間に電流を流す。
【０１６０】図１５に、このバンド構造を実現するセル
の一例を示す。ゲートＧ１、ゲートＧ２それぞれに独立
にコンタクトを取り、ゲートＧ１には入力信号として交
流電圧を印加したものが図１４（ａ）、（ｂ）に対応す
る。Ｔ2 からＶ0 を印加したものが図１４（ａ）に対応
する。
【０１６１】図１６に、上記バンド構造を実現するセル
の他の例を示す。この例では、ゲートＧ１が紙面の垂直
方向に走る細線として予めパターニングされており、そ
のまま配線として利用される。ゲートＧ２はコンタクト
の下地となるポリシリコンによって構成される。この方
法では、セル一個当たりの占める面積がコンタクトの大
きさで決まり、またソース・ドレインを含まないので、
高集積化に適している。なお、基板コンタクトＳＢは図
のように基板上面から取っても構わないが、基板下面か
ら取ることもできる。
【０１６２】図１７に、図１６のセルを上から見た図を
示す。なお、図１７中の点線におけるセル断面が図１６
である。このような構造ではωT は、
【数４】
【０１６３】の逆数に比例することが知られている。た
だし、ＵFBはフラットバンドポテンシャルで、その前の
符号±は、Ｖ0 ＝０のとき、カソード側のバリアが高い
と＋、逆に低いと−である。ｘは、カソード側の境界か
らの距離で、ＴOXはトンネル絶縁膜厚、ｅは電子の素電
荷、ｍはトンネル電子の有効質量である。ここで、ωT
はＶ0 によって調節できるが、膜厚、バリアの高さ、絶
縁膜の材質、その他ゲートや基板の種類、トンネル電子
の有効質量等でも予め選択的に設定しておくことができ
る。
【０１６４】つぎに、第２の具体的実施形態（２端子構
成のＢＬトンネル素子）について説明する。
【０１６５】２端子構成のＢＬトンネル素子のバンド図
を図１８に示す。予めＶ0 の電圧を印加しておき、これ
に更に図１３に示すようなＶ1cosωt の交流電圧を印加
する。Ｖ0 ，Ｖ1 ，ω，ωT の定義は前記（第１の具体
的実施形態）と同様であり、動作の仕組みも同様であ
る。ゲートＧ１或いはゲートＧ２には基板等を用いても
良く、素子構造そのものは従来のキャパシタと同様であ
る。図１９に、セル構造の断面構成の一例を示す。この
例では、単位セル当たりの占める面積はゲートコンタク
トで決定される。なお、基板コンタクトＳＢは基板の下
面から取ることもできる。図２０は、この断面図に対応
するセルを上から見た図であり、図中点線部における断
面が図１９の断面図に対応している。
【０１６６】つぎに、第３の具体的実施形態について説
明する。図５及び図６に、ＭＯＳ型ＢＬトンネル素子の
断面図を示す。ソース（Ｓ）・ドレイン（Ｄ）はｎ+ に
なっており（ｐ+ であっても原理は同様）、点線部分の
ポテンシャルは図７に示してある。バリアの高さＥc
(i) の大きさは、ゲートＧの電圧ＶG に比例することが
特徴である。ＶG ＝Ｖ1cosωｔの高周波交流電圧をゲー
トに印加することにより、図８に示すように、Ｅc (i)
が高周波で振動し、図５及び図６の点線部分をＢＬトン
ネリングにより電子が透過する。この時、｜Ｖ1 ｜は反
転層を作らない程度に小さくて良い。また、ゲート長は
チャネル長に比べて長くても短くても良く、短い方が図
５に対応し、長い方が図６に対応する。
【０１６７】［発明部分Ｃの実施形態］まず、発明部分
Ｃの基本的な構成について説明する。
【０１６８】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を利用したＢＬトンネル素子を用いた新
しいタイプの読み出し専用メモリ装置である。素子材料
等については、発明部分ＡやＢで述べたものと同様であ
り、またスウィッチングを直接操作する為、入力信号を
発生させる発振回路と共に用いられる。望ましい実施態
様としては、以下のものがあげられる。
【０１６９】シリコン基板の上に絶縁膜で覆われた２つ
のゲートを有し、この２つのゲートと基板とを合わせて
３つの端子を有し、基板側のゲートをワードラインとし
て交流及び直流の入力電圧を印加し、交流部分と直流部
分を操作して、絶縁膜をＢＬトンネリングする電子によ
る電流を調節し出力とする。
【０１７０】上記構成よりなるＢＬトンネル素子は、閾
振動数ωT を持ち、入力の交流の振動数ωがωT より大
きくなると（ω＞ωT ）、トンネル確率が指数関数的に
大きくなり、この性質を用いてトンネル電流を操作する
ことができる。このような構成に基づくバンド図を図２
１に示す。ゲートＧ２と基板との間に電位差を設け、ゲ
ートＧ１に加える交流の振動数が大きいとき（ω＞
ωT ）、電子がゲートＧ２から基板に透過し、小さいと
き（ω＜ωT ）透過しない。このトンネリングによる基
板−ゲートＧ２間の電流の増分をセンスアンプを用いて
読み取る。また、前記電流の増分は、２ω／ωT を用い
て指数関数的に制御できるので、多値化にも適してい
る。
【０１７１】以下、発明部分Ｃの具体的実施形態を図面
を参照して説明する。
【０１７２】まず、第１の具体的実施形態について説明
する。
【０１７３】ＢＬトンネル素子を読み出し専用メモリと
して用いた場合のセル断面図を図２２に示す。ゲートＧ
１は、紙面に垂直方向に走るポリシリコン、シリコン或
いはメタルの細線であり、この細線に入力として交流電
圧（Ｖ1cosωｔ）を印加する。また、ゲートＧ２に接続
するコンタクトとＳｉ基板に接続するコンタクトとの間
には電位差を加えておく。入力振動数が閾値を越えれ
ば、ゲートＧ２とゲートＧ１との間にある絶縁膜（Ｓｉ
Ｏ2 ）とゲートＧ１と基板との間にある絶縁膜（ＳｉＯ
2 ）の両方に、ＢＬトンネリングによって電流が流れ
る。本例においては、閾値はゲートＧ１とゲートＧ２の
間の絶縁膜の膜厚によって製造段階で予め設定すること
ができる。０／１の２値を取る場合には、本例の様にこ
の膜厚は２種類のみとする。また、製造工程を簡潔にす
るため、基板とゲートＧ１の間の膜厚は全セルで一定と
する。
【０１７４】次に、このセル構造を持つ読み出し専用メ
モリ装置の製法を説明する。まず、広く作ったｎ+ ウェ
ルを持つ基板を熱酸化して薄い酸化膜を形成し、その上
にマスクを設け、ゲートＧ１となるポリシリコン、シリ
コン又はメタルの細線を形成する。次に、ＣＶＤ膜を付
け、その上にマスクを設け、選択的にポリシリコンのゲ
ートＧ２を形成する。ゲートＧ２はドット状であり、こ
のドットの大きさがそのままセル一つ当たりが占める面
積となる。また、このドット大きさは、ドットがゲート
Ｇ１として形成した細線間を股がない程度に小さくしな
くてはならない。逆に細線間距離は、隣の細線、或いは
隣のドットとの間で電荷のやり取りをしない程度に十分
大きく取っておかなければならない。再度ＣＶＤ膜を形
成し、その上にマスクを設け、前回のマスクで選択され
なかったセルを選択し、ドット状のポリシリコンを形成
する。その上に再度ＣＶＤ膜を形成し、最後に全てのセ
ルを選択するマスクを設け、２種類の深さのゲートコン
タクトを選択的に形成し、その上にデータラインＤＬを
形成する。
【０１７５】このようにして形成された読み出し専用メ
モリ装置を上から見た図を図２３に示す。図中点線にお
ける断面が図２２に対応する。なお、これと同じセル構
造で基板がｐタイプのものを構成したり、ゲートＧ１或
いはゲートＧ２のタイプを選択的に変えて閾値を調節す
ることも可能である。その場合、全セルにおける酸化膜
厚を同じにしても、同様の機能を持つ読み出し専用メモ
リ装置を形成することができる。更に、本例においてゲ
ートＧ１とゲートＧ２の間の酸化膜厚は２種類とした
が、この内の薄い方の酸化膜のみ基板とゲートＧ１間に
形成した熱酸化膜より薄くなることが許される。この
他、選択的に酸化膜に不純物や欠損を加え、閾値を選択
的に設定することも可能である。なお、上記酸化膜をチ
ッ化膜やその他の絶縁膜で代用する事もできる。
【０１７６】図２４に回路図を示す。実際の動作は、ロ
ーデコーダＲ／Ｄで選んだワードラインＷＬのみ振動電
圧を与えると、導通したセルに接続しているデータライ
ンＤＬにのみ電流が流れ、これをセンスアンプＳ／Ａで
読み取る。
【０１７７】つぎに、第２の具体的実施形態について説
明する。
【０１７８】本具体的実施形態のセル断面図を図２５に
示す。ゲートＧ１は、紙面に垂直方向に走るポリシリコ
ン、シリコン、或いはメタルの細線であり、この細線に
入力として交流電圧（Ｖ1cosωｔ）印加する。ゲートＧ
２に接続するコンタクトとＳｉ基板に接続するコンタク
トとの間には電位差を加えておく。入力振動数が閾値を
越えればゲートＧ２とゲートＧ１との間にある絶縁膜
（ＳｉＮ）とゲートＧ１と基板との間にある絶縁膜（Ｓ
ｉＯ2 ）の両方に、ＢＬトンネリングによって電流が流
れる。本例においては、閾値はゲートＧ１とゲートＧ２
の間の絶縁膜の種類によって製造段階で予め設定するこ
とができる。０／１の２値を取る場合には、本例の様に
この絶縁膜は２種類のみとする。
【０１７９】次に、このセル構造を持つ読み出し専用メ
モリ装置の製法を説明する。まず、広く作ったｎ+ ウェ
ルを持つ基板を熱酸化して薄い酸化膜を形成し、その上
にマスクを設け、ゲートＧ１となるポリシリコン、シリ
コン又はメタルの細線を形成する。次に、ＣＶＤ膜を形
成し、その上にマスクを設け、選択的にポリシリコンの
上に穴を開ける。この穴はその前に形成した細線上に位
置するようにする。この穴のなかにドット状の窒化膜を
堆積して形成する。このドットの大きさがそのままセル
一個当たりの占める大きさになる。また、このドットの
大きさは、ゲートＧ１として形成した細線間を股がない
程度に小さくしなくてはならない。逆に細線間距離は、
隣の細線或いは隣のドットとの間で電荷のやり取りをし
ない程度に十分大きく取っておかなければならない。こ
の上に、ゲートＧ１の細線と直行するようにポリシリコ
ン、シリコン又はメタルの平行細線群をゲートＧ２とし
て形成する。このとき、先に形成した各ドットが、この
細線群の１本とゲートＧ１の細線の内の１本に挟まれる
ようにする。ドットを形成する際、選択されなかったゲ
ートＧ１とゲートＧ２の間は酸化膜がトンネル絶縁膜と
なり、選択されたゲートＧ１とゲートＧ２のトンネル絶
縁膜はチッ化膜となる。最後に、ゲートＧ２の上にＣＶ
Ｄ膜を形成する。このように、絶縁膜の種類によって、
閾値を選択的に設定することが可能である。
【０１８０】図２６に、上記セルを上から見た図を示
す。図中点線沿った断面が図２５に示したものである。
データラインＤＬとワードラインＷＬとの交差する所に
セルが形成され、網線で示したセルがチッ化膜を使った
セルである。
【０１８１】回路図は図２４と同様であり、ローデコー
ダで選んだワードラインＷＬのみ振動電圧を与えると、
導通したセルに接続しているデータラインＤＬにのみ電
流が流れ、これをセンスアンプＳ／Ａで読み取る。
【０１８２】つぎに、第３の具体的実施形態について説
明する。
【０１８３】本実施形態（多値読み出し専用メモリ）の
セル断面図を図２７に示す。ゲートＧ１は、紙面に垂直
方向に走るポリシリコン、シリコン、或いはメタルの細
線であり、この細線に入力として交流電圧（Ｖ1cosω
ｔ）を印加する。ゲートＧ２に接続するコンタクトと基
板に接続するコンタクトとの間には電位差を加えてお
く。入力振動数が閾値を越えると、ゲートＧ２とゲート
Ｇ１との間にある絶縁膜とゲートＧ１と基板との間にあ
る絶縁膜の両方に、ＢＬトンネリングによって電流が流
れる。本例においては、閾値はゲートＧ１とゲートＧ２
の間の膜厚によって製造段階で予め設定することができ
る。０／１／２の３値を取る場合、本例の様にこの膜厚
は３種類のみとする。Ｎ値では、膜厚をＮ種類に拡張す
ればよい。また製造工程を簡潔にするため、基板とゲー
トＧ１の間の膜厚は全セルで一定とする。
【０１８４】次に、このセル構造を持つ読み出し専用メ
モリ装置の製法を説明する。以下の説明は、第１の具体
的実施形態を３値に拡張したものであり、Ｎ値はこれを
さらに拡張することで同様に実現される。まず、広く作
ったｎ+ ウェルを持つ基板を熱酸化して薄い酸化膜をつ
け、その上にマスクを設け、ゲートＧ１となるポリシリ
コン、シリコン又はメタルの細線を形成する。次にＣＶ
Ｄ膜を形成し、その上にマスクを設け、選択的にポリシ
リコンのゲートＧ２を形成する。ゲートＧ２はドット状
である。このドット大きさは、ドットがゲートＧ１とし
て形成した細線間を股がない程度に小さくしなくてはな
らない。逆に細線間距離は、隣の細線或いは隣のドット
との間で電荷のやり取りをしない程度に十分大きく取っ
ておかなければならない。再度ＣＶＤ膜を形成し、その
上にマスクを設け、前回のマスクで選択されなかったセ
ルの中からさらにセルを選択し、ドット状のポリシリコ
ンを形成する。その上に再度ＣＶＤ膜を形成し、まだ選
択されていない全てのセルを選択するマスクを設け、ド
ット状のポリシリコンを形成する。このようして、深さ
が３種類あるゲートコンタクトを選択的に形成し、その
上にデータラインＤＬを形成する。
【０１８５】このようにして形成された読み出し専用メ
モリ装置を上から見た図は、２値（第１の具体的実施形
態）のときと同様、図２３に示されている。図中点線で
示した断面が図２７に対応する。これと同じセル構造
で、基板がｐタイプのものを構成したり、ゲートＧ１或
いはゲートＧ２のタイプを選択的に変えて閾値を調節す
ることも可能である。この場合、全セルにおける酸化膜
厚を同じ或いは２種類にしておいても、同様の機能を持
つ読み出し専用メモリ装置を形成することができる。さ
らに、本例において、ゲートＧ１とゲートＧ２の間の酸
化膜厚は３種類であるが、この内最も薄いもののみ基板
とゲートＧ１間に形成した熱酸化膜より薄くなることが
許される。この他、選択的に酸化膜に不純物や欠損を加
え、閾値を選択的に設定することも可能である。
【０１８６】回路図は図２４に示した通りであり、ロー
デコーダで選んだワードラインＷＬのみ振動電圧を与え
ると、導通したセルに接続しているデータラインＤＬに
のみ電流が流れ、これをセンスアンプＳ／Ａで読み取
る。本例のように３値以上で動作する場合、電流量をメ
モリとして扱うことになる。
【０１８７】つぎに、第４の具体的実施形態について説
明する。
【０１８８】本具体的実施形態のセル断面図を図２８に
示す。ゲートＧ１は、紙面に垂直方向に走るポリシリコ
ン、シリコン、或いはメタルの細線であり、この細線に
入力として交流電圧（Ｖ1cosωｔ）を印加する。ゲート
Ｇ２に接続するコンタクトとＳｉ基板に接続するコンタ
クトとの間には電位差を加えておく。入力振動数が閾値
を越えると、ゲートＧ２とゲートＧ１との間にある絶縁
膜とゲートＧ１と基板との間にある絶縁膜の両方に、Ｂ
Ｌトンネリングによって電流が流れる。本例において
は、閾値はゲートＧ１とゲートＧ２の間の絶縁膜の種類
及び膜厚によって製造段階で予め設定することができ
る。本例では、２種類の膜厚を持つ酸化膜と窒化膜の組
み合わせで０／１／２の３値を取ることができる。
【０１８９】次に、このセル構造を持つ読み出し専用メ
モリ装置の製法を説明する。まず、広く作ったｎ+ ウェ
ルを持つ基板を熱酸化して薄い酸化膜を形成し、その上
にマスクを設け、ゲートＧ１となるポリシリコン、シリ
コン又はメタルの細線を形成する。次にＣＶＤ膜を形成
し、その上にマスクを設け、選択的にポリシリコンの上
に穴を開ける。この穴は、その前に形成した細線上に位
置するようにする。この穴の中にドット状の窒化膜を堆
積して形成する。このドット大きさは、ゲートＧ１とし
て形成した細線間を股がない程度に小さくしなくてはな
らない。逆に細線間距離は、隣の細線或いは隣のドット
との間で電荷のやり取りをしない程度に十分大きく取っ
ておかなければならない。その上に、マスクを設け、ゲ
ートＧ２に対応するポリシリコンを形成する。この過程
で選択されなかったセルの内からさらに選択的にゲート
Ｇ２を形成する。再度ＣＶＤ膜を形成し、マスクを設
け、これまで選択されずに残っていたセルにゲートＧ２
を形成する。最後に、ゲートＧ１の細線と直行するよう
に、ポリシリコン、シリコン又はメタルの平行細線群を
データラインとして形成する。このとき、先に形成した
各ドットが、この細線群の１本とゲート１の細線の内の
１本に挟まれるようにする。最初にドットを形成する
際、選択されなかったゲートＧ１とゲートＧ２の間は、
厚さの異なると２種類の酸化膜がトンネル絶縁膜とな
り、選択されたゲートＧ１とゲートＧ２の間のトンネル
絶縁膜は薄い窒化膜となる。このように、絶縁膜の種類
と厚さの組み合わせによって、閾値を選択的に設定する
ことが可能である。なお、４値以上も同様にして作製す
ることができる。
【０１９０】回路図は図２４と同様であり、ローデコー
ダで選んだワードラインＷＬのみに振動電圧を与える
と、導通したセルに接続しているデータラインＤＬにの
み電流が流れ、これをセンスアンプで読み取る。本例の
ように３値以上で動作する場合、電流量をメモリとして
扱う事になる。
【０１９１】［発明部分Ｄの実施形態］まず、発明部分
Ｄの基本的な構成について説明する。
【０１９２】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を利用したＢＬトンネル素子を用いた新
しいタイプのダイナミカル・ランダム・アクセス・メモ
リ装置である。素子材料等については、発明部分ＡやＢ
で述べたものと同様であり、またスウィッチングを直接
操作する為、入力信号を発生させる発振回路と共に用い
られる。望ましい実施態様としては、以下のものがあげ
られる。
【０１９３】（ａ）各セル毎に２端子と３端子のＢＬト
ンネル素子を一つずつ用い、ワードラインを２種類に分
ける。これらのワードライン下にそれぞれトンネル膜と
絶縁膜を挟んでフローティングゲートを形成する。ま
た、フローティングゲートは、プレート電極との間にキ
ャパシタを形成する。さらに、フローティングゲートの
下にトンネル膜を挟んでデータラインを形成する。
【０１９４】（ｂ）３端子ＢＬトンネル素子のみを用
い、ワードラインとデータラインが立体的に交差する点
付近に、トンネル膜としてチッ化膜を形成し、その上に
ゲートキャパシタを形成する。
【０１９５】上記構成の一部をなすＢＬトンネル素子
は、絶縁膜の構造に基づいて調節できる閾振動数ωT を
持ち、入力の交流の振動数ωがそれより大きくなると
（ω＞ωT ）トンネル確率が指数関数的に大きくなり、
逆に小さくなるとトンネル確率は小さいままである。こ
の性質を用いて、データラインとキャパシタの接続及び
ワードラインとキャパシタの間の電荷交換を制御する。
【０１９６】上記ＢＬトンネル素子は、構成によって２
端子のものと３端子のものが存在する。図２９に２端子
ＢＬトンネル素子のバンド図を、図３０に２端子ＢＬト
ンネル素子を回路的に表した図を示す。端子Ｔ１とＴ２
との間にＶ0 ＋Ｖ1cosωt を印加し、ωがωT より大き
いか小さいかによって、両電極間に電流を流したり（Ｏ
Ｎ状態）流さなかったり（ＯＦＦ状態）する。電流の向
きはＶ0 の符号で制御する。
【０１９７】図３１に３端子−ＮＡＮＤ型ＢＬトンネル
素子のバンド図を、図３２に３端子ＢＬトンネル素子を
回路的に表した図を示す。バリアの高さの違う２種類の
絶縁膜が存在し、その内低い方をトンネル膜として使
い、端子Ｔ１とＴ２で挟み、高い方を端子Ｔ２とＴ３で
挟む。端子Ｔ３にＶ1cosωt を印加し、ωの大小を操っ
て端子Ｔ１とＴ２のＯＮ／ＯＦＦを制御する。さらに、
３つの端子の内いずれかにＶ0 を印加し、その符号によ
って端子Ｔ１とＴ２の間をＯＮ時に流れる電流の向きを
制御する。
【０１９８】図３３に、ＢＬトンネル素子を用いたダイ
ナミカル・ランダム・アクセス・メモリ装置の回路図を
示す。ワードラインＷＬ１とキャパシタの間に２端子Ｂ
Ｌトンネル素子を設け、キャパシタとＢＬトンネル素子
の端子をつなぐ電極はフローティングゲートＦＧであ
る。このフローティングゲートＦＧとデータラインＤＬ
を、３端子ＢＬトンネル素子の端子Ｔ１とＴ２に接続す
る。残りの端子Ｔ３は、ワードラインＷＬ２に接続す
る。
【０１９９】まず、ワードラインＷＬ１に高周波を印加
し、２端子ＢＬトンネル素子をＯＮ状態とし、キャパシ
タに電荷を注入する。Ｖ0 の符号によって正負を制御
し、この操作によって書き込み／消去を行う。次に、ワ
ードラインＷＬ１に高周波を印加するのを止め、２端子
ＢＬトンネルをＯＦＦとしておく。ワードラインＷＬ２
に高周波を印加し、３端子ＢＬトンネル素子の端子Ｔ１
とＴ２の間をＯＮ状態にする。このとき、キャパシタの
電荷によってデータラインＤＬの電位が変化する。この
変化をセンスアンプを用いて読み取れば良い。
【０２００】一方、３端子ＢＬトンネル素子のみを用い
てもダイナミカル・ランダム・アクセス・メモリ装置は
構成でき、その回路を図３８に示す。ワードラインＷＬ
でキャパシタとデータラインＤＬとの間のＢＬトンネル
素子によるスウィッチングを制御し、ＯＮ時にデータラ
イン制御装置を用いてキャパシタに蓄える電荷量を制御
したり読み取ったりする。
【０２０１】以下、発明部分Ｄの具体的実施形態を説明
する。
【０２０２】まず、第１の具体的実施形態について説明
する。図３４〜図３６に本具体的実施形態の断面図を示
す。本実施形態においては、ワードラインＷＬ１とフロ
ーティングゲートＦＧの間にチッ化膜を用いたトンネル
膜を挟み、２端子ＢＬトンネル素子を形成している。ま
た、ワードラインＷＬ２とフローティングゲートＦＧの
間を酸化膜で絶縁し、データラインＤＬとフローティン
グゲートＦＧの間にチッ化膜を用いたトンネル膜を挟
む。即ち、データラインＤＬ、チッ化膜、フローティン
グゲートＦＧ、絶縁酸化膜、ワードラインＷＬ２の積層
構造で３端子−ＮＡＮＤ型ＢＬトンネル素子を形成して
いる。フローティングゲートの上にはコンタクトが形成
され、プレート電極との間にキャパシタを作っている。
なお、シリコン基板の上に集積回路を作製しておき、そ
の上のコーティングとして用いている酸化膜の上に、更
にＢＬトンネル素子を用いたダイナミック・ランダム・
アクセス・メモリ装置を形成することも可能である。
【０２０３】つぎに、第２の具体的実施形態について説
明する。図３７に本具体的実施形態の断面図を示す。本
実施形態においては、ワードラインＷＬ１とフローティ
ングゲートＦＧの間にチッ化膜を用いたトンネル膜を挟
み、２端子ＢＬトンネル素子を形成している。また、ワ
ードラインＷＬ２とフローティングゲートＦＧの間を酸
化膜で絶縁し、シリコン基板中に細長い拡散層として作
製したデータラインＤＬとフローティングゲートＦＧの
間にチッ化膜を用いたトンネル膜を挟む。即ち、データ
ラインＤＬ、チッ化膜、フローティングゲートＦＧ、絶
縁酸化膜、ワードラインＷＬ２の積層構造で、３端子−
ＮＡＮＤ型ＢＬトンネル素子を形成している。フローテ
ィングゲートの上にはコンタクトが形成され、プレート
電極との間にキャパシタを作っている。
【０２０４】つぎに、第３の具体的実施形態について説
明する。図３９に本具体的実施形態の断面図を示す。本
実施形態においては、３端子ＢＬトンネル素子のみを用
いるため、ワードラインＷＬは一種類のみである。基板
中若しくは基板の上に形成したワードラインＷＬの上に
絶縁膜としての酸化膜を挟んで、ワードラインＷＬと直
交するようにデータラインＤＬを形成する。その直上に
トンネル膜としてチッ化膜（ＳｉＮ）を形成し、その上
にマトリックス状のゲートを形成する。更にキャパシタ
を積層する為に、絶縁膜（ＳｉＯ2 ）を挟んでプレート
を形成する。
【０２０５】［発明部分Ｅの実施形態］まず、発明部分
Ｅの基本的な構成について説明する。
【０２０６】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を利用した低電界注入を動作原理とする
新しいタイプの不揮発性半導体メモリ装置である。素子
材料等については、発明部分ＡやＢで述べたものと同様
であり、またスウィッチングを直接操作する為、入力信
号を発生させる発振回路と共に用いられる。望ましい実
施態様としては、以下のものがあげられる。
【０２０７】（ａ）シリコン基板上に絶縁膜を挟んでフ
ローティングゲートが有り、さらにその上に酸化膜を挟
んでコントロールゲートが存在する構造を持つ。フロー
ティングゲートは、ＢＬトンネリングによって基板中の
拡散層と電荷のやり取りをすることを特徴とし、ＢＬト
ンネリングは、コントロールゲート若しくは基板に印加
される電圧で制御される。前記拡散層とフローティング
ゲートの間のＢＬトンネル膜としてチッ化膜を用いる。
【０２０８】（ｂ）シリコン基板の上に絶縁膜を挟んで
フローティングゲートが有り、さらにその上に酸化膜を
挟んでコントロールゲートが存在する構造を持つ。フロ
ーティングゲートは、ＢＬトンネリングによって基板中
のチャネル領域と電荷のやり取りをすることを特徴と
し、ＢＬトンネリングは、コントロールゲート若しくは
基板に印加される電圧で制御される。前記チャネル領域
とフローティングゲートの間のＢＬトンネル膜としてチ
ッ化膜を用いる。
【０２０９】（ｃ）シリコン基板の上に絶縁膜を挟んで
フローティングゲートが有り、さらにその上に酸化膜を
挟んでコントロールゲートが存在する構造を持つ。フロ
ーティングゲートは、ＢＬトンネリングによってコント
ロールゲートと電荷のやり取りをすることを特徴とし、
ＢＬトンネリングは、コントロールゲート若しくは基板
に印加される電圧で制御される。コントロールゲートと
フローティングゲートの間のＢＬトンネル膜としてチッ
化膜を用いる。
【０２１０】上記構成は、図４０に示すＢＬトンネル膜
の種類に基づいて調節できる閾振動数ωT を持ち、基板
若しくはコントロールゲートに印加される交流電圧（Ｖ
0 ＋Ｖ1cosωt ）の振動数ωがそれより大きくなると
（ω＞ωT ）、トンネル確率が指数関数的に大きくな
り、逆に小さくなるとトンネル確率は小さいままであ
る。この性質を用いて、ω＞ωT のときフローティング
ゲートは、基板若しくはコントロールゲートと電荷を交
換し、逆にω＜ωT のときは交換しない。特に注目すべ
きは、交流電圧によりＢＬトンネル膜の両端に印加され
る電位差の最大値が０．１Ｖを下回っても、ω＞ωT で
ありさえすれば、電荷の交換が可能という点である。そ
の為、ＢＬトンネル膜は破壊もストレスリークも起こさ
ず、絶縁膜の信頼性の問題を根本的に回避することが可
能となる。
【０２１１】以下、発明部分Ｅの具体的実施形態を説明
する。
【０２１２】まず、第１の具体的実施形態について説明
する。ＢＬトンネル素子を不揮発性半導体メモリ装置と
して用いた場合のセル断面図を図４１に示す。本例にお
いては、ドレインとフローティングゲートＦＧの間に、
ＢＬトンネル膜としてチッ化膜を用いている。コントロ
ールゲートＣＧをワードラインＷＬに接続し、ドレイン
をデータラインＤＬに接続する。書き込みとして利用す
る際は、ワードラインに印加する交流電圧の振動数をω
＞ωT とし、かつデータラインに負の直流電圧（Ｖ0 ＜
０）を加え、ドレイン領域からフローティングゲートに
電子を注入する。消去として利用する際は、ω＞ωT 、
かつＶ0 ＞０として、フローティングゲートからドレイ
ンに電子を引き抜く。以上のようにして、フローティン
グゲートの電荷量を調節し、ソース・ドレイン間に電流
を流す際の閾電圧を制御する。読み出しとして利用する
際は、ワードラインに直流電圧Ｖ2 を加え、ソース・ド
レイン間に電流が流れるかどうかをデータライン制御装
置内のセンスアンプで読み取る。ここで、Ｖ2 が前記閾
電圧より大きければソース・ドレイン間に電流が流れ、
小さければ流れない。なお、本例における回路構成を図
４３に示す。
【０２１３】つぎに、第２の具体的実施形態について説
明する。本例におけるセル断面図を図４２に示す。本例
において、ＢＬトンネル膜としてのチッ化膜は、拡散層
及びチャネル領域に渡って形成されているが、データラ
インをドレインに接続することによって、第１の実施形
態と同様の動作を得ることができる。
【０２１４】つぎに、第３の具体的実施形態について説
明する。図４４（ａ）にセル断面図を示す。ＢＬトンネ
ル膜としてのチッ化膜が、基板のチャネル領域の上に形
成されており、フローティングゲートとチャネル領域の
間で、ＢＬトンネリングによって電荷をやり取りし、閾
電圧を制御する。本例では、図４４（ｂ）のように、ワ
ードラインＷＬを接続するＭＯＳトランジスタと共に用
いられることが必要であり、データラインも２種類（Ｄ
Ｌ１，ＤＬ２）必要となる。ワードラインＷＬ及びデー
タラインＤＬ１は、それぞれＭＯＳトランジスタのドレ
イン及びゲートに接続する。ＭＯＳトランジスタのソー
スは、コントロールゲートＣＧに接続し、データライン
ＤＬ１に加わる電圧が、ＭＯＳトランジスタの閾電圧よ
り大きいとき、ワードラインＷＬに印加される交流電圧
（Ｖ0 ＋Ｖ1cosωt ）がコントロールゲートＣＧに印加
される。逆に、小さいとき、コントロールゲートＣＧと
ワードラインＷＬは遮断される。交流電圧の振動数が閾
振動数より大きいとき（ω＞ωT ）、Ｖ0 ＞０ならＢＬ
トンネリングによってチャネル領域からフローティング
ゲートＦＧに電子が注入され、書き込み状態となる。反
対に、Ｖ0 ＜０ならば、消去状態となる。図４４（ａ）
のソース、ドレインは、それぞれグラウンドラインＧＲ
とデータラインＤＬ２に接続する。読み出し状態は、デ
ータラインＤＬ１にＭＯＳトランジスタの閾電圧より高
い電圧を印加し、ワードラインＷＬに適当な直流電圧を
加え、データラインＤＬ２に電流が流れるかどうかをデ
ータライン２制御装置内（図４５参照）のセンスアンプ
で読み取ることによって実現する。図４６に図４４の構
成を上から見た図を示す。破線で示した断面が図４４に
対応する。図４５は本例に対応する回路構成を示した図
である。
【０２１５】つぎに、第４の具体的実施形態について説
明する。図４７にセル断面図を示す。ＢＬトンネル膜と
してのチッ化膜は、本例のようにコントロールゲートＣ
ＧとフローティングゲートＦＧの間に作製し、ＢＬトン
ネリングによって両ゲート間で電荷のやり取りをするこ
とで、第３の具体的実施形態と同様の機能を持った不揮
発性メモリ装置を実現できる。
【０２１６】つぎに、第５の具体的実施形態について説
明する。第３の具体的実施形態で用いられたＭＯＳトラ
ンジスタは、ＳＯＩ技術を用いて積層化することができ
る。本例のセル断面図を図４８に示す。図４９は、図４
８の構成を上から見た図であり、破線部における断面が
図４８に対応する。なお、回路構成は図４５と同様であ
る。
【０２１７】つぎに、第６の具体的実施形態について説
明する。第４の具体的実施形態で用いられたＭＯＳトラ
ンジスタは、ＳＯＩ技術を用いて積層化することができ
る。本例のセル断面図を図５０に示す。図４９は、図５
０の構成を上から見た図であり、破線部における断面が
図５０に対応する。なお、回路構成は図４５と同様であ
る。
【０２１８】［発明部分Ｆの実施形態］まず、発明部分
Ｆの基本的な構成について説明する。
【０２１９】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を動作原理とするスウィッチング装置を
一語について複数個用いることを特徴とした新しいタイ
プの半導体アナログ／デジタル変換装置である。素子材
料等については、発明部分ＡやＢで述べたものと同様で
ある。望ましい実施態様としては、以下のものがあげら
れる。
【０２２０】図５１にＢＬトンネル素子の動作原理を示
す。ＢＬトンネル素子は、交流入力に対する閾値として
閾振動数ωT を持つ。入力として振動数ωの交流電圧を
印加すると、ω＞ωT のとき直流電流を流し（“１”、
或いは交流電流を流さない状態。）、ω＜ωT のとき直
流電流は流さない（“０”、或いは交流電流を流す状
態。）ことを特徴とする。図５１に示すように電圧Ｖ0
，Ｖ1 を印加することによって、閾振動数ωT が、 ［φB −ｅ（Ｖ0 ＋Ｖ1 ）］1/2 に比例するように制御することができる。ただし、φB
はＢＬトンネル素子中に存在するトンネル膜のポテンシ
ャルバリアの高さである。
【０２２１】図５２に、上記ＢＬトンネル素子を並列に
接続して構成したアナログ／デジタル変換装置を示す。
ここで用いるＢＬトンネル素子は２端子型でも３端子型
でもどちらでもよい。各ＢＬトンネル素子は、それぞれ
ω1 ，ω2 ，ω3 ，ω4 ，…，ωN の閾振動数を持ち、
各閾振動数はデータライン制御装置６２を用いて図５１
のＶ1 を調節することによって独立に制御することがで
きる。
【０２２２】まず、Ｎ＝２の場合を考える。ω1 ＜ω2
のとき、入力信号ωは、「ω＜ω1、ω1 ＜ω＜ω2 、
ω2 ＜ω」の条件の何れかを満たす。このとき、ω＜ω
1 のとき出力は（００）、ω1 ＜ω＜ω2 のとき出力は
（１０）、ω2 ＜ωのとき出力は（１１）である。一
方、ω1 ＞ω2 のとき、ω1 ＞ω＞ω2 であれば出力は
（０１）である。こうして、アナログ／デジタル変換装
置を用いて（００），（０１），（１０），（１１）の
デジタル情報に変換されるという訳である。一般には、
Ｎ個のアナログ量の組み合わせ（ωとＮ−１個のＶ1 ）
が、２N 個のデジタル情報（０／１シークエンス）に変
換される。
【０２２３】以下、発明部分Ｆの具体的実施形態を説明
する。
【０２２４】まず、第１の具体的実施形態について説明
する。図５３に、本実施形態を説明する断面図を示す。
基板中に細長い拡散層を形成し、データラインＤＬとし
て平行細線群を作製する。その上に絶縁膜として酸化膜
を形成し、前記平行細線群と直交するようにワードライ
ンＷＬを形成する。ワードラインＷＬとデータラインＤ
Ｌが立体的に交差したところにトンネル膜としてチッ化
膜を形成する。
【０２２５】つぎに、第２の具体的実施形態について説
明する。図５４に、本実施形態を説明する断面図を示
す。酸化膜中にデータラインＤＬとして平行細線群を形
成し、その上に前記平行細線群と直交するようにワード
ラインＷＬを形成する。データラインＤＬとワードライ
ンＷＬが立体的に交差するところにトンネル膜としてチ
ッ化膜を形成する。本例では、シリコン基板の上に形成
された集積回路のコーティング用に作製された酸化膜の
上に、Ｄ／Ａ変換装置を形成することも可能であること
を示している。
【０２２６】つぎに、第３の具体的実施形態について説
明する。図５５に、本実施形態を説明する断面図を示
す。酸化膜中にワードラインＷＬを形成し、その上にワ
ードラインＷＬと直交するようにデータラインＤＬとし
て平行細線群を形成する。データラインＤＬとワードラ
インＷＬが立体的に交差する点にトンネル膜としてチッ
化膜を形成する。本例は、シリコン基板の上に形成され
た集積回路のコーティング用に作製された酸化膜の上
に、Ｄ／Ａ変換装置を形成することも可能であることを
示している。
【０２２７】つぎに、第４の具体的実施形態について説
明する。図５６に、本実施形態を説明する断面図を示
す。基板中に、ワードラインＷＬとして、細長い拡散層
を形成する。その上に絶縁膜として酸化膜を形成し、更
にデータラインＤＬとして平行細線群を形成する。デー
タラインＤＬとワードラインＷＬが立体的に交差する点
に、トンネル膜としてチッ化膜を形成する。
【０２２８】上記窒化膜の形成方法は、［発明部分Ｃ］
で説明した形成方法と同様であり、説明は省略する。
【０２２９】［発明部分Ｇの実施形態］まず、発明部分
Ｇの基本的な構成について説明する。
【０２３０】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を動作原理とするスウィッチング装置を
多数個用いることを特徴とした新しいタイプの半導体周
波数カウンタ装置である。素子材料等については、発明
部分ＡやＢで述べたものと同様である。望ましい実施態
様としては、以下のものがあげられる。
【０２３１】（ａ）トンネル膜の両端にゲートを設け高
周波の電圧を印加する。ワードラインとデータライン
は、それぞれトンネル膜の両側にあるゲートに接続され
る。図５７に対応するバンド図を、これにより実現され
る２端子ＢＬトンネル素子を図５８に、このＢＬトンネ
ル素子を用いた周波数カウンタ装置を図５９に示す。
【０２３２】（ｂ）２つのトンネル膜と３つのゲート電
極のサンドウィッチ構造であり、ワードラインは中央の
ゲートに接続し、データラインとグラウンドラインは外
側の２つの電極に接続する。図６０に対応するバンド図
を、これにより実現される３端子ＢＬトンネル素子の回
路図を図６１に、このＢＬトンネル素子を用いた周波数
カウンタ装置を図６２に示す。
【０２３３】ＢＬトンネル素子はＢＬトンネル膜の種類
に基づいて調節できる閾値ωT を持ち、ワードラインに
印加する入力の交流電圧（Ｖ1cosωt ）の振動数ωがω
T より大きくなると（ω＞ωT ）トンネル確率が指数関
数的に大きくなり、逆に小さくなるとトンネル確率は小
さいままである。
【０２３４】このような性質を用いて、図５８及び図６
１に示すような単体のＢＬトンネル素子だけでハイパス
フィルタが実現できる。即ち、ω＞ωT のときトンネル
膜を直流電流が流れ、ω＜ωT のとき直流電流が流れな
い。この直流電流をセンスアンプで検出し、直流電流が
流れているときを“１”、流れていないとき“０”とす
る。
【０２３５】図５９及び図６２に示すように、それぞれ
異なる閾値（ω1 ＜ω2 ＜ω3 ＜…＜ωN ）を持つＮ個
のＢＬトンネル素子を順に並べ、ワードラインＷＬに接
続する。ここで、入力がωn ＜ω＜ωn+1 を満たすと
き、出力は左からｎ個“１”が続き、ｎ＋１個目から最
後まで“０”が続き、（１１１…１０００…０）とな
る。ＢＬトンネル素子の数を十分増やしてωn とωn+1
の間を挟めれば、精度良く周波数をカウントすることが
できる。
【０２３６】以下、発明部分Ｇの具体的実施形態を説明
する。
【０２３７】まず、第１の具体的実施形態について説明
する。図６３は周波数カウンタ装置を上から見た図であ
り、図６３の点線部分の断面図が図６４である。ワード
ラインＷＬとデータラインＤＬとの交点に設けた不純物
を含有したトンネル膜に対応して、２端子ＢＬトンネル
素子が一つずつ形成されている。各素子毎に不純物の量
や種類を変えて閾値を調節する。
【０２３８】つぎに、第２の具体的実施形態について説
明する。図６５は周波数カウンタ装置を上から見た図で
あり、図６５の点線部分の断面図が図６６及び図６７で
ある。基板中にデータラインＤＬとして細長い拡散層が
形成されており、その上にトンネル膜及びマトリックス
状の電極ＭＴを挟んでワードラインＷＬを形成し、２端
子ＢＬトンネル素子が一つずつ形成されている。トンネ
ル膜としては酸化膜を用いており、マトリックス状の電
極ＭＴを利用して酸化膜の膜厚を変え、閾値を調節す
る。
【０２３９】つぎに、第３の具体的実施形態について説
明する。図６８は周波数カウンタ装置を上から見た図で
あり、図中の点線部分の断面図が図６９である。ワード
ラインＷＬとデータラインＤＬとの交点に設けた不純物
を含有したトンネル膜に対応して、２端子ＢＬトンネル
素子が一つずつ形成されている。各素子毎に不純物の量
や種類を変えて閾値を調節する。
【０２４０】つぎに、第４の具体的実施形態について説
明する。図７０は周波数カウンタ装置を上から見た図で
あり、図中の点線部分の断面図が図７１及び図７２であ
る。基板中にワードラインＷＬとして細長い拡散層が形
成されており、この上にトンネル膜及びマトリックス状
の電極ＭＴをを挟んでデータラインＤＬを形成し、２端
子ＢＬトンネル素子が一つずつ形成されている。トンネ
ル膜としては酸化膜を用いており、マトリックス状の電
極ＭＴによって酸化膜の膜厚を変え、閾値を調節してい
る。
【０２４１】つぎに、第５の具体的実施形態について説
明する。図７３に周波数カウンタ装置の断面図を示す。
基板にグラウンドラインＧＲとして拡散層を形成し、そ
の上にトンネル膜、ワードラインＷＬ、トンネル膜、デ
ータラインＤＬの積層構造を作る。こうして３端子ＢＬ
トンネル素子を形成し、トンネル膜の不純物の量や種類
を変化させて、閾値を調節する。
【０２４２】つぎに、第６の具体的実施形態について説
明する。図７４に周波数カウンタ装置の断面図を示す。
基板中にデータラインＤＬとして細長い拡散層を形成
し、その上にトンネル膜、ワードラインＷＬ、トンネル
膜、グラウンドラインＧＲの積層構造を作る。こうして
各セル毎に３端子ＢＬトンネル素子を形成し、トンネル
膜の不純物の量や種類を変化させて、閾値を調節する。
【０２４３】つぎに、第７の具体的実施形態について説
明する。図７５に周波数カウンタ装置の断面図を示す。
基板にグラウンドラインＧＲとして拡散層を形成し、そ
の上にトンネル膜、ワードラインＷＬ、トンネル膜、デ
ータラインＤＬの積層構造を作る。こうして各セル毎に
３端子ＢＬトンネル素子を形成し、マトリックス状の電
極ＭＴによってトンネル膜の膜厚を変え、閾値を調節す
る。
【０２４４】つぎに、第８の具体的実施形態について説
明する。図７６に周波数カウンタ装置の断面図を示す。
基板中にデータラインＤＬとして細長い拡散層を形成
し、その上にトンネル膜、ワードラインＷＬ、トンネル
膜、グラウンドラインＧＲの積層構造を作る。こうして
各セル毎に３端子ＢＬトンネル素子を形成し、マトリッ
クス状の電極ＭＴによってトンネル膜の膜厚を変え、閾
値を調節する。
【０２４５】なお、以上発明部分Ｃ〜Ｇの応用例では、
特に半導体基板を必要としないため、基板の上に形成さ
れた通常のＩＣを覆う被膜の中に形成できるという特徴
を有している。
【０２４６】［発明部分Ｈの実施形態］まず、発明部分
Ｈの基本的な構成について説明する。
【０２４７】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を利用したＭＯＳ型ＢＬトンネル素子を
用いた新しいタイプの読み出し専用メモリ装置である。
素子材料等については、発明部分ＡやＢで述べたものと
同様であり、またスウィッチングを直接操作する為、入
力信号を発生させる発振回路と共に用いられる。望まし
い実施態様としては、以下のものがあげられる。
【０２４８】シリコン基板にソースとドレインに対応す
るｎ+ 拡散層を形成し、ソースとドレインの間のチャネ
ル領域上に薄い絶縁膜を形成し、その上にゲート電極を
形成する。従って、本構造ではソース、ドレイン、ゲー
トの３つの端子を有し、それぞれグラウンドライン（Ｇ
Ｌ）、データライン（ＤＬ）、ワードライン（ＷＬ）に
接続する。もちろんＧＬとＤＬとは交換できる。又、ゲ
ート長はチャネル長に比べて長くても短くてもよい。ワ
ードラインＷＬに高周波の交流電圧を印加し、この交流
電圧の振動数や直流成分を操作する事によって、チャネ
ル領域をＢＬトンネリングする電子による電流を調節す
る。
【０２４９】ＭＯＳ型ＢＬトンネル素子は、その素子構
造により予め閾振動数ωT を持ち、ゲートに印加する交
流電圧（ＶG ＝Ｖ1cosωt ）によりチャネル領域のポテ
ンシャルを周期的に振動させることができる。入力の交
流の振動数ωが前記閾振動数ωT より大きくなると（ω
＞ωT ）、トンネル確率が指数関数的に大きくなり、こ
の性質を用いてチャネル領域を流れるＢＬトンネル電流
を操作することができる。
【０２５０】上記構成に基づく素子断面図を図７７に示
す。ソースとドレインの間に電位差を与えておき（ドレ
イン側を高電位の場合で説明する。）、ゲートに加える
交流の振動数が大きいとき（ω＞ωT ）、ｎ+ ソース領
域の伝導電子がチャネル領域の作る数百ｍｅＶのポテン
シャルバリアをＢＬトンネリングしてｎ+ ドレイン領域
の伝導帯へ透過し、ＢＬトンネル電流が流れる。逆に小
さいとき（ω＜ωT ）は透過しないので、電流は流れな
い。このＢＬトンネリングによるソース・ドレイン間の
電流の増分をセンスアンプを用いて読み取る。又、前記
電流の増分は、２ω／ωT を用いて指数関数的に制御で
きるので多値化にも適している。
【０２５１】前記ωT は、ゲート長やチャネル長、基
板、ゲート及び絶縁膜の種類等により予め調節できる。
又、印加する交流電圧の大きさＶ1 は、チャネル領域に
反転層を作らない程度に小さく押えることができるの
で、絶縁膜の信頼性に余裕が生まれる。
【０２５２】以下、発明部分Ｈの具体的実施形態を説明
する。
【０２５３】図７７に示したセル断面図を持つＭＯＳ型
ＢＬトンネル素子をスウィッチング素子として利用した
読み出し専用メモリ装置の回路図を図７８に示す。ワー
ドラインＷＬの入力振動数が閾値を越えれば、ソース・
ドレイン間にＢＬトンネル電流が流れる。本例におい
て、閾値はゲート長やチャネル長、絶縁膜、ゲート、基
板の種類等によって製造段階で予め設定することができ
る。
【０２５４】図７９に、０／１の２値を取る場合につい
て示す。本例では、ゲートとチャネルの重なりあってい
る部分の長さ（Ｌ１、Ｌ２）を２種類設定することによ
り、閾振動数を２種類にして用いている。
【０２５５】実際の動作は、ワードライン制御装置８１
で選んだワードラインＷＬのみに振動電圧を与えると、
導通したセルに接続しているデータラインＤＬにのみ電
流が流れる。これをデータライン制御装置８２内のセン
スアンプで読み取る。
【０２５６】なお、ＢＬトンネル電流量は、閾振動数を
変化させると指数関数的に変化するので、多値化に対し
ても有利である。
【０２５７】［発明部分Ｉの実施形態］まず、発明部分
Ｉの基本的な構成について説明する。
【０２５８】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を利用したＭＯＳ型ＢＬトンネル素子を
用いた新しいタイプのダイナミカル・ランダム・アクセ
ス・メモリ装置である。素子材料等については、発明部
分ＡやＢで述べたものと同様であり、またスウィッチン
グを直接操作する為、入力信号を発生させる発振回路と
共に用いられる。望ましい実施態様としては、以下のも
のがあげられる。
【０２５９】各セル毎に３端子のＭＯＳ型ＢＬトンネル
素子を一つずつ用い、ワードラインに接続したゲート電
極に高周波の交流電圧を印加する。セル基板中に２つの
ｎ+拡散層を形成し、一方はキャパシタを挟んでグラウ
ンド線に接続し、他方はデータラインに接続する。ワー
ドラインはワードライン制御装置により制御し、データ
ラインはデータライン制御装置によって制御する。
【０２６０】上記構成の一部となるＭＯＳ型ＢＬトンネ
ル素子は、絶縁膜、基板、ゲート構造、ゲート長、チャ
ネル長を調節することによって操作できる閾振動数ωT
を持ち、ゲートに印加する交流電圧（ＶG ＝Ｖ1cosωt
）によりチャネル領域のポテンシャルを周期的に振動
させることができる。入力の交流の振動数ωが前記閾振
動数ωT より大きくなると（ω＞ωT ）、トンネル確率
が指数関数的に大きくなり、チャネル領域をＢＬトンネ
ル電流が流れ、逆に小さくなるとＢＬトンネル電流は流
れない。この性質を用いて、データラインとキャパシタ
の接続及び電荷量の調節を行う。チャネル領域に反転層
を作らなくて良いので、ゲートに印加する交流電圧の大
きさ｜Ｖ1 ｜は小さくてすむ。従って、絶縁膜の信頼性
に余裕が生まれる。
【０２６１】以下、発明部分Ｈの具体的実施形態を説明
する。
【０２６２】図８０に、ＭＯＳ型ＢＬトンネル素子を用
いたダイナミカル・ランダム・アクセス・メモリ装置の
断面図を示す。本実施形態においては、ワードラインＷ
ＬからゲートＧに印加した交流電圧によって、ｎ+ 拡散
層間のチャネル領域のポテンシャルを周期的に振動させ
てＢＬトンネリングを起こし、反転層を使わずに、デー
タラインＤＬとグラウンドラインＧＬに接続されたキャ
パシタとの間を導通させる。図８１に、本例に対応する
回路図を示す。データラインＤＬはデータライン制御装
置９２によって制御され、ワードラインＷＬはワードラ
イン制御装置９１によって制御される。
【０２６３】［発明部分Ｊの実施形態］まず、発明部分
Ｊの基本的な構成について説明する。
【０２６４】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を利用したＭＯＳ型ＢＬトンネル素子を
一語について複数個用いた新しいタイプのアナログ／デ
ジタル変換装置である。素子材料等については、発明部
分ＡやＢで述べたものと同様である。望ましい実施態様
としては、以下のものがあげられる。
【０２６５】図８２に、ＭＯＳ型ＢＬトンネル素子の動
作原理を示す。ＢＬトンネル素子は、交流入力に対する
閾値として閾振動数ωT を持つ。ゲート入力として振動
数ωの交流電圧を印加すると、ω＞ωT のとき直流電流
Ｉを流す（“１”とする）。逆にω＜ωT のときは、直
流電流を流さない（“０”とする）。図８２に示すよう
に、電圧Ｖ0 を印加することによって、上記閾振動数ω
T が、 （φB −ｅＶ0 ）1/2 に比例するように制御することができる。ただし、φB
はＭＯＳ型ＢＬトンネル素子内のチャネル領域の伝導帯
の下限からｎ+ 拡散層の伝導電子のエネルギーを引いた
ものである。
【０２６６】図８３に、図８２に示した回路の電気特性
を示す。Ｖ0 を大きくすると閾振動数ωT が減少する様
子が描かれている。図８４に、上記ＢＬトンネル素子を
並列に接続して構成したアナログ／デジタル変換装置を
示す。各ＢＬトンネル素子はそれぞれω1 ，ω2 ，
ω3 ，ω4 ，…ωN の閾振動数を持ち、各閾振動数はデ
ータライン制御装置１０２を用いて図８２のＶ0 を調節
することによって独立に制御される。
【０２６７】まず、Ｎ＝２の場合を考える。ω1 ＜ω2
のとき、入力信号ωは次の条件「ω＜ω1 ，ω1 ＜ω＜
ω2 ，ω2 ＜ω」の何れかを必ず満たす。そして、ω＜
ω1のとき出力を（００）、ω1 ＜ω＜ω2 のとき出力
を（１０）、ω2 ＜ωのとき出力を（１１）とする。一
方、Ｖ0 を調節してω1 ＞ω2 にした場合、ω1 ＞ω＞
ω2 のとき出力を（０１）とする。こうして、アナログ
／デジタル変換装置を用いて（００），（０１），（１
０），（１１）のデジタル情報に変換されるという訳で
ある。一般には、Ｎ個のアナログ量の組み合わせ（ωと
Ｎ−１個のＶ0）が、２N 個のデジタル情報（０／１シ
ークエンス）に変換される。なお、Ｖ01〜Ｖ0Nのうち一
つはグラウンドに落とすことができる。
【０２６８】以下、発明部分Ｊの具体的実施形態を説明
する。
【０２６９】図８５及び図８６に本実施形態の素子構成
を示す。図８６は図８５の点線部分に対応する断面図で
ある。ワードラインＷＬをゲートＧに接続するととも
に、各セルのｎ+ 拡散層の内、一方をグラウンドライン
ＧＬに、他方をデータラインＤＬに接続している。ワー
ドラインＷＬには、ワードライン制御装置から入力の一
部として交流電圧が印加される。データラインＤＬに
は、データライン制御装置から入力の一部として直流電
圧が印加される。各セルがスウィッチＯＮのときチャネ
ルに電流が流れ（“１”）、ＯＦＦのとき電流は流れな
い（“０”）。
【０２７０】［発明部分Ｋの実施形態］まず、発明部分
Ｋの基本的な構成について説明する。
【０２７１】ビッタカーランダウアトンネリング（ＢＬ
トンネリング）を利用したＭＯＳ型ＢＬトンネル素子を
多数個用いた新しいタイプの周波数カウンタ装置であ
る。素子材料等については、発明部分ＡやＢで述べたも
のと同様である。望ましい実施態様としては、以下のも
のがあげられる。
【０２７２】ｎ+ 拡散層を有するＭＯＳ型ＢＬトンネル
素子のゲートにワードラインを接続し、ワードライン制
御装置から交流の入力電圧を印可する。ＭＯＳ型ＢＬト
ンネル素子のゲートはワードラインによって並列に接続
されている。ｎ+ 拡散層の一方をグラウンドラインに接
続し、他方のｎ+ 拡散層をデータラインに接続し、デー
タライン制御装置内の検流計で各セルに流れる電流の大
きさを測定する。
【０２７３】上記構成は、内部変数に基づいて調節でき
る閾値ωT を持つ多数個のＭＯＳ型ＢＬトンネル素子を
ワードラインに並列に設けることによって実現できる。
ワードラインに印加する入力の交流電圧（Ｖ1cosωt ）
の振動数ωが閾振動数ωT より大きくなると（ω＞
ωT ）、トンネル確率が指数関数的に大きくなり、チャ
ネル領域にＢＬトンネル電流が流れる。逆に小さくなる
と、トンネル確率は小さいままなので電流は流れない。
この性質を用いて、単体のＢＬトンネル素子だけでハイ
パスフィルタが実現できる。即ち、ω＞ωT のとき直流
電流が流れ、ω＜ωT のとき直流電流が流れない。この
直流電流をセンスアンプで検出し、直流電流が流れてい
るときを“１”、流れていないとき“０”とする。
【０２７４】次に、それぞれ異なる閾値（ω1 ＜ω2 ＜
ω3 ＜... ＜ωN ）を持つＮ個のＢＬトンネル素子をワ
ードラインに並列接続する。ここで、入力がωn ＜ω＜
ωn+ 1 を満たすとき、出力は左からｎ個“１”が続き、
ｎ＋１個目から最後まで“０”が続き、（１１１．．．
１０００．．．０）となる。ＢＬトンネル素子の数を十
分増やしてωn とωn+1 の間を挟めれば、精度良く周波
数をカウントすることができる。
【０２７５】以下、発明部分Ｋの具体的実施形態を説明
する。
【０２７６】図８７は、周波数カウンタ装置を上から見
た図であり、図中の点線部分の断面図が図８８である。
図８９に回路図を示す。ワードラインＷＬはワードライ
ン制御装置１１２に接続され、データラインＤＬはデー
タライン制御装置１１１に接続されている。
【０２７７】［発明部分Ｌの実施形態］まず、発明部分
Ｌの基本的な構成について説明する。
【０２７８】光放出装置、光導波管及び複数個の光子型
量子交換スウィッチング装置を組み合わせて構成するこ
とを特徴としている。複数個の光子型量子交換スウィッ
チング装置の入力は、光放出装置で発生し光導波管を透
過してくる光であり、この光によって各セルに対応する
光子型量子交換スウイッチング装置に流れる極微少の直
接トンネル電流を指数関数的に増大させることを特徴と
する。望ましい実施態様としては次のものがあげられ
る。
【０２７９】（ａ）複数個の光子型量子交換スウィッチ
ング装置はセンスアンプに並列に接続しており、各セル
の出力はセンスアンプに流れる。光が各セルを透過する
際に光子一個分のエネルギー量子をトンネル電子に渡
し、その度にその瞬間だけ指数関数的にトンネル電流が
増大する。この時、セル同士の間隔を調節することによ
って、出力電流のピーク同士の間隔を自由に操作するこ
とができる。このような特徴を利用して、超高周波発信
装置が実現できる。
【０２８０】（ｂ）光をある時間間隔で連続して２回入
射すると、センスアンプへの出力電流の波形は、大小２
種類のピークを含む。このうち大きい方のピークの数を
ｍ、小さい方のピークの数をｎとすると、セル数はｎ＋
２ｍである。また、前記時間間隔を調節することによっ
てｍを自由に調節することもできる。光の入射回数を３
回以上にしたとき、光放出時間のシークエンスを光の信
号として捉えることができ、上記２回の場合の単純な拡
張から、前記シークエンスを電気信号（前記出力電流波
形）に変換することができる。こうして、光信号／電気
信号変換装置が実現する。
【０２８１】図９０に装置の原理的構成を示す。光放出
装置１２２に光導波管１２１が直結しており、この光導
波管は複数個の電極対で挟んである。この電極対には低
電圧Ｖm （ｍ＝１，２，．．．，Ｎ）が印可してあり、
直接トンネリングにより一方の電極中の電子が光導波管
を透過して他方の電極に流れ込み、極微少の電流が流れ
ている。光放出装置１２２から光導波管１２１を通って
電極対に光が入射すると、トンネル電子は光子一個分の
エネルギー量子を吸収し、電極対間を透過するトンネル
電流が指数関数的に増大する（２光子吸収の散乱過程は
確率的に極希なので無視する。）。
【０２８２】セルｍとｍ＋１の間の光の伝導距離をｌ
m,m+1 とする。ある時刻ｔ1 にΔｔ1の時間をかけて光
がセル１の占める光導波間の領域（Ｗ1 ）を透過する
と、出力電流はセル１からの電流の指数関数的な増大を
受けて、図９１の左端のようなピークを示す。次に、こ
の光はセル２を透過する際、やはり一光子分のエネルギ
ー量子をトンネル電子に渡して、図９１の左から２番目
のピークを示す。同様にして、光が各セルを透過する度
に出力電流のピークが生じる。ここで、Δｔm は光がセ
ルｍの占める光導波間の領域Ｗm を透過するのに要する
時間であり、ｔm は光がその領域の中心辺りを透過する
際の時刻であり、図９１中のピークの位置で定義できる
ものである。光導波管を透過する光の速さをｃとする
と、ｔm+1 −ｔm ＝ｌm,m+1 ／ｃとなる。従って、図９
１に示した波形をなるべく綺麗にするために、 ｍｉｎ（ｌ1,2 ，ｌ2,3 ，...,ｌN-1,N ）／ｃ＞ｍａｘ
（Δｔ1 ，Δｔ2 ，...,ΔｔN ） という条件が必要である。ｌm,m+1 、Ｗm を調節するこ
とによって、上記条件を満たすよう装置をデザインする
ことが可能である。
【０２８３】光が伝搬する速度は非常に速いため、各セ
ルから流れてくる電流がセンスアンプに到達するまでの
時間（遅延時間）に注意する必要がある。セルｍに対応
する遅延時間をτm とするとき、 ｍｉｎ（ｌ1,2 ，ｌ2,3 ，...,ｌN-1,N ）／ｃ>>ｍａｘ
（τ1 ，τ2 ，...,τN ） という条件を満たすことが必要である。この条件を満た
すため、ｌm,m+1 、寄生容量、センスアンプまでの配線
の長さ等を調節する必要がある。更に、Ｖm の符号や大
きさを変えることでも波形を調節することができる。
【０２８４】以上により、光の放出を一回行った場合、
出力電流の波形はＮ個のピークを持つことになる。一回
目の放出の後、時間をΔだけずらしてもう一度光を放出
すると、新たな出力波形は、前の光の放出により出力さ
れた波形との重ね合わせによって得られる。従って、Δ
を操作することによっても、出力波形を調節することが
できる。
【０２８５】以下、発明部分Ｌの具体的実施形態を説明
する。
【０２８６】まず、第１の具体的実施形態について説明
する。Ｖm ＝Ｖ、ｌm,m+1 ＝ｌとし、時間Δ＝Ｎｌ／ｃ
だけ隔てて光を放出し続ける場合を考える。この時、得
られる出力波形を図９２に示すと、２つの波形が連続的
に接続されていることがわかる。出力波形のピークとピ
ークの間の時間はｌ／ｃなので、こうして周波数ｃ／ｌ
の超高周波発振装置が実現する。
【０２８７】つぎに、第２の具体的実施形態について説
明する。Ｖm ＝Ｖ、ｌm,m+1 ＝ｌとし、時間Δだけ隔て
て光を２回だけ発振する場合を考える。図９３（ａ）に
Δ＝（Ｎ−１）ｌ／ｃの場合の出力波形を示す。中央の
大きなピークは、セルＮを透過する光の寄与とセル１を
透過する光の寄与とが重なり合う為に生じる。図９３
（ｂ）にΔ＝（Ｎ−２）ｌ／ｃの場合の波形を示す。中
央の２つの大きなピークは、左側がセルＮ−１とセル
１、右側がセルＮとセル２からの電流増大の重ね合わせ
によって生じる。図９３（ｃ）にΔ＝［Ｎ−（Ｎ−
１）］ｌ／ｃ＝ｌ／ｃの場合の出力波形を示す。大きな
ピークは、それぞれ左から、セル２とセル１、セル３と
セル２、セル４とセル３，…、セルＮ−１とセルＮ−
２、セルＮとセルＮ−１の電流増大の重ね合わせから生
じる。光を３回以上発振する場合は、以上の簡単な拡張
であり、詳細な説明は省略するが、Ｑ回光を発振する場
合、発振の時間間隔のシークエンス（Δ1,2 ，
Δ2,3 ，... ，ΔQ-1,Q ）と出力波形を対応させること
が可能となる。こうして、光の発振シークエンスを光信
号としたとき、光信号を電気信号に変換する装置が実現
する。
【０２８８】［発明部分Ｍの実施形態］まず、発明部分
Ｍの基本的な構成について説明する。
【０２８９】例えばシリコンとＧａＡｓの２種類の半導
体を同一の基板として帯上に設けた半導体複合基板であ
る。なお、シリコンとＧａＡｓ以外の半導体を含む複合
基板でも良く、さらに、面方位や分子構造が異なる複数
の半導体を同一の基板に帯状に設けたものでもよい。
【０２９０】図９４に、２種類の半導体Ａ，Ｂよりなる
半導体複合ウェハーを示す。図中、斜線部が半導体Ａ、
白地部が半導体Ｂ、黒塗り部が基板分離領域である。図
９５に、この複合ウェハーからのチップの取り出し方法
を示す。図９５に示すとおり、切り出し方によって、複
合基板から３種類のチップ、即ち、複合基板チップ、半
導体Ａチップ、半導体Ｂチップが切り出される。３種類
の半導体を用いた複合ウェハーからは、同様に３種の半
導体Ａ，Ｂ，Ｃの内、任意の１つ、２つ若しくは３つを
含む半導体チップ、又は半導体複合チップを切り出すこ
とができる。４種類以上についても同様である。
【０２９１】以下、発明部分Ｍの具体的実施形態を説明
する。
【０２９２】図１０７に示すように、酸化膜を用いて作
製した基板分離領域を挟む単結晶半導体Ａ（ｃ−Ａ）と
単結晶半導体Ｂ（ｃ−Ｂ）の上に、それぞれ独立に集積
回路（Ａ−ＩＣとＢ−ＩＣ）を作製し、基板分離領域と
なる酸化膜を跨いでＡ−ＩＣとＢ−ＩＣを連関させる配
線を形成している。また、前記配線は、光配線や電気配
線など、Ａ−ＩＣとＢ−ＩＣの間の信号の交換を行うこ
とが可能であるすべての手法を含む物とする。
【０２９３】以下、製造工程を順を追って説明する。ま
ず、図９６に示すように、適当な方向にほぼ平面的に切
り出した単結晶半導体Ａと単結晶半導体Ｂの間に接着剤
を挟み、加圧加熱することによって単結晶半導体Ａと単
結晶半導体Ｂを接着し、図９７に示すように接着層Ａ／
Ｂを形成する。この工程は、接着剤なしで行うことも可
能である。
【０２９４】つぎに、図９７に示す点線の部分で切断
し、図９８に示すように、表面に酸化膜を形成する。続
いて、図９９に示すように、前記酸化膜上にマスクを形
成した後エッチングをして基板Ａを露出させる。続い
て、図１００及び図１０１に示すように、基板Ａの露出
表面に半導体Ａをエピタキシャル成長させる。続いて、
再度酸化を行った後、図１０２に示すように、マスクを
形成した後エッチングを行い、基板Ｂを露出させる。続
いて、図１０３び図１０４に示すように、基板Ｂの露出
表面に半導体Ｂをエピタキシャル成長させる。つぎに、
図１０５に示すように、全体を酸化した後、マスクを形
成し、エッチングを行い、図１０６のように酸化膜によ
る基板分離領域を作製する。
【０２９５】最後に、両基板ＡとＢにそれぞれ独立に集
積回路を作製し、基板分離領域となる酸化膜を跨ぐよう
に配線を形成する。こうして複合基板上に、図１０７に
示すような集積回路を作製することができる。
【０２９６】
【発明の効果】本発明によれば、トンネル電子のエネル
ギー量子吸収を動作原理としたことにより、絶縁膜の信
頼性に余裕がある等の特徴を有する新規なデバイスを得
ることができる。
【図面の簡単な説明】
【図１】本願の発明部分Ａに係る図であり、光照射型量
子スウィッチング装置の構成を示した図。
【図２】本願の発明部分Ａに係り、光照射型量子スウィ
ッチング装置の電気特性を示した図。
【図３】本願の発明部分Ａに係り、光ファイバーを１本
だけ用いた量子スウィッチング装置の説明図。
【図４】本願の発明部分Ａに係り、光ファイバーを複数
本用いた量子スウィッチング装置の説明図。
【図５】本願の発明部分Ｂに係り、ＭＯＳ型ＢＬトンネ
ル素子の断面構成を示した図。
【図６】本願の発明部分Ｂに係り、ＭＯＳ型ＢＬトンネ
ル素子の断面構成を示した図。
【図７】本願の発明部分Ｂに係り、トンネルバリアのポ
テンシャルを示す図。
【図８】本願の発明部分Ｂに係り、トンネルバリアの振
動する機構を説明する図。
【図９】本願の発明部分Ｂに係り、ＢＬトンネリングの
原理を示した図。
【図１０】本願の発明部分Ｂに係り、ＢＬトンネリング
の電流−ω特性を示した図。
【図１１】本願の発明部分Ｂに係り、ＢＬトンネリング
の電流−電圧特性を示した図。
【図１２】本願の発明部分Ｂに係り、３端子ＢＬトンネ
ル素子の構成を示した等価回路図。
【図１３】本願の発明部分Ｂに係り、２端子ＢＬトンネ
ル素子の構成を示した等価回路図。
【図１４】本願の発明部分Ｂに係り、３端子ＢＬトンネ
ル素子のバンド図。
【図１５】本願の発明部分Ｂに係り、３端子ＢＬトンネ
ル素子のセル断面図。
【図１６】本願の発明部分Ｂに係り、３端子ＢＬトンネ
ル素子のセル断面図。
【図１７】本願の発明部分Ｂに係り、図１６の構成に対
応するセルを平面的に表した図。
【図１８】本願の発明部分Ｂに係り、２端子ＢＬトンネ
ル素子のバンド図。
【図１９】本願の発明部分Ｂに係り、２端子ＢＬトンネ
ル素子のセル断面図。
【図２０】本願の発明部分Ｂに係り、図１９の構成に対
応するセルを平面的に表した図。
【図２１】本願の発明部分Ｃに係り、ＢＬトンネル素子
のバンド図。
【図２２】本願の発明部分Ｃに係り、読み出し専用メモ
リの第１の具体的実施形態について、セルの断面構成を
示した図。
【図２３】本願の発明部分Ｃに係り、図２２の構成に対
応するセルを平面的に表した図。
【図２４】本願の発明部分Ｃに係り、読み出し専用メモ
リの回路構成を示した図。
【図２５】本願の発明部分Ｃに係り、読み出し専用メモ
リの第２の具体的実施形態について、セルの断面構成を
示した図。
【図２６】本願の発明部分Ｃに係り、図２５の構成に対
応するセルを平面的に表した図。
【図２７】本願の発明部分Ｃに係り、読み出し専用メモ
リの第３の具体的実施形態について、セルの断面構成を
示した図。
【図２８】本願の発明部分Ｃに係り、読み出し専用メモ
リの第４の具体的実施形態について、セルの断面構成を
示した図。
【図２９】本願の発明部分Ｄに係り、２端子ＢＬトンネ
ル素子のバンド図。
【図３０】本願の発明部分Ｄに係り、２端子ＢＬトンネ
ル素子を回路的に示した図。
【図３１】本願の発明部分Ｄに係り、３端子−ＮＡＮＤ
型ＢＬトンネル素子のバンド図。
【図３２】本願の発明部分Ｄに係り、３端子ＢＬトンネ
ル素子を回路的に示した図。
【図３３】本願の発明部分Ｄに係り、ダイナミカル・ラ
ンダム・アクセス・メモリ装置の回路構成を示した図。
【図３４】本願の発明部分Ｄに係り、ダイナミカル・ラ
ンダム・アクセス・メモリ装置の断面構成を示した図。
【図３５】本願の発明部分Ｄに係り、ダイナミカル・ラ
ンダム・アクセス・メモリ装置の断面構成を示した図。
【図３６】本願の発明部分Ｄに係り、ダイナミカル・ラ
ンダム・アクセス・メモリ装置の断面構成を示した図。
【図３７】本願の発明部分Ｄに係り、ダイナミカル・ラ
ンダム・アクセス・メモリ装置の断面構成を示した図。
【図３８】本願の発明部分Ｄに係り、３端子ＢＬトンネ
ル素子のみによるダイナミカル・ランダム・アクセス・
メモリ装置の回路構成を示した図。
【図３９】本願の発明部分Ｄに係り、３端子−ＮＡＮＤ
型ＢＬトンネル素子のみによるダイナミカル・ランダム
・アクセス・メモリ装置の断面構成を示した図。
【図４０】本願の発明部分Ｅに係り、ＢＬトンネリング
による不揮発性メモリ装置の原理を説明する図。
【図４１】本願の発明部分Ｅに係り、第１の具体的実施
形態におけるセルの断面構成を示した図。
【図４２】本願の発明部分Ｅに係り、第２の具体的実施
形態におけるセルの断面構成を示した図。
【図４３】本願の発明部分Ｅに係り、第１及び第２の具
体的実施形態における回路構成を示した図。
【図４４】本願の発明部分Ｅに係り、第３の具体的実施
形態におけるセルの断面構成を示した図。
【図４５】本願の発明部分Ｅに係り、第３〜第６の具体
的実施形態における回路構成を示した図。
【図４６】本願の発明部分Ｅに係り、第３及び第４の具
体的実施形態における構成を平面的に表した図。
【図４７】本願の発明部分Ｅに係り、第４の具体的実施
形態におけるセルの断面構成を示した図。
【図４８】本願の発明部分Ｅに係り、第５の具体的実施
形態におけるセルの断面構成を示した図。
【図４９】本願の発明部分Ｅに係り、第５及び第６の具
体的実施形態における構成を平面的に表した図。
【図５０】本願の発明部分Ｅに係り、第６の具体的実施
形態におけるセルの断面構成を示した図。
【図５１】本願の発明部分Ｆに係り、アナログ／デジタ
ル変換装置に用いるＢＬトンネル素子の原理を示した
図。
【図５２】本願の発明部分Ｆに係り、ＢＬトンネル素子
を用いたアナログ／デジタル変換装置の原理を示した
図。
【図５３】本願の発明部分Ｆに係り、第１の具体的実施
形態における素子の断面構成を示した図。
【図５４】本願の発明部分Ｆに係り、第２の具体的実施
形態における素子の断面構成を示した図。
【図５５】本願の発明部分Ｆに係り、第３の具体的実施
形態における素子の断面構成を示した図。
【図５６】本願の発明部分Ｆに係り、第４の具体的実施
形態における素子の断面構成を示した図。
【図５７】本願の発明部分Ｇに係り、周波数カウンタ装
置に用いる２端子ＢＬトンネル素子のバンド図。
【図５８】本願の発明部分Ｇに係り、周波数カウンタ装
置に用いる２端子ＢＬトンネル素子の等価回路を示した
図。
【図５９】本願の発明部分Ｇに係り、２端子ＢＬトンネ
ル素子を用いた周波数カウンタ装置の構成を示した図。
【図６０】本願の発明部分Ｇに係り、周波数カウンタ装
置に用いる３端子ＢＬトンネル素子のバンド図。
【図６１】本願の発明部分Ｇに係り、周波数カウンタ装
置に用いる３端子ＢＬトンネル素子の等価回路を示した
図。
【図６２】本願の発明部分Ｇに係り、３端子ＢＬトンネ
ル素子を用いた周波数カウンタ装置の構成を示した図。
【図６３】本願の発明部分Ｇに係り、第１の具体的実施
形態における素子の平面構成を示した図。
【図６４】本願の発明部分Ｇに係り、第１の具体的実施
形態における素子の断面構成を示した図。
【図６５】本願の発明部分Ｇに係り、第２の具体的実施
形態における素子の平面構成を示した図。
【図６６】本願の発明部分Ｇに係り、第２の具体的実施
形態における素子の断面構成を示した図。
【図６７】本願の発明部分Ｇに係り、第２の具体的実施
形態における素子の断面構成を示した図。
【図６８】本願の発明部分Ｇに係り、第３の具体的実施
形態における素子の平面構成を示した図。
【図６９】本願の発明部分Ｇに係り、第３の具体的実施
形態における素子の断面構成を示した図。
【図７０】本願の発明部分Ｇに係り、第４の具体的実施
形態における素子の平面構成を示した図。
【図７１】本願の発明部分Ｇに係り、第４の具体的実施
形態における素子の断面構成を示した図。
【図７２】本願の発明部分Ｇに係り、第４の具体的実施
形態における素子の断面構成を示した図。
【図７３】本願の発明部分Ｇに係り、第５の具体的実施
形態における素子の断面構成を示した図。
【図７４】本願の発明部分Ｇに係り、第６の具体的実施
形態における素子の断面構成を示した図。
【図７５】本願の発明部分Ｇに係り、第７の具体的実施
形態における素子の断面構成を示した図。
【図７６】本願の発明部分Ｇに係り、第８の具体的実施
形態における素子の断面構成を示した図。
【図７７】本願の発明部分Ｈに係り、読み出し専用メモ
リ装置に用いるＭＯＳ型ＢＬトンネル素子のセルの断面
構成を示した図。
【図７８】本願の発明部分Ｈに係り、ＭＯＳ型ＢＬトン
ネル素子を用いた読み出し専用メモリ装置の回路構成
図。
【図７９】本願の発明部分Ｈに係り、ＭＯＳ型ＢＬトン
ネル素子を用いた読み出し専用メモリ装置の２値の場合
の構成例を示した図。
【図８０】本願の発明部分Ｉに係り、ＭＯＳ型ＢＬトン
ネル素子を用いたダイナミカル・ランダム・アクセス・
メモリ装置の断面構成を示した図。
【図８１】本願の発明部分Ｉに係り、ＭＯＳ型ＢＬトン
ネル素子を用いたダイナミカル・ランダム・アクセス・
メモリ装置の回路構成図。
【図８２】本願の発明部分Ｊに係り、アナログ／デジタ
ル変換装置に用いるＭＯＳ型ＢＬトンネル素子の回路構
成を示した図。
【図８３】本願の発明部分Ｊに係り、ＭＯＳ型ＢＬトン
ネル素子の電気的特性について示した図。
【図８４】本願の発明部分Ｊに係り、ＭＯＳ型ＢＬトン
ネル素子を用いたアナログ／デジタル変換装置の回路構
成を示した図。
【図８５】本願の発明部分Ｊに係り、ＭＯＳ型ＢＬトン
ネル素子を用いたアナログ／デジタル変換装置の平面構
成を示した図。
【図８６】本願の発明部分Ｊに係り、ＭＯＳ型ＢＬトン
ネル素子を用いたアナログ／デジタル変換装置の断面構
成を示した図。
【図８７】本願の発明部分Ｋに係り、ＭＯＳ型ＢＬトン
ネル素子を用いた周波数カウンタ装置の平面構成を示し
た図。
【図８８】本願の発明部分Ｋに係り、ＭＯＳ型ＢＬトン
ネル素子を用いた周波数カウンタ装置の断面構成を示し
た図。
【図８９】本願の発明部分Ｋに係り、ＭＯＳ型ＢＬトン
ネル素子を用いた周波数カウンタ装置の回路構成を示し
た図。
【図９０】本願の発明部分Ｌに係り、光信号／電気信号
変換装置及び超高周波発振装置の構成を示した図。
【図９１】本願の発明部分Ｌに係り、出力電流の波形を
示した図。
【図９２】本願の発明部分Ｌに係り、大きなピークがな
い場合の出力波形を示した図。
【図９３】本願の発明部分Ｌに係り、重ね合わせにより
大きなピークを生じる場合の出力波形を示した図。
【図９４】本願の発明部分Ｍに係り、２種類の半導体か
らなる半導体複合ウエハの構成を示した図。
【図９５】本願の発明部分Ｍに係り、半導体複合ウエハ
からチップを切り出す方法を示した図。
【図９６】本願の発明部分Ｍに係り、半導体複合基板の
製造工程の一部を示した図。
【図９７】本願の発明部分Ｍに係り、半導体複合基板の
製造工程の一部を示した図。
【図９８】本願の発明部分Ｍに係り、半導体複合基板の
製造工程の一部を示した図。
【図９９】本願の発明部分Ｍに係り、半導体複合基板の
製造工程の一部を示した図。
【図１００】本願の発明部分Ｍに係り、半導体複合基板
の製造工程の一部を示した図。
【図１０１】本願の発明部分Ｍに係り、半導体複合基板
の製造工程の一部を示した図。
【図１０２】本願の発明部分Ｍに係り、半導体複合基板
の製造工程の一部を示した図。
【図１０３】本願の発明部分Ｍに係り、半導体複合基板
の製造工程の一部を示した図。
【図１０４】本願の発明部分Ｍに係り、半導体複合基板
の製造工程の一部を示した図。
【図１０５】本願の発明部分Ｍに係り、半導体複合基板
の製造工程の一部を示した図。
【図１０６】本願の発明部分Ｍに係り、半導体複合基板
の製造工程の一部を示した図。
【図１０７】本願の発明部分Ｍに係り、半導体複合基板
に高機能集積回路を作製した場合の構成を示した図。
【符号の説明】
Ｓ…ソース Ｄ…ドレイン Ｇ…ゲート ＢＰ…トンネル素子 ＷＬ…ワードライン ＤＬ…データライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹沢 徹 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 田中 智晴 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 トンネル電子に量子を吸収もしくは放出
    させることにより、トンネル電流を指数関数的に増大さ
    せることを特徴とする量子効果装置。
  2. 【請求項２】 トンネル電子に量子を吸収もしくは放出
    させることにより、トンネル電流を指数関数的に増大さ
    せ、このトンネル電流の指数関数的増大の有無に基づい
    てスウィッチングを行うことを特徴とする量子効果装
    置。
  3. 【請求項３】 前記量子として光子又はポテンシャルの
    高周波振動によるエネルギーの励起を用いることを特徴
    とする請求項１又は２に記載の量子効果装置。
  4. 【請求項４】 トンネル膜と、このトンネル膜を挟んで
    設けられた一対の電極とを有し、前記トンネル膜を透過
    する光と前記一対の電極間を流れるトンネル電子との量
    子交換により、前記一対の電極間に流れるトンネル電流
    を指数関数的に増大させることを特徴とする量子効果装
    置。
  5. 【請求項５】 トンネル膜と、このトンネル膜にトンネ
    ル電流を流す第１及び第２の端子とを有し、少なくとも
    前記第１及び第２の端子の一方に高周波を印加すること
    により前記トンネル膜のポテンシャルバリアに高周波振
    動を与え、所定のしきい振動数を境に前記トンネル膜に
    流れるトンネル電流を指数関数的に増大させることを特
    徴とする量子効果装置。
  6. 【請求項６】 トンネル膜と、このトンネル膜にトンネ
    ル電流を流す第１及び第２の端子と、前記トンネル膜の
    ポテンシャルバリアに高周波振動を与える第３の端子と
    を有し、所定のしきい振動数を境に前記トンネル膜に流
    れるトンネル電流を指数関数的に増大させることを特徴
    とする量子効果装置。
  7. 【請求項７】 基板上に形成された第１のトンネル膜
    と、この第１のトンネル膜上に形成された第１のゲート
    と、この第１のゲート上に形成された第２のトンネル膜
    と、この第２のトンネル膜上に形成された第２のゲート
    とを有し、前記第１又は第２のゲートに入力される高周
    波振動により、所定のしきい振動数を境に前記第１のゲ
    ートと前記基板との間又は前記第１のゲートと前記第２
    のゲートとの間に流れるトンネル電流を指数関数的に増
    大させることを特徴とする量子効果装置。
  8. 【請求項８】 絶縁膜下の半導体に形成されるチャネル
    領域と、前記チャネル領域の両端部に対応して設けられ
    前記チャネル領域にトンネル電流を流す第１及び第２の
    端子と、前記絶縁膜を介して前記チャネル領域のポテン
    シャルバリアに高周波振動を与える第３の端子とを有
    し、所定のしきい振動数を境に前記チャネル領域に流れ
    るトンネル電流を指数関数的に増大させることを特徴と
    する量子効果装置。
  9. 【請求項９】 成分又は構造の異なる複数種類の半導体
    領域を基板分離領域を挟んで帯状に設けたことを特徴と
    する半導体複合基板。
JP06515097A 1997-03-18 1997-03-18 量子効果装置とｂｌトンネル素子を用いた装置 Expired - Fee Related JP3853905B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06515097A JP3853905B2 (ja) 1997-03-18 1997-03-18 量子効果装置とｂｌトンネル素子を用いた装置
US09/042,610 US6111288A (en) 1997-03-18 1998-03-17 Quantum tunneling effect device and semiconductor composite substrate
US09/617,251 US6320220B1 (en) 1997-03-18 2000-07-14 Quantum tunneling effect device and semiconductor composite substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06515097A JP3853905B2 (ja) 1997-03-18 1997-03-18 量子効果装置とｂｌトンネル素子を用いた装置

Publications (2)

Publication Number Publication Date
JPH10261786A true JPH10261786A (ja) 1998-09-29
JP3853905B2 JP3853905B2 (ja) 2006-12-06

Family

ID=13278571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06515097A Expired - Fee Related JP3853905B2 (ja) 1997-03-18 1997-03-18 量子効果装置とｂｌトンネル素子を用いた装置

Country Status (2)

Country Link
US (2) US6111288A (ja)
JP (1) JP3853905B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2812405A1 (fr) * 2000-07-27 2002-02-01 Centre Nat Rech Scient Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi
US7075284B2 (en) 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW414930B (en) * 1999-06-21 2000-12-11 Liu Chee Wee The photo detector
US6978070B1 (en) * 2001-08-14 2005-12-20 The Programmable Matter Corporation Fiber incorporating quantum dots as programmable dopants
US6947331B1 (en) * 2003-06-16 2005-09-20 National Semiconductor Corporation Method of erasing an EEPROM cell utilizing a frequency/time domain based erased signal
CN101065845A (zh) * 2004-06-04 2007-10-31 可编程物公司 包含作为可编程掺杂剂的量子点的层状复合薄膜
US6972702B1 (en) * 2004-06-15 2005-12-06 Hrl Laboratories, Llc 1-Of-N A/D converter
JP4239944B2 (ja) * 2004-09-28 2009-03-18 セイコーエプソン株式会社 プロジェクタ、及びプロジェクタ等に用いられる偏光部材
US7748636B2 (en) * 2004-11-16 2010-07-06 Dpd Patent Trust Ltd. Portable identity card reader system for physical and logical access
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007014294A2 (en) 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
AU2007238477A1 (en) * 2006-02-17 2007-10-25 Ravenbrick, Llc Quantum dot switching device
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7601946B2 (en) * 2006-09-12 2009-10-13 Ravenbrick, Llc Electromagnetic sensor incorporating quantum confinement structures
US8240022B2 (en) * 2006-09-26 2012-08-14 Feinics Amatech Teorowita Methods of connecting an antenna to a transponder chip
US8322624B2 (en) * 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US8608080B2 (en) * 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
WO2008092038A1 (en) 2007-01-24 2008-07-31 Ravenbrick, Llc Thermally switched optical downconverting filter
US8363307B2 (en) * 2007-02-28 2013-01-29 Ravenbrick, Llc Multicolor light emitting device incorporating tunable quantum confinement devices
US7936500B2 (en) * 2007-03-02 2011-05-03 Ravenbrick Llc Wavelength-specific optical switch
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101265393B1 (ko) 2007-07-11 2013-05-20 라벤브릭 엘엘씨 열적 절환식 반사형 광학 셔터
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
CA2703010A1 (en) 2007-09-19 2009-03-26 Ravenbrick, Llc Low-emissivity window films and coatings incorporating nanoscale wire grids
US8169685B2 (en) 2007-12-20 2012-05-01 Ravenbrick, Llc Thermally switched absorptive window shutter
KR101302802B1 (ko) 2008-04-23 2013-09-02 라벤브릭 엘엘씨 반사성 및 열반사성 표면의 광택 조절
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US9116302B2 (en) 2008-06-19 2015-08-25 Ravenbrick Llc Optical metapolarizer device
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
AU2009282812B2 (en) 2008-08-20 2013-02-21 Ravenbrick, Llc Methods for fabricating thermochromic filters
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
EP2417481B1 (en) 2009-04-10 2016-11-16 Ravenbrick, LLC Thermally switched optical filter incorporating a guest-host architecture
US8947760B2 (en) 2009-04-23 2015-02-03 Ravenbrick Llc Thermotropic optical shutter incorporating coatable polarizers
WO2011053853A2 (en) * 2009-10-30 2011-05-05 Ravenbrick Llc Thermochromic filters and stopband filters for use with same
WO2011062708A2 (en) 2009-11-17 2011-05-26 Ravenbrick Llc Thermally switched optical filter incorporating a refractive optical structure
AU2011235265A1 (en) 2010-03-29 2012-10-25 Ravenbrick Llc Polymer-stabilized thermotropic liquid crystal device
EP2576934A4 (en) 2010-06-01 2014-01-01 Ravenbrick Llc MULTIFUNCTIONAL CONSTRUCTION PART
US9508854B2 (en) 2013-12-06 2016-11-29 Ecole Polytechnique Federale De Lausanne (Epfl) Single field effect transistor capacitor-less memory device and method of operating the same
JP6753740B2 (ja) * 2016-09-05 2020-09-09 ローム株式会社 半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272357A (en) * 1989-11-30 1993-12-21 Canon Kabushiki Kaisha Semiconductor device and electronic device by use of the semiconductor
GB9304211D0 (en) * 1993-03-02 1993-04-21 Univ Manchester A quantom well device
EP0631326B1 (en) * 1993-05-12 1999-02-24 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor memory device and method of manufacturing same
JP3560384B2 (ja) * 1995-04-06 2004-09-02 富士通株式会社 パラメトリック発振器を用いた論理ネットワーク
EP0744777B1 (en) * 1995-05-25 2000-08-30 Matsushita Electric Industrial Co., Ltd. Nonlinear element and bistable memory device
JP3258241B2 (ja) * 1996-09-30 2002-02-18 株式会社東芝 単一電子制御磁気抵抗素子
US6060723A (en) * 1997-07-18 2000-05-09 Hitachi, Ltd. Controllable conduction device
US5896315A (en) * 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
JP3951443B2 (ja) * 1997-09-02 2007-08-01 ソニー株式会社 不揮発性半導体記憶装置及びその書き込み方法
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2812405A1 (fr) * 2000-07-27 2002-02-01 Centre Nat Rech Scient Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi
WO2002010816A3 (fr) * 2000-07-27 2002-05-23 Centre Nat Rech Scient Systeme d'interconnexion optique dans un circuit microelectronique realise sur un substrat soi
US7075284B2 (en) 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
US7208933B2 (en) 2002-07-08 2007-04-24 Kabushiki Kaisha Toshiba Time limit function utilization apparatus
US7224157B2 (en) 2002-07-08 2007-05-29 Kabushiki Kaisha Toshiba Time limit function utilization apparatus
US7248034B2 (en) 2002-07-08 2007-07-24 Kabushiki Kaisha Toshiba Time limit function utilization apparatus

Also Published As

Publication number Publication date
US6111288A (en) 2000-08-29
JP3853905B2 (ja) 2006-12-06
US6320220B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
JP3853905B2 (ja) 量子効果装置とｂｌトンネル素子を用いた装置
US6285055B1 (en) Memory device and method of manufacturing the same, and integrated circuit and method of manufacturing semiconductor device
JP3488730B2 (ja) 半導体集積回路装置
US6489629B1 (en) Aggregate of semiconductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same
CN105378937B (zh) 低电压光电检测器
CN108401468A (zh) 3d半导体器件和结构
CN1294755A (zh) 产生二维或三维导电或半导电结构的方法,擦除该结构的方法及产生上述电路结构所用的电场发生器/调制器
JPH0669515A (ja) 半導体記憶装置
JPS613450A (ja) 三次元光結合共有メモリ集積装置
JP2002050704A (ja) メモリ素子およびその製造方法並びに集積回路
US20050169035A1 (en) Flash memory cell, flash memory cell array and manufacturing method thereof
JPS59155968A (ja) 半導体記憶装置
JP2004241781A (ja) メモリ機能を有する単電子トランジスタおよびその製造方法
Hao et al. Emerging logic devices beyond CMOS
Zubair et al. Floating gate photo-memory devices based on van der Waals heterostructures for neuromorphic image recognition
US6442042B2 (en) Circuit configuration having at least one nanoelectronic component and method for fabricating the component
US20030057451A1 (en) Aggregate of Semicnductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same
JP4608815B2 (ja) 不揮発性半導体記憶装置の製造方法
Watanabe Transient device simulation of floating gate nonvolatile memory cell with a local trap
US5111100A (en) Surface acoustic wave device and method for fabricating same
JPH0697466A (ja) 共鳴トンネルダイオード及びその製造方法
CN1262008C (zh) 具有单壁碳纳米管结构的“与”门逻辑器件及其制作方法
JPH10256403A (ja) 半導体装置およびその製造方法
Xu Hot carrier luminescence in silicon metal oxide semiconductor field effect transistor
McDonough Ballistic Y-Branch Switches: Current Progress and Future Plans

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060907

LAPS Cancellation because of no payment of annual fees