FR2812405A1 - Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi - Google Patents

Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi Download PDF

Info

Publication number
FR2812405A1
FR2812405A1 FR0009851A FR0009851A FR2812405A1 FR 2812405 A1 FR2812405 A1 FR 2812405A1 FR 0009851 A FR0009851 A FR 0009851A FR 0009851 A FR0009851 A FR 0009851A FR 2812405 A1 FR2812405 A1 FR 2812405A1
Authority
FR
France
Prior art keywords
interconnection system
optical
silicon
silicon film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0009851A
Other languages
English (en)
Other versions
FR2812405B1 (fr
Inventor
Suzette Laval
Alain Koster
Daniel Pascal
Francois Anceau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0009851A priority Critical patent/FR2812405B1/fr
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to AU2001279919A priority patent/AU2001279919A1/en
Priority to KR10-2003-7000960A priority patent/KR20030018060A/ko
Priority to EP01958187A priority patent/EP1303773A2/fr
Priority to JP2002515489A priority patent/JP2004505310A/ja
Priority to US10/333,223 priority patent/US20030156778A1/en
Priority to CA002417143A priority patent/CA2417143A1/fr
Priority to PCT/FR2001/002456 priority patent/WO2002010816A2/fr
Publication of FR2812405A1 publication Critical patent/FR2812405A1/fr
Application granted granted Critical
Publication of FR2812405B1 publication Critical patent/FR2812405B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

L'invention concerne un système d'interconnexion dans un circuit int egr e r ealis e sur un substrat SOI (30), c'est-à-dire un substrat pr esentant un film de silicium (33) support e par une couche de mat eriau electriquement isolant (32). Le système comprend au moins un microguide optique constitu e d'un ruban (40) d elimit e dans le film de silicium par des zones de confinement lat eral (41, 42).

Description

SYSTEME D'INTERCONNEXION OPTIQUE POUR CIRCUIT INTEGRE
REALISE SUR UN SUBSTRAT SOI
DOMAINE TECHNIQUE
L'invention concerne un système d'interconnexion optique pour circuit intégré réalisé sur un substrat SOI. Elle concerne en particulier un système d'interconnexion permettant la distribution optique d'un signal d'horloge entre différents blocs
d'un circuit intégré.
ETAT DE LA TECHNIQUE ANTERIEURE
L'industrie de la microélectronique a entamé le passage aux technologies sur substrat SOI (de l'anglais Silicon-On-Insulator) permettant un saut technologique se traduisant par un gain en vitesse d'au moins 20%. Sur ces substrats, des mémoires et des
microprocesseurs ont été développés.
Un point crucial qui affecte la limitation des performances des circuits intégrés, compte tenu de leur complexité croissante, est celui des interconnexions. Les technologies actuelles utilisent 7 niveaux d'interconnexions qui occupent une place considérable et limitent les performances en vitesse des circuits. Le remplacement de l'aluminium par le cuivre pour réaliser ces interconnexions a permis de gagner en performances mais ce gain s'avère insuffisant
pour les prochaines générations de circuits intégrés.
Par ailleurs, l'optique a été introduite dans les systèmes de télécommunications et, progressivement, les interconnexions optiques se développent pour les courtes distances (armoires,
paniers, cartes...).
Il a également été proposé de réaliser des composants optoélectroniques sur des substrats SOI en utilisant le film superficiel de silicium comme guide
d'onde de faibles pertes dans le proche infrarouge.
Ainsi l'article "Optical modulation at 1.3 pm on silicon-on-insulator (SIMOX) standard substrate for spatial light modulator applications" de N. LANDRU et al., paru dans Electronics Letters, 20 janvier 2000, vol. 36, NO 2, pages 161 à 163, divulgue un modulateur de lumière comprenant une structure en anneau. La lumière se propage dans le film de silicium du substrat SOI. Le confinement latéral de la lumière dans le film
de silicium est obtenu par dopage de régions du film.
EXPOSE DE L'INVENTION
Il est proposé selon la présente invention de réaliser des microguides optiques dans le film de silicium d'un substrat SOI pour obtenir des interconnexions optiques au sein de circuits intégrés
en technologie CMOS.
L'invention s'applique en particulier à la distribution des signaux d'horloge. Elle permettra de résoudre l'un des points de blocage prévisible de la "roadmap" pour les années 2005 à 2010 qui est celui de la distribution des signaux d'horloge dans des circuits comportant plusieurs centaines de millions de transistors avec des fréquences d'horloge atteignant la
dizaine de gigahertz.
L'invention a donc pour objet un système d'interconnexion dans un circuit intégré réalisé sur un substrat SOI, c'est-à-dire un substrat présentant un film de silicium supporté par une couche de matériau électriquement isolant, caractérisé en ce qu'il comprend au moins un microguide optique constitué d'un ruban délimité dans le film de silicium par des zones
de confinement latéral.
Les zones de confinement latéral peuvent être des zones du film de silicium gravées et remplies d'un matériau de confinement, par exemple un oxyde de silicium ou un nitrure de silicium. Elles peuvent être
des zones oxydées du film de silicium.
Avantageusement, le système d'interconnexion est disposé entre les blocs fonctionnels du circuit intégré, sous les canaux de routage de ce circuit intégré. Ce système d'interconnexion peut notamment
être un système de distribution de signaux d'horloge.
BREVE DESCRIPTION DES DESSINS
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture
de la description qui va suivre, donnée à titre
d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels: les figures 1A à 1C illustrent une première variante de réalisation d'un microguide optique pour un système d'interconnexion optique selon la présente invention, - les figures 2A à 2C illustrent une deuxième variante de réalisation d'un microguide optique pour un système d'interconnexion optique selon la présente invention, - la figure 3 est une représentation en coupe transversale d'une partie d'un circuit intégré montrant l'emplacement de microguides optiques, selon
la présente invention.
DESCRIPTION DETAILLEE D'UN MODE DE REALISATION DE
L'INVENTION
Un substrat SOI est généralement constitué d'un substrat de silicium supportant successivement une couche d'oxyde et un film de silicium dans lequel sont réalisés des dispositifs électroniques. Ce film de silicium constitue naturellement un guide d'onde optique aux longueurs d'ondes du proche infrarouge utilisées dans les télécommunications optiques (1,3 pm). Un arbre de microguides, de largeur inférieure au pm, peut y être réalisé, admettant de faibles rayons de courbure. Ces microguides peuvent être réalisés en utilisant autant que faire se peut les étapes technologiques de fabrication des circuits intégrés. Ils peuvent être placés dans l'espace disponible sous les canaux de routage, entre les blocs fonctionnels qui constituent un circuit VLSI (sur une
même puce).
La lumière peut être injectée en bord de puce, soit à partir d'une fibre optique en utilisant les couches diélectriques servant à l'isolation des connexions métalliques et un transfert de la lumière à la racine de l'arbre de microguides par un coupleur à réseau de diffraction, soit par le couplage direct d'une diode laser au microguide. La modulation du signal optique est obtenue soit directement par modulation du courant de la diode laser, soit par
intégration d'un modulateur à puits quantiques SiGe/Si.
La détection du signal optique est obtenue par un
photodétecteur intégré soit de type métal-
semiconducteur-métal (MSM), soit à base de SiGeC.
Le film de silicium d'un substrat SOI forme naturellement un guide d'onde optique aux longueurs d'onde des télécommunications optiques. Ces guides optiques sur substrat SOI et les performances des composants d'extrémité (modulateurs et détecteurs) en développement sur le silicium permettent d'envisager la réalisation de transmissions optiques à des fréquences de plusieurs GHz à l'intérieur d'une puce de circuit intégré. Pour que l'insertion des éléments optiques dans les circuits intégrés VLSI soit réaliste, la conception de ces éléments doit être faite en tenant compte de la technologie de fabrication des circuits de façon à utiliser le plus possible les étapes de fabrication des transistors CMOS ou BiCMOS. Dans le cas de la distribution du signal d'horloge par voie optique, cette application de l'invention permet de réduire les écarts de phase et donc d'assurer un
meilleur synchronisme dans le circuit.
Les inventeurs de la présente invention ont vérifié que le film de silicium d'un substrat SOI de type SIMOX (Separation by IMplanted OXygen) peut former un très bon guide optique à la longueur d'onde de 1,3 pm bien que, dans les substrats standard utilisés en microélectronique, l'épaisseur de ce film soit très mince (0,2 pm) et celle de la couche de silice limitée (0,45 pm). Les pertes de propagation mesurées dans les guides plans pour de tels substrats sont de l'ordre de dB/cm, ce qui correspond aux fuites de lumière vers la partie massive du substrat du fait de la faible
épaisseur de la couche de silice enterrée.
D'autres substrats SOI, en particulier ceux commercialisés par la société SOITEC sous le nom Unibond, offrent une beaucoup plus grande latitude dans le choix des épaisseurs de la couche de silice enterrée et du film de silicium. De tels substrats permettent donc d'envisager la réalisation de guides optiques présentant des pertes de propagation extrêmement réduites. Ces épaisseurs peuvent être alors choisies pour que les pertes par fuite de lumière vers la partie massive du substrat, au travers de la couche de silice enterrée, soient négligeables. Ces épaisseurs peuvent également être choisies pour que le guide optique puisse être quasi- monomode quelle que soit la polarisation de la lumière (TE ou TM) et pour que le
couplage de la lumière dans le guide soit optimum.
La différence élevée d'indice de réfraction entre le silicium et la silice conduit à un fort confinement du champ électromagnétique dans le guide d'onde. Le champ électromagnétique peut être confiné latéralement en délimitant un ruban (qui forme un guide deux dimensions) soit par gravure du film de silicium et dépôt de silice ou de nitrure dans les zones gravées, soit par oxydation. Il est ainsi possible de réaliser des microguides de faible largeur (de l'ordre de 1 pm), espacés entre eux de quelques gm seulement et pouvant accepter des rayons de courbure de l'ordre de 5 pm sans pertes prohibitives. On peut alors disposer plusieurs de ces microguides dans l'espace disponible entre les blocs fonctionnels d'un circuit intégré, sous
les canaux de routage.
Les figures lA à IC sont des vues en coupe transversale et partielles. La figure 1A montre un substrat SOI 10 d'un type standard pour la microélectronique. Le substrat 10 est constitué d'une partie massive ou support 11 en silicium supportant successivement une couche 12 en oxyde de silicium et un film 13 de silicium. L'épaisseur initiale du film de silicium 13 est généralement de l'ordre de 0,2 pm. Le film 13 sera aminci à environ 0,1 pm pour y réaliser des transistors. Les parties du film réservées à l'optique doivent néanmoins garder une épaisseur minimale de 0,2 pm pour limiter les fuites de lumière
vers le support 11.
Une première variante de réalisation d'un microguide, compatible avec les procédés microélectroniques, est de déposer une couche de nitrure de silicium 15 sur le film 13 du substrat 10 qui a été au préalable oxydé thermiquement pour préserver la qualité de l'interface. Le film 13 supporte donc successivement une couche 14 d'oxyde thermique de 30 nm d'épaisseur environ et la couche 15
de nitrure de silicium.
Tous les composants optiques à réaliser (guides, diviseur de faisceau, réseaux de couplage) sont alors délimités par photolithographie et gravure de toute l'épaisseur de la couche de nitrure 15. La figure lB montre cette délimitation latérale pour un guide d'onde. La gravure de la couche 15 fournit une partie 16 délimitant la largeur du guide d'onde à obtenir et des parties 17 et 18 situées de part et d'autre de la partie 16 et délimitant les zones de
confinement latéral du guide d'onde.
La couche de nitrure 15 sert alors de masque pour une oxydation partielle du film de silicium 13. Cette oxydation définit la géométrie des composants optiques. La figure 1C montre les zones de confinement latéral 21 et 22 obtenues, la partie 20 en silicium constituant le coeur du guide d'onde. Le film de silicium 13 doit être aminci dans les régions o seront
réalisés des composants tels que des transistors.
Cette technique de réalisation assure des interfaces de bonne qualité optique entre le guide en
silicium et la silice de confinement.
Une autre technique pour délimiter les microguides est de graver tout ou partie du film de silicium pour y réaliser des tranchées pouvant atteindre jusqu'à la couche de silice enterrée. C'est ce qu'illustrent les figures 2A à 2C qui sont des vues
en coupe transversales et partielles.
La figure 2A montre un substrat SOI 30 constitué d'une partie massive ou support 31 en silicium supportant successivement une couche 32 en oxyde de silicium et un film 33 de silicium. Un masque de résine a été formé sur le film 33 afin de
délimiter un guide d'onde à réaliser dans le film 33.
La figure 2B montre le résultat obtenu après gravure du film 33 au travers du masque 35. Deux tranchées 36 et 37 définissent l'emplacement des zones de confinement latéral, la partie 40 en silicium constituant le coeur du guide d'onde. Le masque 35 est
ensuite retiré.
La figure 2C montre le résultat obtenu après le dépôt d'une couche de silice 43 sur le film 33 de silicium gravé. La silice comble les tranchées réalisées précédemment pour créer des zones de
confinement latéral 41 et 42.
La figure 3 est une représentation en coupe transversale d'une partie d'un circuit intégré montrant l'emplacement de microguides optiques, selon la
présente invention.
Le substrat SOI 50 est constitué d'un support 51 en silicium supportant une couche de silice 52 et un film de silicium 53. A partir du film de silicium 53 a été réalisé un système d'interconnexion optique comprenant des rubans de silicium 54 et 55 délimités par des zones de confinement latéral. Des blocs fonctionnels 56 et 57 ont été réalisés également dans le film de silicium 53. Une couche 58, qui est en fait une superposition de plusieurs couches, recouvre le film de silicium 53. La couche 58 assure le
confinement latéral des rubans de silicium 54 et 55.
Elle incorpore des connexions électriques horizontales dans les canaux de routage 60 et des connexions verticales 61 entre les niveaux de métallisation et vers les blocs fonctionnels 56 et 57. La figure 3 montre bien que le système d'interconnexion optique est disposé entre les blocs fonctionnels 56 et 57 et sous
les canaux de routage 60.
La diminution de la taille des motifs et l'augmentation de celle des circuits entraînent une augmentation importante de leur taille relative rapportée à celle d'un transistor. L'une des conséquences de cette évolution est que les horloges à fréquence convenable pour rythmer un module d'environ un million de transistors, ne peuvent plus assurer des relations de phase correctes pour des échanges à "longue distance" au travers de la puce. Cet état de choses conduit naturellement les concepteurs de circuits intégrés à utiliser une hiérarchie d'horloges de fréquences décroissantes pour rythmer les échanges dans les blocs, entre les blocs, et jusqu'aux échanges au travers de la puce. Pour éviter les problèmes d'asynchronisme dus au déphasage entre ces horloges, qui peuvent amener des problèmes tels que la métastabilité, il importe de maintenir des relations de
phase précises entre les différents niveaux d'horloge.
Les caractéristiques de la distribution optique de l'horloge selon la présente invention permettent de l'utiliser pour véhiculer l'horloge la plus rapide. Celle-ci sera détectée au niveau de chaque bloc pour générer son système d'horlogerie électrique local. Les horloges des niveaux plus globaux seront obtenues par détection et division de l'horloge optique. Elles seront distribuées électriquement. Une boucle de phase permettra d'aligner, au niveau de chaque bloc, la phase de son horloge rapide sur celle
de communication.

Claims (6)

REVENDICATIONS
1. Système d'interconnexion dans un circuit intégré réalisé sur un substrat SOI (10, 30, 50), c'est-à-dire un substrat présentant un film de silicium (13, 33, 53) supporté par une couche de matériau électriquement isolant (12, 32, 52), caractérisé en ce qu'il comprend au moins un microguide optique constitué d'un ruban (20, 40, 54, 55) délimité dans le film de silicium (13, 33, 53) par des zones de confinement latéral.
2. Système d'interconnexion selon la revendication 1, caractérisé en ce que les zones de confinement latéral (41, 42) sont des zones du film de silicium (33) gravées et remplies d'un matériau de confinement.
3. Système d'interconnexion selon la revendication 2, caractérisé en ce que le matériau de confinement est un oxyde de silicium ou un nitrure de
silicium.
4. Système d'interconnexion selon la revendication 1, caractérisé en ce que les zones de confinement latéral (21, 22) sont des zones oxydées du
film de silicium (13).
5. Système d'interconnexion selon l'une
quelconque des revendications 1 à 4, caractérisé en ce
qu'il est disposé entre les blocs fonctionnels (56, 57) du circuit intégré, sous les canaux de routage (60) de
ce circuit intégré.
6. Système d'interconnexion selon l'une
quelconque des revendications 1 à 5, caractérisé en ce
qu'il est un système de distribution de signaux d'horloge.
FR0009851A 2000-07-27 2000-07-27 Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi Expired - Fee Related FR2812405B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0009851A FR2812405B1 (fr) 2000-07-27 2000-07-27 Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi
KR10-2003-7000960A KR20030018060A (ko) 2000-07-27 2001-07-26 에스 오 아이 기판 상에 제조된 극소 전자 회로의 광 배선시스템
EP01958187A EP1303773A2 (fr) 2000-07-27 2001-07-26 Systeme d'interconnexion optique dans un circuit microelectronique realise sur un substrat soi
JP2002515489A JP2004505310A (ja) 2000-07-27 2001-07-26 Ｓｏｉ基板上に形成されたマイクロエレクトロニクス回路における光学的相互接続システム
AU2001279919A AU2001279919A1 (en) 2000-07-27 2001-07-26 Optical interconnection system in a microelectronic circuit produced on a soi substrate
US10/333,223 US20030156778A1 (en) 2000-07-27 2001-07-26 Optical interconnection system in a microelectronic circuit produced on a soi substrate
CA002417143A CA2417143A1 (fr) 2000-07-27 2001-07-26 Systeme d'interconnexion optique dans un circuit microelectronique realise sur un substrat soi
PCT/FR2001/002456 WO2002010816A2 (fr) 2000-07-27 2001-07-26 Systeme d'interconnexion optique dans un circuit microelectronique realise sur un substrat soi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0009851A FR2812405B1 (fr) 2000-07-27 2000-07-27 Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi

Publications (2)

Publication Number Publication Date
FR2812405A1 true FR2812405A1 (fr) 2002-02-01
FR2812405B1 FR2812405B1 (fr) 2003-06-20

Family

ID=8852974

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0009851A Expired - Fee Related FR2812405B1 (fr) 2000-07-27 2000-07-27 Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi

Country Status (8)

Country Link
US (1) US20030156778A1 (fr)
EP (1) EP1303773A2 (fr)
JP (1) JP2004505310A (fr)
KR (1) KR20030018060A (fr)
AU (1) AU2001279919A1 (fr)
CA (1) CA2417143A1 (fr)
FR (1) FR2812405B1 (fr)
WO (1) WO2002010816A2 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2979169A1 (fr) * 2011-08-19 2013-02-22 Soitec Silicon On Insulator Systèmes semi-conducteurs intégrés en trois dimensions comportant des dispositifs photo-actifs
US8842945B2 (en) 2011-08-09 2014-09-23 Soitec Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2521660A1 (fr) 2003-04-23 2004-11-04 Sioptical, Inc. Dispositifs a ondes lumineuses plans et submicroniques formes sur une plate-forme optique soi (silicium sur isolant)
JP5130621B2 (ja) 2005-11-24 2013-01-30 ソニー株式会社 半導体基板の製造方法
JP4438835B2 (ja) 2007-07-20 2010-03-24 ソニー株式会社 高周波信号生成方法および高周波信号生成装置
KR20100061607A (ko) * 2008-11-29 2010-06-08 한국전자통신연구원 고속 광배선 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367585A (en) * 1993-10-27 1994-11-22 General Electric Company Integrated microelectromechanical polymeric photonic switch
JPH10261786A (ja) * 1997-03-18 1998-09-29 Toshiba Corp 量子効果装置及び半導体複合基板
US5958505A (en) * 1995-02-06 1999-09-28 Forschungszentrum Julich Gmbh Layered structure with a silicide layer and process for producing such a layered structure
US6063299A (en) * 1998-10-23 2000-05-16 Bookham Technology Limited Manufacture of a silicon waveguide structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057022A (en) * 1989-03-20 1991-10-15 Miller Robert O Method of making a silicon integrated circuit waveguide
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
US5559912A (en) * 1995-09-15 1996-09-24 International Business Machines Corporation Wavelength-selective devices using silicon-on-insulator
US5986331A (en) * 1996-05-30 1999-11-16 Philips Electronics North America Corp. Microwave monolithic integrated circuit with coplaner waveguide having silicon-on-insulator composite substrate
US5838870A (en) * 1997-02-28 1998-11-17 The United States Of America As Represented By The Secretary Of The Air Force Nanometer-scale silicon-on-insulator photonic componets
US5987196A (en) * 1997-11-06 1999-11-16 Micron Technology, Inc. Semiconductor structure having an optical signal path in a substrate and method for forming the same
GB2339919B (en) * 1998-07-17 2002-12-11 Bookham Technology Ltd Thermo-optic semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367585A (en) * 1993-10-27 1994-11-22 General Electric Company Integrated microelectromechanical polymeric photonic switch
US5958505A (en) * 1995-02-06 1999-09-28 Forschungszentrum Julich Gmbh Layered structure with a silicide layer and process for producing such a layered structure
JPH10261786A (ja) * 1997-03-18 1998-09-29 Toshiba Corp 量子効果装置及び半導体複合基板
US6063299A (en) * 1998-10-23 2000-05-16 Bookham Technology Limited Manufacture of a silicon waveguide structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 14 31 December 1998 (1998-12-31) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842945B2 (en) 2011-08-09 2014-09-23 Soitec Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
US9293448B2 (en) 2011-08-09 2016-03-22 Soitec Methods of forming three-dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
FR2979169A1 (fr) * 2011-08-19 2013-02-22 Soitec Silicon On Insulator Systèmes semi-conducteurs intégrés en trois dimensions comportant des dispositifs photo-actifs

Also Published As

Publication number Publication date
EP1303773A2 (fr) 2003-04-23
CA2417143A1 (fr) 2002-02-07
AU2001279919A1 (en) 2002-02-13
KR20030018060A (ko) 2003-03-04
JP2004505310A (ja) 2004-02-19
FR2812405B1 (fr) 2003-06-20
WO2002010816A3 (fr) 2002-05-23
US20030156778A1 (en) 2003-08-21
WO2002010816A2 (fr) 2002-02-07

Similar Documents

Publication Publication Date Title
FR3072834A1 (fr) Dispositifs a semi-conducteur contraint en tension de detection et d'emission photonique et systeme photonique integre
EP3352312B1 (fr) Dispositif photonique comportant un laser optiquement connecté à un guide d'onde silicium et procédé de fabrication d'un tel dispositif photonique
EP3610309B1 (fr) Puce photonique à structure de collimation intégrée
US20070080414A1 (en) Optical ready substrates
EP1444541B1 (fr) Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif
EP0472451A1 (fr) Structure hybride d'interconnexion de circuits intégrés, et procédé de fabrication
FR3063151A1 (fr) Dispositif de couplage optique a large bande passante et a pertes de puissance reduites
FR3046697A1 (fr) Structure photonique integree tridimensionnelle a proprietes optiques ameliorees
FR2812405A1 (fr) Systeme d'interconnexion optique pour circuit integre realise sur un substrat soi
EP3642914B1 (fr) Composant laser semiconducteur hybride et procédé de fabrication d'un tel composant
FR3054677A1 (fr) Coupleur optique multi-spectral a faibles pertes en reception
EP3029513A1 (fr) Procede de fabrication d'un guide d'onde incluant une jonction semiconductrice
EP3994509A1 (fr) Assemblage d'un composant semi-conducteur actif et d'un composant optique passif à base de silicium
US20050072979A1 (en) Optical-ready wafers
WO2021257557A1 (fr) Circuit intégré photonique
FR3127049A1 (fr) procede de fabrication d’un systeme optoélectronique en photonique sur silicium comportant un dispositif optique couplé à un circuit photonique integré
WO2022079363A1 (fr) Dispositif photonique avec dissipation thermique amelioree pour laser heterogene iii-v/si et procede de fabrication associe
EP1776610A2 (fr) Substrats optiquement préparés avec guide d`onde optique et circuits microélectroniques
EP3506375B1 (fr) Dispositif thermoelectrique et procede de fabrication du dispositif thermoelectrique
FR2907917A1 (fr) Nouvelle structure de guide a fente
FR3138707A1 (fr) Modulateur de phase optique, procédé et systèmes associés
FR3041115A1 (fr) Modulateur electro-optique integre
EP0506526A1 (fr) Module hybride et procédé de réalisation
EP2583133A1 (fr) Composant électro-optique à nanotubes, circuit intégré hybride optronique ou à lien optique intégrant ce composant, et procédé de fabrication

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20080331