KR20030018060A - 에스 오 아이 기판 상에 제조된 극소 전자 회로의 광 배선시스템 - Google Patents

Abstract

본 발명은 SOI 기판 다시 말하면, 절연 물질(32)에 의하여 지지되는 실리콘 막(33)을 포함하는 기판 상에 제조된 극소 전자 회로의 광 배선 시스템에 관한 것으로서, 극소 전자 회로는 실리콘 막에 형성된 서로 연결되는 적어도 하나의 기능 블록을 포함한다. 이 시스템은 측면 컨파인먼트 영역(41, 42)에 의하여 실리콘 막에 한정되고 기능 블록을 연결하는 스트립(40)으로 이루어진 적어도 하나의 광 마이크로 가이드를 포함한다.

Description

에스 오 아이 기판 상에 제조된 극소 전자 회로의 광 배선 시스템{Optical interconnection system in a microelectronic circuit produced on a SOI substrate}

극소 전자 산업은, 기술적인 도약을 이루어서 동작 속도를 최소한 20% 이상 향상시킬 수 있도록 실리콘-온-인슐레이터(silicon-on-insulator, SOI) 기판을 사용하는 기술로 변화하기 시작하였다. 메모리와 마이크로 프로세서는 이와 같은 기판을 사용하여 개발되어 왔다.

집적 회로가 점점 더 복잡해지는 점을 고려할 때, 집적 회로의 성능에 영향을 미치는 결정적인 요소 중의 하나는 배선이다. 현재 사용되고 있는 배선 기술은 7개의 배선층을 사용하는 것인데, 이것은 많은 공간을 차지하며 회로의 동작 속도를 향상시키는 것도 제약한다. 배선용 물질을 알루미늄에서 구리로 대체함으로써 성능은 개선되었지만, 이 정도의 성능 개선으로는 차세대 집적 회로에 요구되는 수준에는 충분하지 않다.

게다가, 텔레컴뮤니케이션 시스템(telecommunication system)에 광학이 도입되었으며, 그리고 광 배선이 점차적으로 급속히 발전하고 있다(캐비넷(cabinet), 배스킷(basket), 백패널(backpanel) 등).

근적외선 영역에서 손실이 적게 생기는 웨이브 가이드로서 실리콘으로 형성된 표면막을 사용하여 SOI 기판 상에 옵토일렉트로닉 소자를 만드는 것이 또한 제안되었다. 그래서서, 엔. 랜드루(N. RANDRU) 등에 의하여 일렉트로닉스 레터(Electronics Letters, 2000년 1월 20일, 36권, NO.2 161 내지 163 페이지)에 발표된 논문인 "Optical modulation at 1.3㎛ on silicon-on-insulator(SIMOX) standard substrate for spatial light modulator applications"에는 링 구조물을 포함하는 광 변조기가 개시되어 있다.

미국 특허 제6,063,299호에는 실리콘 온 인슐레이터 형(SOI) 기판 상에 에지(edge) 및 폭이 넓은 부분(wide section)을 가진 단일 모드 웨이브 가이드를 제조하기 위한 제조 공정이 개시되어 있다(에지의 폭 및 실리콘 막의 두께는 전형적으로 3 내지 5㎛이다). 이와 같은 웨이브 가이드들은 광섬유와 결합되는 광 집적 회로에 기초한다.

본 발명은 SOI 기판 상에 만들어진 극소 전자 회로(또는 집적 회로)의 광 배선 시스템에 관한 것이다. 특히, 본 발명은 극소 전자 회로의 서로 다른 블록 사이에서 클락 신호를 광학적으로 배분시키기 위한 시스템에 관한 것이다.

본 발명은 첨부된 도면들과 함께 후술되어 있는 실시예를 참조하면 보다 잘 이해할 수 있고 그리고 본 발명의 다른 장점 및 특징도 명확해질 것이며, 상기한 실시예는 본 발명의 기술적인 사상을 제한하기 위한 것은 아니다.

도 1a 내지 도 1c는 본 발명에 따른 광 배선 시스템의 광 마이크로 가이드에 대한 제1 실시예를 도시하는 있는 도면들이고,

도 2a 내지 도 2c는 본 발명에 따른 광 배선 시스템의 광 마이크로 가이드에 대한 제2 실시예를 도시하고 있는 도면들이고,

도 3은 본 발명에 따른 광 마이크로 가이드의 위치를 보여주기 위하여 집적 회로의 일부를 도시하고 있는 단면도이다.

본 발명에서는 씨모스(CMOS) 기술을 사용하여 전기적 집적 회로 내에 광 배선을 얻을 수 있도록, SOI 기판의 실리콘 막 내에 광 마이크로 가이드를 형성하는 것이 제공된다.

본 발명은 특히 클락 신호를 배분하는 장치에 적용이 가능하다. 본 발명은2005년에서 2010년까지의 "로드맵(roadmap)"에서 예측할 수 있는 해결되어야 하는 과제들 중의 하나 즉, 약 10기가헤르쯔에 해당하는 클락 주파수를 가지고 있는 수 억개의 트랜지스터를 포함하는 회로에서 클락 신호를 배분시키는 문제를 해결해 줄 것이다.

따라서, 본 발명의 목적은 SOI 기판 다시 말하면, 절연 물질로 형성된 레이어에 의하여 지지되는 실리콘 막을 포함하는 기판 상에 제조된 극소 전자 회로의 광 배선 시스템을 제공하는 것인데, 이 극소 전자 회로는 실리콘 막에 제조된 서로 연결되는 기능 블록(function block)을 적어도 하나 포함하고, 상기한 광 배선 시스템은 측면 컨파인먼트 영역(lateral confinement area)에 의하여 실리콘 막 내에 한정되며 상기한 기능 블록을 연결하는 스트립(strip)을 구비한 광 마이크로 가이드를 적어도 하나 포함한다.

측면 컨파인먼트 영역은 예컨대 실리콘 산화물이나 실리콘 질화물과 같은 컨파인먼트 물질로 메워지는 실리콘 막의 식각된 영역일 수 있다. 측면 컨파인먼트 영역은 실리콘 막이 산화된 영역일 수도 있다.

극소 전자 회로는 다수의 기능 블록을 포함하는 것이 바람직한데, 배선 시스템은 이 극소 전자 회로의 루우팅 채널(routing channel) 하부의 기능 블록 사이에 배치하는 것이 바람직하다.

특히, 이 배선 시스템은 클락 신호 배분 시스템일 수 있다.

본 발명의 다른 목적은 SOI 기판 다시 말하면, 절연 물질로 형성된 레이어에 의하여 지지되는 실리콘 막을 포함하는 기판 상에 극소 전자 회로를 제조하는 공정을 제공하는 것인데, 이 극소 전자 회로는 실리콘 막에 형성되며 그리고 배선 시스템을 통하여 서로 연결되는 기능 블록의 적어도 하나를 포함하며, 이 극소 전자 회로 제조 공정은 다음의 공정 단계를 포함하는데 특징이 있다.

상기한 기능 블록을 형성하는 단계들; 및

상기한 기능 블록을 연결하기 위한 광 배선 시스템을 얻기 위하여 측면 컨파인먼트 영역에 의하여 실리콘 막에 한정되는 스트립을 구비한 적어도 하나의 광 마이크로 가이드를 형성하는 단계들.

상기한 기능 블록을 형성하는 단계들 및 광 마이크로 가이드를 형성하는 단계들 중에서 적어도 일부는 동시에 수행하는 것이 바람직하다.

SOI 기판은 일반적으로 순차적으로 형성된 산화막 및 실리콘 막을 지지하는 실리콘 기판을 포함하는데, 실리콘 막에 전기 소자들이 만들어진다. 이러한 실리콘 막은 광 텔레컴뮤니케이션(1.3㎛)에서 사용되는 근적외선 파장에서 광 웨이브 가이드를 자연적으로 형성한다. 1㎛ 보다 작은 폭을 가진 마이크로 가이드 트리(tree)가 작은 곡률 반경을 수용하면서 그 안에 만들어질 수 있다. 이들 마이크로 가이드들은 가능한 단계에서는 어느 단계에서든 집적 회로를 제조하는데 사용하는 기술적인 공정들을 사용함으로써 만들어질 수 있다. 그것들은 루우팅 채널의 하부이고, (동일한 칩 상의) VLSI 회로를 형성하는 기능 블록들 사이에 위치한 이용 가능한 공간에 위치할 수도 있다.

빛은 칩의 가장자리에서 주입될 수 있는데, 금속 물질로 된 연결선의 절연과 회절 격자 커플러(diffraction grating coupler)를 통하여 마이크로 가이드의 뿌리에서의 빛의 전달을 위해 절연층을 사용하는 광섬유로부터 이 빛이 주입되거나 또는 레이저 다이오드를 마이크로 가이드에 직접 연결함으로써 이 빛은 주입될 수 있다. 광 신호는 레이저 다이오드 전류를 변조시킴으로써 직접 변조되거나 또는 SiGe/Si 양자 우물 변조기(quantum well modulator)를 집적함으로써 변조될 수 있다. 광학 신호는 집적된 광검출기에 의하여 검출되는데, 이 광검출기는 금속-반도체-금속(MSM) 형태이거나 SiGeC를 토대로 한 것일 수 있다.

SOI 기판에서 실리콘 막은 광 텔레컴뮤니케이션이 이루어지는 파장에서 자연적으로 광 웨이브 가이드를 형성한다. SOI 기판 상에 형성된 이들 광 웨이브 가이드와 실리콘에 개발 중인 최종 요소들(변조기 및 검출기)의 성능이 개선됨으로 인하여 집적 회로 칩의 내부에서 수 기가헤르쯔(GHz)의 주파수에서 광 전송하는 것을 고려할 수 있게 되었다.

씨모스 또는 바이씨모스(BiCMOS) 트랜지스터를 제조하는 공정 기술들은 가능한 경우에는 어느 곳에서든지 사용될 수 있으며 그리고 초고집적 회로에 광소자를 집어넣는 기술이 실현 가능하게 되도록 회로 제조 기술을 고려하여 이들 소자들은 설계되어야 한다. 클락 신호가 광학적으로 배분되는 경우에, 본 발명을 여기에 적용하면 위상 차이를 감소시키고 따라서 회로의 동기성을 향상시킬 수 있다.

본 발명의 발명자들은 SIMOX(Separation by IMplanted OXygen)형 SOI 기판의 실리콘 막을 사용하면, 비록 극소 전자 분야에서 사용되는 표준 기판에서 이 막이 아주 얇고(0.2㎛) 그리고 실리콘 막의 두께는 제한되어 있을 지라도(0.45㎛), 1.3㎛의 파장에서 아주 뛰어난 광 가이드를 얻을 수 있다는 것을 입증하였다. 이러한 형태의 기판을 사용한 경우에 평면 기판에서 측정된 전파 손실(propagation loss)은 약 5 dB/cm 정도인데, 이 값은 실리카로 형성된 매몰층이 아주 얇게 형성되기 때문에 기판의 단단한 부분으로의 광 손실에 상응한다.

다른 SOI 기판, 특히 유니본드(Unibond)라는 이름으로 소이텍(SOITEC)사에 의하여 시장에 공급되는 SOI 기판은 매몰 실리카 레이어 및 실리콘 막의 두께를 선택하는데 있어서 보다 많은 여유를 제공한다. 그러므로, 이러한 형태의 기판을 사용하면 전파 손실을 아주 적게 발생시키는 광 가이드를 제조할 수 있다. 따라서 매몰 실리카 레이어를 통한 기판의 단단한 부분으로의 광 누수에 의한 손실은 무시할 수 있을 정도가 되도록 이들의 두께를 선택할 수 있다. 또한 광 가이드가 빛의편광(TE 또는 TM)에도 불구하고 거의 싱글 모드가 될 수 있고 그리고 가이드에서의 빛의 커플링이 최적이 되도록 이들의 두께를 선택할 수 있다.

실리콘과 실리카 사이에는 회절 지수에 아주 큰 차이가 존재하기 때문에 웨이브 가이드에서 전자기장을 강하게 구속한다. 실리콘 막을 식각하고 이 식각된 영역에 실리카나 실리콘 질화물을 증착하거나 또는 산화시킴으로써 (2차원 가이드를 형성하는) 스트립을 한정함으로써 전자기장은 측면으로 강하게 구속될 수 있다. 따라서, 그것들 사이의 간격은 단지 2-3 마이크로미터 정도이며 그리고 장해가 될 수 있는 손실을 발생시키지 않는 5㎛ 정도의 곡률 반경을 용인할 수 있는, 폭이 좁은 마이크로 가이드(폭이 약 1㎛ 정도이다)를 만드는 것이 가능하다. 이와 같은 마이크로 가이드들 중의 몇 개는 루우팅 채널 하부의 집적 회로의 기능 블록 사이의 이용 가능한 공간에 배열할 수 있다.

도 1a 내지 도 1c에는 부분 단면도가 도시되어 있다. 도 1a에는 극소 전자스 분야에서 사용되는 표준형 SOI 기판(10)이 도시되어 있다. 기판(10)은 실리콘으로 만들어진 단단한 부분 또는 서포트(11) 및 이 서포트에 의하여 지지되는 실리콘 산화막(12)과 그 위에 형성되는 실리콘 막(13)을 포함하여 구성된다. 실리콘 막(13)의 초기 두께는 일반적으로 약 0.2㎛ 정도이다. 실리콘 막(13)은 그 내부에 트랜지스터가 만들어질 수 있도록 약 0.1㎛ 정도로 얇아질 것이다. 그럼에도 불구하고, 서포트(11)로 빛이 누설되는 것을 제한하기 위하여, 광학적인 용도로 사용하기 위해 예정된 실리콘 막의 일부는 최소한 0.2㎛를 유지해야 한다.

극소 전자 제조 공정에 상응하는 마이크로 가이드에 대한 제1 변형 실시예에서는, 계면에서의 상태를 유지하기 위하여 그 이전에 열산화된 기판(10)의 실리콘 막(13) 상에 실리콘 질화막(15)을 증착한다. 그러므로, 실리콘 막(13)은 30nm의 두께를 가진 열산화막(14)을 지지하며, 뒤이어서 실리콘 질화막(15)이 형성된다.

그 다음, 제조될 모든 광학 소자(가이드, 빔 분산기, 커플링 네트워크)들은 포토리소그라피 공정에 의하여 한정되며, 질화막(15)은 증착된 전체 두께만큼 식각된다. 도 1b에는 웨이브 가이드를 형성하기 위하여 이와 같이 측면이 한정된 것이 도시되어 있다. 질화막(15)을 식각한 결과, 얻고자하는 웨이브 가이드의 폭을 한정하는 부분(16) 및 이 부분(16)의 각 측면에 위치하고 그리고 이 웨이브 가이드의 측면 컨파인먼트 영역을 한정하는 부분(17 및 18)이 형성된다.

그 다음, 질화막(15)을 마스크로서 사용하여 실리콘 막(13)을 부분적으로 산화시키는 공정이 실시된다. 이 산화 공정의 결과 광 소자의 외형이 한정된다. 도 1c에는 이 공정의 결과 얻어진 측면 컨파인먼트 영역(21 및 22)이 도시되어 있으며, 실리콘으로 형성된 부분(20)은 웨이브 가이드의 핵심부를 형성한다. 트랜지스터와 같은 소자들이 형성될 부분에서는 실리콘 막(13)의 두께는 얇아져야 한다.

이와 같은 제조 기술을 사용하면 실리콘 가이드 및 컨파인먼트 실리카 사이에 훌륭한 광학적인 특성을 가진 계면이 형성되게 한다.

마이크로 가이드를 한정하기 위한 다른 기술은 실리콘 막 내에 매몰 실리카 층이 있는 깊이까지 형성되는 트렌치를 형성하기 위하여 실리콘 막의 전부 또는 일부를 식각하는 것이다. 이 기술은 부분 단면도로 도시되어 있는 도 2a 내지 도 2c에 예시되어 있다.

도 2a에는 SOI 기판(30)이 도시되어 있는데, SOI 기판(30)은 실리콘으로 만들어진 단단한 부분 또는 서포트(31) 및 이것에 의하여 지지되는 실리콘 산화막(32) 및 그 위에 형성된 실리콘 막(33)을 포함하여 구성된다. 실리콘 막(33)에 만들어질 웨이브 가이드를 한정하기 위하여 실리콘 막(33) 상에 레진 마스크(35, resin mask)가 형성되었다.

도 2b에는 마스크(35)를 통하여 실리콘 막(33)을 식각한 후에 얻어진 결과물이 도시되어 있다. 두 개의 트렌치(36 및 37)는 측면 컨파인먼트 영역의 위치를 한정하며, 실리콘으로 형성된 부분(40)은 웨이브 가이드의 핵심부를 형성한다. 그 다음, 마스크(35)는 제거된다.

도 2c에는 식각된 실리콘 막(33) 상에 실리카 층(43)을 증착한 후의 결과물이 도시되어 있다. 실리카는 이전 공정에서 만들어진 트렌치를 메워서 측면 컨파인먼트 영역(41 및 42)을 만들어 낸다.

도 3에는 집적회로의 일부에 대한 단면도가 도시되어 있는데, 본 발명에 따라서 제조된 광 마이크로 가이드의 위치를 보여주고 있다.

SOI 기판(50)은 실리콘 서포트(51), 이것에 의해서 지지되는 실리카 막(52) 및 실리콘 막(53)을 포함하여 구성된다. 광 배선 시스템은 실리콘 막(53)으로부터 형성되었는데, 측면 컨파인먼트 영역에 의하여 한정되는 실리콘 스트립(54 및 55)을 포함한다. 기능 블록(56 및 57)도 또한 실리콘 막(53)에 만들어졌다. 실제로는 다수의 막이 중첩되어 있는 레이어(58)가 실리콘 막(53)을 덮는다. 레이어(58)는 실리콘 스트립(54 및 58)에 대한 측면 컨파인먼트를 형성한다. 그것 속에는 루우팅 덕트(60, routing duct)에 있는 수평 전기 배선과 금속층 사이 그리고 기능 블록(56 및 57)을 연결하기 위한 수직 배선(61)이 결합되어 있다. 도 3에는 광학 배선 시스템이 루우팅 채널(60) 하부의 기능 블록(56 및 57) 사이에 배열된다는 것이 명확하게 도시되어 있다.

패턴의 크기는 작아지고 반면 회로의 크기는 증가하였기 때문에 결과적으로 트랜지스터의 크기와 비교해서 그것들의 크기를 상당하게 증가시켰다. 이와 같은 변화로 인하여 나타나는 결과 중의 하나는, 약 백만 개의 트랜지스터를 가지는 모듈을 제어하기에 적절한 주파수를 가진 클락을 사용해서는, 이 칩을 통하여 "장거리" 교환을 하는데 요구되는 정확한 위상 관계를 더 이상 만들 수 없다는 것이다. 집적회로를 설계하는 사람들은 이 문제를 해결하기 위하여 당연하게도, 블록 내, 블록 사이의 교환 및 칩을 통한 교환에 요구되는 클락의 체계(hierarchy of clock)로서 감소하는 주파수를 가진 클락의 체계를 사용한다. 준안정 상태와 같은 문제를 발생시킬 수 있는 서로 다른 클락들 사이의 위상 차이로 인하여 비동기성 문제가 발생하는 것을 방지하기 위해서는, 서로 다른 클락 레벨 사이에 정확한 위상 관계를 유지하는 것이 중요하다.

본 발명에 따른 클락의 광 배분 특성을 사용하면 사용자는 이 클락을 보다 빨리 전달하는 것이 가능하다. 각 블록은 이 클락을 검출하여 그것의 국부적인 전기적 타이밍 시스템을 생성시킬 것이다. 광 클락을 검출하고 분할하는 것에 의하여 보다 포괄적인 레벨을 가진 클락들이 얻어질 것이다. 그것들은 전기적으로 배분될 것이다. 위상 루프는 그것의 가장 빠른 클락의 상을 각 블록에서의 커뮤니케이션을 위한 상에 정렬시킬 것이다.

본 발명은 SOI 기판 상에 만들어진 극소 전자 회로(또는 집적 회로)의 광 배선 시스템을 구비한 장치에 유용하다. 특히, 본 발명은 극소 전자 회로의 서로 다른 블록 사이에서 클락 신호를 광학적으로 배분시키기 위한 시스템을 요구하는 장치에 적용이 가능하다.

Claims (8)

1. SOI 기판(10, 30, 50)에 형성되는 극소 전자 회로의 광 배선 시스템에 있어서, 상기 SOI 기판은 절연 물질로 형성된 막(12, 32, 52)에 의하여 지지되는 실리콘 막(13, 33, 53)을 포함하고, 상기 극소 전자 회로는 서로 연결되며 상기 실리콘 막에 형성되는 적어도 하나의 기능 블록(56, 57)을 포함하고, 상기 광 배선 시스템은 상기 실리콘 막(13, 33, 53)내에 상기 기능 블록을 연결하는 측면 컨파인먼트 영역에 의하여 한정되는 스트립(20, 44, 54, 55)을 구비한 적어도 하나의 광 마이크로 가이드를 포함하는 것을 특징으로 하는 SOI 기판 상에 제조된 극소 전자 광 배선 시스템.
2. 제1항에 있어서, 상기 측면 컨파인먼트 영역(41, 42)은 컨파인먼트용 물질로 채워져 있는 상기 실리콘 막(33)의 식각된 영역인 것을 특징으로 하는 SOI 기판 상에 제조된 극소 전자 회로의 광 배선 시스템.
3. 제2항에 있어서, 상기 컨파인먼트용 물질은 실리콘 산화물이거나 또는 실리콘 질화물인 것을 특징으로 하는 SOI 기판 상에 제조된 극소 전자 회로의 광 배선 시스템.
4. 제1항에 있어서, 상기 측면 컨파인먼트 영역(21, 22)은 상기 실리콘 막(13)이 산화된 지역인 것을 특징으로 하는 SOI 기판 상에 제조된 극소 전자 회로의 광 배선 시스템.
5. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 상기 극소 전자 회로는 다수의 기능 블록을 포함하고, 그리고 상기 배선 시스템은 상기 극소 전자 회로의 루우팅 채널(60) 하부의 상기 기능 블록(56, 57) 사이에 위치하는 것을 특징으로 하는 SOI 기판 상에 제조된 극소 전자 회로의 광 배선 시스템.
6. 제1항 내지 제5항 중 어느 하나의 항에 있어서, 상기 광 배선 시스템은 클락 신호 배분 시스템인 것을 특징으로 하는 SOI 기판 상에 제조된 극소 전자 회로의 광 배선 시스템.
7. SOI 기판 상에 극소 전자 회로를 제조하는 방법에 있어서, 상기 SOI 기판(10, 30, 50)은 절연 물질로 형성된 레이어(12, 32, 52)에 의하여 지지되는 실리콘 막(13, 33, 53)을 포함하며, 상기 극소 전자 회로는 상기 실리콘 막에 형성되며 그리고 배선 시스템을 통하여 서로 연결되는 적어도 하나의 기능 블록(56, 57)을 포함하고, 상기 제조방법은

   상기 기능 블록(56, 57)을 형성하는 단계들; 및

   상기 기능 블록(56, 57)을 연결하는 광 배선 시스템을 형성하기 위하여 상기 실리콘 막(13, 33, 53)에 측면 컨파인먼트 영역에 의하여 한정되는 스트립(20, 44,54, 55)을 구비한 적어도 하나의 광 마이크로 가이드를 형성하는 단계들을 포함하는 것을 특징으로 하는 SOI 기판 상에 극소 전자 회로를 제조하는 방법.
8. 제7항에 있어서, 상기 기능 블록을 형성하는 단계들 및 상기 광학 마이크로가이드를 형성하는 단계들 중의 최소한 일부 단계는 동시에 수행하는 것을 특징으로 하는 SOI 기판 상에 극소 전자 회로를 제조하는 방법.