JPH10256454A - Lead frame and its manufacture - Google Patents
Lead frame and its manufactureInfo
- Publication number
- JPH10256454A JPH10256454A JP9060552A JP6055297A JPH10256454A JP H10256454 A JPH10256454 A JP H10256454A JP 9060552 A JP9060552 A JP 9060552A JP 6055297 A JP6055297 A JP 6055297A JP H10256454 A JPH10256454 A JP H10256454A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead frame
- tape
- slits
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は樹脂封止型半導体装
置におけるリードフレームおよびその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame in a resin-sealed semiconductor device and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来の樹脂封止型半導体装置のリードフ
レームは、図３の断面図に示すように、中央部に半導体
チップ５を載置するアイランド部１が位置し、その周囲
を取り囲むように、外部リード４が配置されている。さ
らに、半導体チップ５と外部リード４は、金属によるボ
ンディングワイヤ６もしくはプリント配線を用い結線
し、その後モールド樹脂７で樹脂封止する。この種の半
導体装置は、温度サイクル等の熱ストレスにより、樹脂
とリードフレームとの熱膨張係数の違いにより、アイラ
ンド端部から、樹脂クラックを生じやすいので、図４に
示すように、アイランド部１にスリット８を設け、応力
緩和を図っているものがある。2. Description of the Related Art In a conventional lead frame of a resin-encapsulated semiconductor device, as shown in a sectional view of FIG. , An external lead 4 is arranged. Further, the semiconductor chip 5 and the external leads 4 are connected by using a bonding wire 6 or a printed wiring made of metal, and then sealed with a molding resin 7. In a semiconductor device of this type, a resin crack is likely to occur from an end of the island due to a difference in thermal expansion coefficient between the resin and the lead frame due to thermal stress such as a temperature cycle. Therefore, as shown in FIG. In some cases, a slit 8 is provided to reduce stress.
【０００３】また、マウント材からの樹脂クラック防止
として、特開平０１−２５５２９９号公報（以下公知例
という）に示すように、半導体チップとアイランドの間
に緩衝板を挿入する形態も提案されている。In order to prevent resin cracks from a mounting material, a form in which a buffer plate is inserted between a semiconductor chip and an island has been proposed as disclosed in Japanese Patent Application Laid-Open No. 01-255299 (hereinafter referred to as a known example). .
【０００４】[0004]
【発明が解決しようとする課題】半導体チップは、年
々、縮小化され可能な限りの小さいチップサイズに移行
される。一方、パッケージサイズはそのままであり、そ
の結果、半導体チップと外部リードを結線するボンディ
ングワイヤの長ワイヤ化を生じている。また、アイラン
ドサイズは、チップは小型化されても、放散性維持の
為、同じサイズのままとなっている。Semiconductor chips are being shrunk year by year to the smallest possible chip size. On the other hand, the package size remains the same, and as a result, the length of the bonding wires connecting the semiconductor chip and the external leads has been increased. The island size remains the same even if the chip is downsized in order to maintain radiation.
【０００５】一般に、樹脂封止後の熱ストレスによる樹
脂クラック防止としてスリット入りアイランドを用いて
いるが、このスリット入りアイランドリードフレームの
欠点として、樹脂封止時に図３に示す様にスリット部８
で樹脂流動１０を生じ、局部的なストレスがワイヤ６に
生じることが挙げられる。そのため長ワイヤの半導体装
置となるに従い、樹脂封止時のワイヤ変形を生じやすい
といった問題があった。In general, islands with slits are used to prevent resin cracks due to thermal stress after resin sealing. One of the drawbacks of the island lead frames with slits is that slits 8 are formed during resin sealing as shown in FIG.
Causes a resin flow 10 and a local stress is generated in the wire 6. For this reason, there has been a problem that, as the semiconductor device has a longer wire, the wire tends to be deformed at the time of resin sealing.
【０００６】なお、アイランドにスリットを設けること
の効果は、このスリットにより、樹脂収縮時にアイラン
ド周辺部を樹脂の反り方向と同化させて、アイランド端
部のストレス緩和を図るためである。The effect of providing a slit on the island is to reduce the stress at the end of the island by assimilating the peripheral portion of the island with the direction of warping of the resin when the resin contracts.
【０００７】また、上述の公知例で提案されている半導
体チップとアイランドの間に緩衝板を挿入する形態で
は、マウント材からの樹脂クラックは防止できても、ア
イランドと樹脂の熱膨張係数の違いによる樹脂クラック
の防止することはできない。また、この構造をスリット
入りアイランドへの応用は可能であるが、緩衝板には無
数の穴があいた材質であり、かつ半導体チップの接着工
程での加工であるため、スリット部分からの接着剤のは
み出しがあり、特殊な材質の緩衝板による価格上昇や、
緩衝板が半導体チップより大きくなることにより生じる
緩衝板とアイランド部の接着剤からのアウトガス汚染等
の不具合が生じてしまう。[0007] In the above-mentioned conventional example in which the buffer plate is inserted between the semiconductor chip and the island, even if the resin crack from the mounting material can be prevented, the difference in the thermal expansion coefficient between the island and the resin can be prevented. Cannot prevent resin cracks. In addition, although this structure can be applied to islands with slits, the buffer plate is made of a material with innumerable holes and is processed in the semiconductor chip bonding process. There is a protrusion, the price rise due to the special material of the buffer plate,
Problems such as outgas contamination from the adhesive between the buffer plate and the island portion caused by the buffer plate being larger than the semiconductor chip occur.
【０００８】本発明の目的は、このような問題点を解決
し、樹脂クラックを防止し、信頼性の高いリードフレー
ムおよびその製造方法を提供することにある。An object of the present invention is to solve such problems and to provide a highly reliable lead frame which prevents resin cracks and a method of manufacturing the same.
【０００９】[0009]
【課題を解決するための手段】本発明の構成は、アイラ
ンドにスリットが入った半導体装置のリードフレームに
おいて、前記スリット部分にテープが貼りつけられたこ
とを特徴とする。The structure of the present invention is characterized in that in a lead frame of a semiconductor device in which a slit is formed in an island, a tape is attached to the slit.
【００１０】本発明において、スリットを塞ぐようにア
イランド裏面の全面または一部分にテープを貼りつける
ことができ、またアイランド表面の一部分にテープを貼
りつけることもできる。In the present invention, a tape can be attached to the whole or a part of the back surface of the island so as to cover the slit, and a tape can be attached to a part of the surface of the island.
【００１１】本発明のリードフレームの製造方法の構成
は、リードフレームのアイランド部へのテープ貼り付け
を前記リードフレームのテーピングと同時に行うことを
特徴とする。The structure of the method for manufacturing a lead frame according to the present invention is characterized in that the tape is attached to the island portion of the lead frame simultaneously with the taping of the lead frame.
【００１２】[0012]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１（ａ），（ｂ）は本発
明の第一の実施形態を示すリードフレームのアイランド
の平面図およびそのＡ−Ａ部で切断した断面図である。
本実施形態は、スリット８の入ったアイランド部１の裏
面全面にテープ２を接着剤３により貼りつけスリット８
を塞いでいる事を特徴としている。Next, embodiments of the present invention will be described with reference to the drawings. 1A and 1B are a plan view of an island of a lead frame showing a first embodiment of the present invention and a cross-sectional view taken along a line AA thereof.
In the present embodiment, the tape 2 is adhered to the entire back surface of the island portion 1 having the slit 8 with an adhesive 3.
It is characterized by blocking the.
【００１３】この構成により、スリット入りアイランド
１で問題のあった樹脂封止時のスリット８からの局部的
な樹脂流動（１０）を防止することができる。With this configuration, it is possible to prevent local resin flow (10) from the slit 8 at the time of resin sealing, which has a problem in the island 1 with slits.
【００１４】また、テープ２の材質としてポリイミド等
の有機物を用いることにより、樹脂収縮時のテープと樹
脂の熱膨張差を小さくし、アイランド部１のスリット８
による樹脂クラックを防止することができる。Further, by using an organic material such as polyimide as the material of the tape 2, the difference in thermal expansion between the tape and the resin when the resin contracts is reduced, and the slit 8 of the island portion 1 is formed.
Can prevent resin cracks.
【００１５】本実施形態において、リードフレーム材は
一般にＣｕもしくは、鉄−ニッケルの合金であり、厚さ
約１５０μｍである。このアイランド部１に約１５０μ
ｍ幅のスリット８を設けている。このスリットの形状
は、図１（ａ）に示すように、アイランドコーナー部が
格子状になるように設計して有り、半導体チップを接着
する部分にはスリット８が設けられていない。In this embodiment, the lead frame material is generally Cu or an iron-nickel alloy and has a thickness of about 150 μm. Approximately 150μ
An m-width slit 8 is provided. As shown in FIG. 1A, the shape of the slit is designed so that the island corners are formed in a lattice shape, and no slit 8 is provided in a portion where the semiconductor chip is bonded.
【００１６】また、このアイランド１の裏面の全面に、
フェノール樹脂系またはイミド系の熱硬化型樹脂による
接着剤３を介して、厚さ約５０μｍ程度のポリイミド等
の有機物によるテープ２を貼りつけている。Further, on the entire back surface of the island 1,
A tape 2 made of an organic material such as polyimide and having a thickness of about 50 μm is attached via an adhesive 3 made of a phenol resin-based or imide-based thermosetting resin.
【００１７】このリードフレームを製造する場合、加工
済みのリードフレームに、パンチでアイランド形状に型
抜きされたテープを熱圧着により貼りつける。すなわ
ち、外部リードのテーピングと同様な手法により、従来
と同様な装置・手法で製造が可能である。When manufacturing this lead frame, a tape cut into an island shape by a punch is attached to the processed lead frame by thermocompression bonding. That is, it can be manufactured by the same device and method as the conventional method by the same method as taping the external lead.
【００１８】従来のテープ貼りつけがないスリット入り
アイランドのリードフレームの場合、樹脂封止時に樹脂
流動１０がスリット８部分でも生じるため、アイランド
部１下面から上面へとスリット８からの局部的な樹脂流
動を生じてしまう。その結果、その箇所にボンディング
ワイヤ６が結線されている場合、樹脂の応力によりワイ
ヤ変形を生じてしまう。In the case of a conventional lead frame having a slit with no tape attached thereto, the resin flow 10 also occurs in the slit 8 during resin sealing, so that the local resin from the slit 8 extends from the lower surface to the upper surface of the island portion 1. Flow will occur. As a result, if the bonding wire 6 is connected at that location, the wire deforms due to the stress of the resin.
【００１９】一方、実施形態では、スリット８をテープ
２を塞ぐ事により、樹脂封止時のスリット８からの樹脂
の湧き出しを防止することができる為、スリット８によ
るワイヤ変形を生じない。また、テープ２の材質として
ポリイミド等の有機絶縁体を用いることにより、樹脂収
縮時のテープ２とモールド樹脂７との熱膨張差を小さく
し、アイランド部１のスリット８による樹脂クラックの
防止効果がある。On the other hand, in the embodiment, by closing the slit 8 with the tape 2, it is possible to prevent the resin from flowing out of the slit 8 at the time of resin sealing, so that the wire deformation due to the slit 8 does not occur. Further, by using an organic insulator such as polyimide as the material of the tape 2, the difference in thermal expansion between the tape 2 and the mold resin 7 during resin shrinkage is reduced, and the effect of preventing resin cracks due to the slits 8 in the island portion 1 is reduced. is there.
【００２０】なお、本実施形態では、リードフレームの
製造工程で作製することができるため、半導体装置の製
造工数が増大することはない。また、半導体チップとア
イランドの接続は、従来通りであるため、半導体チップ
接続の信頼性低下も生じない。In this embodiment, since the semiconductor device can be manufactured in the manufacturing process of the lead frame, the number of manufacturing steps of the semiconductor device does not increase. Further, since the connection between the semiconductor chip and the island is the same as the conventional one, the reliability of the connection of the semiconductor chip does not decrease.
【００２１】図２（ａ），（ｂ）は本発明の第二の実施
形態のリードフレームのアイランド部１の平面図および
そのＢ−Ｂで切断した断面図である。本実施形態は、ア
イランド部１のスリット８の部分のみにテープ２を貼り
つけたものであり、テープ２の貼り付け箇所はアイラン
ド部１の表面、裏面のどちらでも良く、第一の実施形態
と同様な効果が得られる。FIGS. 2A and 2B are a plan view of an island portion 1 of a lead frame according to a second embodiment of the present invention and a cross-sectional view taken along a line BB of FIG. In the present embodiment, the tape 2 is stuck only to the slit 8 of the island portion 1, and the tape 2 may be stuck on either the front surface or the back surface of the island portion 1. Similar effects can be obtained.
【００２２】本実施形態では、スリット８が入っていな
い半導体チップ５の接着部分には、テープ２の貼りつけ
を行っていないため、アイランド表面にテープ２を貼り
つけることが可能になる。In the present embodiment, since the tape 2 is not attached to the adhesive portion of the semiconductor chip 5 having no slit 8, the tape 2 can be attached to the island surface.
【００２３】このアイランド表面にテープ２を貼りつけ
ることは、リードショート防止のために施しているリー
ドフレームテーピングと同時にテープ２の貼りつけを実
施できるという利点がある。Adhering the tape 2 to the island surface has the advantage that the tape 2 can be attached at the same time as the lead frame taping performed to prevent lead shorts.
【００２４】従来のリードフレームテーピングは、外部
リードのアイランド表面側に施していたので、本実施形
態において、テープ２の型抜きパンチの形状を変更する
だけで、容易にリードフレームテーピングとアイランド
スリット塞ぎテープの同時貼りつけが可能になる。この
場合テープのコスト上昇や、リードフレームの組立工数
の増加は生じないため、コスト的には本実施形態が最も
良いといえる。しかし、加工のし易さ、汎用性という点
で第一の実施形態が良いと言える。Since the conventional lead frame taping is performed on the island surface side of the external lead, in the present embodiment, the lead frame taping and the island slit closing can be easily performed only by changing the shape of the die punch of the tape 2. The simultaneous application of the tape becomes possible. In this case, there is no increase in the cost of the tape or the number of man-hours for assembling the lead frame. However, it can be said that the first embodiment is good in terms of ease of processing and versatility.
【００２５】[0025]
【発明の効果】以上説明したように、本発明のリードフ
レームでは、アイランドのスリット効果をそのまま有
し、かつ樹脂の流動の経路となるスリットをテープで塞
いであるスリット入りアイランドの欠点である、樹脂封
止時のボンディングワイヤ変形を生じないという効果が
ある。従って、本発明のリードフレームを用いた場合、
高い信頼性を有する半導体装置が製造できると供に、そ
の製造方法が高精度化されるようになる。As described above, in the lead frame of the present invention, there are disadvantages of the island with a slit, which has the slit effect of the island as it is and closes the slit which is the flow path of the resin with the tape. There is an effect that the bonding wire is not deformed at the time of resin sealing. Therefore, when the lead frame of the present invention is used,
A semiconductor device having high reliability can be manufactured, and the manufacturing method thereof becomes highly accurate.
【図１】本発明の第一の実施形態のリードフレームの平
面図及び断面図である。FIG. 1 is a plan view and a cross-sectional view of a lead frame according to a first embodiment of the present invention.
【図２】本発明の第二の実施形態のアイランド部を示す
平面図及び断面図である。2A and 2B are a plan view and a cross-sectional view illustrating an island portion according to a second embodiment of the present invention.
【図３】従来のリードフレームに半導体チップを樹脂封
止する際の樹脂流動経路を示す断面図である。FIG. 3 is a cross-sectional view illustrating a resin flow path when a semiconductor chip is resin-sealed in a conventional lead frame.
【図４】従来のリードフレームの平面図である。FIG. 4 is a plan view of a conventional lead frame.
１ アイランド部 ２ テープ ３ 接着剤 ４ 外部リード ５ 半導体チップ ６ ボンディングワイヤ ７ モールド樹脂 ８ スリット DESCRIPTION OF SYMBOLS 1 Island part 2 Tape 3 Adhesive 4 External lead 5 Semiconductor chip 6 Bonding wire 7 Mold resin 8 Slit
Claims (5)
置のリードフレームにおいて、前記スリット部分にテー
プが貼りつけられたことを特徴とするリードフレーム。1. A lead frame of a semiconductor device having a slit in an island, wherein a tape is attached to the slit.
全面にテープが貼りつけられた請求項１記載のリードフ
レーム。2. The lead frame according to claim 1, wherein a tape is stuck on the entire back surface of the island so as to cover the slit.
一部分にテープが貼りつけられた請求項１記載のリード
フレーム。3. The lead frame according to claim 1, wherein a tape is attached to a part of the island surface so as to cover the slit.
一部分にテープが貼りつけられた請求項１記載のリード
フレーム。4. The lead frame according to claim 1, wherein a tape is attached to a part of the back surface of the island so as to cover the slit.
プ貼り付けを前記リードフレームのテーピングと同時に
行うことを特徴とするリードフレームの製造方法。5. A method for manufacturing a lead frame, comprising: attaching a tape to an island portion of the lead frame at the same time as taping the lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9060552A JPH10256454A (en) | 1997-03-14 | 1997-03-14 | Lead frame and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9060552A JPH10256454A (en) | 1997-03-14 | 1997-03-14 | Lead frame and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256454A true JPH10256454A (en) | 1998-09-25 |
Family
ID=13145575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9060552A Pending JPH10256454A (en) | 1997-03-14 | 1997-03-14 | Lead frame and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256454A (en) |
-
1997
- 1997-03-14 JP JP9060552A patent/JPH10256454A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539251A (en) | Tie bar over chip lead frame design | |
| JP2670408B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US5218229A (en) | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment | |
| US20030006492A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7952177B2 (en) | Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads | |
| JPH0685222A (en) | Solid-state image sensing device | |
| JP2560205B2 (en) | Plastic package structure for power element and assembling method thereof | |
| JPH1012773A (en) | Resin-sealed semiconductor device and its manufacture | |
| JP2001015668A (en) | Resin-sealed semiconductor package | |
| KR100366111B1 (en) | Structure of Resin Sealed Semiconductor Device | |
| JPH098186A (en) | Semiconductor integrated circuit device and its manufacture | |
| JP3226244B2 (en) | Resin-sealed semiconductor device | |
| JPH10256454A (en) | Lead frame and its manufacture | |
| JP3013810B2 (en) | Method for manufacturing semiconductor device | |
| JP2686240B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2002076234A (en) | Resin-sealed semiconductor device | |
| JPH06216282A (en) | Resin sealed semiconductor device | |
| JP3345759B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08288428A (en) | Resin-sealed semiconductor device | |
| JPH0621303A (en) | Lead frame for semiconductor device and manufacture thereof | |
| JPH02144946A (en) | Semiconductor device | |
| JPH0621304A (en) | Manufacture of lead frame and semiconductor device | |
| JPS5986251A (en) | Leadframe for resin-sealed semiconductor device | |
| JP3251436B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JPH05275570A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990223 |