JP2002076234A - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor deviceInfo
- Publication number
- JP2002076234A JP2002076234A JP2000252837A JP2000252837A JP2002076234A JP 2002076234 A JP2002076234 A JP 2002076234A JP 2000252837 A JP2000252837 A JP 2000252837A JP 2000252837 A JP2000252837 A JP 2000252837A JP 2002076234 A JP2002076234 A JP 2002076234A
- Authority
- JP
- Japan
- Prior art keywords
- island
- resin
- semiconductor device
- leads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アイランドの裏面
が樹脂パッケージから露出し、かつ、各リードは樹脂パ
ッケージの中間部から導出される構造の樹脂封止型半導
体装置に関する。さらに詳しくは、アイランドの底面と
各リードのワイヤボンディングされる先端部で形成され
る面との間隔が大きい場合でも、アイランドが変形せ
ず、かつ、アイランドにワイヤボンディングをする場合
でも容易にワイヤボンディングをすることができる構造
の樹脂封止型半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device having a structure in which a back surface of an island is exposed from a resin package and each lead is led out from an intermediate portion of the resin package. More specifically, even when the distance between the bottom surface of the island and the surface formed by the wire-bonded tip of each lead is large, even if the island is not deformed and wire bonding is performed on the island, wire bonding can be easily performed. The present invention relates to a resin-sealed semiconductor device having a structure capable of performing the following.
【０００２】[0002]
【従来の技術】パワートランジスタなどの高電力を消費
する素子を有する半導体装置では、その熱放散を向上さ
せるために、半導体チップをボンディングするアイラン
ドを樹脂パッケージから露出させ、その露出したアイラ
ンド部を直接実装基板などにハンダ付けすることにより
熱放散を図ったり、アイランド部を実装基板と反対側に
露出させ、その露出したアイランド部に放熱板を設ける
ことにより熱放散を図るなどの構造が採用されている。2. Description of the Related Art In a semiconductor device having a high power consuming element such as a power transistor, an island for bonding a semiconductor chip is exposed from a resin package in order to improve heat dissipation, and the exposed island portion is directly exposed. Heat dissipation is achieved by soldering to the mounting board, etc., or the island is exposed to the opposite side of the mounting board, and a heatsink is provided on the exposed island to dissipate heat. I have.
【０００３】このような構造の半導体装置は、たとえば
図３にその断面説明図およびリードフレームの状態の平
面説明図が示されるように、半導体チップ３を図示しな
い銀ペーストなどの接着剤によりボンディングするアイ
ランド１の周囲に複数のリード２が配列されており、半
導体チップ３の各電極端子と複数のリード２との間が金
線などのワイヤ４によりワイヤボンディングされて電気
的に接続されている。そして、半導体チップ３のボンデ
ィングおよびワイヤボンディングがなされた側である表
面側が樹脂によりモールドされて樹脂パッケージ６が形
成されている。アイランド１は、吊りリード５によって
支持され、その吊りリード５に折曲げ部５ａが形成さ
れ、その間が延ばされて図３（ａ）に示されるように、
アイランド１が下側に下げられる、いわゆるダウンセッ
トされて、樹脂パッケージ６からその裏面が露出するよ
うになっている。In a semiconductor device having such a structure, the semiconductor chip 3 is bonded by an adhesive such as a silver paste (not shown) as shown in FIG. A plurality of leads 2 are arranged around the island 1, and each electrode terminal of the semiconductor chip 3 and the plurality of leads 2 are electrically connected by wire bonding with a wire 4 such as a gold wire. Then, the resin package 6 is formed by molding the front surface side of the semiconductor chip 3 on which the bonding and the wire bonding have been performed with resin. The island 1 is supported by the suspension lead 5, a bent portion 5 a is formed in the suspension lead 5, and an interval therebetween is extended, as shown in FIG.
The island 1 is lowered to the lower side, that is, so-called down-set, so that the back surface is exposed from the resin package 6.
【０００４】図３に示される構造は、半導体チップ３の
アース端子がアイランド１とダイボンディング材などに
より電気的に接続され、そのアイランドとリード２のう
ちの１本とが、アース用ワイヤ４ｂによりワイヤボンデ
ィング（グランド打ち）されている。そして、各リード
２は、樹脂パッケージ６が形成された後に、リードフレ
ームから切断分離され、たとえば図３（ａ）に示される
ように、ガルウィング形状にフォーミングされることに
より、表面実装できる構造にされ、実装基板などにリー
ドの先端部をハンダ付けすると共にアイランド１部も実
装基板にハンダ付けすることにより放熱できるようにさ
れている。この各リードのフォーミングは、その先端部
がアイランドと反対側にハンダ付け面が形成されること
により、アイランドの裏面を上面に露出させ、その露出
面に放熱フィンが形成される場合もある。In the structure shown in FIG. 3, the ground terminal of the semiconductor chip 3 is electrically connected to the island 1 by a die bonding material or the like, and the island and one of the leads 2 are connected by a ground wire 4b. Wire bonding (grounding) is performed. After the resin package 6 is formed, each lead 2 is cut and separated from the lead frame, and is formed into a gull-wing shape, for example, as shown in FIG. The tip of the lead is soldered to a mounting board and the island 1 is also soldered to the mounting board so that heat can be dissipated. In the forming of each lead, a soldering surface is formed at the tip end on the side opposite to the island, so that the back surface of the island is exposed to the upper surface, and a radiation fin may be formed on the exposed surface.
【０００５】[0005]
【発明が解決しようとする課題】前述のようなダウンセ
ットによりアイランドが樹脂パッケージから露出し、ア
イランドにアース用のワイヤボンディングがなされる
（グランド打ちされる）構造では、グランド打ちされた
アイランドと樹脂パッケージとの界面がそのまま外部に
露出するため、水分が侵入しやすく、とくにワイヤボン
ディングの金線と樹脂との密着性は良くないため、水分
が侵入しやすく、ワイヤとして用いられる金線が水分な
どにより腐食されやすいという問題がある。In the structure in which the island is exposed from the resin package due to the above-described downsetting and the island is grounded by wire bonding (grounding), the island and the resin are grounded. Since the interface with the package is exposed to the outside as it is, moisture easily penetrates. In particular, since the adhesion between the gold wire of the wire bonding and the resin is not good, moisture easily penetrates, and the gold wire used as the wire has moisture. There is a problem that it is easily corroded.
【０００６】さらに、前述のようなダウンセットされる
リードフレームでは、樹脂パッケージの厚さが１ｍｍ程
度あるものでは、吊りリード５のダウンセットの量、す
なわち段差Ｈ（図３（ａ）参照）が０.４３ｍｍ程度あ
り、リード面からかなり深い位置にダウンセットする成
形を行わなければならない。そのため、一度の変形で深
いダウンセットを行うとアイランドが変形しやすいと共
に、前述のアイランド１にアース用のワイヤボンディン
グを行なう場合、半導体チップ３が大きく、アイランド
１端辺までの間隔が小さいと、ワイヤボンディングのキ
ャピラリ（ボンディングのヘッド）がリード２の先端と
半導体チップ３とにぶつかり、ワイヤボンディングでき
ないという問題がある。Further, in the above-described lead frame which is set down, if the thickness of the resin package is about 1 mm, the amount of down set of the suspension lead 5, that is, the step H (see FIG. 3A) is reduced. It has a thickness of about 0.43 mm, and must be down-set at a considerably deeper position from the lead surface. Therefore, if a deep downset is performed by a single deformation, the island is likely to be deformed, and if wire bonding for grounding is performed on the above-described island 1, if the semiconductor chip 3 is large and the distance to the edge of the island 1 is small, There is a problem that the wire bonding capillary (bonding head) collides with the tip of the lead 2 and the semiconductor chip 3 and cannot perform wire bonding.
【０００７】本発明はこのような問題を解決し、アイラ
ンドを樹脂パッケージから露出させる構造の半導体装置
で、そのダウンセット量が大きくてもアイランドを変形
させることなく、安定した状態でダウンセットできると
共に、アイランドにアース用のワイヤボンディングをす
る（グランド打ちをする）場合でも、その信頼性を向上
させることができる構造の半導体装置を提供することを
目的とする。SUMMARY OF THE INVENTION The present invention solves such a problem and provides a semiconductor device having a structure in which an island is exposed from a resin package. Even if the downset amount is large, the island can be downset in a stable state without deforming the island. It is another object of the present invention to provide a semiconductor device having a structure capable of improving the reliability even when wire bonding for grounding is performed on an island (grounding is performed).
【０００８】[0008]
【課題を解決するための手段】本発明による樹脂封止型
半導体装置は、表面側に半導体チップをボンディングす
るアイランドと、該アイランドの周囲の少なくとも一部
に配列される複数のリードと、前記半導体チップの各電
極端子と前記複数のリードとをそれぞれ電気的に接続す
る複数のワイヤと、前記アイランドの裏面側を露出さ
せ、かつ、前記アイランドの表面側および前記複数のリ
ーどと接続されるワイヤ部分を被覆する樹脂パッケージ
とからなり、前記アイランドは、該アイランドを支持す
る吊りリードの変形により、前記複数のリードの前記ワ
イヤと接続される部分が並ぶ面から、下側に下げられる
第１の段差を有し、かつ、該アイランドの中心部はその
外周部よりさらに下側に下げられる第２の段差を有する
ように形成され、該アイランドの中心部の裏面が前記樹
脂パッケージから露出されている。According to the present invention, there is provided a resin-encapsulated semiconductor device according to the present invention, comprising: an island for bonding a semiconductor chip to a front surface side; a plurality of leads arranged at least partially around the island; A plurality of wires for electrically connecting each of the electrode terminals of the chip and the plurality of leads; and a wire for exposing the back surface of the island and connecting to the front surface of the island and the plurality of leads. A resin package that covers the portion, wherein the island is lowered from the surface where the portions of the plurality of leads connected to the wires are lined down by deformation of the suspension lead that supports the island. The island has a step, and the center of the island is formed to have a second step which is further lowered below the outer periphery thereof, The rear surface of the central portion of Irando is exposed from the resin package.
【０００９】ここに表面側および裏面側とは、アイラン
ドやリードにおいて、半導体チップがボンディングされ
たり、ワイヤがボンディングされる面が表面側であり、
その反対面が裏面側であることを意味している。[0009] Here, the front side and the back side refer to the surface to which a semiconductor chip or a wire is bonded in an island or a lead.
The opposite surface is the back side.
【００１０】この構造にすることにより、アイランドが
ダウンセットされる場合、吊りリードで１回段差が形成
され、さらにアイランド内で第２の段差が形成されるた
め、段差の全体の量が大きくても、無理なく段差を形成
することができる。この場合でも、アイランドの外周部
は全周に亘って連結されており、その内側で中心部がさ
らにダウンセットされているため、第２の段差による段
差形成を行っても、非常にアイランドの平面度を安定に
維持することができる。さらに、グランド打ちを行う場
合でも、その外周部にワイヤボンディングを行うことに
より、半導体チップがボンディングされる中心部との間
に段差があるため、グランド打ちされる外周部の真横に
は半導体チップはなく、キャピラリがぶつかることもな
い。さらに、グランド打ちは、底面より高い中間位置の
アイランドの外周部にワイヤボンディングすることによ
りなされているため、その外周部は完全に樹脂パッケー
ジにより被覆され、界面を介して水分などがワイヤの部
分までは到達し難く、ワイヤの腐食なども生じ難い。According to this structure, when the island is set down, a step is formed once by the suspension lead and a second step is formed in the island, so that the total amount of the step is large. Also, a step can be formed without difficulty. Even in this case, the outer peripheral portion of the island is connected over the entire circumference, and the central portion is further downset inside the island. Therefore, even if the step is formed by the second step, the island is very flat. The degree can be kept stable. Further, even when grounding is performed, since the outer peripheral portion is wire-bonded, there is a step between the semiconductor chip and the center portion to which the semiconductor chip is bonded. There is no capillary hit. Furthermore, since grounding is performed by wire bonding to the outer periphery of the island located at an intermediate position higher than the bottom surface, the outer periphery is completely covered with the resin package, and moisture etc. reaches the wire portion through the interface Is hard to reach, and corrosion of the wire is hardly caused.
【００１１】具体的には、前記アイランドの外周部と中
心部との間にスリットが形成されることにより、該スリ
ットの間に前記外周部と中心部との連結部が形成され、
該連結部の変形により前記第２の段差が形成されれば、
無理なく段差が形成される。Specifically, a slit is formed between the outer peripheral portion and the central portion of the island, so that a connecting portion between the outer peripheral portion and the central portion is formed between the slits,
If the second step is formed by the deformation of the connecting portion,
A step is formed without difficulty.
【００１２】前記半導体チップのアース端子と前記複数
のリードの１つとを接続するワイヤの前記半導体チップ
側とのボンディングが、前記アイランドの前記外周部に
なされることにより、前述のように、ワイヤボンディン
グを行いやすいと共に、水分などの侵入を防止すること
ができ、信頼性が向上する。As described above, wire bonding between the ground terminal of the semiconductor chip and one of the leads is performed on the outer periphery of the island by bonding the wire to the semiconductor chip. Can be easily performed, and intrusion of moisture or the like can be prevented, and the reliability is improved.
【００１３】前記アイランドの前記外周部に、第２の半
導体チップをボンディングすることもできる。[0013] A second semiconductor chip may be bonded to the outer peripheral portion of the island.
【００１４】[0014]
【発明の実施の形態】つぎに、図面を参照しながら本発
明の樹脂封止型半導体装置について説明をする。本発明
による樹脂封止型半導体装置は、図１にその一実施形態
であるＱＦＰの断面説明図およびパッケージの上部部分
を除去した平面説明図と外観側面図が示されるように、
アイランド１の周囲の少なくとも一部に、複数のリード
２が配列されている。アイランド１の表面側には、半導
体チップ３がボンディングされている。この半導体チッ
プ３の各電極端子と複数のリード２との間はそれぞれ複
数のワイヤ４により、電気的に接続され、それらの表面
側が樹脂パッケージ６により被覆されている。図１に示
される例では、アイランド１が、スリット１ｃで区画さ
れる中心部１ａと外周部１ｂとからなり、中心部１ａと
外周部１ｂとはスリット１ｃの間の連結部１ｄにより連
結されており、アイランド１が、吊りリード５の変形に
より形成される第１の段差部と、連結部１ｄの変形によ
り形成される第２の段差部とによる２段下げにより、ア
イランド１の裏面が樹脂パッケージ６から露出する構造
になっていることに特徴がある。Next, a resin-sealed semiconductor device of the present invention will be described with reference to the drawings. The resin-sealed semiconductor device according to the present invention has a cross-sectional explanatory view of a QFP as one embodiment thereof, a plan explanatory view in which an upper part of a package is removed, and an external side view, as shown in FIG.
A plurality of leads 2 are arranged at least partially around the island 1. A semiconductor chip 3 is bonded to the surface of the island 1. Each of the electrode terminals of the semiconductor chip 3 and the plurality of leads 2 are electrically connected by a plurality of wires 4, respectively, and their surface sides are covered with a resin package 6. In the example shown in FIG. 1, the island 1 includes a central portion 1a and an outer peripheral portion 1b defined by a slit 1c, and the central portion 1a and the outer peripheral portion 1b are connected by a connecting portion 1d between the slits 1c. When the island 1 is lowered by two steps by a first step formed by the deformation of the suspension lead 5 and a second step formed by the deformation of the connecting portion 1d, the back surface of the island 1 is formed by a resin package. 6 is characterized by being exposed.
【００１５】すなわち、アイランド１は、外周部１ｂと
中心部１ａとの間に段差を形成し得るような細い連結部
１ｄが形成されており、その連結部１ｄの変形により第
２の段差が形成されている。このリードフレームは、通
常のリードフレームを形成するのと同様に、複数のリー
ド２およびアイランド１部を形成するように、たとえば
Ｃｕや４２Ｎｉなどからなり、厚さが０.１〜０.２ｍｍ
程度の薄い板状体に打抜きまたはエッチングなどを行う
ことにより形成される。この際、アイランド１の外周部
１ｂと中心部１ａとを区画できるようにスリット１ｃを
設けることにより連結部１ｄを形成しておき、その後成
形金型により成形することにより段差が形成される。こ
の際、リードフレームのフレーム面（板状体の平面）、
アイランド１の外周部１ｂ、およびアイランド１の中心
部１ａをそれぞれ金型により挟みつけるように金型が形
成されているため、フレーム面、アイランド１の外周部
１ｂおよび中心部１ａは平坦に保たれ、それぞれを結ぶ
吊りリード５および連結部１ｄが引っ張られて変形し、
図１（ａ）に吊りリード５を通る線（図１（ｂ）のＡ−
Ａ線）の断面説明図が示されるように、２段の段差が形
成されてダウンセットされている。That is, the island 1 is formed with a thin connecting portion 1d capable of forming a step between the outer peripheral portion 1b and the central portion 1a, and a second step is formed by deformation of the connecting portion 1d. Have been. This lead frame is made of, for example, Cu or 42Ni, and has a thickness of 0.1 to 0.2 mm so as to form a plurality of leads 2 and one part of an island in the same manner as forming a normal lead frame.
It is formed by punching or etching a thin plate-like body. At this time, the connecting portion 1d is formed by providing a slit 1c so that the outer peripheral portion 1b and the central portion 1a of the island 1 can be partitioned, and then a step is formed by molding with a molding die. At this time, the frame surface of the lead frame (plane of the plate-like body),
Since the outer peripheral portion 1b of the island 1 and the central portion 1a of the island 1 are formed so as to be sandwiched by the respective molds, the frame surface, the outer peripheral portion 1b and the central portion 1a of the island 1 are kept flat. The suspension lead 5 and the connecting portion 1d connecting each are pulled and deformed,
FIG. 1A shows a line passing through the suspension lead 5 (A- in FIG. 1B).
As shown in the cross-sectional view (line A), two steps are formed and down-set.
【００１６】このアイランド１の形状は、この例に限定
されることなく、２段で所望の段差を形成できるような
形状になっておればよく、アイランド１の外周部１ｂと
中心部１ａとを連結する連結部１ｄも図１に示されるよ
うな４か所には限らず、スリット１ｃが一辺に１個では
なく、複数個に形成されて、４個以上の多数数個の連結
部１ｄにより形成されても良い。The shape of the island 1 is not limited to this example, but may be any shape that can form a desired step in two steps. The connecting portion 1d to be connected is not limited to the four places as shown in FIG. 1, and the slit 1c is formed not in one on one side but in a plurality, and is formed by a plurality of four or more connecting portions 1d. It may be formed.
【００１７】アイランド１の中心部１ａには、半導体チ
ップ３が図示しない導電性接着剤によりダイボンディン
グされ、さらに半導体チップ３の各電極端子は金線４な
どによりワイヤボンディングがなされている。この際、
半導体チップ３のアース端子は、半導体チップ３の裏面
および導電性接着剤を介して、アイランド１に直接電気
的に接続され、リード２の１本とアース用ワイヤ４ｂに
よりワイヤボンディングされている。半導体チップ３の
他の電極端子は、通常の半導体装置と同様に金線などの
ワイヤ４によりボンディングされている。そして、その
周囲が樹脂により封止された後に、各リード２およびア
イランド１を支持する吊りリード５がリードフレームか
ら切断分離され、リード２がフォーミングされることに
より図１（ｃ）に示される半導体装置の形状に形成され
る。樹脂パッケージ６も通常のＩＣを製造する場合に用
いられるのと同様に、黒色のフィラーなどを混入したエ
ポキシ樹脂によるトランスファモールドなどにより形成
される。また、リード２のフォーミングも、図１（ｃ）
に示される形状に限らず、図の上面側にガルウイング形
状にフォーミングされても良い。A semiconductor chip 3 is die-bonded to the center 1a of the island 1 by a conductive adhesive (not shown), and each electrode terminal of the semiconductor chip 3 is wire-bonded by a gold wire 4 or the like. On this occasion,
The ground terminal of the semiconductor chip 3 is directly electrically connected to the island 1 via the back surface of the semiconductor chip 3 and the conductive adhesive, and is wire-bonded to one of the leads 2 by a ground wire 4b. The other electrode terminals of the semiconductor chip 3 are bonded by wires 4 such as gold wires as in a normal semiconductor device. Then, after the periphery thereof is sealed with a resin, the suspension leads 5 supporting the leads 2 and the islands 1 are cut and separated from the lead frame, and the leads 2 are formed by forming the semiconductor shown in FIG. It is formed in the shape of the device. The resin package 6 is also formed by transfer molding using an epoxy resin mixed with a black filler or the like, similarly to the case used in manufacturing a normal IC. Also, the forming of the lead 2 is shown in FIG.
The shape may be formed in a gull-wing shape on the upper surface side of the figure without being limited to the shape shown in FIG.
【００１８】本発明によれば、アイランドを樹脂パッケ
ージから露出させるためのダウンセットが、アイランド
を支持する吊りリードと、アイランド部との２か所で段
差が形成されているため、吊りリードの無理な変形を生
じさせなくても深いダウンセットを行うことができる。
しかも、アイランドの外周部は第１の段差による少ない
段下げの状態で周囲が連結されているため、非常に安定
で、変形することなくその平面度を保つことができる。
そして、その外周部を保持しながらさらにそのアイラン
ドに段下げの加工がなされるため、第１の段差の吊りリ
ードの変形した部分をさらに変形させる必要はなく、ア
イランドの中心部を非常に平坦性よく段下げをすること
ができる。According to the present invention, the downset for exposing the island from the resin package has two steps, the suspension lead supporting the island and the island portion, so that the suspension lead cannot be imposed. A deep downset can be performed without causing significant deformation.
In addition, since the outer periphery of the island is connected in a state of being lowered by the first step with a small step, it is very stable and can maintain its flatness without being deformed.
The island is further stepped down while holding its outer peripheral portion, so that it is not necessary to further deform the deformed portion of the suspension lead of the first step, and the center of the island is extremely flat. Step down can be done well.
【００１９】さらに、本発明によれば、アイランドの段
下げが２段階でなされているため、アイランドに直接ア
ース用のワイヤをボンディングする場合でも、中間的高
さであるアイランドの外周部にボンディングをすれば良
く、ワイヤボンディングのキャピラリの先端部を段下げ
された狭い部分に入れる必要はなく、半導体チップの欠
けや、ワイヤボンディング不良の発生を防ぐことがで
き、非常にワイヤボンディングの信頼性が向上すると共
に、作業が非常に行いやすいという利点がある。しか
も、アイランドの外周部は樹脂パッケージから外部には
露出しないため、外周部と樹脂パッケージとの界面が外
部には露出せず、外部から水分などが直接ワイヤ部分に
侵入してワイヤを腐食するということもなくなる。その
結果、より一層ワイヤボンディングの信頼性が向上す
る。Further, according to the present invention, since the island is lowered in two stages, even when a ground wire is directly bonded to the island, the bonding is performed on the outer peripheral portion of the island at an intermediate height. It is not necessary to insert the tip of the capillary for wire bonding into the narrow part that is stepped down, which can prevent chipping of the semiconductor chip and wire bonding failure, greatly improving the reliability of wire bonding. In addition, there is an advantage that work is very easy. Moreover, since the outer peripheral portion of the island is not exposed to the outside from the resin package, the interface between the outer peripheral portion and the resin package is not exposed to the outside, and moisture or the like directly enters the wire portion from the outside and corrodes the wire. No more. As a result, the reliability of wire bonding is further improved.
【００２０】前述の例では、アイランドの外周部１ｂ
は、その平坦性を維持するためと、グランド打ちのため
のアース用ワイヤボンディングをすることのみに用いた
が、このようなアイランド中心部と段差のあるアイラン
ドの外周部があることにより、図２にアイランド部のみ
の平面説明図が示されるように、その外周部に、ダイオ
ードチップなどの第２の半導体チップ３ａをマウントす
ることができる。すなわち、ＩＣなどの半導体装置と別
個に形成された、たとえばサージ吸収用のツェナーダイ
オードなどを組み込みたい場合があるが、このような深
く段下げされたアイランドの周端部に第２の半導体チッ
プ３ａがマウントされると、前述のグランド打ちと同様
に、ワイヤボンディングが非常に難しいという問題があ
るが、中間的な高さにあるアイランドの外周部に第２の
半導体チップ３ａがマウントされることによりそのよう
な問題もなく、簡単に組み立てることができる。In the above example, the outer peripheral portion 1b of the island
Was used only to maintain the flatness and to perform ground wire bonding for grounding. However, due to the existence of such an island central portion and an outer peripheral portion of an island having a step, FIG. As shown in the plan view of only the island portion, a second semiconductor chip 3a such as a diode chip can be mounted on the outer peripheral portion. That is, there is a case where it is desired to incorporate, for example, a Zener diode for surge absorption, which is formed separately from a semiconductor device such as an IC, but the second semiconductor chip 3a is provided at the peripheral end of such a deeply lowered island. Is mounted, there is a problem that the wire bonding is very difficult, as in the case of the grounding described above. However, the second semiconductor chip 3a is mounted on the outer peripheral portion of the island at an intermediate height. It is easy to assemble without such problems.
【００２１】さらに、前述の各例では、アイランドの４
隅から吊りリードにより支持され、４角形状のアイラン
ドの周囲に複数のリードが配列されるＱＦＰの例であっ
たが、ＳＯＰタイプなど他のリードフレームでも、アイ
ランドを大きく段下げして、樹脂パッケージからアイラ
ンドの裏面を露出させるタイプの半導体装置に同様に適
用できる。Further, in each of the above-described examples, 4
The QFP is an example of a QFP in which a plurality of leads are arrayed around a quadrangular island, supported by hanging leads from the corners. The present invention can be similarly applied to a semiconductor device of a type in which the back surface of an island is exposed.
【００２２】[0022]
【発明の効果】以上説明したように、本発明によれば、
アイランドの裏面を露出させる場合に、そのダウンセッ
ト量が多くても、１か所で大きな変形をさせないため、
非常に平坦性よくダウンセットを施すことができ、作業
性および信頼性が非常に向上する。さらに、アイランド
にアース用のワイヤボンディングを行う場合でも、その
作業が非常に簡単であると共にボンディングの信頼性お
よび水分の侵入による腐食に対する信頼性が大幅に向上
し、非常に信頼性の高い半導体装置が得られる。As described above, according to the present invention,
When exposing the back surface of the island, even if the down set amount is large, it does not cause large deformation at one place,
Downset can be performed with very flatness, and workability and reliability are greatly improved. Further, even when wire bonding for grounding is performed on the island, the operation is very simple, and the reliability of bonding and the reliability against corrosion due to intrusion of moisture are greatly improved. Is obtained.
【図１】本発明による樹脂封止型半導体装置の一実施形
態を示す断面、パッケージの上部を除去した平面および
側面の説明図である。FIG. 1 is a cross-sectional view showing an embodiment of a resin-encapsulated semiconductor device according to the present invention, and is an explanatory view of a plane and a side surface from which an upper portion of a package is removed.
【図２】アイランド部の外周部に第２の半導体チップを
マウントした例を示す平面説明図である。FIG. 2 is an explanatory plan view showing an example in which a second semiconductor chip is mounted on an outer peripheral portion of an island portion.
【図３】従来のダウンセットによりアイランド裏面を樹
脂パッケージから露出させた半導体装置の断面および樹
脂パッケージを除去した状態の平面の説明図である。FIG. 3 is an explanatory diagram of a cross section of a semiconductor device in which a back surface of an island is exposed from a resin package by a conventional downset, and a plan view in a state where the resin package is removed.
１ アイランド １ａ 中心部 １ｂ 外周部 １ｃ スリット １ｄ 連結部 ２ リード ３ 半導体チップ ４ ワイヤ ５ 吊りリード ６ 樹脂パッケージ DESCRIPTION OF SYMBOLS 1 Island 1a Central part 1b Outer part 1c Slit 1d Connecting part 2 Lead 3 Semiconductor chip 4 Wire 5 Suspension lead 6 Resin package
Claims (4)
るアイランドと、該アイランドの周囲の少なくとも一部
に配列される複数のリードと、前記半導体チップの各電
極端子と前記複数のリードとをそれぞれ電気的に接続す
る複数のワイヤと、前記アイランドの裏面側を露出さ
せ、かつ、前記アイランドの表面側および前記複数のリ
ードと接続されるワイヤ部分を被覆する樹脂パッケージ
とからなり、前記アイランドは、該アイランドを支持す
る吊りリードの変形により、前記複数のリードの前記ワ
イヤと接続される部分が並ぶ面から、下側に下げられる
第１の段差を有し、かつ、該アイランドの中心部はその
外周部よりさらに下側に下げられる第２の段差を有する
ように形成され、該アイランドの中心部の裏面が前記樹
脂パッケージから露出されてなる樹脂封止型半導体装
置。1. An island for bonding a semiconductor chip to a front surface side, a plurality of leads arranged on at least a part of a periphery of the island, and each electrode terminal of the semiconductor chip and the plurality of leads are electrically connected. And a resin package for exposing a back surface side of the island and covering a wire portion connected to the front surface side of the island and the plurality of leads. Has a first step which is lowered downward from a surface where portions of the plurality of leads connected to the wires are arranged, and a center of the island is an outer peripheral portion thereof. The island is formed so as to have a second step which is further lowered further, and the back surface at the center of the island is exposed from the resin package. A resin-encapsulated semiconductor device.
にスリットが形成されることにより、該スリットの間に
前記外周部と中心部との連結部が形成され、該連結部の
変形により前記第２の段差が形成されてなる請求項１記
載の樹脂封止型半導体装置。2. A slit is formed between an outer peripheral portion and a central portion of the island, so that a connecting portion between the outer peripheral portion and the central portion is formed between the slits. The resin-encapsulated semiconductor device according to claim 1, wherein the second step is formed.
数のリードの１つとを接続するワイヤの前記半導体チッ
プ側とのボンディングが、前記アイランドの前記外周部
になされてなる請求項１または２記載の樹脂封止型半導
体装置。3. The island according to claim 1, wherein a wire connecting a ground terminal of the semiconductor chip and one of the plurality of leads is bonded to the semiconductor chip side on the outer peripheral portion of the island. Resin-sealed semiconductor device.
半導体チップがボンディングされてなる請求項１、２ま
たは３記載の樹脂封止型半導体装置。4. The resin-encapsulated semiconductor device according to claim 1, wherein a second semiconductor chip is bonded to the outer peripheral portion of the island.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252837A JP2002076234A (en) | 2000-08-23 | 2000-08-23 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252837A JP2002076234A (en) | 2000-08-23 | 2000-08-23 | Resin-sealed semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076234A true JP2002076234A (en) | 2002-03-15 |
Family
ID=18742020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252837A Pending JP2002076234A (en) | 2000-08-23 | 2000-08-23 | Resin-sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076234A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165777A (en) * | 2009-01-14 | 2010-07-29 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
| JP2013016851A (en) * | 2012-09-21 | 2013-01-24 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| JP2014030049A (en) * | 2013-10-07 | 2014-02-13 | Renesas Electronics Corp | Semiconductor device |
| CN104143518A (en) * | 2013-05-10 | 2014-11-12 | 瑞萨电子株式会社 | Method of manufacturing semiconductor device and semiconductor device |
| JP2020025145A (en) * | 2016-02-17 | 2020-02-13 | 株式会社三井ハイテック | Lead frame and semiconductor package |
| CN111668107A (en) * | 2012-12-06 | 2020-09-15 | 美格纳半导体有限公司 | Multi-chip package and method of manufacturing the same |
-
2000
- 2000-08-23 JP JP2000252837A patent/JP2002076234A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165777A (en) * | 2009-01-14 | 2010-07-29 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
| JP2013016851A (en) * | 2012-09-21 | 2013-01-24 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| CN111668107A (en) * | 2012-12-06 | 2020-09-15 | 美格纳半导体有限公司 | Multi-chip package and method of manufacturing the same |
| CN104143518A (en) * | 2013-05-10 | 2014-11-12 | 瑞萨电子株式会社 | Method of manufacturing semiconductor device and semiconductor device |
| JP2014220439A (en) * | 2013-05-10 | 2014-11-20 | ルネサスエレクトロニクス株式会社 | Method of manufacturing semiconductor device and semiconductor device |
| JP2014030049A (en) * | 2013-10-07 | 2014-02-13 | Renesas Electronics Corp | Semiconductor device |
| JP2020025145A (en) * | 2016-02-17 | 2020-02-13 | 株式会社三井ハイテック | Lead frame and semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437429B1 (en) | Semiconductor package with metal pads | |
| US7176557B2 (en) | Semiconductor device | |
| JP3118167B2 (en) | Electronic package and manufacturing method thereof | |
| JP3420057B2 (en) | Resin-sealed semiconductor device | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| US6703691B2 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
| JP2002076234A (en) | Resin-sealed semiconductor device | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| JP3109490B2 (en) | Semiconductor device | |
| JP3565114B2 (en) | Resin-sealed semiconductor device | |
| JP2001135767A (en) | Semiconductor device and method of manufacturing the same | |
| KR20020093250A (en) | ELP type leadframe and ELP using the same | |
| JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
| KR100819794B1 (en) | Lead-frame and method for manufacturing semi-conductor package using such | |
| JP2004119610A (en) | Lead frame and resin sealing semiconductor device using same, and method for manufacturing the same device | |
| KR20090012378A (en) | Semiconductor package | |
| JP3499655B2 (en) | Semiconductor device | |
| JP3215505B2 (en) | Standard lead frame and method of manufacturing lead frame using this standard lead frame | |
| JPH05211247A (en) | Semiconductor device | |
| JP2006032773A (en) | Semiconductor device | |
| KR200295664Y1 (en) | Stack semiconductor package | |
| KR0141945B1 (en) | Semiconductor package and leadframe with heat sink | |
| JPH04241444A (en) | Semiconductor device | |
| JPH06204389A (en) | Semiconductor device and its manufacture | |
| KR0179922B1 (en) | Perpendicular package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |