JPH10254820A - バス制御装置およびバス制御装置のバス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 - Google Patents

バス制御装置およびバス制御装置のバス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Info

Publication number
JPH10254820A
JPH10254820A JP5152497A JP5152497A JPH10254820A JP H10254820 A JPH10254820 A JP H10254820A JP 5152497 A JP5152497 A JP 5152497A JP 5152497 A JP5152497 A JP 5152497A JP H10254820 A JPH10254820 A JP H10254820A
Authority
JP
Japan
Prior art keywords
bus
identification information
access
storage medium
destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5152497A
Other languages
English (en)
Inventor
Toshiaki Iizuka
利明 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5152497A priority Critical patent/JPH10254820A/ja
Publication of JPH10254820A publication Critical patent/JPH10254820A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 デバイスを指示する簡単な操作で、バスアク
セス先を意図するデバイスが接続されるいずれかのバス
に自動的に切り換えることである。 【解決手段】 チップセット2がCPU1により指示さ
れるデバイスが接続されるバス識別情報をRAM3から
検索し、該検索したバス識別情報に基づいてアクセスす
るバス先を切り換え制御する構成を特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、所定の識別情報が
設定されている複数のバスに対するアクセスを制御する
バス制御装置およびバス制御装置のバス制御方法および
コンピュータが読み出し可能なプログラムを格納した記
憶媒体に関するものである。
【0002】
【従来の技術】従来、コンピュータ等のデータ処理装置
に複数のバスを備え、各バスに接続されるデバイスへの
アクセスを制御するバス制御装置が提案されている。
【0003】
【発明が解決しようとする課題】このようなバス制御装
置において、複数のバスのいずれかに接続されるデバイ
スにアクセスする際には、バスを識別するためのバスI
Dをユーザが指定してそのデバイスにアクセスするとい
う手続きが必要であった。すなわち、そのデバイスがど
のバスIDのバスに存在するかを、ユーザが前もって認
識する必要があり、各デバイスに対するアクセスが煩雑
となっていた。
【0004】本発明は、上記の問題点を解消するために
なされたもので、本発明の目的は、指示されるデバイス
が接続されているバス識別情報を検索してバスアクセス
先を自動変更することにより、デバイスを指示する簡単
な操作で、バスアクセス先を意図するデバイスが接続さ
れるいずれかのバスに自動的に切り換えることができる
バス制御装置およびバス制御装置のバス制御方法および
コンピュータが読み出し可能なプログラムを格納した記
憶媒体を提供することである。
【0005】
【課題を解決するための手段】本発明に係る第1の発明
は、所定の識別情報が設定されている複数のバスのいず
れかを介していずれかのデバイスへのアクセスを制御す
るバス制御装置であって、前記デバイスが存在するバス
識別情報を記憶する記憶手段と、所望のデバイスへのア
クセスを指示する指示手段と、前記指示手段により指示
されるデバイスが接続されるバス識別情報を前記記憶手
段から検索する検索手段と、前記検索手段が検索した前
記バス識別情報に基づいてアクセスするバス先を切り換
え制御する制御手段とを有するものである。
【0006】本発明に係る第2の発明は、所定の識別情
報が設定されている複数のバスのいずれかを介していず
れかのデバイスへのアクセスを制御するバス制御装置の
バス制御方法であって、メモリに記憶されるバス管理情
報に基づいて指示されるデバイスが接続されるバス識別
情報を検索する検索工程と、該検索した前記バス識別情
報に基づいてアクセスするバス先を変更する変更工程と
を有するものである。
【0007】本発明に係る第3の発明は、所定の識別情
報が設定されている複数のバスのいずれかを介していず
れかのデバイスへのアクセスを制御するコンピュータが
読み出し可能なプログラムを格納した記憶媒体であっ
て、メモリに記憶されるバス管理情報に基づいて指示さ
れるデバイスが接続されるバス識別情報を検索する検索
工程と、該検索した前記バス識別情報に基づいてアクセ
スするバス先を変更する変更工程とを含む、コンピュー
タが読み出し可能なプログラムを記憶媒体に格納したも
のである。
【0008】
【発明の実施の形態】
〔第1実施形態〕図1は、本発明の第1実施形態を示す
バス制御装置の構成を説明するブロック図である。
【0009】図において、1はCPUで、図示しないR
OM等に記憶された制御プログラム,データ等に基づい
て種々のデータ処理を行う。2はチップセット(Chi
pset)で、複数のバス9〜11に対するアクセスま
たはRAM3へのアクセスを制御する。
【0010】4,5はブリッジ回路(Bridge)
で、ブリッジ回路4はバスID=0のバス9とバスID
=1のバス10とをアクセス可能に接続し、ブリッジ回
路5はバスID=0のバス9とバスID=2のバス11
とをアクセス可能に接続する。6はデバイス(Devi
ce)で、デバイスIDが「8」に設定されている。
【0011】なお、RAM3上には、存在フラグF1
(デバイスID=8が、バスID=1上に存在すること
が既に認識されている場合、この値は「1」となり、デ
フォルトの値は「0」である),アクセスフラグF2
(デバイスID=8が、バスID=2上に存在すること
が既に認識されており、それがバスIDテーブルに記載
されている場合、この値は「1」となり、デフォルトの
値は「0」である),バスIDテーブル(デバイスID
に対して、そのIDが示すデバイスが、どのバスIDの
バス上に存在するかを記載するテーブル)を所定領域に
記憶している。
【0012】以下、本実施形態を含む後述する各実施形
態の特徴的構成について図1に基づいて説明する。
【0013】上記のように構成されたバス制御装置にお
いて、すなわち、所定の識別情報が設定されている複数
のバス(バス9〜11)のいずれかを介していずれかの
デバイス(デバイス6)へのアクセスを制御するバス制
御装置において、前記デバイスが存在するバス識別情報
を記憶する記憶手段(RAM3に確保されるバスIDテ
ーブルで管理される)と、所望のデバイスへのアクセス
を指示する指示手段(ユーザからの指示に従ってCPU
1から指示する)と、前記指示手段により指示されるデ
バイスが接続されるバス識別情報を前記記憶手段から検
索する検索手段(チップセット2がRAM3上に管理さ
れるバスIDテーブを参照して検索する)と、前記検索
手段が検索した前記バス識別情報に基づいてアクセスす
るバス先を切り換え制御する制御手段(チップセット2
がRAM3上に管理されるバスIDテーブを参照して検
索されるバスIDに従ってアクセス先を切り換える)と
を有するので、デバイスを指示する簡単な操作で、バス
アクセス先を意図するデバイスが接続されるいずれかの
バスに自動的に切り換えることが可能となる。
【0014】図2は、図1に示したバス制御装置におけ
る第1のバスアクセス処理手順の一例を示すフローチャ
ートである。なお、(1)〜(13)は各ステップを示
す。
【0015】バスID=1のデバイスID=8に対する
アクセスが発生すると、CPU1は内部で割り込みをか
け、RAM3上にロードされたソフトウエアが処理を開
始する。ソフトウエアは、本実施形態に必要な処理のた
めに、RAM3上に置かれた、以下の3つのデータ(存
在フラグF1,アクセスフラグF2,バスIDテーブ
ル)を参照する。
【0016】そして、存在フラグF1の値が「1」かど
うかを判別し(1)、存在フラグF1の値が「1」であ
ると判別した場合は、そのままバスID=1,デバイス
ID=8のデバイスにアクセスする(10)。
【0017】なお、第1実施形態においては、デバイス
ID=8のデバイスはバスID=1のバス上に存在しな
いため、その値は「0」となるため、ステップ(1)の
判定がNOとなり、この場合、ソフトウエアは次にアク
セスフラグF2の値が「1」かどうかを判別し(2)、
アクセスフラグF2の値が「1」、すなわちバスIDテ
ーブルが更新されていると判別した場合は、RAM3上
のバスIDテーブルに基づいて、バスIDを「1」から
「2」に変更した後(3)、デバイスID=8のデバイ
スにアクセスする。
【0018】一方、アクセスフラグF2の値が「0」、
すなわちバスIDテーブルが更新されていないと判別し
た場合は、ソフトウエアはバスID=1のバス上でデバ
イスID=8のデバイスを検索し(4)、デバイスID
=8のデバイスの存在が確認できたかどうかを判定し
(5)、確認できた場合には存在フラグF1を「1」に
セットし(6)、そのままバスID=1,デバイスID
=8のデバイスにアクセスする(10)。
【0019】なお、第1実施形態においては、デバイス
ID=8のデバイスはバスID=1のバス上には存在し
ないため、存在フラグF1はセットされない。この場
合、ソフトウエアは、次にバスID=2でデバイスID
=8のデバイスを検索し(7)、デバイスID=8のデ
バイスを確認できたかどうかを判定して(8)、NOな
らばステップ(13)に進み、確認できた場合には、バ
スIDテーブルにデバイスID=8のデバイスがバスI
D=2のバス上に存在する旨を書き込み、アクセスフラ
グF2を「1」にセットして(9)、ステップ(10)
で、バスID=2,デバイスID=8のデバイスにアク
セスする。
【0020】次いで、デバイスIDで指定されたデバイ
スへのアクセスが成功したかどうかを判定し(11)、
YESならば「Success」をCPU1に通知して
(12)、処理を終了する。
【0021】一方、デバイスIDで指定されたデバイス
へのアクセスが失敗した場合には、「Failed」を
CPU1に通知して(13)、処理を終了する。
【0022】このような処理をソフトウエアが行うこと
によって、ユーザは間違ったバスIDを設定しても、デ
バイスID=8のデバイスにアクセスすることができ
る。
【0023】また、バスIDテーブルを有することによ
り、再度バスID=1,デバイスID=8に対するアク
セスが発生した際に、バス上に検索する時間を省くこと
ができる。
【0024】〔第2実施形態〕図3は、本発明の第2実
施形態を示すバス制御装置の構成を説明するブロック図
である。
【0025】図において、21はCPUで、図示しない
ROM等に記憶された制御プログラム,データ等に基づ
いて種々のデータ処理を行う。22はチップセット(C
hipset)で、複数のバス34〜39に対するアク
セスまたはRAM23へのアクセスを制御する。
【0026】24〜28,30,31はブリッジ回路
(Bridge)で、ブリッジ回路24はバスID=0
のバス34とバスID=1のバス35とをアクセス可能
に接続し、ブリッジ回路25はバスID=0のバス34
とバスID=2のバス36とをアクセス可能に接続し、
ブリッジ回路26はバスID=0のバス34とバスID
=3のバス37とをアクセス可能に接続し、ブリッジ回
路28はブリッジ回路28を介して、バスID=3のバ
ス37とバスID=mのバス38とをアクセス可能に接
続し、ブリッジ回路31はブリッジ回路30を介して、
バスID=mのバス38とバスID=lastのバス3
9とをアクセス可能に接続する。29はデバイス(De
vice)で、デバイスIDが「8」で、バス38に接
続されている。
【0027】なお、RAM23上には、存在フラグF1
(デバイスID=8が、バスID=1上に存在すること
が既に認識されている場合、この値は「1」となり、デ
フォルトの値は「0」である),アクセスフラグF2
(デバイスID=8が、バスID=m上に存在すること
が既に認識されており、それがバスIDテーブルに記載
されている場合、この値は「1」となり、デフォルトの
値は「0」である),バスIDテーブル(デバイスID
に対して、そのIDが示すデバイスが、どのバスIDの
バス上に存在するかを記載するテーブル)を所定領域に
記憶している。
【0028】図4は、図1に示したバス制御装置におけ
る第2のバスアクセス処理手順の一例を示すフローチャ
ートである。なお、(1)〜(17)は各ステップを示
す。
【0029】処理を開始すると、ソフトウエアは、先
ず、存在フラグF1が「1」かどうかを判別し(1)、
その値が「1」であれば、そのままバスID=2,デバ
イスID=8のデバイスにアクセスする(14)。
【0030】第2実施形態においては、デバイスID=
8のデバイスはバスID=2のバス上に存在しないた
め、その値は「0」となっているので、NOと判別さ
れ、次に、アクセスフラグF2が「1」かどうかを判別
し(2)、アクセスフラグF2の値が「1」、すなわち
バスIDテーブルが更新されている場合は、バスIDテ
ーブルに基づいて、バスIDを「2」から「m」に変更
した後に(3)、ステップ(14)へ進み、デバイスI
D=8のデバイスにアクセスする。
【0031】一方、ステップ(2)で、アクセスフラグ
F2の値が「0」、すなわちバスIDテーブルが更新さ
れていないと判別した場合は、ソフトウエアはバスID
=2のバス上でデバイスID=8のデバイスを検索し
(4)、デバイスID=8のデバイスの存在が確認でき
たかどうかを判別し(5)、確認できたと判別した場合
には、存在フラグF1を「1」にセットし(6)、ステ
ップ(14)へ進み、バスID=2,デバイスID=8
のデバイスにアクセスする(14)。
【0032】なお、第2実施形態においては、デバイス
ID=8のデバイスはバスID=2のバス上に存在しな
いため、存在フラグF1はセットされないため、ステッ
プ(5)の判定がNOとなり、ソフトウエアは、次にバ
スIDの初期値としてi=0をセットし(7)、i=2
とならない範囲で(8)、バスID=i上でデバイスI
D=8のデバイスを検索し(9)、バスID=m上のバ
スに目的のデバイスを認識すると(10)、ソフトウエ
アはバスIDテーブルに、デバイスID=8のデバイス
がバスID=mのバス上に存在する旨を書き込み、アク
セスフラグF2を「1」にセットして(11)、バスI
D=m,デバイスID=8のデバイスにアクセスする
(14)。
【0033】一方、ステップ(8)で、NOと判定され
た場合には、ステップ(10)で、デバイスID=8の
デバイスが認識できるまで、iの値をインクリメントし
続ける(12),(13)。
【0034】次いで、デバイスIDで指定されたデバイ
スへのアクセスが成功したかどうかを判定し(15)、
YESならば「Success」をCPU1に通知して
(16)、処理を終了する。
【0035】一方、デバイスIDで指定されたデバイス
へのアクセスが失敗した場合には、「Failed」を
CPU1に通知して(17)、処理を終了する。
【0036】このような処理をソフトウエアが行うこと
によって、ユーザは間違ったバスIDを設定しても、デ
バイスID=8のデバイスにアクセスすることができ
る。また、バスIDテーブルを有することにより、再度
バスID=2,デバイスID=8に対するアクセスが発
生した際に、バス上を検索する時間を省くことができ
る。
【0037】〔第3実施形態〕図5は、本発明の第3実
施形態を示すバス制御装置の構成を説明するブロック図
である。
【0038】図において、41はCPUで、図示しない
ROM等に記憶された制御プログラム,データ等に基づ
いて種々のデータ処理を行う。42はチップセット(C
hipset)で、複数のバス54〜58に対するアク
セスまたはRAM43へのアクセスを制御する。なお、
バスID=1のバス54は、図示しないデータ処理装置
に拡張接続可能なデバイス(Device)45を備え
るドッキングステーション内のバスである。
【0039】44,46〜48,50,51はブリッジ
回路(Bridge)で、ブリッジ回路44はバスID
=0のバス54とバスID=1のバス55とをアクセス
可能に接続し、ブリッジ回路46はバスID=0のバス
54とバスID=2または1のバス56とをアクセス可
能に接続し、ブリッジ回路48はブリッジ回路47を介
して、バスID=mまたはm−1のバス57とバスID
=2または1のバス56とをアクセス可能に接続し、ブ
リッジ回路51はブリッジ回路50を介して、バスID
=mまたはm−1のバス57とバスID=lastのバ
ス58とをアクセス可能に接続する。49はデバイス
で、デバイスIDが「8」で、バス57に接続されてい
る。
【0040】なお、RAM43上には、存在フラグF1
(デバイスID=8が、バスID=1上に存在すること
が既に認識されている場合、この値は「1」となり、デ
フォルトの値は「0」である),アクセスフラグF2
(デバイスID=8が、バスID=m上に存在すること
が既に認識されており、それがバスIDテーブルに記載
されている場合、この値は「1」となり、デフォルトの
値は「0」である),バスIDテーブル(デバイスID
に対して、そのIDが示すデバイスが、どのバスIDの
バス上に存在するかを記載するテーブル)を所定領域に
記憶している。
【0041】また、本データ処理装置は、一部が脱着可
能なドッキングステーションDSとなっており、ドッキ
ングステーション内部にバスID=1のバスを有してい
るが、ドッキングステーションDSが本体から離脱して
いる状態では、以降のバスIDが「2」から「1」、
「3」から「2」、「m」から「m−1」へと変更され
る。
【0042】図6は、図1に示したバス制御装置におけ
る第3のバスアクセス処理手順の一例を示すフローチャ
ートである。なお、(1)〜(17)は各ステップを示
す。また、本データ処理装置は、ドッキングステーショ
ンの装着時と離脱時に、存在フラグF1とアクセスフラ
グF2を「0」へとクリアする機能を有しており、図6
の例では、ドッキングステーションが装着された状態か
ら、離脱した状態へと変化した後の、ソフトウエアの処
理に対応する。
【0043】処理を開始すると、ソフトウエアは、まず
存在フラグF1の値が「1」かどうかを判別し(1)、
存在フラグF1の値が「1」であると判別した場合に
は、ステップ(14)へ進み、バスID=m,デバイス
ID=8のデバイスにアクセスする(14)。
【0044】第3実施形態においては、デバイスID=
8のデバイスはバスID=mのバス上に存在しないた
め、その値は「0」となる。この場合、ソフトウエアは
次にアクセスフラグF2が「1」かどうかを判別し
(2)、アクセスフラグF2の値が「1」、すなわちバ
スIDテーブルが更新されている場合は、バスIDテー
ブルに基づいて、バスIDを「m」から「m−1」に変
更した後に(3)、ステップ(14)へ進み、デバイス
ID=8のデバイスにアクセスする。
【0045】一方、ステップ(2)で、アクセスフラグ
F2の値が「0」、すなわちバスIDテーブルが更新さ
れていないと判別した場合は、ソフトウエアはバスID
=mのバス上でデバイスID=8のデバイスを検索し
(4)、デバイスID=8のデバイスの存在が確認でき
たかどうかを判別し(5)、確認できたと判定した場合
には存在フラグF1を「1」にセットし(6)、ステッ
プ(14)へ進み、バスID=m,デバイスID=8の
デバイスにアクセスする。
【0046】第3実施形態においてはデバイスID=8
のデバイスはバスID=mのバス上に存在しないため、
存在フラグF1はセットされない。この場合、ソフトウ
エアは次にバスIDの初期値としてi=0をセットし
(7)、i=mとならない範囲で(8)、バスID=i
上でデバイスID=8のデバイスを検索し(9)、デバ
イスID=8のデバイスが認識できるまで(10)、i
をインクリメントし続ける(12),(13)。
【0047】一方、ステップ(10)で、バスID=m
上のバスに目的のデバイスを認識すると、ソフトウエア
はバスIDテーブルに、デバイスID=8のデバイスが
バスID=m−1のバス上に存在する旨を書き込み、ア
クセスフラグを1にセットして(11)、ステップ(1
4)へ進み、バスID=m−1,デバイスID=8のデ
バイスにアクセスする。
【0048】次いで、デバイスIDで指定されたデバイ
スへのアクセスが成功したかどうかを判定し(15)、
YESならば「Success」をCPU1に通知して
(16)、処理を終了する。
【0049】一方、デバイスIDで指定されたデバイス
へのアクセスが失敗した場合には、「Failed」を
CPU1に通知して(17)、処理を終了する。
【0050】このような処理をソフトウエアが行うこと
によって、ユーザは間違ったバスIDを設定しても、デ
バイスID=8のデバイスにアクセスすることができ
る。
【0051】また、バスIDテーブルを有することによ
って、再度バスID=m−1,デバイスID=8に対す
るアクセスが発生した際に、バス上を検索する時間を省
くことができる。
【0052】さらに、ソフトウエアは、ドッキングステ
ーションが離脱した状態から、装着された状態へと変化
した後も、上記と同等の処理を行うことはいうまでもな
い。
【0053】以下、本実施形態の特徴的構成について図
2,図4,図6等に基づいて説明する。
【0054】所定の識別情報が設定されている複数のバ
スのいずれかを介していずれかのデバイスへのアクセス
を制御するバス制御装置のバス制御方法において、メモ
リ(RAM23)に記憶されるバス管理情報(存在フラ
グF1,アクセスフラグF2等)に基づいて指示される
デバイスが接続されるバス識別情報を検索する検索工程
(図2のステップ(1),(2),(4),(7)また
は図4,図6のステップ(1),(2),(4),
(9))と、該検索した前記バス識別情報に基づいてア
クセスするバス先を変更する変更工程(図2,図4,図
6のステップ(3))とをチップセット22が図示しな
いメモリに記憶される制御プログラムに基づいて実行し
て、デバイスを指示する簡単な操作で、バスアクセス先
を意図するデバイスが接続されるいずれかのバスに自動
的に切り換えることが可能となる。なお、後述する外部
記憶媒体または内部の記憶資源に図2,図4,図6に示
す工程に対応するプログラムコードを記憶させ、該プロ
グラムコードを記憶したROMまたは図示しない記憶媒
体からCPU等が読み出して実行する形態も本発明の実
施形態に含まれるものである。
【0055】以下、図7に示すメモリマップを参照して
本発明に係るバス制御装置を適用可能なデータ処理装置
で読み出し可能なデータ処理プログラムの構成について
説明する。
【0056】図7は、本発明に係るバス制御装置を適用
可能なデータ処理装置で読み出し可能な各種データ処理
プログラムを格納する記憶媒体のメモリマップを説明す
る図である。
【0057】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報,作成者等も記憶され、かつ、プログラム読み出し
側のOS等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
【0058】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
【0059】本実施形態における図2,図4,図6,に
示す機能が外部からインストールされるプログラムによ
って、ホストコンピュータにより遂行されていてもよ
い。そして、その場合、CD−ROMやフラッシュメモ
リやFD等の記憶媒体により、あるいはネットワークを
介して外部の記憶媒体から、プログラムを含む情報群を
出力装置に供給される場合でも本発明は適用されるもの
である。
【0060】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ(またはCPUやMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
【0061】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
【0062】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク,ハードディ
スク,光ディスク,光磁気ディスク,CD−ROM,C
D−R,磁気テープ,不揮発性のメモリカード,RO
M,EEPROM等を用いることができる。
【0063】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているOS(オペ
レーティングシステム)等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【0064】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるCPU等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
【0065】
【発明の効果】以上説明したように、本発明の第1の発
明によれば、所定の識別情報が設定されている複数のバ
スのいずれかを介していずれかのデバイスへのアクセス
を制御するバス制御装置であって、前記デバイスが存在
するバス識別情報を記憶する記憶手段と、所望のデバイ
スへのアクセスを指示する指示手段と、前記指示手段に
より指示されるデバイスが接続されるバス識別情報を前
記記憶手段から検索する検索手段と、前記検索手段が検
索した前記バス識別情報に基づいてアクセスするバス先
を切り換え制御する制御手段とを有するので、デバイス
を指示する簡単な操作で、バスアクセス先を意図するデ
バイスが接続されるいずれかのバスに自動的に切り換え
ることができるという効果を奏する。
【0066】また、所定の識別情報が設定されている複
数のバスのいずれかを介していずれかのデバイスへのア
クセスを制御するバス制御装置のバス制御方法であっ
て、あるいは所定の識別情報が設定されている複数のバ
スのいずれかを介していずれかのデバイスへのアクセス
を制御するコンピュータが読み出し可能なプログラムを
格納した記憶媒体であって、メモリに記憶されるバス管
理情報に基づいて指示されるデバイスが接続されるバス
識別情報を検索する検索工程と、該検索した前記バス識
別情報に基づいてアクセスするバス先を変更する変更工
程とを有するので、デバイスを指示する簡単な操作で、
バスアクセス先を意図するデバイスが接続されるいずれ
かのバスに自動的に切り換えることができるという効果
を奏する。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示すバス制御装置の構
成を説明するブロック図である。
【図2】図1に示したバス制御装置における第1のバス
アクセス処理手順の一例を示すフローチャートである。
【図3】本発明の第2実施形態を示すバス制御装置の構
成を説明するブロック図である。
【図4】図1に示したバス制御装置における第2のバス
アクセス処理手順の一例を示すフローチャートである。
【図5】本発明の第3実施形態を示すバス制御装置の構
成を説明するブロック図である。
【図6】図1に示したバス制御装置における第3のバス
アクセス処理手順の一例を示すフローチャートである。
【図7】本発明に係るバス制御装置を適用可能なデータ
処理装置で読み出し可能な各種データ処理プログラムを
格納する記憶媒体のメモリマップを説明する図である。
【符号の説明】
1 CPU 2 チップセット 3 RAM 4 ブリッジ回路 5 ブリッジ回路 6 デバイス 7 バス 8 バス 9 バス 10 バス 11 バス

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 所定の識別情報が設定されている複数の
    バスのいずれかを介していずれかのデバイスへのアクセ
    スを制御するバス制御装置であって、 前記デバイスが存在するバス識別情報を記憶する記憶手
    段と、 所望のデバイスへのアクセスを指示する指示手段と、 前記指示手段により指示されるデバイスが接続されるバ
    ス識別情報を前記記憶手段から検索する検索手段と、 前記検索手段が検索した前記バス識別情報に基づいてア
    クセスするバス先を切り換え制御する制御手段と、を有
    することを特徴とするバス制御装置。
  2. 【請求項2】 所定の識別情報が設定されている複数の
    バスのいずれかを介していずれかのデバイスへのアクセ
    スを制御するバス制御装置のバス制御方法であって、 メモリに記憶されるバス管理情報に基づいて指示される
    デバイスが接続されるバス識別情報を検索する検索工程
    と、 該検索した前記バス識別情報に基づいてアクセスするバ
    ス先を変更する変更工程と、を有することを特徴とする
    バス制御装置のバス制御方法。
  3. 【請求項3】 所定の識別情報が設定されている複数の
    バスのいずれかを介していずれかのデバイスへのアクセ
    スを制御するコンピュータが読み出し可能なプログラム
    を格納した記憶媒体であって、 メモリに記憶されるバス管理情報に基づいて指示される
    デバイスが接続されるバス識別情報を検索する検索工程
    と、 該検索した前記バス識別情報に基づいてアクセスするバ
    ス先を変更する変更工程とを含む、コンピュータが読み
    出し可能なプログラムを格納したことを特徴とする記憶
    媒体。
JP5152497A 1997-03-06 1997-03-06 バス制御装置およびバス制御装置のバス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 Pending JPH10254820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5152497A JPH10254820A (ja) 1997-03-06 1997-03-06 バス制御装置およびバス制御装置のバス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5152497A JPH10254820A (ja) 1997-03-06 1997-03-06 バス制御装置およびバス制御装置のバス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Publications (1)

Publication Number Publication Date
JPH10254820A true JPH10254820A (ja) 1998-09-25

Family

ID=12889409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5152497A Pending JPH10254820A (ja) 1997-03-06 1997-03-06 バス制御装置およびバス制御装置のバス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Country Status (1)

Country Link
JP (1) JPH10254820A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097036A1 (ja) * 2006-02-27 2007-08-30 Fujitsu Limited 中央処理装置、中央処理装置の制御方法、情報処理システム
CN110880998A (zh) * 2019-12-03 2020-03-13 锐捷网络股份有限公司 一种基于可编程器件的报文传输方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097036A1 (ja) * 2006-02-27 2007-08-30 Fujitsu Limited 中央処理装置、中央処理装置の制御方法、情報処理システム
US8015326B2 (en) 2006-02-27 2011-09-06 Fujitsu Limited Central processing apparatus, control method therefor and information processing system
CN110880998A (zh) * 2019-12-03 2020-03-13 锐捷网络股份有限公司 一种基于可编程器件的报文传输方法及装置

Similar Documents

Publication Publication Date Title
KR100984497B1 (ko) 파일 관리 방법 및 정보 처리 장치
KR100415371B1 (ko) 컴퓨터
US20050177709A1 (en) Apparatus and method for updating firmware
US6442475B1 (en) Extendable on-vehicle information system
US20050010932A1 (en) Information providing system
KR20080087579A (ko) 외부 저장장치 및 상기 외부 저장장치의 자동 실행방법
JP3727485B2 (ja) 不揮発性メモリ内蔵マイクロコンピュータ
US20050216684A1 (en) Information recording medium, data processing apparatus, and recording region setting method of information recording medium
US6484308B1 (en) System and method for ensuring data integrity on a removable hard drive
JPH07191835A (ja) コンピュータシステム
JPH10254820A (ja) バス制御装置およびバス制御装置のバス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP2002366501A (ja) 周辺デバイス、コンピュータシステム、及びインストーラプログラム
KR20060067076A (ko) 이중화 프로세서 시스템에서의 프로그램 로딩 방법 및 그장치
JPH10198463A (ja) 動作条件自動設定回路
JPH1145206A (ja) 電子装置、メモリ起動方法及びメモリ起動プログラムを記録した記録媒体
JP2000305756A (ja) データ処理装置およびデータ処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP2002049510A (ja) ファイル管理装置およびそのプログラム記録媒体
JP2003076565A (ja) 機器制御装置およびプログラム更新方法および記憶媒体およびプログラム
KR20020081909A (ko) 컴퓨터의 부팅 방법 및 컴퓨터 시스템
JPH11190962A (ja) データ処理装置およびデータ処理装置の電源制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPH1027225A (ja) 非接触icカードのメモリ管理方式
KR100308251B1 (ko) 실행시간백업정보의통합관리방법및그시스템
JP2003281487A (ja) 携帯可能電子装置、及びアプリケーションとデータ領域をメモリ内に設ける方法
JP2001325105A (ja) 動作プログラム書き換え方法
CN115904424A (zh) 空中下载升级方法、装置及计算机可读存储介质