JPH10248280A - モータ制御データ出力回路 - Google Patents

Abstract

(57)【要約】 【課題】 遅延時間を発生させずに複数のモータを同時
に駆動できるモータ制御データ出力回路を提供するこ
と。 【解決手段】 データバス３上にデータがデータ制御部
１から伝送中にアドレスバス２の情報によりアドレスセ
レクタ４がアクセスされ、セレクト信号１１をゲート６
に転送して、データバス３上のデータをゲート６で取り
込み、データバス３上のデータがセットデータに変化
し、アドレスバス上の情報が変化すると、アドレスセレ
クタ４がセレクト信号１０をアクセスして、セット信号
セレクタ５からセット信号２１，２２をモータ制御ユニ
ット８，９に転送し、二つのモータ制御ユニット８，９
が同時にゲート６から８ビットデータを取り込み、モー
タ制御ユニット８，９によりそれぞれモータ８Ａ，９Ａ
を同時に駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のモータを
同時に駆動させようとした場合に、遅延時間を発生させ
ることなく、複数のモータ制御データを同時に出力し、
複数のモータを同時に駆動させるモータ制御データ出力
回路に関する。

【０００２】

【従来の技術】たとえば、ＩＣなどの試料を搬送・試験
・収容するオートハンドラなどで、トレー上にマトリク
ス状に配置されたＩＣを試験部に搬送する場合あるいは
試験の終了したＩＣを再びトレー上にマトリクス状に配
置・収容する場合には、吸着部により試験対象となるＩ
Ｃを吸着し、最短距離で移動させることが、測定時間を
短縮させるためには望ましい。そのため、一般に吸着部
の移動方向をＸ・Ｙ方向にして、それぞれモータを同時
に駆動することにより、最短距離で移動するようにして
いる。

【０００３】このように、二つのモータをたとえば、図
３に示すように、Ｘ方向およびＹ方向にそれぞれ駆動し
て、物品を（０，０）の位置から（Ｘ，Ｙ）の位置に移
動させたとき、実線の経路Ａが一番短い（すなわち、速
く到達）わけであるが、いずれか、一方のモータの駆動
に遅延があると、破線の経路Ｂで示すように、移動経路
にロスが生じる。

【０００４】実際の装置では、モータを複数個使用した
搬送用の機構が種々実用に供されており、それぞれ長時
間にわたって複数のモータを駆動するものであり、上記
のロスをなくすることは、処理の高速化のために必要で
ある。

【０００５】次に、このような搬送用の機構などに適用
される従来のモータ制御データ出力回路を図４に示す。
図４の回路は、例として２個のモータ８Ａ，９Ａを駆動
する場合の例を示している。図４において、データ制御
部１からアドレスバス２を通して２個のモータ８Ａ，９
Ａのアドレスデータをアドレスセレクタ４に転送するよ
うにしており、またデータバス３を通してデータをセッ
ト信号セレクタ５、ゲート６、ゲート７に転送するよう
にしている。

【０００６】アドレスセレクタ４はアドレスデータが入
力されることにより、セレクト信号１０をセット信号セ
レクタ５に転送するとともに、セレクト信号１１，１２
をそれぞれゲート６，７に転送するようにしている。セ
ット信号セレクタ５は、セレクト信号１０が入力される
ことにより、アクティブ状態になり、データバス３を通
してデータ制御部１から転送されてくるデータにより、
セット信号２１、２２をそれぞれモータ制御ユニット
８、９のいずれか一方に出力する。ここで、アドレスセ
レクタ４より出力されるセレクト信号は、選択されるモ
ータ８Ａ，９Ａの番地が１つであるので、必ず番地情報
に基づいた１信号だけとなる。

【０００７】また、ゲート６，７はそれぞれセレクト信
号１１，１２によりアクティブ状態となり、それぞれア
クティブ状態になっているときに、データバス３を通し
てデータ制御部１から転送されてくるデータを取り込ん
で８ビットデータ３１，３２としてモータ制御ユニット
８，９に転送する。この場合、セレクト信号１１がアク
ティブ状態でなくなった場合でも、ゲート６は、直前の
データを保持し、８ビットデータ３１を出力する。ゲー
ト７は、ゲート６と同様の動作をして、８ビットデータ
３２を出力する。

【０００８】モータ制御ユニット８には、８ビットデー
タ３１とセット信号２１が入力されており、後述の条件
でデータの取り込みを行う。必要なデータが全て取り込
まれた時点で、モータ８Ａが駆動を開始する。同様にし
て、モータ制御ユニット９にも８ビットデータ３２とセ
ット信号２２が入力されると、データの取り込みを行
い、必要なデータがすべて取り込まれた時点で、モータ
９Ａが駆動を開始する。

【０００９】次に、モータ制御ユニット８のデータ取り
込み条件を図５を参照して説明する。図５はモータ制御
ユニット８，９のデータ入力形式を示すタイムチャート
であり、図５（ａ）に示すように、モータ制御ユニット
８，９の入力データは８ビットを１バイトとして３回送
信し、１指令という形式となっている。データのモータ
制御ユニット８に対する取り込みは、図５（ｂ）に示す
セット信号２１の立ち上がりのタイミングで行われ、セ
ット信号２１が立ち上がった時点でモータ制御ユニット
８は３バイトのデータをすべて取り込み、モータ８Ａを
駆動する。データはセット信号２１が立ち上がる前にセ
ットされていることが必要であるが、セット信号２１の
立ち下がり時間は、最低１μｓ必要である。モータ制御
ユニット９には、８ビットデータ３２とセット信号２２
が入力され、モータ制御ユニット８と同様に動作し、モ
ータ制御ユニット９はデータを全て取り込んだ時点で、
モータ９Ａが駆動を開始する。

【００１０】次に、図４のモータ制御データ出力回路で
モータ８Ａとモータ９Ａが駆動を開始するときの動作を
図６のタイムチャートを参照して説明する。図６（ｅ）
に示すように、データバス３上にデータ６３が伝送され
ている状態でアドレスバス２上には、図６（ｃ）に示す
セレクト信号１１をアクティブにする情報であるアドレ
ス７２｛図６（ａ）｝がある。図６（ｃ）に示すセレク
ト信号１１により、ゲート６には、データバス３上のデ
ータ６３が取り込まれ、出力される。セレクト信号１１
が、非アクティブ状態になってもゲート６の出力は、デ
ータ６３を保持する。

【００１１】次に、データバス３上のデータが図６
（ｅ）に示すように、セットデータ６１に変化し、アド
レスバス２上の情報が図６（ａ）に示すように、アドレ
ス７１に変化すると、図６（ｂ）に示すように、セレク
ト信号１０がアクティブになり、セットデータ６１に基
づいた図６（ｆ）に示すセット信号２１がアクティブ状
態になる。これにより、モータ制御ユニット８は、セッ
ト信号２１がアクティブになっていることから、図６
（ｈ）に示すように、ゲート６から出力されている「８
ビットデータ１」を図６（ｊ）に示すように、取り込
む。

【００１２】以下、同様にして、図６（ｊ）に示すよう
に、アドレスバス２の情報とデータバス３のデータによ
り、モータ制御ユニット８がデータを３回取り込む。モ
ータ制御ユニット９もモータ制御ユニット８と同様にし
て、図６（ｇ）に示すセット信号２２がアクティブにな
ることにより、図６（ｅ）に示すデータバス３上のセッ
トデータ６２を図６（ｉ）に示すように、ゲート７で
「８ビットデータ１」、「８ビットデータ２」、「８ビ
ットデータ３」に変換して図６（ｋ）に示すように、３
回取り込む。このようにして、モータ制御ユニット８
と、モータ制御ユニット９にデータがそれぞれ取り込ま
れ、３回目のデータが取り込まれた時点で、それぞれ図
６（ｌ），図６（ｍ）に示すように、モータ８Ａとモー
タ９Ａの駆動が開始される。

【００１３】ここで、図６（ｅ）に示すように、データ
６５がモータ制御ユニット８に取り込まれた後で、モー
タ制御ユニット９にデータを取り込ませるようにしてい
るため、図６（ｌ）に示すようにモータ８Ａが駆動を開
始してから、図６（ｍ）に示すように、モータ９Ａが駆
動を開始するまでに、遅延時間８０が発生してしまう。

【００１４】この遅延時間８０を解消するために、セッ
ト信号セレクタ５からセット信号２１、２２を同時に出
力するすることが考えられる。図６（ａ）〜図６（ｍ）
に対応する図７（ａ）〜図７（ｍ）のうちの図７（ｅ）
に示すように、データバス３は図７（ｆ），図７（ｇ）
に示すセット信号２１とセット信号２２を同時にアクテ
ィブにするセットデータ６０を与えているため、図７
（ｌ），図７（ｍ）に示すように、遅延時間８０の発生
はなくなる。

【００１５】しかし、ゲート６にデータをセットするた
めの図７（ｃ）に示すセレクト信号１１と図７（ｉ）に
示すように、ゲート７に図７（ｅ）に示すデータをセッ
トするための図７（ｄ）に示すセレクト信号１２を切り
替えるアドレス切替時間８１が存在する。

【００１６】すなわち、モータ８Ａ，９Ａの起動が同時
でも、モータ制御ユニット８、９への転送データが異な
るから、それぞれセット信号セレクタ５で異なるデータ
をモータ制御ユニット８、９、ひいては、モータ８Ａ，
９Ａに送るためにこのセット信号セレクタ５が必要とな
り、セレクト信号１１，１２を切り替える上記アドレス
切替時間８１が必要となる。

【００１７】

【発明が解決しようとする課題】オートハンドラ内で使
用するモータが多数になると、モータを駆動するための
モータ制御データ、たとえばサーボモータであれば、モ
ータの速度を決定する速度データや、加速度を決定する
加速度データなどをモータ個々に対して出力するため、
モータを駆動するまでの時間がモータ数に比例して長く
なり、各モータが駆動するときのタイミングの遅延時間
や各ゲートにデータをセットするときのアドレス切り替
え時間などの時間が生ずることは、ハンドラ全体の稼働
に影響を与えるという課題がある。

【００１８】この発明は、遅延時間を発生させずに複数
のモータを同時に駆動させるモータ制御データ出力回路
を提供することを目的とする。

【００１９】

【課題を解決するための手段】この目的を達成するため
に、この発明のモータ制御データ出力回路は、複数のモ
ータ８Ａ，９Ａをそれぞれ駆動制御する複数のモータ制
御ユニット８，９と、データ制御部１からアドレスバス
２を通して転送される情報でアクセスしてセレクト信号
１０，１１を出力するアドレスセレクタ４と、アドレス
セレクタ４から出力されるセレクト信号１０によりアク
ティブ状態となってデータ制御部１から転送されるデー
タにより複数のモータ制御ユニット８，９にセット信号
２１，２２をそれぞれ出力するセット信号セレクタ５
と、複数のモータ制御ユニット８，９に対して共通に設
けられ、アドレスセレクタ４から出力される前記セレク
ト信号１１によりアクティブ状態となってデータ制御部
から転送されるデータを所定回数取り込んで前記複数の
モータ制御ユニット８，９に対して共通に供給するゲー
ト６とを備える。

【００２０】

【発明の実施の形態】次に、この発明のモータ制御デー
タ出力回路の一実施の形態について図面に基づき説明す
る。図１はこの一実施の形態の構成を示すブロック図で
ある。この図１において、前記従来例で示した図４のモ
ータ制御データ出力回路と同一部分には、同一符号を付
して構成の重複説明を避け、図４とは異なる分を主体に
説明する。

【００２１】図１は、図４の場合と同様に、モータ８
Ａ，９Ａの２個のモータを同時に駆動する場合の実施の
形態を示したものであるが、図１では、図４におけるゲ
ート７を省略した構成となっている。これにともない、
データ制御部１からデータを転送する経路となるデータ
バス３はセット信号セレクタ５とゲート６にのみに接続
されている。また、ゲート６から出力される８ビットデ
ータ３０はモータ制御ユニット８，９に共通に転送され
る構成となっている。

【００２２】さらに、アドレスセレクタ４から出力され
るセレクト信号はセット信号セレクタ５へのセレクト信
号１０とゲート６へのセレクト信号１１のみとなり、図
４におけるセレクト信号１２は省略されている。その他
の構成は図４と同じである。

【００２３】次に、この図１の実施の形態の動作につい
て図２のタイミングチャートを参照しながら説明する。
図２（ｄ）に示すように、データバス３上にデータ制御
部１から「データ１」が伝送されている状態で、図２
（ａ）に示すように、アドレスバス２上にセレクト信号
１１｛図２（ｃ）｝をアクティブにする情報であるアド
レスデータ７２がある。

【００２４】この状態では、アドレスセレクタ４から出
力される図２（ｃ）に示すセレクト信号１１がゲート６
に入力され、それによってゲート６には、図２（ｄ）に
示すデータバス３上の「データ１」が取り込まれ、図２
（ｇ）に示すように、「８ビットデータ１」３０が出力
される。このとき、図２（ｃ）に示すセレクト信号１１
が非アクティブ状態になっても、ゲート６の出力は「デ
ータ１」を保持する。

【００２５】次に、データバス３上のデータが図２
（ｄ）に示すように、「セットデータ」に変化し、アド
レスバス２上の情報が図２（ａ）に示すように、「アド
レス７１」に変化すると、図２（ｂ）に示すように、セ
レクト信号１０がアクティブになり、「セットデータ」
に基づいた図２（ｅ），図２（ｆ）に示すセット信号２
１、２２が同時にアクティブ状態になる。

【００２６】これにより、モータ制御ユニット８、９
は、このセット信号２１、２２がアクティブになってい
る期間にゲート６から出力されている「８ビットデータ
１」を図２（ｈ），図２（ｉ）に示すように同時に取り
込む。

【００２７】以下、同様にして、モータ制御ユニット
８，９が２回目の「８ビットデータ２」をゲート６から
取り込む場合も、データバス３上に図２（ｄ）に示すよ
うに、「データ２」が伝送されている状態で、アドレス
バス２上に図２（ｃ）に示すセレクト信号１１をアクテ
ィブにする図２（ａ）に示すようなアドレスデータ７２
がデータ制御部１から出力されると、アドレスセレクタ
４からセレクト信号１１がゲート６に出力される。

【００２８】これにより、データバス３上に伝送されて
いる「データ２」がゲート６に図２（ｇ）に示すように
取り込まれる。この「データ２」はセレクト信号１１が
非アクティブ状態になっても、ゲート６に保持される。

【００２９】次に、データバス３上のデータが図２
（ｄ）に示すように、再び「セットデータ」に変化し、
アドレスバス２上の情報が図２（ａ）に示すように、
「アドレス７１」に変化すると、図２（ｂ）に示すよう
に、セレクト信号１０がアクティブになり、「セットデ
ータ」に基づいた図２（ｅ），図２（ｆ）に示すセット
信号２１、２２が同時に再びアクティブ状態になる。

【００３０】これにより、モータ制御ユニット８，９
は、このセット信号２１，２２がアクティブになってい
る期間に、前記と同様にして、ゲート６から出力されて
いる「８ビットデータ２」を図２（ｈ），図２（ｉ）に
示すように同時に取り込む。

【００３１】以下、同様にして、モータ制御ユニット
８，９が３回目の「８ビットデータ３」を取り込む場合
も上記、１回目、２回目の「８ビットデータ１」、「８
ビットデータ２」の取り込みの場合と同様にして、デー
タの取り込みを行う。

【００３２】このように、モータ制御ユニット８，９に
８ビットデータ３０を出力するゲートはゲート６のみと
なっているので、アドレスセレクタ４から出力するセレ
クト信号は、ゲート６をアクティブにするセレクト信号
１１だけとなり、モータ制御ユニット８とモータ制御ユ
ニット９に共通に入力される８ビットデータ３０は一括
してこのモータ制御ユニット８とモータ制御ユニット９
に図２（ｊ），図２（ｋ）に示すように、データの伝送
ができるため、図７で示したようなアドレス切替時間８
１がなく短時間でモータの制御データを伝送できる。

【００３３】

【発明の効果】この発明のモータ制御データ出力回路に
よれば、データ制御部から伝送される情報によりアドレ
スセレクタからセレクト信号を出力してセット信号セレ
クタをアクティブにして、セット信号セレクタから複数
個のモータの駆動制御を行うモータ制御ユニットをアク
ティブにするとともに、アドレスセレクタからセレクト
信号を単一のゲートに出力してゲートをアクティブ状態
にすることにより、データ制御部からデータバスを通し
て伝送されるデータをこのゲートにより８ビットデータ
として各モータ制御ユニットに同時に転送するようにし
たので、複数のゲートをアクティブにするためのセレク
ト信号を切り替えるためのアドレス切り替え時間をなく
することができる。

【００３４】これにともない、複数のモータを駆動する
ときにタイミングの遅延時間をなくすることができ、複
数のモータの同時駆動が可能となる。

【図面の簡単な説明】

【図１】この発明のモータ制御データ出力回路の一実施
の形態の構成を示すブロック図である。

【図２】図１のモータ制御データ出力回路の動作を説明
するためのタイミングチャートである。

【図３】従来の２個のモータをＸ方向とＹ方向に駆動し
て物品を所定方向への搬送時に物品の搬送経路にロスを
生じる場合の説明図である。

【図４】従来のモータ制御データ出力回路の構成を示す
ブロック図である。

【図５】図４のモータ制御データ出力回路におけるモー
タ制御ユニットのデータ入力波形を示すタイミングチャ
ートである。

【図６】図４のモータ制御データ出力回路の動作を説明
するためのタイミングチャートである。

【図７】図４のモータ制御データ出力回路における二つ
のゲートにデータをセットするための二つのセレクト信
号を切り替えるアドレス切り替え時間が存在することを
説明するためのタイミングチャートである。

【符号の説明】

１ データ制御部 ２ アドレスバス ３ データバス ４ アドレスセレクタ ５ セット信号セレクタ ６，７ ゲート ８，９ モータ制御ユニット ８Ａ，９Ａ モータ １０，１１，１２ セレクト信号 ２１，２２ セット信号 ３０ ８ビットデータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のモータ(8A),(9A) をそれぞれ駆動
   制御する複数のモータ制御ユニット(8),(9) と、 データ制御部(1) からアドレスバス(2) を通して転送さ
   れる情報でアクセスしてセレクト信号(10),(11) を出力
   するアドレスセレクタ(4) と、 前記アドレスセレクタ(4) から出力される前記セレクト
   信号(10)によりアクティブ状態となって前記データ制御
   部(1) から転送されるデータにより前記複数のモータ制
   御ユニット(8),(9) にセット信号(21),(22) をそれぞれ
   出力するセット信号セレクタ(5) と、 前記複数のモータ制御ユニット(8),(9) に対して共通に
   設けられ、前記アドレスセレクタ(4) から出力される前
   記セレクト信号(11)によりアクティブ状態となってデー
   タ制御部から転送されるデータを所定回数取り込んで前
   記複数のモータ制御ユニット(8),(9) に対して共通に供
   給するゲート(6) と、を備えることを特徴とするモータ
   制御データ出力回路。
2. 【請求項２】 請求項１記載のモータ制御データ出力回
   路において、 前記モータ制御ユニット(8),(9) は、セット信号(21),
   (22) の立ち上がりのタイミングで前記ゲート(6) から
   の８ビットデータを１バイトとして３バイトを取り込ん
   で前記モータ(8A),(9A) をそれぞれ同時に駆動すること
   を特徴とするモータ制御データ出力回路。