JPH10241107A - 付加型外乱除去装置及びその方法 - Google Patents
付加型外乱除去装置及びその方法Info
- Publication number
- JPH10241107A JPH10241107A JP10031373A JP3137398A JPH10241107A JP H10241107 A JPH10241107 A JP H10241107A JP 10031373 A JP10031373 A JP 10031373A JP 3137398 A JP3137398 A JP 3137398A JP H10241107 A JPH10241107 A JP H10241107A
- Authority
- JP
- Japan
- Prior art keywords
- disturbance
- signal
- input signal
- unit
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【課題】 入力信号から外乱成分を正確に除去する。
【解決手段】 入力信号に前記外乱が含まれるか否かを
検出する外乱検出部１００と、外乱検出部１００で外乱
が検出された場合、所定時間の間の入力信号と出力とに
基づいて除去信号を出力する除去信号発生部１１２と、
入力信号と除去信号とに基づいて、外乱が除去された入
力信号を出力する外乱除去部１２０とを備える。外乱検
出部１００は、入力信号を所定時間遅延させる遅延器
と、入力信号と遅延させた入力信号との差を出力する演
算器と、演算器の出力信号を所定の基準値と比較し、比
較結果に基づいてロジック信号を出力する比較器とを備
えることが好ましい。
検出する外乱検出部１００と、外乱検出部１００で外乱
が検出された場合、所定時間の間の入力信号と出力とに
基づいて除去信号を出力する除去信号発生部１１２と、
入力信号と除去信号とに基づいて、外乱が除去された入
力信号を出力する外乱除去部１２０とを備える。外乱検
出部１００は、入力信号を所定時間遅延させる遅延器
と、入力信号と遅延させた入力信号との差を出力する演
算器と、演算器の出力信号を所定の基準値と比較し、比
較結果に基づいてロジック信号を出力する比較器とを備
えることが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明はデータ伝送チャンネ
ル（入力信号）に付加される外乱を検出して取り除く装
置及びその方法に関する。さらに詳しくは、例えば磁気
抵抗ヘッドセンサーが回転している磁気ディスクの記録
面と接してセンサーの出力信号に生じる外乱を取り除く
装置及びその方法に関する。
ル（入力信号）に付加される外乱を検出して取り除く装
置及びその方法に関する。さらに詳しくは、例えば磁気
抵抗ヘッドセンサーが回転している磁気ディスクの記録
面と接してセンサーの出力信号に生じる外乱を取り除く
装置及びその方法に関する。
【０００２】一般に、スライダー部品（slider assembl
y ）と回転する磁気ディスクとの間に形成される空気膜
の表面に露出されている磁気抵抗ヘッドセンサー（magn
eto-resistive head sensor 、以下、MRセンサー）を用
いて信号を感知するデータチャンネルでは、回転する磁
気ディスクの記録面とMRセンサーとが物理的な摩擦を伴
って接触する場合、接触地点で熱が生じる。このような
接触点の温度上昇は、MRセンサーの温度を約50〜１００
ナノ秒の間に１℃程度上昇させる。抵抗値が温度に影響
されるMRセンサーは、このような接触点で発生した熱に
よって抵抗値が増加し、発生した熱がセンサーの周辺に
拡散するにつれ、抵抗値も元の値に減少する。MRセンサ
ーは磁気情報（magnetic information）の変化を電圧信
号に変換するので、このような熱による抵抗値の変化は
MRセンサーの出力に付加型外乱（additive disturbanc
e）として作用し、元のデータに重ねられる。このよう
な熱的な外乱信号の強度は、しばしば元の信号の４倍ま
たはそれ以上に至る場合がある。
y ）と回転する磁気ディスクとの間に形成される空気膜
の表面に露出されている磁気抵抗ヘッドセンサー（magn
eto-resistive head sensor 、以下、MRセンサー）を用
いて信号を感知するデータチャンネルでは、回転する磁
気ディスクの記録面とMRセンサーとが物理的な摩擦を伴
って接触する場合、接触地点で熱が生じる。このような
接触点の温度上昇は、MRセンサーの温度を約50〜１００
ナノ秒の間に１℃程度上昇させる。抵抗値が温度に影響
されるMRセンサーは、このような接触点で発生した熱に
よって抵抗値が増加し、発生した熱がセンサーの周辺に
拡散するにつれ、抵抗値も元の値に減少する。MRセンサ
ーは磁気情報（magnetic information）の変化を電圧信
号に変換するので、このような熱による抵抗値の変化は
MRセンサーの出力に付加型外乱（additive disturbanc
e）として作用し、元のデータに重ねられる。このよう
な熱的な外乱信号の強度は、しばしば元の信号の４倍ま
たはそれ以上に至る場合がある。
【０００３】すなわち、元のデータ信号に加えられた外
乱は信号検出時に深刻な問題を起こす。信号検出の第一
段階の自動利得制御端（Automatic Gain Control Unit
）を、外乱を考慮して動作するように具現するのも極
めて困難であるが、たとえそれが可能であるとしても、
その次の段階のタイミング復旧端（Timing Recovery Un
it）で信号の正確な位相を捜すことが困難である。この
外乱の大きさが信号に比べて無視できるほど小さくなる
までの数百またはそれ以上のデータシンボル（data sym
bol ）期間の間にタイミング復旧端は誤動作を行ってし
まい、それ以降にも正確な位相を捜していくためにはか
なり長時間がかかる。そこで、回転する磁気ディスクの
記録面とMRセンサーとが接触して生ずるセンサーの温度
の変化により引き起こされる、再生信号における外乱を
取り除く方法及び装置が必要になる。この外乱除去は、
従来の信号検出段階の自動利得制御端、タイミング復旧
端及び等化端（Equalization Unit ）の全段階に先立っ
て行い、この外乱がこれらの段階に及ぼす影響を最小化
しなければならない。
乱は信号検出時に深刻な問題を起こす。信号検出の第一
段階の自動利得制御端（Automatic Gain Control Unit
）を、外乱を考慮して動作するように具現するのも極
めて困難であるが、たとえそれが可能であるとしても、
その次の段階のタイミング復旧端（Timing Recovery Un
it）で信号の正確な位相を捜すことが困難である。この
外乱の大きさが信号に比べて無視できるほど小さくなる
までの数百またはそれ以上のデータシンボル（data sym
bol ）期間の間にタイミング復旧端は誤動作を行ってし
まい、それ以降にも正確な位相を捜していくためにはか
なり長時間がかかる。そこで、回転する磁気ディスクの
記録面とMRセンサーとが接触して生ずるセンサーの温度
の変化により引き起こされる、再生信号における外乱を
取り除く方法及び装置が必要になる。この外乱除去は、
従来の信号検出段階の自動利得制御端、タイミング復旧
端及び等化端（Equalization Unit ）の全段階に先立っ
て行い、この外乱がこれらの段階に及ぼす影響を最小化
しなければならない。
【０００４】このような問題を解決するために、MRセン
サーに生ずる熱過度現像（ThermalAsperity Transien
t）のような外乱を含んだ入力信号に、出力端から補正
フィードバック信号（corrective feedback signal）を
加えて外乱を減衰させる方法が提案されている。補正フ
ィードバック信号は外乱を推定した信号であって、出力
端に包絡線検波器（Envelope detector ）と微分器を用
いて出力信号の包絡線の微分を求めた後、この微分信号
より非線形適応フィルター手段（nonlinear adaptive f
ilter device）を用いてフィードバック信号を得る。し
かし、入力信号を全く使用せずに出力信号のみに基づき
外乱を推定し生成するので、出力信号に外乱が始めて現
れる瞬間から回路で外乱を推定して減衰するまでは、外
乱を減退しない状態の信号が出力されるという欠点があ
る。
サーに生ずる熱過度現像（ThermalAsperity Transien
t）のような外乱を含んだ入力信号に、出力端から補正
フィードバック信号（corrective feedback signal）を
加えて外乱を減衰させる方法が提案されている。補正フ
ィードバック信号は外乱を推定した信号であって、出力
端に包絡線検波器（Envelope detector ）と微分器を用
いて出力信号の包絡線の微分を求めた後、この微分信号
より非線形適応フィルター手段（nonlinear adaptive f
ilter device）を用いてフィードバック信号を得る。し
かし、入力信号を全く使用せずに出力信号のみに基づき
外乱を推定し生成するので、出力信号に外乱が始めて現
れる瞬間から回路で外乱を推定して減衰するまでは、外
乱を減退しない状態の信号が出力されるという欠点があ
る。
【０００５】
【発明が解決しようとする課題】本発明が果たそうとす
る技術的な課題は、出力信号と入力信号とに基づいて外
乱を推定しかつ生じさせることにより、付加型外乱の重
なった入力信号より正確に外乱を取り除く付加型外乱除
去装置及び外乱除去方法を提供することにある。
る技術的な課題は、出力信号と入力信号とに基づいて外
乱を推定しかつ生じさせることにより、付加型外乱の重
なった入力信号より正確に外乱を取り除く付加型外乱除
去装置及び外乱除去方法を提供することにある。
【０００６】
【課題を解決するための手段】本願第１発明は、前記課
題を解決するために、入力信号に付加型外乱が重なって
入力されるとき外乱を取り除く装置であって、外乱検出
部と、除去信号発生部と、外乱除去部とを含む付加型外
乱除去装置を提供する。外乱検出部は、入力信号で外乱
の存否を検出する。除去信号発生部は、外乱検出部で外
乱が検出されれば所定時間の間に入力信号を受け入れ、
除去信号を生じさせる。外乱除去部は、入力信号と生じ
た除去信号とに基づいて外乱を取り除く。
題を解決するために、入力信号に付加型外乱が重なって
入力されるとき外乱を取り除く装置であって、外乱検出
部と、除去信号発生部と、外乱除去部とを含む付加型外
乱除去装置を提供する。外乱検出部は、入力信号で外乱
の存否を検出する。除去信号発生部は、外乱検出部で外
乱が検出されれば所定時間の間に入力信号を受け入れ、
除去信号を生じさせる。外乱除去部は、入力信号と生じ
た除去信号とに基づいて外乱を取り除く。
【０００７】外乱検出部により入力信号中の外乱の有無
を判断し、外乱がある場合は外乱を含む入力信号に基づ
いて除去信号を生成する。生成した除去信号を外乱を含
む入力信号から減算し、入力信号から外乱を除去する。
本願第２発明は、入力信号に外乱が重なった場合、前記
外乱成分が除去された入力信号を出力する装置であっ
て、外乱検出部と、除去信号発生部と、外乱除去部とを
備える付加型外乱除去装置を提供する。外乱検出部は、
入力信号に外乱が含まれるか否かを検出する。除去信号
発生部は、外乱検出部で外乱が検出された場合、所定時
間の間の入力信号と出力とに基づいて除去信号を出力す
る。外乱除去部は、入力信号と除去信号とに基づいて、
外乱が除去された入力信号を出力する。
を判断し、外乱がある場合は外乱を含む入力信号に基づ
いて除去信号を生成する。生成した除去信号を外乱を含
む入力信号から減算し、入力信号から外乱を除去する。
本願第２発明は、入力信号に外乱が重なった場合、前記
外乱成分が除去された入力信号を出力する装置であっ
て、外乱検出部と、除去信号発生部と、外乱除去部とを
備える付加型外乱除去装置を提供する。外乱検出部は、
入力信号に外乱が含まれるか否かを検出する。除去信号
発生部は、外乱検出部で外乱が検出された場合、所定時
間の間の入力信号と出力とに基づいて除去信号を出力す
る。外乱除去部は、入力信号と除去信号とに基づいて、
外乱が除去された入力信号を出力する。
【０００８】入力信号に外乱が含まれている場合に、外
乱を含む入力信号に基づいて除去信号を生成し、出力信
号に残留する外乱を除去する。外乱が除去しきれない場
合は出力をフィードバックし、外乱を含む入力信号と出
力信号とに基づいて除去信号を生成する。本願第３発明
は、外乱検出部が遅延器と演算器と比較器とを備える、
付加型外乱除去装置を提供する。遅延器は入力信号を所
定時間遅延させる。演算器は、入力信号と遅延させた入
力信号との差を出力する。比較器は、演算器の出力信号
を所定の基準値と比較し、比較結果に基づいてロジック
信号を出力する。
乱を含む入力信号に基づいて除去信号を生成し、出力信
号に残留する外乱を除去する。外乱が除去しきれない場
合は出力をフィードバックし、外乱を含む入力信号と出
力信号とに基づいて除去信号を生成する。本願第３発明
は、外乱検出部が遅延器と演算器と比較器とを備える、
付加型外乱除去装置を提供する。遅延器は入力信号を所
定時間遅延させる。演算器は、入力信号と遅延させた入
力信号との差を出力する。比較器は、演算器の出力信号
を所定の基準値と比較し、比較結果に基づいてロジック
信号を出力する。
【０００９】遅延させた入力信号と入力信号との差を演
算し、その差が所定の基準値以上であれば外乱があると
判断する。外乱があれば、ロジック信号、例えば一定幅
のパルス信号を出力する。本願第４発明は、除去信号発
生部が、スイッチと、除去信号発生器と、基線検出器と
を備える付加型外乱除去装置を提供する。スイッチは、
外乱検出部からのロジック信号に基づき所定時間の間オ
ンになり、入力信号が入力される。除去信号発生器は、
所定時間の間に入力された入力信号と、外乱除去部から
の出力信号とに基づいて除去信号を出力する。基線検出
器は、外乱除去部の出力信号の基線を検出し、検出した
基線に基づき除去信号発生器へフィードバック信号を出
力する。
算し、その差が所定の基準値以上であれば外乱があると
判断する。外乱があれば、ロジック信号、例えば一定幅
のパルス信号を出力する。本願第４発明は、除去信号発
生部が、スイッチと、除去信号発生器と、基線検出器と
を備える付加型外乱除去装置を提供する。スイッチは、
外乱検出部からのロジック信号に基づき所定時間の間オ
ンになり、入力信号が入力される。除去信号発生器は、
所定時間の間に入力された入力信号と、外乱除去部から
の出力信号とに基づいて除去信号を出力する。基線検出
器は、外乱除去部の出力信号の基線を検出し、検出した
基線に基づき除去信号発生器へフィードバック信号を出
力する。
【００１０】本願第５発明は、除去信号発生部の除去信
号発生器は、キャパシタと、減衰器と、可変抵抗部とを
備える付加型外乱除去装置を提供する。キャパシタは、
スイッチと直列に接続され、スイッチがオンされている
間に入力信号をサンプリングし蓄積する。減衰器は、基
線検出器と直列に接続され、フィードバック信号の大き
さを調節する。可変抵抗部は、キャパシタと並列に連結
されており、減衰器の出力信号に応じてその抵抗値が変
化する。
号発生器は、キャパシタと、減衰器と、可変抵抗部とを
備える付加型外乱除去装置を提供する。キャパシタは、
スイッチと直列に接続され、スイッチがオンされている
間に入力信号をサンプリングし蓄積する。減衰器は、基
線検出器と直列に接続され、フィードバック信号の大き
さを調節する。可変抵抗部は、キャパシタと並列に連結
されており、減衰器の出力信号に応じてその抵抗値が変
化する。
【００１１】キャパシタは、スイッチがオンになってい
る一定時間内に電荷を蓄積し、スイッチがオフになると
徐々に電荷を放出し、指数関数的に減衰する除去信号を
生成する。除去信号の減衰特性は可変抵抗部の抵抗値及
びキャパシタの容量値により決まる。本願第６発明は、
スイッチがオンになる所定時間の間に除去信号発生器が
外乱をサンプリングできるように、外乱検出部からのロ
ジック信号を調整する、付加型外乱除去装置を提供す
る。例えば、外乱検出部が出力するパルス信号のパルス
幅間隔を、外乱の発生間隔よりも広く取るなどが挙げら
れる。
る一定時間内に電荷を蓄積し、スイッチがオフになると
徐々に電荷を放出し、指数関数的に減衰する除去信号を
生成する。除去信号の減衰特性は可変抵抗部の抵抗値及
びキャパシタの容量値により決まる。本願第６発明は、
スイッチがオンになる所定時間の間に除去信号発生器が
外乱をサンプリングできるように、外乱検出部からのロ
ジック信号を調整する、付加型外乱除去装置を提供す
る。例えば、外乱検出部が出力するパルス信号のパルス
幅間隔を、外乱の発生間隔よりも広く取るなどが挙げら
れる。
【００１２】本願第７発明に係る付加型外乱除去装置に
おいては、除去信号発生器のキャパシタの容量値と可変
抵抗部の抵抗値とが、除去信号の減衰特性が外乱の平均
的な減衰特性と一致するように調整されている。本願第
８発明に係る付加型外乱除去装置においては、除去信号
発生器の可変抵抗部が、二つの抵抗と、ｎ型ＭＯＳＦＥ
Ｔと、演算器とを備えている。二つの抵抗は、実質的に
同一の抵抗値を有し、相互に直列に連結され、キャパシ
タと並列に連結されている。ｎ型ＭＯＳＦＥＴは、二つ
の直列抵抗及びキャパシタと並列に連結されている。演
算器は、２つの直列抵抗間、所定の基準電圧電源、減衰
器及びｎ型ＭＯＳＦＥＴのゲート電極に接続され、キャ
パシタの電圧値、所定の基準電圧及び減衰器の出力信号
に基づいてｎ型ＭＯＳＦＥＴのゲート電圧を演算する。
おいては、除去信号発生器のキャパシタの容量値と可変
抵抗部の抵抗値とが、除去信号の減衰特性が外乱の平均
的な減衰特性と一致するように調整されている。本願第
８発明に係る付加型外乱除去装置においては、除去信号
発生器の可変抵抗部が、二つの抵抗と、ｎ型ＭＯＳＦＥ
Ｔと、演算器とを備えている。二つの抵抗は、実質的に
同一の抵抗値を有し、相互に直列に連結され、キャパシ
タと並列に連結されている。ｎ型ＭＯＳＦＥＴは、二つ
の直列抵抗及びキャパシタと並列に連結されている。演
算器は、２つの直列抵抗間、所定の基準電圧電源、減衰
器及びｎ型ＭＯＳＦＥＴのゲート電極に接続され、キャ
パシタの電圧値、所定の基準電圧及び減衰器の出力信号
に基づいてｎ型ＭＯＳＦＥＴのゲート電圧を演算する。
【００１３】直列抵抗、ｎ型ＭＯＳＦＥＴ及び演算器
は、第５発明における可変抵抗部と同様の働きを有す
る。本願第９発明に係る付加型外乱除去装置は、除去信
号発生器の演算器に印加される所定の基準電圧が、ｎ型
ＭＯＳＦＥＴをオーム領域で動作させるよう調整されて
いる。
は、第５発明における可変抵抗部と同様の働きを有す
る。本願第９発明に係る付加型外乱除去装置は、除去信
号発生器の演算器に印加される所定の基準電圧が、ｎ型
ＭＯＳＦＥＴをオーム領域で動作させるよう調整されて
いる。
【００１４】本願第１０発明に係る付加型外乱除去装置
は、外乱除去部が、遅延器と、演算器とを備えている。
遅延器は、入力信号を所定時間だけ遅延させる。演算器
は、遅延器を通じて遅延された入力信号と、除去信号発
生部の除去信号とに基づいて、外乱が除去された入力信
号を出力する。除去信号と入力信号とが同時に演算器に
入力されるよう入力信号を遅延させ、両者の差を求めて
入力信号から外乱を除去する。
は、外乱除去部が、遅延器と、演算器とを備えている。
遅延器は、入力信号を所定時間だけ遅延させる。演算器
は、遅延器を通じて遅延された入力信号と、除去信号発
生部の除去信号とに基づいて、外乱が除去された入力信
号を出力する。除去信号と入力信号とが同時に演算器に
入力されるよう入力信号を遅延させ、両者の差を求めて
入力信号から外乱を除去する。
【００１５】本願第１１発明に係る付加型外乱除去装置
においては、外乱除去部の遅延器は、遅延された入力信
号と除去信号とが同一時点で前記演算器に達するように
入力信号の遅延時間を調整する。本願第１０発明と同様
に動作する。本願第１２発明は、入力信号に外乱が重な
って入力された場合に、外乱が除去された入力信号を出
力する方法であって、下記第１〜４段階を含む付加型外
乱除去方法を提供する。第１段階は、入力信号に外乱が
含まれているか否かを検出する。第２段階は、所定時間
の間の入力信号と前記出力とに基づいて、除去信号を生
成する。第３段階は、外乱を含む入力信号と除去信号と
に基づいて、外乱が取り除かれた入力信号を出力する。
第４段階は、前記第３段階の出力信号の基線を検出し、
検出した基線に基づくフィードバック信号を前記第２段
階に出力する。
においては、外乱除去部の遅延器は、遅延された入力信
号と除去信号とが同一時点で前記演算器に達するように
入力信号の遅延時間を調整する。本願第１０発明と同様
に動作する。本願第１２発明は、入力信号に外乱が重な
って入力された場合に、外乱が除去された入力信号を出
力する方法であって、下記第１〜４段階を含む付加型外
乱除去方法を提供する。第１段階は、入力信号に外乱が
含まれているか否かを検出する。第２段階は、所定時間
の間の入力信号と前記出力とに基づいて、除去信号を生
成する。第３段階は、外乱を含む入力信号と除去信号と
に基づいて、外乱が取り除かれた入力信号を出力する。
第４段階は、前記第３段階の出力信号の基線を検出し、
検出した基線に基づくフィードバック信号を前記第２段
階に出力する。
【００１６】入力信号に外乱が含まれている場合に、入
力信号及び外乱の残留する出力信号に基づいて除去信号
を生成する。生成した除去信号により入力信号から外乱
成分を除去する。本願第１３発明は、第4 段階におい
て、前記第３段階で得た出力信号の正の包絡線と負の包
絡線との平均をとって基線を検出する付加型外乱除去方
法を提供する。第１２発明と同様に動作する。
力信号及び外乱の残留する出力信号に基づいて除去信号
を生成する。生成した除去信号により入力信号から外乱
成分を除去する。本願第１３発明は、第4 段階におい
て、前記第３段階で得た出力信号の正の包絡線と負の包
絡線との平均をとって基線を検出する付加型外乱除去方
法を提供する。第１２発明と同様に動作する。
【００１７】
【発明の実施の形態】以下、添付した図面に基づき本発
明の付加型外乱除去装置及びその方法を詳細に説明す
る。図１は、付加型外乱除去装置の一実施例であって、
図１に係る外乱除去装置は外乱検出部１００、除去信号
発生部１１０及び外乱除去部１２０からなる。外乱検出
部１００は、入力信号に含まれる外乱を検出し、所定の
パルスを出力する。除去信号発生部１１０は、外乱検出
部から出力されるパルスに従って所定時間の間入力され
る入力信号と、外乱除去部１２０からのフィードバック
信号とに基づき、除去信号を出力する。外乱除去部１２
０は、入力信号と除去信号とに基づいて、外乱成分を除
去した入力信号を出力する。
明の付加型外乱除去装置及びその方法を詳細に説明す
る。図１は、付加型外乱除去装置の一実施例であって、
図１に係る外乱除去装置は外乱検出部１００、除去信号
発生部１１０及び外乱除去部１２０からなる。外乱検出
部１００は、入力信号に含まれる外乱を検出し、所定の
パルスを出力する。除去信号発生部１１０は、外乱検出
部から出力されるパルスに従って所定時間の間入力され
る入力信号と、外乱除去部１２０からのフィードバック
信号とに基づき、除去信号を出力する。外乱除去部１２
０は、入力信号と除去信号とに基づいて、外乱成分を除
去した入力信号を出力する。
【００１８】外乱検出部１００は、図２に示すように、
遅延器２００と、減算器２１０と、比較器２２０とを備
えている。遅延器２００は、入力信号を所定時間遅延さ
せる。減算器２１０は、遅延させた入力信号と入力信号
との差を演算する。比較器２２０は、減算器２１０の出
力を所定の基準値と比較し、所定の幅を有するパルスを
出力する。
遅延器２００と、減算器２１０と、比較器２２０とを備
えている。遅延器２００は、入力信号を所定時間遅延さ
せる。減算器２１０は、遅延させた入力信号と入力信号
との差を演算する。比較器２２０は、減算器２１０の出
力を所定の基準値と比較し、所定の幅を有するパルスを
出力する。
【００１９】除去信号発生部１１０は、図１に示すよう
に、スイッチ１１１、除去信号発生器１１２及び基線検
出器（base line detecter）１１３を備える。スイッチ
１１１は、外乱検出器１００の出力パルスをオン／オフ
制御信号とし、オンの間の所定時間入力信号を通過させ
る。除去信号発生器１１２は、スイッチ１１１がオンの
間に入力された入力信号と、外乱検出部１２０からのフ
ィードバック信号（feedback control signal ）とに基
づいて、適正な除去信号を出力する。基線検出器１１３
は、外乱除去部１２０から出力されるフィードバック信
号の基線を検出し、除去信号発生器１１２に出力する。
に、スイッチ１１１、除去信号発生器１１２及び基線検
出器（base line detecter）１１３を備える。スイッチ
１１１は、外乱検出器１００の出力パルスをオン／オフ
制御信号とし、オンの間の所定時間入力信号を通過させ
る。除去信号発生器１１２は、スイッチ１１１がオンの
間に入力された入力信号と、外乱検出部１２０からのフ
ィードバック信号（feedback control signal ）とに基
づいて、適正な除去信号を出力する。基線検出器１１３
は、外乱除去部１２０から出力されるフィードバック信
号の基線を検出し、除去信号発生器１１２に出力する。
【００２０】除去信号発生器１１２の一例を図３に示
す。除去信号発生器１１２は、キャパシタ３００と、可
変抵抗部３１０と、減衰器３２０とを備えている。キャ
パシタ３００は、スイッチ１１１がオン状態の間に入力
された入力信号により電荷を蓄積し、スイッチ１１１の
間に蓄積した電荷を放出する。可変抵抗部３１０は、キ
ャパシタと並列に連結されている。可変抵抗部３１０の
抵抗値は、減衰器３２０の出力信号に応じて可変であ
り、キャパシタ３００が電荷を放出することによるキャ
パシタ３００の電圧の減衰速度が外乱の減衰速度と一致
するように制御される。減衰器３２０は、基線検出器１
１３と可変抵抗部３１０との間に直列に連結され、基線
検出器１１３から除去信号発生器１１２へ出力される信
号の大きさを調節する。減衰器３２０から除去信号発生
器１１２への信号は、キャパシタ３００と可変抵抗部３
１０とが外乱特性に適する除去信号を発生するように調
整される。
す。除去信号発生器１１２は、キャパシタ３００と、可
変抵抗部３１０と、減衰器３２０とを備えている。キャ
パシタ３００は、スイッチ１１１がオン状態の間に入力
された入力信号により電荷を蓄積し、スイッチ１１１の
間に蓄積した電荷を放出する。可変抵抗部３１０は、キ
ャパシタと並列に連結されている。可変抵抗部３１０の
抵抗値は、減衰器３２０の出力信号に応じて可変であ
り、キャパシタ３００が電荷を放出することによるキャ
パシタ３００の電圧の減衰速度が外乱の減衰速度と一致
するように制御される。減衰器３２０は、基線検出器１
１３と可変抵抗部３１０との間に直列に連結され、基線
検出器１１３から除去信号発生器１１２へ出力される信
号の大きさを調節する。減衰器３２０から除去信号発生
器１１２への信号は、キャパシタ３００と可変抵抗部３
１０とが外乱特性に適する除去信号を発生するように調
整される。
【００２１】外乱除去部１２０は、図１に示すように、
遅延器１２１及び減算器１２２を備える。遅延器１２１
は、入力信号を所定時間ほど延ばす。減算器１２２は、
遅延器１２１の出力、すなわち外乱を含む入力信号と除
去信号発生部１２０で生じた除去信号との差を演算し、
外乱が除去された入力信号を出力する。前述した構成を
有する付加型外乱除去装置の動作を図４に示すフローチ
ャートを参照して説明する。図５は付加型外乱が重なっ
た入力信号の一例を示したものである。図５に示した外
乱は熱の拡散過程が指数関数的に表されるので、初期に
激しく増加した後、指数関数的に減衰するモデルとして
示すことができる。図６は、図５のように外乱の重なっ
た入力信号が入力された時、外乱検出部１００の減算器
２１０から出力される信号の一例である。図７は、除去
信号発生器１１２により出力された除去信号の例を、図
８は、外乱が取り除かれた入力信号の例を、それぞれ示
したものである。
遅延器１２１及び減算器１２２を備える。遅延器１２１
は、入力信号を所定時間ほど延ばす。減算器１２２は、
遅延器１２１の出力、すなわち外乱を含む入力信号と除
去信号発生部１２０で生じた除去信号との差を演算し、
外乱が除去された入力信号を出力する。前述した構成を
有する付加型外乱除去装置の動作を図４に示すフローチ
ャートを参照して説明する。図５は付加型外乱が重なっ
た入力信号の一例を示したものである。図５に示した外
乱は熱の拡散過程が指数関数的に表されるので、初期に
激しく増加した後、指数関数的に減衰するモデルとして
示すことができる。図６は、図５のように外乱の重なっ
た入力信号が入力された時、外乱検出部１００の減算器
２１０から出力される信号の一例である。図７は、除去
信号発生器１１２により出力された除去信号の例を、図
８は、外乱が取り除かれた入力信号の例を、それぞれ示
したものである。
【００２２】まず、ステップＳ４００では、外乱を含む
信号が入力されると、外乱検出器１００が、外乱を検出
し、外乱の開始点を含むような所定の幅を有するパルス
を出力する。すなわち、外乱検出器１００に入力された
入力信号は、遅延器２００を通じて所定時間Ｔ2 だけ遅
延され、遅延された入力信号ともとの入力信号との差が
減算器２１０により演算される。演算結果は、比較器２
２０により所定の基準電圧Ｖref と比較され、Ｖref よ
り大きいならば外乱があると判断されて所定の時間幅Ｔ
2 を有するパルスが出力される。
信号が入力されると、外乱検出器１００が、外乱を検出
し、外乱の開始点を含むような所定の幅を有するパルス
を出力する。すなわち、外乱検出器１００に入力された
入力信号は、遅延器２００を通じて所定時間Ｔ2 だけ遅
延され、遅延された入力信号ともとの入力信号との差が
減算器２１０により演算される。演算結果は、比較器２
２０により所定の基準電圧Ｖref と比較され、Ｖref よ
り大きいならば外乱があると判断されて所定の時間幅Ｔ
2 を有するパルスが出力される。
【００２３】この外乱検出器１００の出力パルスは、時
間Ｔ2 の間スイッチ１１１をオン状態に保つ。これによ
り、時間Ｔ2 の間に除去信号発生器１１２のキャパシタ
３００に外乱を含む入力信号が入力され、電荷が蓄積さ
れる。時間Ｔ2 は、キャパシタ３００が入力信号に重な
った外乱をサンプリングするに十分な時間になるよう、
調整されている。
間Ｔ2 の間スイッチ１１１をオン状態に保つ。これによ
り、時間Ｔ2 の間に除去信号発生器１１２のキャパシタ
３００に外乱を含む入力信号が入力され、電荷が蓄積さ
れる。時間Ｔ2 は、キャパシタ３００が入力信号に重な
った外乱をサンプリングするに十分な時間になるよう、
調整されている。
【００２４】ステップＳ４１０では、除去信号発生器１
１２が、時間Ｔ2 の間に除去信号発生器１１２に入力さ
れた入力信号と、外乱除去部１２０の前回出力に基づく
基線検出器１１３からの基線信号とに基づき、除去信号
を生じさせる。すなわち、スイッチ１１０がオン状態の
間（Ｔ2 ）に除去信号発生器１１２に入力された入力信
号は、キャパシタ３００に電荷を蓄積する。キャパシタ
３００に蓄積された電荷は、スイッチ１１０がオフにな
ると放出され、指数関数的に減衰する除去信号を生じさ
せる。可変抵抗３１０の抵抗値とキャパシタ３００の容
量値は、生成した除去信号の減衰特性と外乱の平均的な
減衰特性とが一致するように調整されている。
１２が、時間Ｔ2 の間に除去信号発生器１１２に入力さ
れた入力信号と、外乱除去部１２０の前回出力に基づく
基線検出器１１３からの基線信号とに基づき、除去信号
を生じさせる。すなわち、スイッチ１１０がオン状態の
間（Ｔ2 ）に除去信号発生器１１２に入力された入力信
号は、キャパシタ３００に電荷を蓄積する。キャパシタ
３００に蓄積された電荷は、スイッチ１１０がオフにな
ると放出され、指数関数的に減衰する除去信号を生じさ
せる。可変抵抗３１０の抵抗値とキャパシタ３００の容
量値は、生成した除去信号の減衰特性と外乱の平均的な
減衰特性とが一致するように調整されている。
【００２５】ステップＳ４２０では、外乱除去部１２０
が、遅延器１２１により外乱を含む入力信号をＴ1 だけ
遅延させ、遅延させた入力信号と除去信号との差を演算
器１２２により求める。この時、Ｔ1 は、遅延させた入
力信号と除去信号とが同一な時点で演算器１２２に達す
るように選択される。ステップＳ４３０では、外乱が完
全に除去されたか否かを出力信号の基線により判断し、
外乱が完全に除去されたと判断した場合は終了し、外乱
が完全に除去されていないと判断した場合はステップＳ
４４０へ移行する。フィードバック信号に残存する外乱
は、信号の基線、即ち、正の包絡線（positive envelop
e ）と負の包絡線（negative envelope ）との平均とし
て推定される。
が、遅延器１２１により外乱を含む入力信号をＴ1 だけ
遅延させ、遅延させた入力信号と除去信号との差を演算
器１２２により求める。この時、Ｔ1 は、遅延させた入
力信号と除去信号とが同一な時点で演算器１２２に達す
るように選択される。ステップＳ４３０では、外乱が完
全に除去されたか否かを出力信号の基線により判断し、
外乱が完全に除去されたと判断した場合は終了し、外乱
が完全に除去されていないと判断した場合はステップＳ
４４０へ移行する。フィードバック信号に残存する外乱
は、信号の基線、即ち、正の包絡線（positive envelop
e ）と負の包絡線（negative envelope ）との平均とし
て推定される。
【００２６】ステップＳ４４０では、外乱が完全に取り
除かれていない入力信号はオフセット検出器１１３にフ
ィードバックされ、基線検出器１１３で除去し切れず残
存する外乱が推定される。例えば、付加された外乱が平
均的な外乱特性とは異なる特性を有する場合、入力信号
の外乱は完全に除去されないので、基線検出器１１３を
通じて出力信号の基線が検出される。検出された基線
は、除去信号発生器１１２の減衰基３２０へ出力され、
減衰器３２０により基線の大きさが調節され、除去信号
発生器１１２へフィードバックされて次回の除去信号の
生成に用いられる。可変抵抗部３１０の抵抗値は減衰器
３２０の出力信号に応じて変化し、外乱に適合するよう
な除去信号を生じさせる。 ＜他の実施形態例＞図９に、本発明に係る付加型外乱除
去装置に用いられる除去信号発生器１１２の他の実施形
態例を示す。図中、図３と同様の構成要素については同
一の符号番号を用いている。
除かれていない入力信号はオフセット検出器１１３にフ
ィードバックされ、基線検出器１１３で除去し切れず残
存する外乱が推定される。例えば、付加された外乱が平
均的な外乱特性とは異なる特性を有する場合、入力信号
の外乱は完全に除去されないので、基線検出器１１３を
通じて出力信号の基線が検出される。検出された基線
は、除去信号発生器１１２の減衰基３２０へ出力され、
減衰器３２０により基線の大きさが調節され、除去信号
発生器１１２へフィードバックされて次回の除去信号の
生成に用いられる。可変抵抗部３１０の抵抗値は減衰器
３２０の出力信号に応じて変化し、外乱に適合するよう
な除去信号を生じさせる。 ＜他の実施形態例＞図９に、本発明に係る付加型外乱除
去装置に用いられる除去信号発生器１１２の他の実施形
態例を示す。図中、図３と同様の構成要素については同
一の符号番号を用いている。
【００２７】図５に示す除去信号発生器１１２は、キャ
パシタ３００と、可変抵抗部３１０とを備えている。可
変抵抗部３１０には、２つの抵抗９０１，９０２と、ｎ
型ＭＯＳＦＥＴ９０３と、演算器９０４とが含まれてい
る。２つの抵抗９０１，９０２は、実質的に同一の抵抗
値を有し、直列に連結されている。また、直列に連結さ
れた抵抗９０１，９０２は、キャパシタ３００と並列に
連結されている。ｎ型ＭＯＳＦＥＴ９０３は、ソースと
ドレインとによりキャパシタに並列に連結されており、
ソースは接地され、ドレイン電極が出力端Ｖout に連結
されている。演算器９０４は、直列に連結された二つの
抵抗９０１，９０２間の点、すなわちキャパシタ３００
の電圧を等分に分圧する点と、所定の基準電圧（Ｖ0 ）
電源と、減衰器３２０と、ｎ型ＭＯＳＦＥＴ９０３のゲ
ート電極とに連結されている。
パシタ３００と、可変抵抗部３１０とを備えている。可
変抵抗部３１０には、２つの抵抗９０１，９０２と、ｎ
型ＭＯＳＦＥＴ９０３と、演算器９０４とが含まれてい
る。２つの抵抗９０１，９０２は、実質的に同一の抵抗
値を有し、直列に連結されている。また、直列に連結さ
れた抵抗９０１，９０２は、キャパシタ３００と並列に
連結されている。ｎ型ＭＯＳＦＥＴ９０３は、ソースと
ドレインとによりキャパシタに並列に連結されており、
ソースは接地され、ドレイン電極が出力端Ｖout に連結
されている。演算器９０４は、直列に連結された二つの
抵抗９０１，９０２間の点、すなわちキャパシタ３００
の電圧を等分に分圧する点と、所定の基準電圧（Ｖ0 ）
電源と、減衰器３２０と、ｎ型ＭＯＳＦＥＴ９０３のゲ
ート電極とに連結されている。
【００２８】次に、図５に示す除去信号発生器１１２の
動作は、可変抵抗部３１０の動作が異なることを除いて
他は図３に示す除去信号発生器１１２の動作と同様であ
る。即ち、演算器９０４の出力Ｖout ／2 −Ｖe ＋Ｖ0
がＭＯＳＦＥＴ９０３のゲート電圧ＶG として入力さ
れ、ＭＯＳＦＥＴ９０３のソース−ドレイン間の抵抗値
が調節される。ここで、Ｖout は出力電圧（キャパシタ
３００の電圧）、Ｖe は減衰器３２０の出力電圧、Ｖ0
はＭＯＳＦＥＴがオーム領域で動作するように選択され
た電圧値である。この時生じる除去信号の指数関数的な
減衰特性を決定する時定数τの逆数1/τは次の通り減衰
器３２０の出力Ｖe を用いて表され、Ｖeにより線形的
に変わる。
動作は、可変抵抗部３１０の動作が異なることを除いて
他は図３に示す除去信号発生器１１２の動作と同様であ
る。即ち、演算器９０４の出力Ｖout ／2 −Ｖe ＋Ｖ0
がＭＯＳＦＥＴ９０３のゲート電圧ＶG として入力さ
れ、ＭＯＳＦＥＴ９０３のソース−ドレイン間の抵抗値
が調節される。ここで、Ｖout は出力電圧（キャパシタ
３００の電圧）、Ｖe は減衰器３２０の出力電圧、Ｖ0
はＭＯＳＦＥＴがオーム領域で動作するように選択され
た電圧値である。この時生じる除去信号の指数関数的な
減衰特性を決定する時定数τの逆数1/τは次の通り減衰
器３２０の出力Ｖe を用いて表され、Ｖeにより線形的
に変わる。
【００２９】
【式１】ここで、k はＭＯＳＦＥＴ９０３の特性を示す
定数であり、Ｖt はＭＯＳＦＥＴ９０３の臨界電圧であ
る。ＭＯＳＦＥＴ９０３のソース−ドレイン間の有効抵
抗値の逆数は減衰器３２０の出力Ｖe により線形的に変
わるという特性を有し、Ｖe が０の場合、外乱の平均的
な減衰特性を表す。従って、出力電圧の基線をＭＯＳＦ
ＥＴのゲート電圧にフィードバックすることにより、除
去信号の減衰特性を外乱の減衰特性に近づけるようにＭ
ＯＳＦＥＴ９０３のソース−ドレイン間の有効抵抗値を
変化させることができる。
定数であり、Ｖt はＭＯＳＦＥＴ９０３の臨界電圧であ
る。ＭＯＳＦＥＴ９０３のソース−ドレイン間の有効抵
抗値の逆数は減衰器３２０の出力Ｖe により線形的に変
わるという特性を有し、Ｖe が０の場合、外乱の平均的
な減衰特性を表す。従って、出力電圧の基線をＭＯＳＦ
ＥＴのゲート電圧にフィードバックすることにより、除
去信号の減衰特性を外乱の減衰特性に近づけるようにＭ
ＯＳＦＥＴ９０３のソース−ドレイン間の有効抵抗値を
変化させることができる。
【００３０】
【発明の効果】本発明は、入力信号に生じる熱過度現像
のような外乱を入力信号から取り除き、外乱を有しない
入力信号を提供する。入力信号及び出力信号をともに用
いて外乱成分を推定し、正確に外乱を取り除くことがで
きる。
のような外乱を入力信号から取り除き、外乱を有しない
入力信号を提供する。入力信号及び出力信号をともに用
いて外乱成分を推定し、正確に外乱を取り除くことがで
きる。
【図１】本発明に係る付加型外乱装置の概略構成を示す
ブロック図。
ブロック図。
【図２】前記図１の外乱検出器の概略構成を示すブロッ
ク図。
ク図。
【図３】前記図１の除去信号発生器の一実施形態例を示
す回路図。
す回路図。
【図４】本発明に係る付加型外乱除去方法を説明するフ
ローチャート。
ローチャート。
【図５】付加型外乱が重なった入力信号の一例を示す
図。
図。
【図６】外乱検出器の減算器が出力した出力信号の一例
を示す図。
を示す図。
【図７】除去信号発生器が生成する除去信号の一例を示
す図。
す図。
【図８】外乱が取り除かれた入力信号（外乱除去部の出
力信号）の一例を示す図。
力信号）の一例を示す図。
【図９】除去信号発生器の他の実施形態例を示す回路
図。
図。
１００；外乱検出部 １１０；除去信号発生部 １２０；外乱除去部
Claims (13)
- 【請求項１】入力信号に付加型外乱が重なって入力され
るとき、前記外乱を取り除く装置であって、 前記入力信号で前記外乱の存否を検出する外乱検出部
と、 前記外乱検出部で外乱が検出されれば所定時間の間に前
記入力信号を受け入れ、除去信号を生じさせる除去信号
発生部と、 前記入力信号と前記生じた除去信号とに基づいて前記外
乱を取り除く外乱除去部と、を含む付加型外乱除去装
置。 - 【請求項２】入力信号に外乱が重なった場合、前記外乱
成分が除去された入力信号を出力する装置であって、 前記入力信号に前記外乱が含まれるか否かを検出する外
乱検出部と、 前記外乱検出部で外乱が検出された場合、所定時間の間
の前記入力信号と、前記出力とに基づいて除去信号を出
力する除去信号発生部と、 前記入力信号と前記除去信号とに基づいて、前記外乱が
除去された入力信号を出力する外乱除去部と、を備える
付加型外乱除去装置。 - 【請求項３】前記外乱検出部は、 前記入力信号を所定時間遅延させる遅延器と、 前記入力信号と前記遅延させた入力信号との差を出力す
る演算器と、 前記演算器の出力信号を所定の基準値と比較し、比較結
果に基づいてロジック信号を出力する比較器と、を備え
る、請求項２に記載の付加型外乱除去装置。 - 【請求項４】前記除去信号発生部は、 前記外乱検出部からのロジック信号に基づき所定時間の
間オンになり、前記入力信号が入力されるスイッチと、 前記所定時間の間に入力された入力信号と、前記外乱除
去部からの出力信号とに基づいて前記除去信号を出力す
る除去信号発生器と、 前記外乱除去部の出力信号の基線を検出し、検出した基
線に基づき前記除去信号発生器へフィードバック信号を
出力する基線検出器と、を備える請求項２に記載の付加
型外乱除去装置。 - 【請求項５】前記除去信号発生部の除去信号発生器は、 前記スイッチと直列に接続され、前記スイッチがオンさ
れている間に前記入力信号をサンプリングし蓄積するキ
ャパシタと、 前記基線検出器と直列に接続され、前記フィードバック
信号の大きさを調節する減衰器と、 前記キャパシタと並列に連結されており、前記減衰器の
出力信号に応じてその抵抗値が変化する可変抵抗部と、
を備える請求項４に記載の付加型外乱除去装置。 - 【請求項６】前記外乱検出部からのロジック信号は、前
記スイッチがオンになる所定時間の間に前記除去信号発
生器が前記外乱をサンプリングできるように調整されて
いる、請求項４に記載の付加型外乱除去装置。 - 【請求項７】前記除去信号発生器のキャパシタの容量値
と前記可変抵抗部の抵抗値とは、前記除去信号の減衰特
性が外乱の平均的な減衰特性と一致するように調整され
る、請求項５に記載の付加型外乱除去装置。 - 【請求項８】前記除去信号発生器の可変抵抗部は、 実質的に同一の抵抗値を有し、相互に直列に連結され、
前記キャパシタと並列に連結された二つの抵抗と、 前記二つの直列抵抗及び前記キャパシタと並列に連結さ
れたｎ型ＭＯＳＦＥＴと、 前記２つの直列抵抗間、所定の基準電圧電源、前記減衰
器及び前記ｎ型ＭＯＳＦＥＴのゲート電極に接続され、
前記キャパシタの電圧値、所定の基準電圧及び前記減衰
器の出力信号に基づいて前記ｎ型ＭＯＳＦＥＴのゲート
電圧を演算する演算器と、を備える請求項５に記載の付
加型外乱除去装置。 - 【請求項９】前記除去信号発生器の演算器に印加される
前記所定の基準電圧は、前記ｎ型ＭＯＳＦＥＴがオーム
領域で動作するよう調整されている、請求項８に記載の
付加型外乱除去装置。 - 【請求項１０】前記外乱除去部は、 前記入力信号を所定時間だけ遅延させる遅延器と、 前記遅延器を通じて遅延された入力信号と、前記除去信
号発生部の除去信号とに基づいて、前記外乱が除去され
た入力信号を出力する演算器と、を備える請求項２に記
載の付加型外乱除去装置。 - 【請求項１１】前記外乱除去部の遅延器は、前記遅延さ
れた入力信号と前記除去信号とが同一時点で前記演算器
に達するように前記入力信号の遅延時間を調整する、請
求項１０に記載の付加型外乱除去装置。 - 【請求項１２】入力信号に外乱が重なって入力された場
合に、前記外乱が除去された前記入力信号を出力する方
法であって、 入力信号に外乱が含まれているか否かを検出する第１段
階と、 所定時間の間の前記入力信号と前記出力とに基づいて、
除去信号を生成する第２段階と、 前記外乱を含む入力信号と前記除去信号とに基づいて、
前記外乱が取り除かれた前記入力信号を出力する第３段
階と、 前記第３段階の出力信号の基線を検出し、検出した基線
に基づくフィードバック信号を前記第２段階に出力する
第４段階と、を含む付加型外乱除去方法。 - 【請求項１３】前記第4 段階は、前記第３段階で得た外
乱が取り除かれた入力信号の正の包絡線と負の包絡線と
の平均をとって基線を検出する、請求項１２に記載の付
加型外乱除去方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P5041 | 1997-02-19 | ||
| KR1019970005041A KR100537496B1 (ko) | 1997-02-19 | 1997-02-19 | 데이터 채널상의 부가형 외란 제거 장치 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10241107A true JPH10241107A (ja) | 1998-09-11 |
Family
ID=19497455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10031373A Pending JPH10241107A (ja) | 1997-02-19 | 1998-02-13 | 付加型外乱除去装置及びその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5973553A (ja) |
| JP (1) | JPH10241107A (ja) |
| KR (1) | KR100537496B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9624280D0 (en) * | 1996-11-22 | 1997-01-08 | Univ Glasgow | Apparatus and method for measuring cardiac vagal tone |
| US6433625B1 (en) * | 2001-11-01 | 2002-08-13 | Lsi Logic Corporation | Noise reduction auto phasing circuit for switched capacitor circuits |
| WO2003085646A1 (en) * | 2002-03-29 | 2003-10-16 | Seagate Technology Llc | Mr head thermal asperity cancellation |
| DE10361430B4 (de) * | 2003-12-23 | 2005-12-01 | Sew-Eurodrive Gmbh & Co. Kg | Umrichter |
| EP1566935B1 (fr) * | 2004-02-19 | 2012-07-25 | St Microelectronics S.A. | Dispositif et procédé de suppression d'interférences impulsionnelles dans un signal |
| KR100712558B1 (ko) * | 2006-07-05 | 2007-04-27 | 삼성전자주식회사 | 외란 보상 판단 장치 및 방법과 이를 이용한 디스크드라이브 |
| CN115001518B (zh) * | 2022-05-27 | 2023-12-05 | 南京金阵微电子技术有限公司 | 一种信号接收电路、解串器及通信系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186110A (ja) * | 1983-04-08 | 1984-10-22 | Toshiba Corp | デジタルデ−タ生成装置 |
| BR8903838A (pt) * | 1988-08-01 | 1990-03-20 | Ibm | Conjunto de circuitos e metodo para suprimir uma perturbacao transiente aditiva em um sinal de entrada de dados |
| US5057785A (en) * | 1990-01-23 | 1991-10-15 | International Business Machines Corporation | Method and circuitry to suppress additive disturbances in data channels |
| JPH0649003Y2 (ja) * | 1990-03-24 | 1994-12-12 | 村田機械株式会社 | 電話回線のノイズ自動除去制御回路 |
| KR930008044B1 (ko) * | 1991-06-24 | 1993-08-25 | 현대전자산업 주식회사 | 다중처리기 시스템의 버스 정합회로 |
| JP3175415B2 (ja) * | 1993-08-09 | 2001-06-11 | 株式会社日立製作所 | 磁気記録再生装置 |
| US5497111A (en) * | 1994-12-22 | 1996-03-05 | International Business Machines Corporation | Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel |
| JP3458567B2 (ja) * | 1995-11-28 | 2003-10-20 | 三菱電機株式会社 | Ｍｒヘッド用増幅器 |
-
1997
- 1997-02-19 KR KR1019970005041A patent/KR100537496B1/ko not_active IP Right Cessation
-
1998
- 1998-02-02 US US09/016,932 patent/US5973553A/en not_active Expired - Fee Related
- 1998-02-13 JP JP10031373A patent/JPH10241107A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100537496B1 (ko) | 2006-03-23 |
| US5973553A (en) | 1999-10-26 |
| KR19980068448A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7929240B2 (en) | Systems and methods for adaptive MRA compensation | |
| US6611485B2 (en) | Apparatus and method for correcting asymmetry of optical disk reproducing system | |
| JPH10241107A (ja) | 付加型外乱除去装置及びその方法 | |
| US4370620A (en) | Efficient high performance envelope detector with controlled decay envelope detection | |
| JP3855049B2 (ja) | 単一光子検出装置およびそのアフターパルス除去方法 | |
| US6051997A (en) | Circuit for tracking rapid changes in mid-point voltage of a data signal | |
| EP0136482B1 (en) | Noise reduction by linear interpolation using a dual function amplifier circuit | |
| FR2462832A1 (fr) | Circuit de commande automatique du niveau de chrominance | |
| JPH0684115A (ja) | 磁気記録再生装置のａｇｃ回路 | |
| JP2808600B2 (ja) | 同期分離回路 | |
| KR910003210Y1 (ko) | 비데오 신호의 보정시 보정펄스 발생회로 | |
| JP2591184B2 (ja) | ドロップアウト検出回路 | |
| JP3147012B2 (ja) | 磁気ディスク装置 | |
| KR100247974B1 (ko) | 자기채널에서의 심볼타이밍 에러검출 방법 및 장치 | |
| GB2042779A (en) | Measuring circuit including means for integrating electrical signals to be measured | |
| JP2602342B2 (ja) | スイッチングノイズ除去装置 | |
| JPH0225314B2 (ja) | ||
| JPS63239655A (ja) | 情報記録再生装置 | |
| KR940008735B1 (ko) | 디지탈 신호의 검출 시스템 | |
| JPH0736072U (ja) | ピークホールド回路 | |
| JP3044992B2 (ja) | 車両の衝突検知装置 | |
| KR960000448B1 (ko) | Vtr 시스템의 화면 재생방법 | |
| JPH0522626A (ja) | 同期分離回路 | |
| JP2553794B2 (ja) | ベロシティエラー検出装置 | |
| JPS6247869A (ja) | 磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040511 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061011 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |