CN115001518B - 一种信号接收电路、解串器及通信系统 - Google Patents

一种信号接收电路、解串器及通信系统 Download PDF

Info

Publication number
CN115001518B
CN115001518B CN202210594703.6A CN202210594703A CN115001518B CN 115001518 B CN115001518 B CN 115001518B CN 202210594703 A CN202210594703 A CN 202210594703A CN 115001518 B CN115001518 B CN 115001518B
Authority
CN
China
Prior art keywords
signal
mos
deserializer
echo
receiving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210594703.6A
Other languages
English (en)
Other versions
CN115001518A (zh
Inventor
李英轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Jinzhen Microelectronics Technology Co ltd
Original Assignee
Nanjing Jinzhen Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Jinzhen Microelectronics Technology Co ltd filed Critical Nanjing Jinzhen Microelectronics Technology Co ltd
Priority to CN202210594703.6A priority Critical patent/CN115001518B/zh
Publication of CN115001518A publication Critical patent/CN115001518A/zh
Application granted granted Critical
Publication of CN115001518B publication Critical patent/CN115001518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/005—Reducing noise, e.g. humm, from the supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明提供一种信号接收电路、解串器及通信系统。所述信号接收电路应用于全双工非对称SerDes系统的解串器，所述信号接收电路包括减法器，所述减法器用于从所述解串器的接收信号中减去回声信号以消除所述接收信号中的回声，其中所述回声信号与所述解串器发送的信号成正比。所述信号接收电路包含减法器，该减法器能够从解串器的接收信号中减去回声信号以消除接收信号中的回声，从而提升通信质量。

Description

一种信号接收电路、解串器及通信系统
技术领域
本发明属于通信领域，特别是涉及一种信号接收电路、解串器及通信系统。
背景技术
在双工非对称SerDes(Serializer/Deserializer，串行器/解串器)系统中，下行数据通常采用高频段进行传输，而上行数据通常采用低频段进行传输，如图1所示。在双工通信模式下，上行高频段和下行低频段可以同时进行数据传输。然而，下行高频段和上行低频段之间通常会存在重叠。以解串器为例，在重叠频段内，发送端Tx2发送的数据会被接收端Rx2所接收，从而导致解串器的接收端Rx2出现回声，影响通信质量。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种信号接收电路、解串器及通信系统，用于解决现有技术中解串器接收端存在回声的问题。
为实现上述目的及其他相关目的，本发明提供一种信号接收电路，所述信号接收电路应用于全双工非对称SerDes系统的解串器，所述信号接收电路包括减法器，所述减法器用于从所述解串器的接收信号中减去回声信号以消除所述接收信号中的回声，其中所述回声信号与所述解串器发送的信号成正比。
于所述第一方面的一实施例中，所述减法器包括第一输入端、第二输入端和输出端，其中所述第一输入端用于输入所述接收信号，所述第二输入端用于输入所述回声信号，所述输出端用于输出所述接收信号和所述回声信号的差值信号。
于所述第一方面的一实施例中，所述信号接收电路还包括回声信号生成电路，所述回声信号生成电路用于根据所述发送信号生成所述回声信号。
于所述第一方面的一实施例中，所述减法器包括第一差分MOS对管和第二差分MOS对管，所述第一差分MOS对管包括第一MOS管和第二MOS管，所述第二差分MOS对管包括第三MOS管和第四MOS管，其中：所述第一MOS管的漏极和所述第二MOS管的漏极通过第一RC并联电路相连，所述第三MOS管的漏极和所述第四MOS管的漏极通过第二RC并联电路相连；所述第一MOS管的源极和所述第三MOS管的源极相连，并通过第一偏置电阻与电源相连；所述第二MOS管的源极和所述第四MOS管的源极相连，并通过第二偏置电阻与所述电源相连。
于所述第一方面的一实施例中，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为NMOS管。
于所述第一方面的一实施例中，所述第一RC并联电路与所述第二RC并联电路相同。
于所述第一方面的一实施例中，所述第一MOS管和所述第二MOS管的漏极分别通过第一电流源和第二电流源接地，所述第三MOS管和第四MOS管的漏极分别通过第三电流源和第四电流源接地。
本发明的第二方面提供一种解串器，所述解串器包括信号发送电路以及本发明第一方面任一项所述的信号接收电路。
本发明的第三方面提供一种通信系统，所述通信系统包括串行器以及本发明第二方面所述的解串器。
如上所述，本发明一个或多个实施例中所述的信号接收电路、解串器及通信系统，具有以下有益效果：
所述信号接收电路包含减法器，该减法器能够从解串器的接收信号中减去回声信号以消除接收信号中的回声，从而提升通信质量。
附图说明
图1显示为双工非对称SerDes系统的结构示意图。
图2显示为本发明所述信号接收电路于一具体实施例中的结构示意图。
图3显示为本发明所述信号接收电路于一具体实施例中的结构示意图。
图4显示为本发明所述信号接收电路于一具体实施例中减法器的电路图。
元件标号说明
1 信号接收电路
11 减法器
12 比较器
13 回声信号生成电路
M1 第一MOS管
M2 第二MOS管
M3 第三MOS管
M4 第四MOS管
R1 第一电阻
R2 第二电阻
Rb1 第一偏置电阻
Rb2 第二偏置电阻
VDD 电源
C1 第一电容
C2 第二电容
I1 第一电流源
I2 第二电流源
I3 第三电流源
I4 第四电流源
Rx1、Rx2 接收端
Tx1、Tx2 发送端
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。此外，在本文中，诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
如图1所示的双工非对称SerDes系统中，下行数据，也即串行器向解串器发送的数据，通常采用高频段传输，上行数据，也即解串器向串行器发送的数据，通常采用低频段传输。在双工通信模式下，上行高频段和下行低频段可以同时进行数据传输。然而，下行高频段和上行低频段之间通常会存在部分重叠。此时，在重叠频段内解串器的发送端Tx2发送的信号会被其接收端Rx2所接收，从而导致解串器的接收端Rx2出现回声，影响通信质量。至少针对上述问题，本发明提供一种信号接收电路。所述信号接收电路包含减法器，该减法器能够从解串器的接收信号中减去回声信号以消除接收信号中的回声，从而提升通信质量。
接下来将通过具体实施例结合附图的方式对本发明提供的信号接收电路进行详细介绍。
请参阅图2，于本发明的一实施例中，信号接收电路1包括减法器11，该减法器11用于从解串器的接收信号Vrx+Vtx中减去回声信号Vecho以消除接收信号中的回声。具体地，SerDes系统中串行器发送的信号经信道传输后到达解串器的信号为Vrx，SerDes系统中解串器发送的信号为Vtx，信号Vrx和Vtx在信道中叠加而形成接收信号Vrx+Vtx。Vecho表示回声信号，该回声信号Vecho与解串器发送的信号Vtx成正比。
可选地，回声信号Vecho与解串器发送的信号Vtx相同，也即，Vecho＝Vtx。
可选地，回声信号Vecho与解串器发送的信号Vtx的比例为k，也即，Vecho＝k×Vtx，其中，0<k<1。通过此种方式可以减少信号接收电路1的功耗，其中k的数值越小信号接收电路1的功耗越小。
可选地，于本实施例中，全双工非对称SerDes系统采用差分信号进行传输。此时，信号接收电路1还可以包括比较器12。本实施例中，通过采用差分信号进行传输能够提升系统的抗干扰性能。
可选地，减法器11包括第一输入端、第二输入端和输出端。其中，第一输入端用于输入接收信号Vrx+Vtx，第二输入端用于输入回声信号Vecho，输出端用于输出接收信号Vrx+Vtx与回声信号Vecho的差值信号Vout＝Vrx+Vtx-Vecho。特别地，当Vecho＝Vtx时，减法器11输出端输出的信号Vout＝Vrx，此时能够彻底消除接收信号中的回声。
可选地，请参阅图3，信号接收电路1还可以包括回声信号生成电路13，该回声信号生成电路13用于根据发送信号Vtx生成回声信号Vecho。例如，回声信号生成电路13可以对发送信号Vtx进行缩放以生成回声信号Vecho，也可以直接复制发送信号Vtx以生成回声信号Vecho，但本发明并不以此为限。
在双工非对称SerDes系统中，串行器发出的信号经信道传输后到达解串器而形成信号Vrx。信号Vrx的频率往往涵盖高频和低频，其频率范围很宽。在低频段，信号Vrx与解串器发送端发送的信号Vtx会产生叠加。然而，相较于信号Vtx而言，经信道衰减后的信号Vrx的幅值非常小，在一些实施例中，信号Vtx的幅值为2到3伏左右，而信号Vrx的幅值则只有几十毫伏，二者相差几十甚至上百倍。因此，为了实现良好的回声消除效果，减法器11必须具有良好的线性度。否则，如果减法器11的线性度较差，则幅值较大的信号Vtx可能会破坏减法器11的线性度，这不仅会导致减法器11难以从接收信号Vrx+Vtx中准确地减掉信号Vtx，也会导致减法器11的输出信号中产生Vrx谐波失真。此外，对于模拟电路而言，如何尽可能地减少信号接收电路的复杂度至关重要。针对上述问题，请参阅图4，于本发明的一实施例中，减法器11包括第一子电路111和第二子电路112。第一子电路111包含第一差分MOS对管，第二子电路112包含第二差分MOS对管。第一差分MOS对管包括第一MOS管M1和第二MOS管M2，第二差分MOS对管包括第三MOS管M3和第四MOS管M4。
第一MOS管M1的漏极和第二MOS管M2的漏极通过第一RC并联电路相连，其中第一RC并联电路包括相并联的第一电阻R1和第一电容C1。第一MOS管M1的源极通过第一偏置电阻Rb1与电源VDD相连，第二MOS管M2的源极通过第二偏置电阻Rb2和电源VDD相连。本实施例中接收信号Vtx+Vrx为差分信号，第一MOS管M1和栅极和第二MOS管M2的栅极用于输入该接收信号Vtx+Vrx。
第三MOS管M3的漏极和第四MOS管M4的漏极通过第二RC并联电路相连，其中第二RC并联电路包括相并联的第二电阻R2和第二电容C2。第三MOS管M3的源极通过第一偏置电阻Rb1与电源VDD相连，第四MOS管M4的源极通过第二偏置电阻Rb2与电源VDD相连。本实施例中回声信号Vecho为差分信号，第三MOS管M3和栅极和第四MOS管M4d栅极用于输入该回声信号的反相信号V_echo。在一些实施例中，减法器11还可以包括反相器，回声信号Vecho经过该反相器后形成反相信号V_echo。
可选地，第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4均为NMOS管。
可选地，第一RC并联电路与第二RC并联电路相同，也即，电阻R1和R2的电阻值相同，电容C1和C2的电容值相同。
可选地，第一MOS管M1通过第一电流源I1接地，第二MOS管M2通过第二电流源I2接地。第三MOS管M3通过第三电流源I3接地，第四MOS管M4通过第四电流源I4接地。
可选地，第一偏置电阻Rb1与第二偏置电阻Rb2的电阻值相同。
本实施例中，第一子电路111用于实现对接收信号Vtx+Vrx的接收，并能够提升接收信号的质量。于本实施例所述的减法器11中，由于电容C1和C2的阻抗与信号频率成反比，因此，对于低频的信号Vtx和信号Vecho，电容C1和C2的阻抗高于电阻R1和R2，因而MOS管M1和M2被电阻R1所退化(degeneration)，MOS管M3和M4被电阻R2所退化，故，对于低频的信号Vtx和信号Vecho，减法器11具有较小的信号增益以及高线性。对于经过高频通道衰减的Vrx信号，电容C1和C2的阻抗低于电阻R1和R2，因而MOS管M1和M2不会被电阻R1退化，MOS管M3和M4不会被电阻R2退化，故，对于经过高频通道衰减的Vrx信号，减法器11具有较高的信号增益以及良好的线性度。根据以上描述可知，本实施例提供了一种低复杂度的减法器11，该减法器11具有良好的线性度并能够补偿信道损耗，因而能够很好地消除双工非对称SerDes系统中解串器接收端的回声干扰，提升通信质量。
可选地，第二差分对管、第二电阻R2、第二电容C1可以由第一差分对管、第一电阻R1和第一电容C1按照特定比例缩小得到，通过此种方式可以减小信号接收电路1的功耗，从而节省电源。例如，若从接收信号Vrx+Vtx到输出信号Vout的增益比率为K，则Vecho与Vtx的比率也应当被配置为K，以便保证回声能够在Vout中完全消除。
可选地，偏置电阻Rb1和Rb2、电阻R1和R2、电容C1和C2可以通过寄存器位编程来调整减法器11的传输函数和增益。
基于以上对信号接收电路11的描述，本发明还提供一种解串器。该解串器包括信号发送电路以及本发明所提供的信号接收电路。
基于以上对信号接收电路11的描述，本发明还提供一种通信系统。该通信系统包括串行器以及上述解串器。其中串行器与解串器之前采用双工非对称方式进行通信。
综上所述，本发明一个或多个实施例中提供的信号接收电路包含减法器，该减法器能够从解串器的接收信号中减去回声信号以消除接收信号中的回声，从而提升通信质量。因此，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种信号接收电路，其特征在于，所述信号接收电路应用于全双工非对称SerDes系统的解串器，所述信号接收电路包括减法器，所述减法器用于从所述解串器的接收信号中减去回声信号以消除所述接收信号中的回声，其中所述回声信号与所述解串器发送的信号成正比；
其中，所述减法器包括第一输入端、第二输入端和输出端，其中所述第一输入端用于输入所述接收信号，所述第二输入端用于输入所述回声信号，所述输出端用于输出所述接收信号和所述回声信号的差值信号；
所述减法器包括第一差分MOS对管和第二差分MOS对管，所述第一差分MOS对管包括第一MOS管和第二MOS管，所述第二差分MOS对管包括第三MOS管和第四MOS管，所述第一MOS管的漏极和所述第二MOS管的漏极通过第一RC并联电路相连，所述第三MOS管的漏极和所述第四MOS管的漏极通过第二RC并联电路相连；所述第一MOS管的源极和所述第三MOS管的源极相连，并通过第一偏置电阻与电源相连；所述第二MOS管的源极和所述第四MOS管的源极相连，并通过第二偏置电阻与所述电源相连；
所述第一MOS管和所述第二MOS管的漏极分别通过第一电流源和第二电流源接地，所述第三MOS管和第四MOS管的漏极分别通过第三电流源和第四电流源接地；
所述信号接收电路还包括回声信号生成电路，所述回声信号生成电路用于根据所述发送信号生成所述回声信号。
2.根据权利要求1所述的信号接收电路，其特征在于，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为NMOS管。
3.根据权利要求1所述的信号接收电路，其特征在于，所述第一RC并联电路与所述第二RC并联电路相同。
4.一种解串器，其特征在于，所述解串器包括信号发送电路以及权利要求1至3中任一项所述的信号接收电路。
5.一种通信系统，其特征在于，所述通信系统包括串行器以及权利要求4所述的解串器。
CN202210594703.6A 2022-05-27 2022-05-27 一种信号接收电路、解串器及通信系统 Active CN115001518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210594703.6A CN115001518B (zh) 2022-05-27 2022-05-27 一种信号接收电路、解串器及通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210594703.6A CN115001518B (zh) 2022-05-27 2022-05-27 一种信号接收电路、解串器及通信系统

Publications (2)

Publication Number Publication Date
CN115001518A CN115001518A (zh) 2022-09-02
CN115001518B true CN115001518B (zh) 2023-12-05

Family

ID=83028597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210594703.6A Active CN115001518B (zh) 2022-05-27 2022-05-27 一种信号接收电路、解串器及通信系统

Country Status (1)

Country Link
CN (1) CN115001518B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145826A (ja) * 1989-10-31 1991-06-21 Toshiba Corp エコーキャンセル方式及びエコーキャンセラ
US5973553A (en) * 1997-02-19 1999-10-26 Samsung Electronics Co., Ltd. Apparatus for removing additive disturbance from data channel and method therefor
US6912209B1 (en) * 1999-04-13 2005-06-28 Broadcom Corporation Voice gateway with echo cancellation
CN1799206A (zh) * 2003-06-03 2006-07-05 瓦迪弗技术公司 多信道收发机系统中的近端、远端和回声消除器
JP2010081004A (ja) * 2008-09-24 2010-04-08 Nec Electronics Corp エコーキャンセル装置、通信装置、及びエコーキャンセル方法
CN102932073A (zh) * 2012-10-17 2013-02-13 广州润芯信息技术有限公司 一种发射信号强度检测电路
US10447506B1 (en) * 2016-04-01 2019-10-15 Aquantia Corp. Dual-duplex link with independent transmit and receive phase adjustment
CN113647070A (zh) * 2019-03-12 2021-11-12 弗劳恩霍夫应用研究促进协会 发送器和接收器、串行器和解串器以及用于发送和接收、串行化和解串化的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110038286A1 (en) * 2009-08-17 2011-02-17 Intersil Americas Inc. Using frequency divisional multiplexing for a high speed serializer/deserializer with back channel communication
WO2016109915A1 (en) * 2015-01-05 2016-07-14 Lattice Semiconductor Corporation Enhanced echo cancellation in full-duplex communication
US9917663B2 (en) * 2016-08-09 2018-03-13 Futurewei Technologies, Inc. Apparatus, system, and method for configuring a serializer/deserializer based on evaluation of a probe signal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145826A (ja) * 1989-10-31 1991-06-21 Toshiba Corp エコーキャンセル方式及びエコーキャンセラ
US5973553A (en) * 1997-02-19 1999-10-26 Samsung Electronics Co., Ltd. Apparatus for removing additive disturbance from data channel and method therefor
US6912209B1 (en) * 1999-04-13 2005-06-28 Broadcom Corporation Voice gateway with echo cancellation
CN1799206A (zh) * 2003-06-03 2006-07-05 瓦迪弗技术公司 多信道收发机系统中的近端、远端和回声消除器
JP2010081004A (ja) * 2008-09-24 2010-04-08 Nec Electronics Corp エコーキャンセル装置、通信装置、及びエコーキャンセル方法
CN102932073A (zh) * 2012-10-17 2013-02-13 广州润芯信息技术有限公司 一种发射信号强度检测电路
US10447506B1 (en) * 2016-04-01 2019-10-15 Aquantia Corp. Dual-duplex link with independent transmit and receive phase adjustment
CN113647070A (zh) * 2019-03-12 2021-11-12 弗劳恩霍夫应用研究促进协会 发送器和接收器、串行器和解串器以及用于发送和接收、串行化和解串化的方法

Also Published As

Publication number Publication date
CN115001518A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US8222919B2 (en) Multichannel interfacing device having a termination circuit
US9680528B2 (en) Communication between capacitive-isolated devices
US7113759B2 (en) Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection
US20130279549A1 (en) Communication interface for galvanic isolation
US7679395B1 (en) Low-loss impedance-matched source-follower for repeating or switching signals on a high speed link
US7932741B2 (en) Pseudo-differential interfacing device having a termination circuit
JP2001053598A (ja) インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
US20090175157A1 (en) Echo cancellation device for full duplex communication systems
CN111130463B (zh) 基于双抵消的低噪声系数、宽带、高隔离有源准环形器
CN115001518B (zh) 一种信号接收电路、解串器及通信系统
TW201633727A (zh) 全雙工收發器電路及全雙工收發器操作之方法
CN115133941B (zh) 信号接收端、串行器以及通信系统
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
CN112929055B (zh) 一种回波消除电路
CN107332522B (zh) 一种射频前端中的低噪声放大器
JP2008160389A (ja) 信号等化器
Wary et al. A low impedance receiver for power efficient current mode signalling across on-chip global interconnects
US9203352B1 (en) Techniques for noise reduction during calibration
US10528324B2 (en) Virtual hybrid for full duplex transmission
CN112859981B (zh) 回音消除电路
JP2014049964A (ja) 送受切替回路、無線装置および送受切替方法
CN219372399U (zh) 差分滤波器和射频装置
Jasim et al. A simple self-interference cancellation technique for full duplex communication
TWI246261B (en) Transceiver for full duplex communication systems
Govindaswamy et al. Power Efficient Echo-Cancellation Based Hybrid for Full-Duplex Chip-to-Chip Interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant