JPH10224196A - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JPH10224196A JPH10224196A JP9028059A JP2805997A JPH10224196A JP H10224196 A JPH10224196 A JP H10224196A JP 9028059 A JP9028059 A JP 9028059A JP 2805997 A JP2805997 A JP 2805997A JP H10224196 A JPH10224196 A JP H10224196A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- gate
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】出力夕一ンオンスイッチ時間を増大をすること
なく過電流を制限することにより出力トランジスタや負
荷を保護する。 【解決手段】一端をトランジスタ１のソースに接続し電
圧Ｖ１の定電圧素子２２とソースを定電圧素子２２の他
端にドレインをトランジスタ１のゲートにそれぞれ接続
したトランジスタ２１とを含む定電圧回路２と、一端を
トランジスタ１のソースに接続した電圧Ｖ２の定電圧素
子３１とドレインを定電圧素子３１の他端にゲートをト
ランジスタ２１のゲートにそれぞれ接続したＰ型トラン
ジスタ３２とを含む定電圧回路３と、正入力端をトラン
ジスタ１のゲートに反転入力端をトランジスタ２１のド
レインに出力端をトランジスタ２１のゲートにそれぞれ
接続した比較器４とを備える。
なく過電流を制限することにより出力トランジスタや負
荷を保護する。 【解決手段】一端をトランジスタ１のソースに接続し電
圧Ｖ１の定電圧素子２２とソースを定電圧素子２２の他
端にドレインをトランジスタ１のゲートにそれぞれ接続
したトランジスタ２１とを含む定電圧回路２と、一端を
トランジスタ１のソースに接続した電圧Ｖ２の定電圧素
子３１とドレインを定電圧素子３１の他端にゲートをト
ランジスタ２１のゲートにそれぞれ接続したＰ型トラン
ジスタ３２とを含む定電圧回路３と、正入力端をトラン
ジスタ１のゲートに反転入力端をトランジスタ２１のド
レインに出力端をトランジスタ２１のゲートにそれぞれ
接続した比較器４とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は過電流保護回路に関
し、特に負荷短絡時等の過電流による出力トランジスタ
の破壊を防止する過電流保護回路に関する。
し、特に負荷短絡時等の過電流による出力トランジスタ
の破壊を防止する過電流保護回路に関する。
【０００２】
【従来の技術】一般にＭＯＳトランジスタを出力トラン
ジスタとして使用し、チャージポンプ回路等の駆動回路
によりこの出力トランジスタのゲート電圧を供給するい
わゆる流し出し型（ソースタイプ）の出力回路では、負
荷短絡時等の異常に起因する出力過電流を制限して出力
トランジスタを保護する過電流保護回路を設けている。
ジスタとして使用し、チャージポンプ回路等の駆動回路
によりこの出力トランジスタのゲート電圧を供給するい
わゆる流し出し型（ソースタイプ）の出力回路では、負
荷短絡時等の異常に起因する出力過電流を制限して出力
トランジスタを保護する過電流保護回路を設けている。
【０００３】特開平１−１９６９１３号公報記載の従来
の第１の過電流保護回路をブロックで示す図４を参照す
ると、この従来の第１の過電流保護回路は、ドレインを
電源ＶＤにソースを出力端子ＴＯにそれぞれ接続しゲー
トに駆動信号Ｓの供給を受ける出力用のＮチャネルＭＯ
Ｓ型のトランジスタ１と、トランジスタ１のゲートとソ
ースすなわち出力端子ＴＯ間に接続しこのゲートソース
間電圧Ｖｇｓが一定値を超えると電流が流れこの電圧を
保持する定電圧回路２と、駆動信号Ｓを供給する制御回
路７と、出力端子ＴＯと接地間に接続した負荷５とを備
える。
の第１の過電流保護回路をブロックで示す図４を参照す
ると、この従来の第１の過電流保護回路は、ドレインを
電源ＶＤにソースを出力端子ＴＯにそれぞれ接続しゲー
トに駆動信号Ｓの供給を受ける出力用のＮチャネルＭＯ
Ｓ型のトランジスタ１と、トランジスタ１のゲートとソ
ースすなわち出力端子ＴＯ間に接続しこのゲートソース
間電圧Ｖｇｓが一定値を超えると電流が流れこの電圧を
保持する定電圧回路２と、駆動信号Ｓを供給する制御回
路７と、出力端子ＴＯと接地間に接続した負荷５とを備
える。
【０００４】定電圧回路２は、ドレインをトランジスタ
１のゲートにそのゲートを電源ＶＤにそれぞれ接続した
制御用のＮチャネルＭＯＳ型のトランジスタ２１と、ト
ランジスタ２１のソースと出力端子ＴＯ問に電圧Ｖ１の
定電庄素子２２を備える。
１のゲートにそのゲートを電源ＶＤにそれぞれ接続した
制御用のＮチャネルＭＯＳ型のトランジスタ２１と、ト
ランジスタ２１のソースと出力端子ＴＯ問に電圧Ｖ１の
定電庄素子２２を備える。
【０００５】次に、図４を参照して、従来の第１の過電
流保護回路の動作について説明すると、正常時には入力
信号ＩＳの供給に応答して制御回路７は駆動信号Ｓを出
力する。駆動信号Ｓの供給に応答してトランジスタ１が
導通し出力端子ＴＯを経由して負荷５に出力電流を供給
する。出力電流の供給中に負荷５の短絡等により過電流
が流れ過負荷状態となると、出力端子ＴＯの電位ＶＯが
降下する。電位ＶＯの電圧降下Ｖｄが電源電圧ＶＤから
トランジスタ２１のしきい値電圧Ｖｔと定電圧素子７の
定電圧Ｖ１を加えた分すなわちＶｄ＝Ｖ１＋Ｖｔとなっ
た時に、トランジスタ１のゲートソース間電圧Ｖｇｓを
電圧Ｖｄでクランプし、出力電流を制限することでトラ
ンジスタ１を保護する。
流保護回路の動作について説明すると、正常時には入力
信号ＩＳの供給に応答して制御回路７は駆動信号Ｓを出
力する。駆動信号Ｓの供給に応答してトランジスタ１が
導通し出力端子ＴＯを経由して負荷５に出力電流を供給
する。出力電流の供給中に負荷５の短絡等により過電流
が流れ過負荷状態となると、出力端子ＴＯの電位ＶＯが
降下する。電位ＶＯの電圧降下Ｖｄが電源電圧ＶＤから
トランジスタ２１のしきい値電圧Ｖｔと定電圧素子７の
定電圧Ｖ１を加えた分すなわちＶｄ＝Ｖ１＋Ｖｔとなっ
た時に、トランジスタ１のゲートソース間電圧Ｖｇｓを
電圧Ｖｄでクランプし、出力電流を制限することでトラ
ンジスタ１を保護する。
【０００６】この来の第１の過電流保護回路は定電圧回
路２のトランジスタ２１が常時導通状態のため、出力用
のトランジスタ１のターンオン時に、制御回路７からト
ランジスタ１のゲートに供給する駆動信号Ｓの一部がト
ランジスタ２１を経由して出力端子ＴＯへ流出し、トラ
ンジスタ１の駆動信号電荷レベルを低下させてしまうの
でターンオンスイッチ時間を延長してしまうという課題
があった。
路２のトランジスタ２１が常時導通状態のため、出力用
のトランジスタ１のターンオン時に、制御回路７からト
ランジスタ１のゲートに供給する駆動信号Ｓの一部がト
ランジスタ２１を経由して出力端子ＴＯへ流出し、トラ
ンジスタ１の駆動信号電荷レベルを低下させてしまうの
でターンオンスイッチ時間を延長してしまうという課題
があった。
【０００７】次に上記課題の解決を図った特開平５−２
５９８５２号公報記載の従来の第２の過電流保護回路を
図４と共通の構成要素には共通の参照文字／数字を付し
て同様にブロックで示す図５を参照すると、この図に示
す従来の第２の過電流保護回路の従来の第１の回路との
相違点は、従来の第１の過電流保護回路の出力電流制限
動作の起動のタイミングに、出力用のトランジスタ１の
ターンオン時の入力信号ＩＳを所定時間遅延し遅延信号
を出力する遅延回路８と、上記遅延信号を整形し定電圧
回路２のトランジスタ２１のゲートに整形遅延信号を供
給するインバータ１２とを備え、従来の第１の過電流保
護回路の出力電流制限動作の起動のタイミングをトラン
ジスタ１のターンオンスイッチ時点に対し一定時間遅延
させるようにしたことである。
５９８５２号公報記載の従来の第２の過電流保護回路を
図４と共通の構成要素には共通の参照文字／数字を付し
て同様にブロックで示す図５を参照すると、この図に示
す従来の第２の過電流保護回路の従来の第１の回路との
相違点は、従来の第１の過電流保護回路の出力電流制限
動作の起動のタイミングに、出力用のトランジスタ１の
ターンオン時の入力信号ＩＳを所定時間遅延し遅延信号
を出力する遅延回路８と、上記遅延信号を整形し定電圧
回路２のトランジスタ２１のゲートに整形遅延信号を供
給するインバータ１２とを備え、従来の第１の過電流保
護回路の出力電流制限動作の起動のタイミングをトラン
ジスタ１のターンオンスイッチ時点に対し一定時間遅延
させるようにしたことである。
【０００８】動作について説明すると、まず、トランジ
スタ１の遮断時には、トランジスタ２１も遮断し、トラ
ンジスタ１のターンオン時には、一定遅延時間後にトラ
ンジスタ２１を導通させる。したがって、トランジスタ
１のゲートに十分駆動信号電荷が供給されてからトラン
ジスタ２１を導通させる。そのため、出力ターンオンス
イッチ時問を延長することはない。
スタ１の遮断時には、トランジスタ２１も遮断し、トラ
ンジスタ１のターンオン時には、一定遅延時間後にトラ
ンジスタ２１を導通させる。したがって、トランジスタ
１のゲートに十分駆動信号電荷が供給されてからトラン
ジスタ２１を導通させる。そのため、出力ターンオンス
イッチ時問を延長することはない。
【０００９】
【発明が解決しようとする課題】上述した従来の第１の
過電流保護回路は、定電圧回路の制御用トランジスタが
常時導通状態のため、出力用のトランジスタのターンオ
ン時に、出力用トランジスタのゲートに供給する駆動信
号の一部が上記制御用トランジスタを経由して出力端子
へ流出し、出力用トランジスタの駆動信号電荷レベルを
低下させてしまうのでターンオンスイッチ時間を延長し
てしまうという欠点があった。
過電流保護回路は、定電圧回路の制御用トランジスタが
常時導通状態のため、出力用のトランジスタのターンオ
ン時に、出力用トランジスタのゲートに供給する駆動信
号の一部が上記制御用トランジスタを経由して出力端子
へ流出し、出力用トランジスタの駆動信号電荷レベルを
低下させてしまうのでターンオンスイッチ時間を延長し
てしまうという欠点があった。
【００１０】この欠点の解決を図った従来の第２の過電
流保護回路は、出力ターンオン時に過電流制限回路を非
動作状態としているため、その非動作期間での出力負荷
ショート時には過大電流が流れ、出力用トランジスタ又
は、負荷の破壊を生じるという欠点があった。
流保護回路は、出力ターンオン時に過電流制限回路を非
動作状態としているため、その非動作期間での出力負荷
ショート時には過大電流が流れ、出力用トランジスタ又
は、負荷の破壊を生じるという欠点があった。
【００１１】本発明の目的は、出力夕一ンオンスイッチ
時間の増大をすることなく過電流を制限することにより
出力トランジスタや負荷を保護する過電流制限回路を提
供することにある。
時間の増大をすることなく過電流を制限することにより
出力トランジスタや負荷を保護する過電流制限回路を提
供することにある。
【００１２】
【課題を解決するための手段】本発明の過電流保護回路
は、第１の導電型の出力段トランジスタのソースと第１
の電源との間にに接続した負荷への出力電流をこの出力
段トランジスタのゲートとソースとの間に設けた第１の
導電型の保護用トランジスタの導通状態により制限する
型の過電流保護回路において、一端を前記出力段トラン
ジスタのソースに接続した第１の電圧の第１の定電圧素
子とソースを前記第１の定電圧素子の他端にドレインを
前記出力段トランジスタのゲートにそれぞれ接続した前
記保護用トランジスタとを含む第１の定電圧回路と、一
端を前記出力段トランジスタのソースに接続した第２の
電圧の第２の定電圧素子とドレインを前記第２の定電圧
素子の他端にゲートを前記保護用トランジスタのゲート
にそれぞれ接続した第２の導電型の制御用トランジスタ
と一端を第２の電源に他端を前記制御用トランジスタの
ソースに接続した定電流源とを含む第２の定電圧回路
と、非反転入力端を前記出力段トランジスタのゲートに
反転入力端を前記制御用トランジスタのドレインに出力
端を前記制御用トランジスタのゲートにそれぞれ接続し
た比較器とを備えて構成されている。
は、第１の導電型の出力段トランジスタのソースと第１
の電源との間にに接続した負荷への出力電流をこの出力
段トランジスタのゲートとソースとの間に設けた第１の
導電型の保護用トランジスタの導通状態により制限する
型の過電流保護回路において、一端を前記出力段トラン
ジスタのソースに接続した第１の電圧の第１の定電圧素
子とソースを前記第１の定電圧素子の他端にドレインを
前記出力段トランジスタのゲートにそれぞれ接続した前
記保護用トランジスタとを含む第１の定電圧回路と、一
端を前記出力段トランジスタのソースに接続した第２の
電圧の第２の定電圧素子とドレインを前記第２の定電圧
素子の他端にゲートを前記保護用トランジスタのゲート
にそれぞれ接続した第２の導電型の制御用トランジスタ
と一端を第２の電源に他端を前記制御用トランジスタの
ソースに接続した定電流源とを含む第２の定電圧回路
と、非反転入力端を前記出力段トランジスタのゲートに
反転入力端を前記制御用トランジスタのドレインに出力
端を前記制御用トランジスタのゲートにそれぞれ接続し
た比較器とを備えて構成されている。
【００１３】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図４と共通の構成要素には共通の参照文字／数字を付
して同様にブロックで示す図１を参照すると、この図に
示す本実施の形態の過電流保護回路は、従来と共通のト
ランジスタ１と、定電圧回路２と、制御回路７とに加え
て、電圧Ｖ２の定電圧素子３１を含む定電圧回路３と、
非反転入力端を駆動信号Ｓに反転入力端を電圧Ｖ２にそ
れぞれ接続し駆動信号Ｓと電圧Ｖ２とを比較し比較信号
Ｃを出力して定電圧回路２のトランジスタ２１のゲート
に供給する比較器４とを備える。
を図４と共通の構成要素には共通の参照文字／数字を付
して同様にブロックで示す図１を参照すると、この図に
示す本実施の形態の過電流保護回路は、従来と共通のト
ランジスタ１と、定電圧回路２と、制御回路７とに加え
て、電圧Ｖ２の定電圧素子３１を含む定電圧回路３と、
非反転入力端を駆動信号Ｓに反転入力端を電圧Ｖ２にそ
れぞれ接続し駆動信号Ｓと電圧Ｖ２とを比較し比較信号
Ｃを出力して定電圧回路２のトランジスタ２１のゲート
に供給する比較器４とを備える。
【００１４】定電圧回路３は、一端を出力端子ＴＯに他
端を比較器４の一方の入力端にそれぞれ接続した定電圧
素子３１と、ドレインを定電圧素子３１の他端にゲート
を比較器４の出力端にそれぞれ接続したＰチャネルＭＯ
Ｓ型のトランジスタ３２と、一端を電源ＶＤに他端をト
ランジスタ３２のソースにそれぞれ接続した定電流源３
３とを備える。
端を比較器４の一方の入力端にそれぞれ接続した定電圧
素子３１と、ドレインを定電圧素子３１の他端にゲート
を比較器４の出力端にそれぞれ接続したＰチャネルＭＯ
Ｓ型のトランジスタ３２と、一端を電源ＶＤに他端をト
ランジスタ３２のソースにそれぞれ接続した定電流源３
３とを備える。
【００１５】次に、図１を参照して本実施の形態の動作
について説明すると、まず、トランジスタ１の出力過電
流制限時のゲートソース間のクランプ電圧をＶｄとし、
定電圧回路３の出力電圧をＶ２として、トランジスタ１
の特性から、電圧Ｖｄでそのゲートをクランプした時の
出力電流制限値から一定値例えば１０％電流値が増加す
るときのゲート電圧を求め、Ｖ２を設定する。
について説明すると、まず、トランジスタ１の出力過電
流制限時のゲートソース間のクランプ電圧をＶｄとし、
定電圧回路３の出力電圧をＶ２として、トランジスタ１
の特性から、電圧Ｖｄでそのゲートをクランプした時の
出力電流制限値から一定値例えば１０％電流値が増加す
るときのゲート電圧を求め、Ｖ２を設定する。
【００１６】まず、出力ターンオン時、正常の出力負荷
では、トランジスタ１のゲートソース電圧Ｖｇｓは電圧
Ｖ２を越えることはないので比較器４の比較信号ＣはＬ
レベルであり、したがってトランジスタ２１は遮断状態
である。次に、出力端子ＴＯの電位が上昇して電源電位
ＶＤに近ずくと電圧Ｖ２は低下し、比較信号ＣはＨレベ
ルとなる。しかし、電源ＶＤと出力端子ＴＯとの間の電
圧が小さいので、トランジスタ２１のゲートソース間電
圧がしきい値Ｖｔ以下となるため、トランジスタ２１へ
の駆動信号電荷の流出はない。したがって、トランジス
タ１の駆動信号Ｓの電荷の低下はなく、ターンオンスイ
ッチ時間の増大は生じない。
では、トランジスタ１のゲートソース電圧Ｖｇｓは電圧
Ｖ２を越えることはないので比較器４の比較信号ＣはＬ
レベルであり、したがってトランジスタ２１は遮断状態
である。次に、出力端子ＴＯの電位が上昇して電源電位
ＶＤに近ずくと電圧Ｖ２は低下し、比較信号ＣはＨレベ
ルとなる。しかし、電源ＶＤと出力端子ＴＯとの間の電
圧が小さいので、トランジスタ２１のゲートソース間電
圧がしきい値Ｖｔ以下となるため、トランジスタ２１へ
の駆動信号電荷の流出はない。したがって、トランジス
タ１の駆動信号Ｓの電荷の低下はなく、ターンオンスイ
ッチ時間の増大は生じない。
【００１７】一方、出力遮断時で出力負荷ショートの後
の出力ターンオンでは、トランジスタ１のゲートソース
電圧Ｖｇｓが電圧Ｖ２を越えた時点、すなわち出力端子
ＴＯに電流制限値×１．ｌの電流が流れた時点で、比較
信号ＣはＨレベルとなるので、定電圧回路３を非動作と
し、また、トランジスタ２１を導通させて出力過電流を
制限し出力用のトランジスタ１及び負荷５を保護する。
の出力ターンオンでは、トランジスタ１のゲートソース
電圧Ｖｇｓが電圧Ｖ２を越えた時点、すなわち出力端子
ＴＯに電流制限値×１．ｌの電流が流れた時点で、比較
信号ＣはＨレベルとなるので、定電圧回路３を非動作と
し、また、トランジスタ２１を導通させて出力過電流を
制限し出力用のトランジスタ１及び負荷５を保護する。
【００１８】次に、本実施の形態の各部動作波形を従来
の第１及び第２の回路と比較してタイムチャートで示す
図２を参照すると、従来の第ｌの回路はターンオン時問
が増大し、従来の第２の回路では出力負荷ショート状態
からのターンオン時に無制限なショート電流が出力に流
れるのに対し、本実施の形態の回路ではターンオン時問
は小さく、出力負荷ショート状態からのターンオン時の
電流増加も極めて少ない。
の第１及び第２の回路と比較してタイムチャートで示す
図２を参照すると、従来の第ｌの回路はターンオン時問
が増大し、従来の第２の回路では出力負荷ショート状態
からのターンオン時に無制限なショート電流が出力に流
れるのに対し、本実施の形態の回路ではターンオン時問
は小さく、出力負荷ショート状態からのターンオン時の
電流増加も極めて少ない。
【００１９】次に、本発明の第２の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図３を参照すると、この図に示す本実
施の形態の前述の第１の実施の形態との相違点は、負荷
５を電源ＶＤとトランジスタ１のドレインとの間に接続
しトランジスタ１のソースを端子ＴＧを経由して接地に
接続し、定電圧回路２，３の低電位側を接地し定電圧回
路３の高電位側を内部電源ＶＣに接続するとともに、入
力端に比較信号Ｃの供給を受けるインバータ６と、ソー
スを接地にゲートをインバータ５の出力端にドレインを
トランジスタ２１のゲートにそれぞれ接続したＮチャネ
ルＭＯＳ型のトランジスタ２３と、一端を出力端子ＴＯ
に他端をトランジスタ２３のドレインにそれぞれ接続し
た抵抗２４とを備えることである。
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図３を参照すると、この図に示す本実
施の形態の前述の第１の実施の形態との相違点は、負荷
５を電源ＶＤとトランジスタ１のドレインとの間に接続
しトランジスタ１のソースを端子ＴＧを経由して接地に
接続し、定電圧回路２，３の低電位側を接地し定電圧回
路３の高電位側を内部電源ＶＣに接続するとともに、入
力端に比較信号Ｃの供給を受けるインバータ６と、ソー
スを接地にゲートをインバータ５の出力端にドレインを
トランジスタ２１のゲートにそれぞれ接続したＮチャネ
ルＭＯＳ型のトランジスタ２３と、一端を出力端子ＴＯ
に他端をトランジスタ２３のドレインにそれぞれ接続し
た抵抗２４とを備えることである。
【００２０】次に、図３を参照して本実施の形態の動作
について説明すると、第１の実施の形態と同様の条件で
過負荷時の制限電流の１０％電流値が増加するときのゲ
ート電圧対応する電圧Ｖ２を設定する。
について説明すると、第１の実施の形態と同様の条件で
過負荷時の制限電流の１０％電流値が増加するときのゲ
ート電圧対応する電圧Ｖ２を設定する。
【００２１】まず、出力ターンオン時、正常の出力負荷
では、トランジスタ１のゲートソース電圧Ｖｇｓが電圧
Ｖ２以下の場合は比較器４の比較信号ＣはＬレベルであ
り、したがってトランジスタ２１は遮断状態である。次
に、トランジスタ１のゲート電圧が上昇し電圧Ｖ２以上
となったとき、このトランジスタ１は十分導通状態とな
っているので出力端子ＴＯの電位は接地電位付近まで降
下し、またゲートソース間電圧ＶｇｓがＶｔ以下のた
め、トランジスタ２１への駆動ソースＳの電荷流出はな
い。したがって、トランジスタ１のターンオンスイッチ
時間の増大は生じない。
では、トランジスタ１のゲートソース電圧Ｖｇｓが電圧
Ｖ２以下の場合は比較器４の比較信号ＣはＬレベルであ
り、したがってトランジスタ２１は遮断状態である。次
に、トランジスタ１のゲート電圧が上昇し電圧Ｖ２以上
となったとき、このトランジスタ１は十分導通状態とな
っているので出力端子ＴＯの電位は接地電位付近まで降
下し、またゲートソース間電圧ＶｇｓがＶｔ以下のた
め、トランジスタ２１への駆動ソースＳの電荷流出はな
い。したがって、トランジスタ１のターンオンスイッチ
時間の増大は生じない。
【００２２】一方、出力遮断時で出力負荷ショートの後
の出力ターンオンでは、トランジスタ１のゲートソース
電圧Ｖｇｓが電圧Ｖ２を越えた時点、すなわち出力端子
ＴＯに電流制限値×１．ｌの電流が流れた時点で、比較
信号ＣはＨレベルとなるので、トランジスタ１のゲート
ソース電圧Ｖｇｓを電圧Ｖｄにクランプして出力過電流
を制限し出力用のトランジスタ１及び負荷５を保護す
る。
の出力ターンオンでは、トランジスタ１のゲートソース
電圧Ｖｇｓが電圧Ｖ２を越えた時点、すなわち出力端子
ＴＯに電流制限値×１．ｌの電流が流れた時点で、比較
信号ＣはＨレベルとなるので、トランジスタ１のゲート
ソース電圧Ｖｇｓを電圧Ｖｄにクランプして出力過電流
を制限し出力用のトランジスタ１及び負荷５を保護す
る。
【００２３】
【発明の効果】以上説明したように、本発明の過電流保
護回路は、保護用トランジスタを含む第１の定電圧回路
と、第２の定電圧を出力する第２の定電圧回路と、出力
段トランジスタのゲート電圧と第２の定電圧と比較する
比較器とを備えることにより、過電流保護能力を低下さ
せることなく出力ターンオンスイッチ時間の延長を防止
できるという効果がある。
護回路は、保護用トランジスタを含む第１の定電圧回路
と、第２の定電圧を出力する第２の定電圧回路と、出力
段トランジスタのゲート電圧と第２の定電圧と比較する
比較器とを備えることにより、過電流保護能力を低下さ
せることなく出力ターンオンスイッチ時間の延長を防止
できるという効果がある。
【図１】本発明の過電流保護回路の第１の実施の形態を
示すブロック図である。
示すブロック図である。
【図２】本発明の過電流保護回路の第２の実施の形態を
示すブロック図である。
示すブロック図である。
【図３】本実施の形態の過電流保護回路における動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図４】従来の第１の過電流保護回路の一例を示すブロ
ック図である。
ック図である。
【図５】従来の第２の過電流保護回路の一例を示すブロ
ック図である。
ック図である。
１，２１，２３，３２ トランジスタ ２，３ 定電圧回路 ４ 比較器 ６，１２ インバータ ７ 制御回路 ８ 遅延回路 ２２，３１ 定電圧素子 ２４ 抵抗 ３３ 定電流源
Claims (2)
- 【請求項１】 第１の導電型の出力段トランジスタのソ
ースと第１の電源との間にに接続した負荷への出力電流
をこの出力段トランジスタのゲートとソースとの間に設
けた第１の導電型の保護用トランジスタの導通状態によ
り制限する型の過電流保護回路において、 一端を前記出力段トランジスタのソースに接続した第１
の電圧の第１の定電圧素子とソースを前記第１の定電圧
素子の他端にドレインを前記出力段トランジスタのゲー
トにそれぞれ接続した前記保護用トランジスタとを含む
第１の定電圧回路と、 一端を前記出力段トランジスタのソースに接続した第２
の電圧の第２の定電圧素子とドレインを前記第２の定電
圧素子の他端にゲートを前記保護用トランジスタのゲー
トにそれぞれ接続した第２の導電型の制御用トランジス
タと一端を第２の電源に他端を前記制御用トランジスタ
のソースに接続した定電流源とを含む第２の定電圧回路
と、 非反転入力端を前記出力段トランジスタのゲートに反転
入力端を前記制御用トランジスタのドレインに出力端を
前記制御用トランジスタのゲートにそれぞれ接続した比
較器とを備えることを特徴とする過電流保護回路。 - 【請求項２】 第１の導電型の出力段トランジスタのド
レインと第２の電源との間にに接続した負荷への出力電
流をこの出力段トランジスタのゲートとソースとの間に
設けた第１の導電型の保護用トランジスタの導通状態に
より制限する型の過電流保護回路において、 一端を接地と前記出力段トランジスタのソースに接続し
た第１の電圧の第１の定電圧素子とソースを前記第１の
定電圧素子の他端にドレインを前記出力段トランジスタ
のゲートにドレインを前記出力段トランジスタのゲート
にそれぞれ接続した前記保護用トランジスタとを含む第
１の定電圧回路と、 一端を前記出力段トランジスタのソースに接続した第２
の電圧の第２の定電圧素子とドレインを前記第２の定電
圧素子の他端にゲートを前記保護用トランジスタのゲー
トにそれぞれ接続した第２の導電型の制御用トランジス
タと一端を第３の電源に他端を前記制御用トランジスタ
のソースに接続した定電流源とを含む第２の定電圧回路
と、 非反転入力端を前記出力段トランジスタのゲートに反転
入力端を前記制御用トランジスタのドレインに出力端を
前記制御用トランジスタのゲートにそれぞれ接続した比
較器と、 入力端を前記比較器の出力端に接続したインバータと、
ドレインを前記保護用トランジスタのゲートにソースを
前記第１の定電圧素子の他端にゲートを前記インバータ
の出力端にそれぞれ接続した第１の導電型のバッフア用
トランジスタとを備えることを特徴とする過電流保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028059A JP3047843B2 (ja) | 1997-02-12 | 1997-02-12 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028059A JP3047843B2 (ja) | 1997-02-12 | 1997-02-12 | 過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10224196A true JPH10224196A (ja) | 1998-08-21 |
| JP3047843B2 JP3047843B2 (ja) | 2000-06-05 |
Family
ID=12238198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9028059A Expired - Fee Related JP3047843B2 (ja) | 1997-02-12 | 1997-02-12 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047843B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284370A (ja) * | 2008-05-26 | 2009-12-03 | Rohm Co Ltd | ゲート駆動装置 |
| JP2012114586A (ja) * | 2010-11-22 | 2012-06-14 | Denso Corp | 負荷駆動装置 |
| JP2013183277A (ja) * | 2012-03-01 | 2013-09-12 | Asahi Kasei Electronics Co Ltd | 電源接続回路 |
| CN111277253A (zh) * | 2019-12-31 | 2020-06-12 | 启攀微电子（上海）有限公司 | 一种具备恒流功能的高压负载开关电路 |
-
1997
- 1997-02-12 JP JP9028059A patent/JP3047843B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284370A (ja) * | 2008-05-26 | 2009-12-03 | Rohm Co Ltd | ゲート駆動装置 |
| JP2012114586A (ja) * | 2010-11-22 | 2012-06-14 | Denso Corp | 負荷駆動装置 |
| JP2013183277A (ja) * | 2012-03-01 | 2013-09-12 | Asahi Kasei Electronics Co Ltd | 電源接続回路 |
| CN111277253A (zh) * | 2019-12-31 | 2020-06-12 | 启攀微电子（上海）有限公司 | 一种具备恒流功能的高压负载开关电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3047843B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8194379B2 (en) | Inrush current control system with soft start circuit and method | |
| US5325258A (en) | Power transistor driver circuit with current sensing and current overprotection and method for protecting power transistor from overcurrent | |
| US6949961B2 (en) | Power switch structure with low RDSon and low current limit | |
| US5502610A (en) | Switching regulator having high current prevention features | |
| US6807039B2 (en) | Inrush limiter circuit | |
| KR20000048460A (ko) | 전원공급제어장치 및 이 장치의 제어방법 | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| JP2001008492A (ja) | 故障保護回路を備えたモータコントローラ | |
| JP2000101407A (ja) | オ―プンドレイン信号のためのアクティブプルアップ回路 | |
| JPH0317713A (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| JP2002051449A (ja) | インラッシュ電流対応ハイサイドスイッチ及び過電流制御方法 | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| US4547828A (en) | Circuit for preventing excessive power dissipation in power switching semiconductors | |
| US5432665A (en) | Short circuit protected capacitive load driver | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| US4979068A (en) | High speed electronic circuit breaker | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| KR100354907B1 (ko) | 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 | |
| JP3301472B2 (ja) | 突入電流防止機能を有する回路装置 | |
| JP3047843B2 (ja) | 過電流保護回路 | |
| US11916544B2 (en) | Short circuit detection and limiting channel current in transistor before turn off in short circuit condition | |
| US4706159A (en) | Multiple power supply overcurrent protection circuit | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JP3601310B2 (ja) | パワーデバイスの駆動回路 | |
| JPH05276657A (ja) | 突入電流防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |