JPH10215123A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPH10215123A JPH10215123A JP9015367A JP1536797A JPH10215123A JP H10215123 A JPH10215123 A JP H10215123A JP 9015367 A JP9015367 A JP 9015367A JP 1536797 A JP1536797 A JP 1536797A JP H10215123 A JPH10215123 A JP H10215123A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate current
- power amplifier
- gate
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】過大入力があってもＦＥＴ寿命を確保すると共
に、均一な特性を有して生産性のよい電力増幅器を提供
する。 【解決手段】高周波数信号の入力端子１とＦＥＴ１１を
増幅素子とするＦＥＴ増幅回路１０との間に可変減衰器
２を挿入する。ＦＥＴ１１のゲート電流Ｉｇを抵抗器６
で検出し、ゲート電流Ｉｇに対応する電圧Ｖｇ１をゲー
ト電流Ｉｇの基準値Ｖｒと比較する。電圧Ｖｇ１が基準
値Ｖｒを超えると、可変減衰器２の減衰量が増加し、Ｆ
ＥＴ１１のゲート電流Ｉｇは、素子の特性バラツキ等に
関係なくほぼＩｇ０一定になり、高周波数信号の過大入
力によるエレクトロマイグレーションを防止でき、ＦＥ
Ｔ１１の寿命を確保できる値に留まる。
に、均一な特性を有して生産性のよい電力増幅器を提供
する。 【解決手段】高周波数信号の入力端子１とＦＥＴ１１を
増幅素子とするＦＥＴ増幅回路１０との間に可変減衰器
２を挿入する。ＦＥＴ１１のゲート電流Ｉｇを抵抗器６
で検出し、ゲート電流Ｉｇに対応する電圧Ｖｇ１をゲー
ト電流Ｉｇの基準値Ｖｒと比較する。電圧Ｖｇ１が基準
値Ｖｒを超えると、可変減衰器２の減衰量が増加し、Ｆ
ＥＴ１１のゲート電流Ｉｇは、素子の特性バラツキ等に
関係なくほぼＩｇ０一定になり、高周波数信号の過大入
力によるエレクトロマイグレーションを防止でき、ＦＥ
Ｔ１１の寿命を確保できる値に留まる。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロ波通信装置
等に用いる高周波数信号の電力増幅器に関し、特に電界
効果トランジスタ（ＦＥＴ）を増幅素子とする電力増幅
器に関する。
等に用いる高周波数信号の電力増幅器に関し、特に電界
効果トランジスタ（ＦＥＴ）を増幅素子とする電力増幅
器に関する。
【０００２】
【従来の技術】従来のこの種の電力増幅器の一つが、特
開平５−３７２５７号公報に開示されている。図２は開
示公報に示された電力増幅器と同等回路の構成図であ
る。
開平５−３７２５７号公報に開示されている。図２は開
示公報に示された電力増幅器と同等回路の構成図であ
る。
【０００３】図２を参照すると、ＦＥＴ増幅回路１０内
蔵のＦＥＴ１１は、信号入力端子１から入力されたマイ
クロ波等の高周波数信号をコンデンサ１４，マイクロス
トリップ線路１７およびマッチングネットワーク１２を
介してゲート端子に受け、増幅した高周波数信号をマッ
チングネットワーク１３，マイクロストリップ線路１８
およびコンデンサ１５を介して信号出力端子８に出力す
る。ＦＥＴ１１のドレイン端子は、ドレインバイアス電
源２５から貫通コンデンサ２４，チョークコイル２２，
マイクロストリップ線路１８およびマッチングネットワ
ーク１３を介して正バイアスを供給される。なお、チョ
ークコイル２２とマイクロストリップ線路１８との結合
点は、１／４波長で先端オープンのマイクロストリップ
線路２０と一端接地のコンデンサ１６とを接続すること
により、上記高周波数信号に対する接地電位にされてい
る。また、ＦＥＴ１１のゲート端子は、外部回路である
ゲートバイアス電源２７から抵抗器２６を通じ、貫通コ
ンデンサ２３，チョークコイル２１，マイクロストリッ
プ線路１７およびマッチングネットワーク１２を介して
負バイアスを供給される。チョークコイル２１とマイク
ロストリップ線路１７との結合点も、１／４波長で先端
オープンのマイクロストリップ線路１９を接続すること
により、上記高周波数信号に対する接地電位にされてい
る。
蔵のＦＥＴ１１は、信号入力端子１から入力されたマイ
クロ波等の高周波数信号をコンデンサ１４，マイクロス
トリップ線路１７およびマッチングネットワーク１２を
介してゲート端子に受け、増幅した高周波数信号をマッ
チングネットワーク１３，マイクロストリップ線路１８
およびコンデンサ１５を介して信号出力端子８に出力す
る。ＦＥＴ１１のドレイン端子は、ドレインバイアス電
源２５から貫通コンデンサ２４，チョークコイル２２，
マイクロストリップ線路１８およびマッチングネットワ
ーク１３を介して正バイアスを供給される。なお、チョ
ークコイル２２とマイクロストリップ線路１８との結合
点は、１／４波長で先端オープンのマイクロストリップ
線路２０と一端接地のコンデンサ１６とを接続すること
により、上記高周波数信号に対する接地電位にされてい
る。また、ＦＥＴ１１のゲート端子は、外部回路である
ゲートバイアス電源２７から抵抗器２６を通じ、貫通コ
ンデンサ２３，チョークコイル２１，マイクロストリッ
プ線路１７およびマッチングネットワーク１２を介して
負バイアスを供給される。チョークコイル２１とマイク
ロストリップ線路１７との結合点も、１／４波長で先端
オープンのマイクロストリップ線路１９を接続すること
により、上記高周波数信号に対する接地電位にされてい
る。
【０００４】ここで、ＦＥＴ増幅回路１０は、特にバー
スト状の高周波数信号の増幅に適するように、入力する
高周波数信号のレベルに従ってＦＥＴ１１のゲート端子
バイアスがピンチオフ（無信号時）から１／４ピンチオ
フ〜３／４ピンチオフ（信号入力時）になるように抵抗
器２６の抵抗値を設定している。
スト状の高周波数信号の増幅に適するように、入力する
高周波数信号のレベルに従ってＦＥＴ１１のゲート端子
バイアスがピンチオフ（無信号時）から１／４ピンチオ
フ〜３／４ピンチオフ（信号入力時）になるように抵抗
器２６の抵抗値を設定している。
【０００５】
【発明が解決しようとする課題】マイクロ波通信装置等
に用いる電力増幅器は所定の信頼度を確保するため第１
にＦＥＴの寿命を確保することが必要であるが、上述の
電力増幅器ではこのＦＥＴの寿命確保のために十分配慮
されているとは言い難かった。
に用いる電力増幅器は所定の信頼度を確保するため第１
にＦＥＴの寿命を確保することが必要であるが、上述の
電力増幅器ではこのＦＥＴの寿命確保のために十分配慮
されているとは言い難かった。
【０００６】また、上記用途の電力増幅器では動作クラ
ス，利得，信号入出力特性および非線形歪み等，伝送シ
ステムに従った動作特性が必要になるが、上述の電力増
幅器ではこれらの動作特性を的確に調整できる回路を備
えておらず、これら動作特性の調整に多大の工数を要す
るという問題があった。
ス，利得，信号入出力特性および非線形歪み等，伝送シ
ステムに従った動作特性が必要になるが、上述の電力増
幅器ではこれらの動作特性を的確に調整できる回路を備
えておらず、これら動作特性の調整に多大の工数を要す
るという問題があった。
【０００７】従って本発明の目的は、ＦＥＴのの所要寿
命を確保すると共に回路調整が容易で生産性を向上させ
たマイクロ波通信装置用に好適な電力増幅器を提供する
ことにある。
命を確保すると共に回路調整が容易で生産性を向上させ
たマイクロ波通信装置用に好適な電力増幅器を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明による電力増幅器
は、電界効果トランジスタ（ＦＥＴ）を高周波数信号の
増幅素子とするＦＥＴ増幅回路と、前記電界効果トラン
ジスタのゲート電流を検出するゲート電流検出回路と、
前記ゲート電流が第１の所定値を超えると，前記ＦＥＴ
増幅回路に入力する前記高周波数信号を前記ゲート電流
の増加に対応して減少させる可変減衰器とを備える。
は、電界効果トランジスタ（ＦＥＴ）を高周波数信号の
増幅素子とするＦＥＴ増幅回路と、前記電界効果トラン
ジスタのゲート電流を検出するゲート電流検出回路と、
前記ゲート電流が第１の所定値を超えると，前記ＦＥＴ
増幅回路に入力する前記高周波数信号を前記ゲート電流
の増加に対応して減少させる可変減衰器とを備える。
【０００９】前記電力増幅器は、前記ゲート電流の最大
値が、第２の所定値以下に制限されている構成をとるこ
とができる。
値が、第２の所定値以下に制限されている構成をとるこ
とができる。
【００１０】本発明による電力増幅器は、高周波数信号
の入力が増大して増幅素子である上記ＦＥＴのゲート電
流が上記第１の所定値を超えると，上記可変減衰器の減
衰量を増大させて上記ＦＥＴに入力する高周波数信号の
レベルを減少させ、高周波数信号の過大入力を避けるこ
とができる。従って、上記第２の所定値を上記ＦＥＴが
規定寿命を確保できるゲート電流値に定めておくことに
より、高周波数信号の過大入力をなくし、上記ＦＥＴの
寿命を確保できる。なお、ＦＥＴの寿命は、ゲート電極
におけるエレクトロマイグレーション発生に大きく左右
され、エレクトロマイグレーション発生量はゲート電流
にほぼ比例する。
の入力が増大して増幅素子である上記ＦＥＴのゲート電
流が上記第１の所定値を超えると，上記可変減衰器の減
衰量を増大させて上記ＦＥＴに入力する高周波数信号の
レベルを減少させ、高周波数信号の過大入力を避けるこ
とができる。従って、上記第２の所定値を上記ＦＥＴが
規定寿命を確保できるゲート電流値に定めておくことに
より、高周波数信号の過大入力をなくし、上記ＦＥＴの
寿命を確保できる。なお、ＦＥＴの寿命は、ゲート電極
におけるエレクトロマイグレーション発生に大きく左右
され、エレクトロマイグレーション発生量はゲート電流
にほぼ比例する。
【００１１】また本発明による電力増幅器は、増幅動作
時において上記ＦＥＴのゲート電流を上記第１の所定値
と上記第２の所定値との間に設定することができるの
で、上記ＦＥＴ増幅回路が所定級動作，例えばＡ級動作
に設定できると共に利得等の上記諸特性もほぼ一定に保
つことができる。従って、本発明による電力増幅器は、
多数生産しても諸特性を自動的にほぼ均一化でき、回路
調整の減少効果により生産性が高いという特徴がある。
時において上記ＦＥＴのゲート電流を上記第１の所定値
と上記第２の所定値との間に設定することができるの
で、上記ＦＥＴ増幅回路が所定級動作，例えばＡ級動作
に設定できると共に利得等の上記諸特性もほぼ一定に保
つことができる。従って、本発明による電力増幅器は、
多数生産しても諸特性を自動的にほぼ均一化でき、回路
調整の減少効果により生産性が高いという特徴がある。
【００１２】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の一実施の形態による電力
増幅器の説明図であり、（ａ）は構成図、（ｂ）は特性
図である。
して説明する。図１は本発明の一実施の形態による電力
増幅器の説明図であり、（ａ）は構成図、（ｂ）は特性
図である。
【００１３】図１を参照するとこの電力増幅器は、図２
を参照して説明したＦＥＴ増幅回路１０に加え、可変減
衰器２，誤差増幅器３，ゲート電流値基準電源４，演算
増幅器５，ゲート電流検出用抵抗器６およびゲートバイ
アス電源７を備えている。可変減衰器２は、可変減衰素
子としてＰＩＮダイオードを用いた構成でよい。ＦＥＴ
増幅回路１０は上述した機能・動作を行うので同じ機能
・動作については説明を省略する。
を参照して説明したＦＥＴ増幅回路１０に加え、可変減
衰器２，誤差増幅器３，ゲート電流値基準電源４，演算
増幅器５，ゲート電流検出用抵抗器６およびゲートバイ
アス電源７を備えている。可変減衰器２は、可変減衰素
子としてＰＩＮダイオードを用いた構成でよい。ＦＥＴ
増幅回路１０は上述した機能・動作を行うので同じ機能
・動作については説明を省略する。
【００１４】可変減衰器２は高周波数信号の信号入力端
子１とＦＥＴ増幅回路１０のコンデンサ１４との間に挿
入される。ゲートバイアス電源７は、抵抗値Ｒｇのゲー
ト電流検出用抵抗器６を介し、さらに図２の回路と同様
に貫通コンデンサ２３，チョークコイル２１，マイクロ
ストリップ線路１７，マッチングネットワーク１２を介
して負のゲートバイアス電圧ＶｂをＦＥＴ１１のゲート
端子に供給する。ＦＥＴ１１のゲート電流がＩｇである
とき、抵抗器６はゲート電流Ｉｇに比例する（Ｉｇ×Ｒ
ｇ）＝Ｖｇ２なる電圧を生じる。電圧Ｖｇ２は増幅度Ａ
の演算増幅器５によって増幅され電圧Ｖｇ１になる。ゲ
ート電流基準電源４は所定電圧Ｖｒを生じる。誤差増幅
器３は電圧Ｖｇ１が電圧Ｖｒを超える状態では制御電圧
Ｖｃを生じる。制御電圧Ｖｃは可変減衰器２の減衰量を
変化する。即ち、制御電圧Ｖｃが増大すると、可変減衰
器２の減衰量が増大する。
子１とＦＥＴ増幅回路１０のコンデンサ１４との間に挿
入される。ゲートバイアス電源７は、抵抗値Ｒｇのゲー
ト電流検出用抵抗器６を介し、さらに図２の回路と同様
に貫通コンデンサ２３，チョークコイル２１，マイクロ
ストリップ線路１７，マッチングネットワーク１２を介
して負のゲートバイアス電圧ＶｂをＦＥＴ１１のゲート
端子に供給する。ＦＥＴ１１のゲート電流がＩｇである
とき、抵抗器６はゲート電流Ｉｇに比例する（Ｉｇ×Ｒ
ｇ）＝Ｖｇ２なる電圧を生じる。電圧Ｖｇ２は増幅度Ａ
の演算増幅器５によって増幅され電圧Ｖｇ１になる。ゲ
ート電流基準電源４は所定電圧Ｖｒを生じる。誤差増幅
器３は電圧Ｖｇ１が電圧Ｖｒを超える状態では制御電圧
Ｖｃを生じる。制御電圧Ｖｃは可変減衰器２の減衰量を
変化する。即ち、制御電圧Ｖｃが増大すると、可変減衰
器２の減衰量が増大する。
【００１５】ここで、ＦＥＴ１１に所定の動作バイアス
を与えるゲート電流Ｉｇを第１の所定値Ｉｇ０とし、所
定電圧Ｖｒを（Ｉｇ０×Ｒｇ）＝Ｖｇ１に設定してお
く。所定値Ｉｇ０は、代表的にはＦＥＴ１１の標準動作
におけるゲート電流値である。ＦＥＴ１１のゲートバイ
アス電圧ＶｇをＶｂに設定した状態で、信号入力端子１
に入力される高周波数信号のレベルを０から増大させて
いくと、ゲート電流Ｉｇも増大する。そして、ゲート電
流Ｉｇが所定値Ｉｇ０に達すると、制御電圧Ｖｃが０か
ら立ち上がり，可変減衰器２の減衰量も増大を始める。
この結果、ＦＥＴ１１のゲート端子に入力される高周波
数信号のレベルが制限され、ゲート電流ＩｇはＦＥＴ１
１の寿命確保の制限値である第２の所定値，つまり最大
値Ｉｇｍを超えることがない。なお、ＦＥＴ１１のゲー
ト端子におけるエレクトロマイグレーションの発生量お
よびこの発生によるＦＥＴ１１の寿命劣化は、使用する
ゲート端子の電極材質や電流密度を考慮した計算，ある
いは寿命試験等により予め許容値を推定し設定しておく
ことが可能である。
を与えるゲート電流Ｉｇを第１の所定値Ｉｇ０とし、所
定電圧Ｖｒを（Ｉｇ０×Ｒｇ）＝Ｖｇ１に設定してお
く。所定値Ｉｇ０は、代表的にはＦＥＴ１１の標準動作
におけるゲート電流値である。ＦＥＴ１１のゲートバイ
アス電圧ＶｇをＶｂに設定した状態で、信号入力端子１
に入力される高周波数信号のレベルを０から増大させて
いくと、ゲート電流Ｉｇも増大する。そして、ゲート電
流Ｉｇが所定値Ｉｇ０に達すると、制御電圧Ｖｃが０か
ら立ち上がり，可変減衰器２の減衰量も増大を始める。
この結果、ＦＥＴ１１のゲート端子に入力される高周波
数信号のレベルが制限され、ゲート電流ＩｇはＦＥＴ１
１の寿命確保の制限値である第２の所定値，つまり最大
値Ｉｇｍを超えることがない。なお、ＦＥＴ１１のゲー
ト端子におけるエレクトロマイグレーションの発生量お
よびこの発生によるＦＥＴ１１の寿命劣化は、使用する
ゲート端子の電極材質や電流密度を考慮した計算，ある
いは寿命試験等により予め許容値を推定し設定しておく
ことが可能である。
【００１６】また、ゲート電流Ｉｇの第１の所定値Ｉｇ
０と最大値Ｉｇｍとの差は、演算増幅器５の増幅度Ａ，
可変減衰器２の制御感度等を調整することによって自由
に設定することができる。上述のとおりに回路定数を設
定することにより、ＦＥＴ１１のゲート電流Ｉｇはほぼ
一定値になるようにフィードバック制御され、図１の電
力増幅器は利得，信号入出力特性等，増幅動作に関わる
諸特性を均一化できるという特徴がある。
０と最大値Ｉｇｍとの差は、演算増幅器５の増幅度Ａ，
可変減衰器２の制御感度等を調整することによって自由
に設定することができる。上述のとおりに回路定数を設
定することにより、ＦＥＴ１１のゲート電流Ｉｇはほぼ
一定値になるようにフィードバック制御され、図１の電
力増幅器は利得，信号入出力特性等，増幅動作に関わる
諸特性を均一化できるという特徴がある。
【００１７】
【発明の効果】以上説明したように本発明は、電界効果
トランジスタを高周波数信号の増幅素子とするＦＥＴ増
幅回路と、前記電界効果トランジスタのゲート電流を検
出するゲート電流検出回路と、前記ゲート電流が第１の
所定値を超えると，前記マイクロ波回路に入力する前記
高周波数信号を前記ゲート電流の増加に対応して減少さ
せる可変減衰器とを備えるので、上記電界効果トランジ
スタのゲート電流をほぼ一定値に制御でき、上記電界効
果トランジスタ素子寿命を確実に確保することができる
という効果がある。
トランジスタを高周波数信号の増幅素子とするＦＥＴ増
幅回路と、前記電界効果トランジスタのゲート電流を検
出するゲート電流検出回路と、前記ゲート電流が第１の
所定値を超えると，前記マイクロ波回路に入力する前記
高周波数信号を前記ゲート電流の増加に対応して減少さ
せる可変減衰器とを備えるので、上記電界効果トランジ
スタのゲート電流をほぼ一定値に制御でき、上記電界効
果トランジスタ素子寿命を確実に確保することができる
という効果がある。
【００１８】また、本発明の電力増幅器は、上記電界効
果トランジスタのゲート電流を均一化できる効果がある
ので、利得等，諸特性調整のための工数を大幅に削減す
ることができ、生産性が向上するという効果がある。
果トランジスタのゲート電流を均一化できる効果がある
ので、利得等，諸特性調整のための工数を大幅に削減す
ることができ、生産性が向上するという効果がある。
【図１】本発明の一実施の形態による電力増幅器の説明
図であり、（ａ）は構成図、（ｂ）は特性図である。
図であり、（ａ）は構成図、（ｂ）は特性図である。
【図２】従来技術による電力増幅器の構成図である。
１ 信号入力端子 ２ 可変減衰器 ３ 誤差増幅器 ４ ゲート電流値基準電源 ５ 演算増幅器 ６ ゲート電流検知用抵抗器 ７ ゲートバイアス電源 ８ 信号出力端子 １０ ＦＥＴ増幅回路 １１ 電界効果トランジスタ（ＦＥＴ） １２，１３ マッチングネットワーク １４〜１６ コンデンサ １７〜２０ マイクロストリップ線路 ２１，２２ チョークコイル ２３，２４ 貫通コンデンサ ２５ ドレインバイアス電源
Claims (2)
- 【請求項１】 電界効果トランジスタを高周波数信号の
増幅素子とするＦＥＴ増幅回路と、前記電界効果トラン
ジスタのゲート電流を検出するゲート電流検出回路と、
前記ゲート電流が第１の所定値を超えると，前記ＦＥＴ
増幅回路に入力する前記高周波数信号を前記ゲート電流
の増加に対応して減少させる可変減衰器とを備えること
を特徴とする電力増幅器。 - 【請求項２】 前記ゲート電流の最大値が、第２の所定
値以下に制限されていることを特徴とする請求項１記載
の電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9015367A JPH10215123A (ja) | 1997-01-29 | 1997-01-29 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9015367A JPH10215123A (ja) | 1997-01-29 | 1997-01-29 | 電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215123A true JPH10215123A (ja) | 1998-08-11 |
Family
ID=11886833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9015367A Pending JPH10215123A (ja) | 1997-01-29 | 1997-01-29 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10215123A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354348A (ja) * | 2004-06-10 | 2005-12-22 | Toshiba Corp | 半導体増幅回路 |
| JP2012049953A (ja) * | 2010-08-30 | 2012-03-08 | Fujitsu Ltd | 信号増幅装置及び方法 |
| JPWO2016203742A1 (ja) * | 2015-06-15 | 2018-03-08 | 日本電気株式会社 | 低雑音増幅装置、方法、および減衰量調整プログラム |
| CN108732490A (zh) * | 2018-08-31 | 2018-11-02 | 成都天箭科技股份有限公司 | 微波固态功率放大器全自动无人老炼试验和寿命试验系统 |
-
1997
- 1997-01-29 JP JP9015367A patent/JPH10215123A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354348A (ja) * | 2004-06-10 | 2005-12-22 | Toshiba Corp | 半導体増幅回路 |
| JP4568033B2 (ja) * | 2004-06-10 | 2010-10-27 | 株式会社東芝 | 半導体増幅回路 |
| JP2012049953A (ja) * | 2010-08-30 | 2012-03-08 | Fujitsu Ltd | 信号増幅装置及び方法 |
| JPWO2016203742A1 (ja) * | 2015-06-15 | 2018-03-08 | 日本電気株式会社 | 低雑音増幅装置、方法、および減衰量調整プログラム |
| US10298181B2 (en) | 2015-06-15 | 2019-05-21 | Nec Corporation | Low-noise amplification device, method, and attenuation adjustment program |
| CN108732490A (zh) * | 2018-08-31 | 2018-11-02 | 成都天箭科技股份有限公司 | 微波固态功率放大器全自动无人老炼试验和寿命试验系统 |
| CN108732490B (zh) * | 2018-08-31 | 2024-02-23 | 成都天箭科技股份有限公司 | 微波固态功率放大器全自动无人老炼试验和寿命试验系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300836B2 (ja) | Ｒｆ増幅器バイアス制御方法および装置 | |
| US4236126A (en) | Variable RF attenuator | |
| US5510751A (en) | Line driver with adaptive output impedance | |
| US20030011436A1 (en) | Fujitsu limited | |
| EP0181146A2 (en) | Transimpedance amplifier circuit | |
| US4532477A (en) | Distortion compensation for a microwave amplifier | |
| US6472937B1 (en) | Bias enhancement circuit for linear amplifiers | |
| WO1999059243A1 (fr) | Circuit a semi-conducteur | |
| JPS6393230A (ja) | 光前置増幅器 | |
| JPH0993059A (ja) | Ａｇｃ装置 | |
| US5808516A (en) | Linearization of voltage-controlled amplifier using MOSFET gain control circuit | |
| US5675290A (en) | Microwave amplifier circuit | |
| US5371477A (en) | Linear amplifier | |
| JPH10215123A (ja) | 電力増幅器 | |
| US6580735B1 (en) | Ultra-linear laser drive circuit | |
| US4077014A (en) | Automatic gain control circuit | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| US6188283B1 (en) | Amplifier and semiconductor device therefor | |
| JPH0779216B2 (ja) | 高周波増幅装置 | |
| JPH08288772A (ja) | 送信電力増幅器のバイアス制御回路 | |
| JP3330429B2 (ja) | 半導体集積回路 | |
| US20180241387A1 (en) | Drain lag compensation circuit for rf power transistors | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JP2981953B2 (ja) | 線形送信回路 | |
| JP3176793B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991012 |