JPH10214942A - 異なるタブバイアス電圧と一致させたｉｃ精密抵抗比 - Google Patents

異なるタブバイアス電圧と一致させたｉｃ精密抵抗比

Info

Publication number
JPH10214942A
JPH10214942A JP9350948A JP35094897A JPH10214942A JP H10214942 A JPH10214942 A JP H10214942A JP 9350948 A JP9350948 A JP 9350948A JP 35094897 A JP35094897 A JP 35094897A JP H10214942 A JPH10214942 A JP H10214942A
Authority
JP
Japan
Prior art keywords
resistor
signal
command
feedback signal
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9350948A
Other languages
English (en)
Inventor
A Philips William
エイ． フィリップス ウイリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH10214942A publication Critical patent/JPH10214942A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D3/00—Control of position or direction
    • G05D3/12—Control of position or direction using feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/42—Servomotor, servo controller kind till VSS
    • G05B2219/42205—With potentiometer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

(57)【要約】 【課題】 モータ等のシステムを制御する改良した集積
回路を提供する。 【解決手段】 本発明によれば、互いに比較されるべき
信号を発生する２つ又はそれ以上の集積化抵抗分割器を
具備する集積回路モータ制御器が提供される。該回路
は、集積化抵抗分割器における拡散抵抗とそれを拡散し
たシリコンとの間の接合の逆バイアスに対する比較の依
存性を実質的に減少すべく構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はシステムを制御する
制御器に関するものであって、更に詳細には、モータを
制御する集積回路を有するモータ制御器及び方法に関す
るものである。
【０００２】
【従来の技術】例えばモータ等のシステムを制御するた
めに使用される集積回路（ＩＣ）においては、２つ又は
それ以上の集積化抵抗分割器が互いに比較されるべき信
号を発生し、比較の精度は抵抗分割器拡散のマッチング
のみならず、拡散抵抗とそれらを拡散させたシリコンと
の間の接合の逆バイアスにも依存する。
【０００３】次に、図１Ａ及び１Ｂを参照して、このよ
うなＩＣにおいて使用される拡散抵抗の記号及び構成に
ついて説明する。図１Ａを参照すると、拡散抵抗１０に
対する記号が示されており、それは第一抵抗コンタクト
１４と第二抵抗コンタクト１６との間の拡散抵抗１０の
抵抗値を制御するためのバイアス電圧を導入するための
分離ポケット即ちタブ接続コンタクト１２を有してい
る。
【０００４】図１Ｂを参照して、Ｐ型拡散抵抗の構造に
ついて説明する。図１Ａにおいて使用した参照番号と同
一又は同様の図１Ｂにおいて使用されている参照番号は
同様又は類似の構成要素を表わしている。拡散抵抗１０
は、好適には、金属から構成されているコンタクト１
２，１４，１６を有している。Ｐ型拡散抵抗１０は、Ｎ
型エピタキシャル層２０と、Ｐ＋分離領域２２と、Ｎ＋
層２４とを具備するＰ型基板１８上に構成されている。
Ｐ型拡散抵抗１０は、更に、Ｎ型エピタキシャル層２０
内へ拡散したＰ型物質２５のＰ型抵抗拡散を包含してい
る。Ｐ型抵抗拡散２５は金属コンタクト１４から金属コ
ンタクト１６へ延在している。Ｎ＋物質２６がＮ型エピ
タキシャル層２０内へ拡散されており、分離ポケット即
ちタブ接続コンタクト１２と当接している。Ｐ型拡散抵
抗１０は、更に、上部二酸化シリコン（ＳｉＯ2 ）層２
８及びＮ型エピタキシャル層に対するＰ型抵抗拡散の接
合２７を有している。抵抗１０の適切な動作のために
は、Ｎ型エピタキシャル層２０は、Ｎ型エピタキシャル
層に対するＰ型抵抗拡散接合２７を逆バイアス状態に維
持するために、Ｐ型拡散抵抗２５の最も高い電圧以上に
なければならない。接合２７の逆バイアスが増加する
と、空乏層が形成され且つＰ型拡散部２５内へ移動し、
抵抗として使用することが可能なシリコンの体積を減少
させ、従って、コンタクト１４と１６との間の抵抗１０
の抵抗値を増加させる。
【０００５】次に、図２Ａ及び２Ｂを参照すると、従来
の制御システム３０が示されている。制御システム３０
は、入力端３４と出力端３６とを具備する制御下システ
ム３２を包含している。図２Ａを参照すると、典型的な
制御下にあるシステム３２の一例が示されている。制御
下にあるシステム３２は、入力端３４と出力端３６とを
具備するモータ３８を包含している。モータ３８は、出
力端３６へ位置情報信号を供給するための位置センサー
４０を包含している。
【０００６】図２Ｂを参照すると、入力端３４は、制御
器４２から制御信号を受取る。制御器４２は入力端３４
へ制御信号を出力するための出力端４４を具備する集積
回路である。制御器４２は、更に、動作電圧ＶCC及びＧ
ＮＤをそれぞれ入力するための電圧入力端４６及び４８
を有すると共に、出力端４４から出力した制御信号を介
して制御下にあるシステム３２を制御するためのコマン
ド信号をエンターするためのコマンド信号入力端５０を
有している。制御器４２は、更に、制御器４２へ位置フ
ィードバック信号をフィードバックさせるために制御下
にあるシステム３２の出力端３６へ結合している位置フ
ィードバック信号入力端５２を有している。制御器４２
は、更に、第一抵抗分割器回路５４と第二抵抗分割器回
路５６とを有している。第一抵抗分割器回路５４は、第
一拡散抵抗５８（Ｒ１）と第二拡散抵抗６０（Ｒ２）と
を有している。第二抵抗分割器回路５６は、第三拡散抵
抗６２（Ｒ３）と第四拡散抵抗６４（Ｒ４）とを有して
いる。この従来例においては、抵抗５８の抵抗値は抵抗
６０の抵抗値と等しく、抵抗６２の抵抗値は抵抗６４の
抵抗値と等しく、且つ抵抗５８，６０，６２，６４は例
えば図１に関連して説明したような接合分離型技術にお
けるＮ型エピタキシャル層内に拡散されたＰ型である。
【０００７】以下の説明においては、図１に示した構成
要素の参照番号を抵抗５８，６０，６２，６４の動作及
び構成を説明するために使用する。従って、図２Ａ又は
２Ｂの説明において使用される参照番号は、図１Ａ又は
１Ｂにおいて使用される参照番号と同一又は同様のもの
は同一又は同様の構成要素を表わしている。制御器４２
は、更に、エラー増幅器６６を有している。エラー増幅
器６６は第一抵抗分割器５４から第一電圧器エラー信号
Ｖ1 を受取り且つ第二抵抗分割器回路５６から第二電圧
基準信号Ｖ2 を受取り且つ出力端４４を介して制御信号
を出力する。この例示的な制御方法においては、制御下
にあるシステム３２は、抵抗分割器回路５４からの第一
信号の電圧Ｖ1 が第二抵抗分割器回路５６からの第二信
号の電圧Ｖ2 と等しい場合に、停止され、又は、位置フ
ィードバック信号の電圧に加算されるコマンド信号の電
圧がＶCCと等しい場合、即ちＶCOM ＋ＶFB＝ＶCC、なお
Ｒ１がＲ２に等しく、且つＲ３がＲ４に等しい場合に、
停止状態にある。理解されるように、抵抗比マッチング
は、制御下にあるシステム３２がその停止点に来る場合
にのみ重要である。Ｎ＋エピタキシャル分離ポケット２
６即ち抵抗５８，６０のタブ接続コンタクト１２はＶ
COM 及びＶFB上において予測される最も高い電圧へ接続
されている（この場合にはＶCC）。何故ならば、タブ接
続コンタクト１２は、接合２７が逆バイアス状態に維持
されるように、抵抗５８，６０のＰ型拡散部２５上で予
測される最も高い電圧以上にバイアスされねばならない
からである。従って、抵抗５８，６０のタブ接続コンタ
クト１２はＶCCに固定される。同様に、抵抗６２のタブ
接続コンタクト１２はＶCCに固定される。抵抗６４のタ
ブ接続コンタクト１２は抵抗６２の抵抗値の抵抗６４の
抵抗値に対する比によって決定される値に電圧を固定す
る相互コンタクト結合用抵抗６２，６４へ接続してい
る。一方、抵抗６４のタブ接続コンタクト１２はＶCCへ
接続させることも可能である。
【０００８】Ｖ1 ＝Ｖ2 である場合には、システム３２
が停止すると、ＶCOM ＋ＶFBはＶCCと等しくならねばな
らず、且つＲ１／Ｒ２−Ｒ３／Ｒ４は０と等しくならね
ばならない。従って、制御システム３０の精度即ちエラ
ーはＲ１／Ｒ２又はＲ３／Ｒ４のいずれかの一部として
Ｒ１／Ｒ２−Ｒ３／Ｒ４によって測定される。
【０００９】以下の説明は、タブ接続コンタクト１２、
コンタクト１４、及び抵抗５８，６０，６２，６４のコ
ンタクトへ印加されるバイアス電圧によって制御システ
ム３０内に導入されるエラーを表わしている。以下の式
は、典型的な抵抗の抵抗値が直線的に変化するものと仮
定しており、尚Ｒ＝Ｒ0 （１＋ＣV ＶT ）であり、尚Ｒ
0 及びＣV は一定であり且つＶT ＝平均タブバイアス電
圧＝ＶA −（ＶC ＋ＶD ）／２であり、尚ＶA はタブ接
続コンタクト１２における電圧であり、ＶC はコンタク
ト１４における電圧であり、且つＶD はコンタクト１６
における電圧である。ＶCOM ＝ＶCC、ＶFB＝０Ｖ、Ｖ1
＝Ｖ2 ＝ＶCC／２と仮定すると、次式が得られる。
【００１０】Ｒ１／Ｒ２＝［１＋ＣV ｛ＶCC−（ＶCC＋
ＶCC／２）／２｝］／［１＋ＣV ｛ＶCC−（ＶCC＋０）
／２｝］ 及び、 Ｒ３／Ｒ４＝［１＋ＣV ｛ＶCC−（ＶCC＋ＶCC／２）／
２｝］／［１＋ＣV ｛ＶCC−／２−（ＶCC／２＋０）／
２｝］ ＣV ＝０．００３及びＶCC＝２０Ｖである場合には、Ｒ
１／Ｒ２＝０．９７１３及びＲ３／Ｒ４＝１．００００
であり且つＲ１／Ｒ２とＲ３／Ｒ４との間の百分率差は
２．９％である。
【００１１】互いに比較すべき信号を発生する２つ又は
それ以上の集積化抵抗分割器を具備する集積回路制御器
であって、比較の精度が抵抗分割器拡散の比マッチング
のみに依存するものであって拡散抵抗とそれを拡散した
シリコンとの間の接合の逆バイアスに依存するものでな
いものが必要とされている。
【００１２】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、拡散抵抗とそれが拡散されているシリコン
との間の接合の逆バイアスに依存することのない集積回
路制御器及び制御方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、制御回路を含
むシステムを制御するための制御器を提供しており、そ
れは、コマンド信号を入力するためのコマンド信号入力
端と、該システムからのフィードバック信号を入力する
ためのフィードバック信号入力端と、第一及び第二抵抗
を有しており前記コマンド及びフィードバック信号に応
答して第一信号を出力する第一抵抗分割器回路と、第三
及び第四抵抗を有しており前記第一信号と比較するため
の第二信号を出力する第二抵抗分割器回路とを有してい
る。本制御器は、更に、該抵抗分割器回路の抵抗をバイ
アスさせるためのバイアス電圧を導入させるためのタブ
接続コンタクトを有しており、その場合に該コマンド又
はフィードバック信号入力端のうちの少なくとも１つが
該抵抗のうちの少なくとも１つを該コマンド又はフィー
ドバック信号のいずれかでバイアスさせるために該タブ
接続コンタクトの内の少なくとも１つへ結合されてお
り、従って該バイアス電圧は第一及び第二信号の比較に
おいて実質的なエラーを導入することはない。本発明
は、更に、システムを制御する方法を提供している。本
方法は、第一及び第二抵抗を有しておりコマンド及びフ
ィードバック信号に応答して第一信号を出力する第一抵
抗分割器回路を設け、第三及び第四抵抗を有しており該
第一信号と比較するための第二信号を出力する第二抵抗
分割器回路を設け、該抵抗分割器回路の該抵抗をバイア
スさせるためのバイアス電圧を導入し、該コマンド又は
フィードバック信号の内の少なくとも１つで該抵抗のう
ちの少なくとも１つをバイアスさせ、従って該バイアス
電圧が該第一及び第二信号の比較において実質的なエラ
ーを導入することがない、上記各ステップを有してい
る。
【００１４】本発明の主要な利点は、２つ以上の集積化
抵抗分割器からの信号の比較においてバイアス電圧への
依存性を実質的に減少させていることとである。
【００１５】
【発明の実施の形態】図３を参照すると、本発明に基づ
いて構成された制御システム１３０が示されている。図
３において使用されている参照番号において、図１Ａ，
１Ｂ，２Ａ又は２Ｂにおいて使用されている参照番号と
同一又は類似のものは同一又は類似の構成要素を表わし
ている。制御システム１３０は、以下に説明する差異を
除いて図２Ｂの制御システム３０と同一である。抵抗１
６４のタブ接続コンタクト１２は、それぞれ、ダイオー
ド１７０及び１７２を介して、位置フィードバック信号
入力端５２及びコマンド信号入力端１５０へ結合してい
る。ダイオード１７０及び１７２は、抵抗１６４のタブ
接続コンタクト１２を位置フィードバック信号又はコマ
ンド信号の最も高い電圧へバイアスさせるためのスイッ
チとして全体的に作用する。従って、ＶCOM ＞ＶFBであ
る場合には、ダイオード１７０及び１７２はコマンド信
号を抵抗１６４のタブ接続コンタクト１２へ結合させ
る。然しながら、ＶFB＞ＶCOM である場合には、ダイオ
ード１７０及び１７２は位置フィードバック信号を抵抗
１６４のタブ接続コンタクト１２へ結合させる。ダイオ
ード１７４は抵抗１６４の接合２７が順方向バイアスさ
れることを防止している。ダイオード１７０，１７２，
１７４は順方向電圧降下のない理想的なダイオードであ
る。Ｒbias１６８は抵抗１６４のタブ接続コンタクト１
２が高状態へフローティングすることを防止し且つエラ
ーを導入することはない。理解すべきことであるが、制
御下にあるシステム３２が停止する場合には、抵抗比マ
ッチングが必要とされる（即ち、Ｒ１／Ｒ２がＲ３／Ｒ
４と等しくならねばならない）。
【００１６】注意すべきであるが、その他の電源電圧、
抵抗拡散、技術及び抵抗比を使用することが可能であ
る。例えば、抵抗５８，６０，６２，６４はＮ型拡散抵
抗とすることが可能である。
【００１７】以下の説明は、制御システム３０内に導入
されるエラーの説明の場合に使用したのと同一の仮定を
使用して、タブ接続コンタクト１２、コンタクト１４、
及び抵抗１５８，１６０，１６２，１６４のコンタクト
１６へ印加されるバイアス電圧によって制御システム１
３０内に導入されるエラーについて説明する。ＶCOM＞
ＶFBであり且つコマンド信号が抵抗１６４をバイアスし
ている場合には、以下の式が得られる。
【００１８】Ｒ１／Ｒ２＝［１＋ＣV ｛ＶCC−（ＶCOM
＋Ｖ1 ）／２｝］／［１＋ＣV ｛ＶCC−（Ｖ1 ＋ＶFB）
／２｝］ 及び、 Ｒ３／Ｒ４＝［１＋ＣV ｛ＶCC−（ＶCC＋Ｖ2 ）／
２｝］／［１＋ＣV ｛ＶCOM −Ｖ2 ／２｝］ システム１３２が停止状態にあると、Ｖ1 ＝Ｖ2 ＝ＶCC
／２であり且つＶCOM＋ＶFB＝ＶCCである。従って、次
式が得られる。
【００１９】 Ｒ１／Ｒ２＝｛１＋ＣV （ＶCC−ＶCOM ／２−ＶCC／４）｝／｛１＋ＣV （ＶCC −ＶCC／４−ＶCC）／２＋ＶCOM ／２）｝ ＝｛１＋ＣV （３ＶCC／４−ＶCOM ／２）｝／｛１＋ＣV （ＶCC／ ４＋ＶCOM ／２）｝ Ｒ３／Ｒ４＝｛１＋ＣV （ＶCC−ＶCC／２−ＶCC／４）｝／｛１＋ＣV （ＶCO M −ＶCC／４）｝ ＝｛１＋ＣV （ＶCC／４）｝／｛１＋ＣV （Ｖcom −ＶCC／４）｝ ＣV ＝０．００３及びＶCC＝２０Ｖである場合には、以
下の表が示すように、Ｒ１／Ｒ２−Ｒ３／Ｒ４の百分率
エラーは約０．０１％である。
【００２０】 表１ 制御システム１３０におけるエラー ＶCOM Ｒ１／Ｒ２ Ｒ３／Ｒ４ ＶCC ０．９７１３ ０．９７１３ ０．９ＶCC ０．９９７７ ０．９７６９ ０．８ＶCC ０．９８２７ ０．９８２６ ０．７ＶCC ０．９８８４ ０．９８８３ ０．６ＶCC ０．９９４２ ０．９９４１ ０．５ＶCC １．０００ １．０００ ＶFB＞ＶCOM であり且つ位置フィードバック信号が抵抗
１６４をバイアスする場合には、０．５ＶCCないし０Ｖ
が表１の鏡像である。
【００２１】要約すると、抵抗１６４のタブ接続コンタ
クト１２を、固定電圧信号ではなく、例えばコマンド及
びフィードバック信号等の変化する信号へ接続させるこ
とによって、バイアス電圧によって導入されるエラーを
著しく減少させることが可能である（２．９％から０．
０１％）。
【００２２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１Ａ】 本発明において使用する拡散抵抗に対する
回路記号を示した概略図。
【図１Ｂ】 図１Ａにおいて記号化されており且つ本発
明において使用される拡散抵抗の構造の一例を示した概
略図。
【図２Ａ】 本発明において制御されるべき典型的なシ
ステムを示した概略図。
【図２Ｂ】 図２Ａに示したシステムを制御するための
従来の制御システムを示した概略図。
【図３】 本発明を実施化した制御システムを示した概
略図。
【符号の説明】
１２ タブ接続コンタクト １４，１６ コンタクト ３２ 制御下にあるシステム ５２ 位置フィードバック信号入力端 １３０ 制御システム １５０ コマンド信号入力端 １６４ 抵抗 １６８ Ｉbias １７０，１７２，１７４ ダイオード

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 回路を含むシステムを制御する制御器に
    おいて、 コマンド信号を入力するコマンド信号入力端、 前記システムからのフィードバック信号を入力するフィ
    ードバック信号入力端、 前記コマンド信号及びフィードバック信号に応答して第
    一信号を出力するための第一及び第二抵抗を含む第一抵
    抗分割器回路、 前記第一信号と比較するための第二信号を出力するため
    の第三及び第四抵抗を含む第二抵抗分割器回路、 前記抵抗分割器回路の前記抵抗をバイアスさせるための
    バイアス電圧を導入するためのタブ接続コンタクト、を
    有しており、前記コマンド信号又はフィードバック信号
    入力端のうちの少なくとも１つが前記タブ接続コンタク
    トのうちの少なくとも１つへ結合されており、前記抵抗
    の内の少なくとも１つを前記コマンド又はフィードバッ
    ク信号のいずれかでバイアスさせ、従って前記バイス電
    圧が前記第一及び第二信号と比較して実質的なエラーを
    導入することがないことを特徴とする制御器。
  2. 【請求項２】 請求項１において、前記制御回路が集積
    回路であることを特徴とする制御器。
  3. 【請求項３】 請求項１において、更に、前記第一及び
    第二信号を比較する比較器手段が設けられていることを
    特徴とする制御器。
  4. 【請求項４】 請求項１において、前記第一及び第二抵
    抗分割器回路が集積回路であることを特徴とする制御
    器。
  5. 【請求項５】 請求項４において、前記抵抗が拡散抵抗
    であることを特徴とする制御器。
  6. 【請求項６】 前記第一抵抗の前記第二抵抗に対する抵
    抗値の比及び前記第三抵抗の前記第二抵抗に対する抵抗
    値の比が、前記システムが停止した場合に前記第一信号
    が実質的に前記第二信号と等しくなるように設定されて
    いることを特徴とする制御器。
  7. 【請求項７】 請求項１において、前記制御器がモータ
    制御器であることを特徴とする制御器。
  8. 【請求項８】 請求項１において、更に、前記抵抗のう
    ちの１つをバイアスするための前記コマンド又はフィー
    ドバック信号のうちの１つを選択するスイッチ手段が設
    けられていることを特徴とする制御器。
  9. 【請求項９】 請求項８において、前記スイッチ手段
    が、前記コマンド信号及びフィードバック信号の電圧を
    比較する手段と、最も高い電圧を有する前記コマンド又
    はフィードバック信号を選択する手段を有していること
    を特徴とする制御器。
  10. 【請求項１０】 システムを制御する方法において、 コマンド及びフィードバック信号に応答して第一信号を
    出力する第一及び第二抵抗を有している第一抵抗分割器
    回路を設け、 前記第一信号と比較するために第二信号を出力する第三
    及び第四抵抗を有する第二抵抗分割器回路を設け、 前記抵抗分割器回路の抵抗をバイアスさせるためのバイ
    アス電圧を導入し、 前記バイアス電圧が前記第一及び第二信号の比較におい
    て実質的なエラーを導入することがないように前記コマ
    ンド又はフィードバック信号の内の少なくとも１つで前
    記抵抗のうちの少なくとも１つをバイアスさせる、上記
    各ステップを有することを特徴とする方法。
  11. 【請求項１１】 請求項１０において、前記方法を集積
    回路において実現することを特徴とする方法。
  12. 【請求項１２】 請求項１０において、前記システムが
    モータであることを特徴とする方法。
  13. 【請求項１３】 請求項１０において、前記抵抗が拡散
    抵抗であることを特徴とする方法。
  14. 【請求項１４】 前記システムが停止した場合に前記第
    一信号が実質的に前記第二信号と等しいように、前記第
    一抵抗の前記第二抵抗に対する抵抗値の比及び前記第三
    抵抗の前記第四抵抗に対する抵抗値の比を設定するステ
    ップを有することを特徴とする方法。
  15. 【請求項１５】 請求項１０において、更に、前記シス
    テムを制御するための制御信号を発生するために前記第
    一及び第二信号を比較するステップを有することを特徴
    とする方法。
  16. 【請求項１６】 請求項１０において、更に、 前記第一及び第二抵抗分割器回路へコマンド信号を入力
    し、 前記第一及び第二抵抗分割器回路へ前記システムからの
    フィードバック信号を入力する、上記各ステップを有す
    ることを特徴とする方法。
  17. 【請求項１７】 請求項１０において、更に、前記抵抗
    の内の１つをバイアスするために前記コマンド又はフィ
    ードバック信号のうちの１つを選択するステップを有す
    ることを特徴とする方法。
  18. 【請求項１８】 請求項１７において、前記選択するス
    テップが、更に、前記コマンド及びフィードバック信号
    の電圧を比較するステップと、最も高い電圧を有する前
    記コマンド又はフィードバック信号を選択するステップ
    とを有することを特徴とする方法。
  19. 【請求項１９】 モータを制御する集積回路において、 前記モータを制御するためのコマンド信号を入力するコ
    マンド信号入力端、 前記モータからのフィードバック信号を入力するための
    フィードバック信号入力端、 第一及び第二抵抗を有しており前記コマンド及びフィー
    ドバック信号に応答して第一信号を出力する第一抵抗分
    圧器回路、 第三及び第四抵抗を有しており前記第一信号と比較する
    ために第二信号を出力する第二抵抗分割器回路、 前記第一及び第二信号を比較するための比較器／増幅
    器、 を有しており、前記抵抗の各々が、バイアス電圧を導入
    するためのタブ接続コンタクトを有しており、前記第
    一、第二、第三抵抗の前記バイアス電圧は固定されてお
    り、且つ前記バイアス電圧が前記第一及び第二信号の比
    較において実質的なエラーを導入することがないように
    前記第四抵抗を前記コマンド又はフィードバック信号の
    うちの１つで選択的にバイアスさせるスイッチ手段が設
    けられていることを特徴とする集積回路。
  20. 【請求項２０】 請求項１９において、前記スイッチ手
    段が、前記コマンド及びフィードバック信号の電圧を比
    較する手段と、最も高い電圧を有する前記コマンド又は
    フィードバック信号を選択する手段とを有していること
    を特徴とする集積回路。
JP9350948A 1996-12-27 1997-12-19 異なるタブバイアス電圧と一致させたｉｃ精密抵抗比 Pending JPH10214942A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/774912 1996-12-27
US08/774,912 US5757211A (en) 1996-12-27 1996-12-27 IC precision resistor ratio matching with different tub bias voltages

Publications (1)

Publication Number Publication Date
JPH10214942A true JPH10214942A (ja) 1998-08-11

Family

ID=25102670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9350948A Pending JPH10214942A (ja) 1996-12-27 1997-12-19 異なるタブバイアス電圧と一致させたｉｃ精密抵抗比

Country Status (4)

Country Link
US (1) US5757211A (ja)
EP (1) EP0851329B1 (ja)
JP (1) JPH10214942A (ja)
DE (1) DE69727904T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043687A (en) * 1998-07-29 2000-03-28 Stmicroelectronics, Inc. Integrated circuit precision resistor ratio matching
US6166578A (en) * 1998-08-31 2000-12-26 Motorola Inc. Circuit arrangement to compensate non-linearities in a resistor, and method
US6297671B1 (en) 1998-09-01 2001-10-02 Texas Instruments Incorporated Level detection by voltage addition/subtraction
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
US9704624B2 (en) 2015-06-30 2017-07-11 Stmicroelectronics S.R.L. Integrated circuit (IC) including semiconductor resistor and resistance compensation circuit and related methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1764234A1 (de) * 1968-04-27 1971-07-01 Bosch Gmbh Robert Monolithische Halbleiteranordnung mit integrierten Leistungstransistoren,insbesondere als Spannungsregler fuer Fahrzeuglichtmaschinen
US4066945A (en) * 1976-03-31 1978-01-03 The Bendix Corporation Linear driving circuit for a d.c. motor with current feedback
US4757241A (en) * 1987-10-19 1988-07-12 General Electric Company PWM system for ECM motor
US5061884A (en) * 1990-02-12 1991-10-29 Kb Electronics, Inc. Current limiting control circuit for D.C. motors with line dropout protection
US5408694A (en) * 1992-01-28 1995-04-18 National Semiconductor Corporation Receiver squelch circuit with adjustable threshold
KR0127282B1 (ko) * 1992-05-18 1998-04-02 도요다 요시또시 반도체 장치
US5514939A (en) * 1994-10-27 1996-05-07 Sgs-Thomson Microelectronics, Inc. Circuitry for switching the body nodes of driver transistors in drive circuitry for brushless DC motors

Also Published As

Publication number Publication date
EP0851329A2 (en) 1998-07-01
US5757211A (en) 1998-05-26
DE69727904D1 (de) 2004-04-08
DE69727904T2 (de) 2005-02-03
EP0851329A3 (en) 2000-01-19
EP0851329B1 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
US7626374B2 (en) Voltage reference circuit
US4808907A (en) Current regulator and method
US4902959A (en) Band-gap voltage reference with independently trimmable TC and output
US6369621B1 (en) Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit
US4349778A (en) Band-gap voltage reference having an improved current mirror circuit
EP1919066A2 (en) Dual input prioritized LDO regulator
KR20040111176A (ko) 정전압 발생기 및 이를 사용한 전자 기기
US4578633A (en) Constant current source circuit
US6992472B2 (en) Circuit and method for setting the operation point of a BGR circuit
US4740742A (en) Voltage regulator start-up circuit
US4634897A (en) Comparator having a hysteresis characteristic
JPH0656394B2 (ja) 信号選択回路
JP3119335B2 (ja) Ｉｃ試験装置
JPH10214942A (ja) 異なるタブバイアス電圧と一致させたｉｃ精密抵抗比
JP3335754B2 (ja) 定電圧発生回路
US6356061B1 (en) Fully integrated linear regulator with darlington bipolar output stage
US4835455A (en) Reference voltage generator
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
US5099139A (en) Voltage-current converting circuit having an output switching function
JP2911494B2 (ja) 加速切換入力回路
US4171512A (en) Circuit for preventing breakdown of a load resulting from wrong connection of a power source
EP0096349B1 (en) Comparator circuit
JP3310033B2 (ja) 定電圧回路
US6433516B1 (en) Temperature stabilized constant current source suitable for charging charge depleted battery with single power supply
US6750699B2 (en) Power supply independent all bipolar start up circuit for high speed bias generators

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617