JPH1021148A - 冗長システム - Google Patents

Abstract

(57)【要約】 【解決手段】 運用系と待機系の主記憶装置２−１，２
−２が存在し、通常は両方同時にデータの書き込みを行
う。運用系の主記憶装置２−１にエラーが生じたときに
は、待機系の主記憶装置２−２を用いて代替え処理を行
う。このとき、待機系にエラーが生じていたら予め代替
え処理禁止表示を行う。 【効果】 代替え処理禁止表示がされている場合には代
替え処理を中断し、誤ったデータを用いた処理を防止す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、運用系と待機系に
よって多重化された主記憶装置に対しデータアクセスを
行う場合の信頼性を確保した冗長システムに関する。

【０００２】

【従来の技術】情報処理システムの信頼性を確保するた
めに演算処理装置や記憶装置を多重化し、いずれかを運
用系として動作させ、障害発生時には直ちに待機系への
切換えを行うシステムが採用されている。例えば、電子
交換機の制御を行う中央制御モジュールには、システム
ダウンによる通信遮断を防止するためにこの種の冗長シ
ステムが採用されている。このシステムでは、例えば主
記憶装置とこれをアクセスするプロセッサとを運用系と
待機系とに分けて用意してこれらの多重化を行う。そし
て、運用系のプロセッサあるいは主記憶装置に何らかの
異常が発生すると、直ちに切り換え処理が行われ、待機
系のプロセッサ及び主記憶装置が動作を開始する。この
場合に、処理の継続性を確保するために、運用系と待機
系の主記憶装置にはいずれも同一のデータが常に書き込
まれる。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
な従来の冗長システムには次のような解決すべき課題が
あった。上記のような冗長システムにおいて、例えば運
用系のプロセッサが運用系の主記憶装置をアクセスし何
らかの障害を検出した場合に、一旦処理を中断し、所定
の切換え処理を行い、待機系のプロセッサが立ち上がり
動作を開始する。待機系のプロセッサは待機系の主記憶
装置にこれまで書き込まれたデータを利用して処理を続
行する。ところが、この種の冗長システムでは、一旦障
害が発生するとその時点で処理が中断し、所定の切換え
処理が開始されることから、比較的複雑な引き継ぎ処理
を必要とする。

【０００４】また、一旦開始した処理が障害発生により
中断した場合には、途中まで進行した処理を無効にし、
待機系への切換えをし、改めてその処理を最初から実行
するといった制御が行われていた。これでは切換え処理
に多くの時間を必要とする。そこで、本発明者等は、例
えば運用系の主記憶装置に異常が検出された場合に、直
ちに待機系の主記憶装置にアクセス先を切り換えて処理
を続行し、その処理を正常に終了してしまうといった制
御方法を開発し出願した。この発明は、待機系の主記憶
装置が正常である場合を想定してなされたものである
が、待機系の主記憶装置にも障害が発生している場合に
はその主記憶装置にアクセスしてデータ処理を行った場
合、誤った結果が出力されてしまうというおそれがあ
る。即ち、このように待機系の主記憶装置に障害があっ
た場合には一定の防御手段によりシステムの信頼性を確
保しなければならない。

【０００５】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉データ処理装置と、このデータ処理装置によ
りアクセスされ、運用系と待機系によって多重化された
主記憶装置と、各主記憶装置のデータアクセスにより異
常を検出して異常検出表示を行う異常検出部と、データ
処理装置によって運用系の主記憶装置に対するデータの
書き込みが行われると、同一のデータを待機系の記憶装
置に書き込み、運用系の主記憶装置に障害が発生してか
ら、データ処理装置が、運用系の主記憶装置に対してデ
ータの読み出しを要求したとき、待機系の主記憶装置か
ら対応するデータを代替えデータとして読み出すよう制
御する主記憶アクセス部とを備え、この主記憶アクセス
部は、待機系の主記憶装置の異常検出表示があるとき
は、代替え処理を行わないことを特徴とする冗長システ
ム。

【０００６】〈説明〉このシステムでは、少なくとも主
記憶装置が多重化されている。この主記憶装置をアクセ
スするデータ処理装置の数は任意でよい。多重化システ
ムでは、１台の主記憶装置が運用系、残りの１台以上が
待機系として運用される。多重化された運用系の主記憶
装置にデータの書き込みが行われると、待機系の主記憶
装置にも同一のデータの書き込みが行われる。この制御
は、主記憶アクセス部が行う。主記憶アクセス部はこの
他に代替えデータの読み出し等の処理を実行する、こう
した処理をデータ処理装置とは別個の回路により行うこ
とで、データ処理装置の負荷を軽減し、データ処理装置
は多重化を意識することなく各種の演算処理を実行でき
る。

【０００７】待機系の主記憶装置の異常を検出するの
は、そのデータの使用を未然に防止するためである。従
って、主記憶装置のその他の障害検出を同時に行っても
よい。なお、主記憶装置の障害検出は任意のタイミング
で行われる。以上により、運用系の主記憶装置に障害が
発生してもただちに待機系の主記憶装置から正常なデー
タの読み出しができるので円滑な運用が可能であり、万
一待機系の主記憶装置にも障害がある場合には、そのデ
ータの代替え処理を禁止するので、信頼性の高いシステ
ムが構築される。

【０００８】〈構成２〉運用系と待機系によって多重化
されたプロセッサ及び主記憶装置と、各主記憶装置のデ
ータアクセスにより異常を検出してそれぞれ異常検出表
示を行う異常検出部と、運用系のプロセッサによって運
用系の主記憶装置に対するデータの書き込みが行われる
と、同一のデータを待機系の記憶装置に書き込み、運用
系の主記憶装置に障害が発生してから、運用系のプロセ
ッサが、運用系の主記憶装置に対してデータの読み出し
を要求したとき、待機系の主記憶装置から対応するデー
タを代替えデータとして読み出すよう制御する主記憶ア
クセス部とを備え、この主記憶アクセス部は、待機系の
主記憶装置の異常検出表示があるときは、代替え処理を
行わないことを特徴とする冗長システム。

【０００９】〈説明〉運用系と待機系とはそれぞれプロ
セッサと主記憶装置とを備える。運用系のプロセッサが
運用系の主記憶装置にデータの書き込みを行うと、主記
憶アクセス制御部は自動的に待機系の主記憶装置にその
データを書き込む。また、運用系のプロセッサが運用系
の主記憶装置からデータを読み出す際に、読み出しデー
タの異常を検出した場合には、待機系の主記憶装置から
代替えデータを読み出して、その処理を正常に終了させ
る。しかし、待機系の主記憶装置に異常がある場合に
は、代替え処理を禁止し、誤ったデータの使用を阻止す
る。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例〉図１は、本発明の冗長システムによる代替え
処理禁止表示動作シーケンスチャートである。この説明
の前に、本発明の冗長システムの構成具体例を説明す
る。図２に、本発明の冗長システム具体例ブロック図
（その１）を示す。図のシステムは、データ処理装置１
と、このデータ処理装置１によってアクセスされる運用
系の主記憶装置２−１及び待機系の主記憶装置２−２を
備えている。また、各主記憶装置のアクセスの際にデー
タの異常を検出する異常検出部３−１及び３−２が、そ
れぞれ運用系と待機系とに配置されている。更に、デー
タ処理装置１には、運用系の主記憶装置２−１の障害発
生に伴い、待機系の主記憶装置２−２からデータを読み
出して代替え処理を行うといった制御を、プロセッサと
は別の独立したハードウェアで実行する主記憶アクセス
部５が設けられている。また、後で説明するように、各
異常検出部３−１または３−２が、それぞれ所定の点検
動作によって待機系の主記憶装置２−１あるいは２−２
の障害を検出した場合に、代替え処理の禁止をするため
の表示を行う代替え処理禁止表示部４−１がデータ処理
装置１に接続されている。上記データ処理装置１と主記
憶装置２−１や２−２は、図に示すようにバスライン６
によって相互に接続されている。なお、代替え処理禁止
表示部４−１は待機系の主記憶装置の数だけ設けられれ
ばよい。

【００１１】本発明は、例えばこの図に示すように、少
なくとも主記憶装置が運用系と待機系とによって多重化
されているようなシステムに適用することができる。こ
のシステムの用途は任意であり、また、多重化は２重化
でも３重化でもよい。異常検出部３−１や３−２は、デ
ータ処理装置１によって主記憶装置２−１や２−２がア
クセスされた場合、あるいは後で説明するような定期的
な点検手段の指示によって、アクセスされたデータの内
容を検査しその異常を検出する部分である。そして、異
常が検出されると、代替え処理禁止表示部４−１に例え
ば１ビットのフラグを立てる。

【００１２】主記憶アクセス部５は、データ処理装置１
のプロセッサによるアクセス要求に従って運用系の主記
憶装置２−１をアクセスし、一定の処理を実行させる。
なお、データの読み出しの場合には運用系の主記憶装置
２−１のみがアクセスされるが、書き込みの場合には運
用系の主記憶装置２−１と待機系の主記憶装置２−２の
両方に同時にアクセスが行われる。このようにするとデ
ータ処理装置１の要求によって運用系の主記憶装置２−
１に対しデータ読み出しのためのアクセスをしたとき、
運用系の主記憶装置２−１に障害が発生していた場合、
直ちに待機系の主記憶装置２−２からデータの読み出し
を行って処理を正常終了させることができる。こうした
処理が正常終了した後に運用系の主記憶装置２−１を待
機系に切り換え、待機系の主記憶装置２−２を運用系に
切り換えることにより、これまで進行していた処理を無
駄にせず、円滑な迅速な系の切換えが可能となる。

【００１３】例えば、交換機等の場合には、具体的には
次のようなシステム構成とされる。図３には、本発明の
冗長システム具体例（その２）のブロック図を示す。図
の場合には、運用系１０のシステムと待機系２０のシス
テムとが設けられ、それぞれの系にプロセッサや主記憶
装置を設けるようにしている。即ち、運用系１０にはプ
ロセッサ１１、主記憶アクセス部１２、代替え処理禁止
表示部１３及び異常検出部１４が設けられている。プロ
セッサ１１は、運用系１０の内部で主記憶装置２−１を
アクセスし一定の処理を行う。

【００１４】一方、待機系２０には、プロセッサ２１、
主記憶アクセス部２２、代替え処理禁止表示部２３、異
常検出部２４が設けられる。そして、運用系１０と待機
系２０とは、インタフェース９を介して相互に接続され
ている。このようなシステムの場合にも図２に示したも
のと同様に、プロセッサ１１が主記憶装置２−１をアク
セスする場合に、データ読み出し場合には主記憶装置２
−１のみをアクセスし、データ書込みの場合には主記憶
装置２−１と主記憶装置２−２とをアクセスする。その
他の代替え処理等の主記憶アクセス部５の動作は図２に
示したものと全く同様である。なお、待機系のプロセッ
サ２１による主記憶装置２−２へのアクセスは禁止され
ている。主記憶装置２−１と２−２の内容の一致を保証
するためである。

【００１５】図４を用いて、上記代替え処理動作の具体
的なシーケンスチャートを説明する。まず、この図で
は、運用系の主記憶装置２−１と待機系の主記憶装置２
−２とをアクセスする装置として、２台のデータ処理装
置１−Ａ及び１−Ｂを想定した。例えば、図２に示した
例の場合、データ処理装置１が、バスライン６に対し複
数台接続されているものとする。ここで、例えばデータ
処理装置１−ＢがステップＳ１においてバス使用権を獲
得し、この段階でデータ処理装置１−ＡはステップＳ２
でバス解放待ちの状態となる。次に、ステップＳ３にお
いて、データ処理装置１−Ａは、運用系の主記憶装置２
−１に対しデータ読み出し要求を行う。

【００１６】これにより、運用系の主記憶装置２−１は
ステップＳ４においてデータ読み出し要求を受け付け
る。ここで、運用系の主記憶装置２−１に何らかの異常
が検出されたとする。この場合、ステップＳ５で運用系
の主記憶装置２−１はエラー終了と応答とをデータ処理
装置１−Ｂに返す。データ処理装置はエラー応答を受信
するが、要求元プロセッサにエラー通知せず、待機系の
主記憶装置２−２に代替え読み出しを要求する（ステッ
プＳ６）。待機系の主記憶装置２−２はステップＳ７に
おいて読み出し要求を受け付け正常終了をし、ステップ
Ｓ８でデータ処理装置１−Ｂに対し応答を返す。データ
処理装置１−ＢはステップＳ９において応答を受信し、
要求元プロセッサに対し読み出しが正常に終了した旨を
通知すると共に、運用系の読み出しが失敗し致命的エラ
ーが発生したことをデータ処理装置１−Ａに通知する割
り込みをセットする。その後運用系と待機系の運用状態
を切り換える（ステップＳ１１）。

【００１７】図５を用いて、データ書き込みの場合の代
替え処理動作シーケンスチャートを説明する。ここで、
例えばデータ処理装置１−ＡがステップＳ１においてバ
ス使用権を獲得し、この段階でデータ処理装置１−Ｂは
ステップＳ２でバス解放待ちの状態となる。次に、ステ
ップＳ３において、データ処理装置１−Ａは、運用系と
待機系の主記憶装置２−１及び２−２に対しデータ書き
込み要求を行う。

【００１８】これにより、運用系の主記憶装置２−１は
ステップＳ４においてデータ書き込み要求を受け付け、
待機系の主記憶装置２−２はステップＳ５においてデー
タ書き込み要求を受け付ける。その後、運用系の主記憶
装置２−１は、ステップＳ６において、書き込み動作を
行う。このとき、例えば何らかの異常が検出されたとす
る。この場合、運用系の主記憶装置２−１はエラー終了
と応答とをデータ処理装置１−Ａに返す。待機系の主記
憶装置２−２はステップＳ７において書き込み動作を受
け付け正常終了をし、データ処理装置１−Ａに対し応答
を返す。データ処理装置１−ＡはステップＳ８において
応答を受信する。ここで、ステップＳ９では、要求元プ
ロセッサに対し書き込みが正常に終了した旨を通知する
と共に、運用系の書き込みが失敗し致命的エラーが発生
したことを通知する。これによって、その後運用系と待
機系の運用状態を切り換える。

【００１９】ここで、本発明においては、代替え処理実
行前に待機系の主記憶装置２−２が障害を発生している
場合の対策を行う。図１には、代替え処理禁止表示動作
シーケンスチャートを示す。このシーケンスチャート
は、図４と図５を用いて説明したシーケンスチャートと
同様の形式で記載している。しかしながら、ステップＳ
６において、運用系の主記憶装置２−１に対する書き込
み動作は正常に終了している。一方、ステップＳ７にお
いて、待機系の主記憶装置２−２に対する書き込み動作
中、何らかの異常が検出されエラー終了している。この
場合に、ステップＳ８において、データ処理装置１−Ａ
が応答を受信すると、図２に示した代替え処理禁止表示
部４−１に対し代替え処理禁止表示をセットする。こう
して、待機系の主記憶装置２−２が使えない旨を表示す
る。そして、その後は要求元プロセッサに対しデータの
書き込み動作が正常に終了した旨を通知し、待機系の書
き込み失敗の通知をセットする。これによって、データ
処理装置１−Ａは待機系の切離し等の処理を実行する。

【００２０】その後、ステップＳ１０において、データ
処理装置１−Ａがバス使用権を解放し、データ処理装置
１−Ｂがバス使用権を獲得したとする。この場合ステッ
プＳ１１において、データ処理装置１−Ｂは運用系の主
記憶装置２−１に対するデータの読み出し要求を行っ
た。ここで、ステップＳ１２において、運用系の主記憶
装置２−１に対しデータの読み出し要求が通知され、ス
テップＳ１３で読み出し処理を行ったところ何らかの異
常が検出されたとする。この場合には、運用系の主記憶
装置２−１はエラー終了をし、データ処理装置１−Ｂに
対し応答を返す。ここで、既に説明した正常な処理で
は、待機系の主記憶装置２−２の同一アドレスからデー
タを読み出して代替え処理を実行する。ところが、代替
え処理禁止表示部４−２を参照して、ここでエラーが発
生していることを認識するから、既に読み出すべきデー
タがないのでエラー終了する。このように代替え処理禁
止表示部４−２を参照することによって処理を中止する
ため、誤ったデータを読み出してこれを使用し、誤った
処理結果を得るのが防止できる。

【００２１】以下、本発明の冗長システムの更に具体的
な動作及び構成を説明する。図６は、主記憶装置に対す
る書き込み動作時の具体的な動作概要説明図である。こ
の一覧表に、運用系の主記憶装置と待機系の主記憶装置
の応答がそれぞれ正常な場合とエラー応答である場合と
で、データ処理装置内で実行される動作の違いを図示し
た。まず、運用系の主記憶装置と待機系の主記憶装置の
両方にアクセスした場合に、いずれも正常応答が返って
きたときには、正常終了応答を装置内のプロセッサに通
知する。これで正常運用が続けられる。次に、運用系の
主記憶装置からエラー応答があり、待機系の主記憶装置
から正常応答があった場合には、データ処理装置内部で
は致命的エラー発生をプロセッサに通知し、運用系の主
記憶装置と待機系の主記憶装置との切換え動作を開始す
る。次に、運用系主記憶装置から正常応答があり、待機
系主記憶装置からエラー応答があった場合には、データ
処理装置の側では正常終了応答をプロセッサに通知する
と共に代替え処理禁止表示を行い、更に外部割り込み要
求によって予備系の主記憶装置異常をプロセッサに伝え
る。次に、運用系主記憶装置も待機系主記憶装置もエラ
ー応答を行った場合には、プロセッサに対し致命的エラ
ー発生を通知すると共に、待機系の書き込み失敗を外部
割り込み要求により通知して、処理を停止する。

【００２２】図７には、上記のような具体的な動作を実
行するための運用系あるいは待機系の装置の詳細なブロ
ック図を示す。この装置は、中央処理装置（ＣＰＵ）３
０と、主記憶装置（ＭＥＭ）４０と、入出力装置５０と
を備えている。そして、サブシステム間接続装置５３に
よって図示しない同一の構成の他方のサブシステムと相
互に接続されている。この図に示すシステムが運用系で
ある場合、サブシステム間接続装置５３を介して接続さ
れた図示しないサブシステムを待機系とする。

【００２３】図の中央処理装置３０には、プロセッサ３
１、主記憶アクセス部３２、接続バス制御部３３、代替
え処理禁止表示部３４及びオアゲート３７が設けられて
いる。接続バス制御部３３には、制御部３９とバス障害
検出部３５が設けられている。主記憶装置４０は、記憶
素子部４１と、主記憶制御部４５と、接続バス制御部４
３を備えている。主記憶制御部４５には、パトロール制
御部４６、異常検出部４２及び被アクセス動作部４７が
設けられている。また、接続バス制御部４３には、制御
部４９とバス障害検出部４４とが設けられている。一
方、入出力装置５０には、入出力コントロール部５７と
接続バス制御部５３が設けられている。接続バス制御部
５３には、制御部５５とバス障害検出部５１とが設けら
れている。

【００２４】上記中央処理装置３０、主記憶装置４０、
入出力装置５０の制御部３９，４９，５５は、それぞれ
相互に表示線６２、通知線６４及び内部バス６１を通じ
て接続されている。また、中央処理装置３０の代替え処
理禁止表示部３４は表示線６２と通知線６４に接続され
ている。そして、通知線６４から通知を受け、表示線６
２に所定の表示を出力するように構成されている。主記
憶装置４０の制御部４９は内部バス６０に接続されてい
る。主記憶装置４０のパトロール制御部４６は、割り込
み線６３を通じてプロセッサ３１に割り込みを行うよう
に接続されている。なお、中央処理装置３０の主記憶ア
クセス部３２は割り込み線３８を通じてプロセッサ３１
に割り込みを行うよう構成されている。サブシステム間
接続装置５３も割り込み線６３を通じてプロセッサ３１
に割り込むことができる。

【００２５】主記憶装置４０の記憶素子部４１はデータ
を記憶するメモリに該当する部分で、主記憶制御部４５
は、既に説明したアクセスデータの異常を検出する部分
である。この検出結果に基づいて代替え処理禁止表示部
３４に所定の表示がなされ、表示線６２にその信号が出
力される。表示線６２はサブシステム間接続装置５３を
通じて図示しない同一の構成のシステムに接続されてい
る。従って、これによって相手方のサブシステムは主記
憶装置の異常発生を判断できる。

【００２６】主記憶制御部４５は記憶素子部４１に対す
るリードライトを制御する。また、冗長ビットを用いて
格納データのチェックを行う。ここでは、バスからのア
クセスとは別の自立診断検査を実行する。パトロール制
御部４６は、同期タイマ、アドレスカウンタ、競合回路
等を備える。バスからのアクセスとは別に一定の時間お
きに記憶素子部４１の潜在的な障害をチェックする部分
である。これによって、自立的に障害が検出されると、
割り込み線６３を介してプロセッサ３１にその旨が通知
される。被アクセス動作部４７は、バスからのリードラ
イト要求に対応して動作制御を行い、そのアクセスデー
タの異常を検出した場合には、バスサイクルの中でエラ
ー応答を返すよう動作する。この場合には、内部バス６
１を通じてその障害が中央処理装置の主記憶アクセス部
３２に通知される。従って、主記憶アクセス部３２から
プロセッサ３１に対し障害が通知される。

【００２７】中央処理装置の主記憶アクセス部３２とプ
ロセッサ３１を接続するエラー応答通知線３６は、プロ
セッサバスの正常応答や異常応答をプロセッサ３１に通
知する線である。オアゲート３７はプロセッサ３１に対
しプロセッサ外部割り込み通知線により接続されてい
る。なお、主記憶アクセス部３２は両系ライト等のアク
セスで待機系異常を検出した場合に、割り込み線３８と
オアゲート３７を通じてプロセッサ３１にその旨を通知
する。表示線６２は、代替え処理の禁止を代替え処理禁
止表示部３４が表示し各部に通知するための線である。
この表示は代替え処理禁止表示部３４より行い、その内
容はバス使用権を有する全ての装置が参照する。通知線
６４は主記憶装置における記憶素子部４１の異常を検出
することが可能な装置が、ここへその旨を通知する部分
で、オープンコレクタバッファ等により構成される。こ
の通知は代替え処理禁止表示部３４に入力し、その内部
に設けられた状態保持フリップフロップに格納される。

【００２８】なお、上記バス障害検出部３５，４４，５
１は従来の装置でも広く使用されているデバイスであっ
て、バスを介して転送される各種のデータ等のエラーを
検出する回路である。このようにして、定期的に運用系
も待機系も主記憶装置の診断を行い、異常が発生してい
る場合には代替え処理禁止表示部３４がその旨の表示を
行うことによってその後のアクセスを禁止する。このよ
うに、プロセッサ３１によって主記憶装置４０がアクセ
スされた際に異常を検出するばかりでなく、自発的に異
常検出部４２が前もって異常を検出することによりいっ
そう信頼性が向上する。

【００２９】なお、既に説明したように、待機系による
代替え処理等の場合には、プロセッサ３１がこれを意識
することなく処理を正常終了するように、実際の制御は
主記憶アクセス部３２等で行う。こうしてプロセッサ３
１の負担を軽減する。以上のように、本発明のシステム
によれば、運用系の主記憶装置に障害が発生していても
待機系の主記憶装置が正常であれば代替え処理によって
正常に処理を終了させ、運用上支障の無い時点に運用系
と待機系の切換え等を実行し、円滑で迅速な切換え操作
を可能にする。しかも、万一待機系の主記憶装置に障害
が発生した場合には、これを前もって検出し代替え処理
禁止表示部に表示しておくので、代替え処理を実行しよ
うとしたときこれを参照し、誤ったデータを読み出して
処理に使用するといった事故を防止できる。これによっ
て、システムの運用の信頼性をいっそう高めることがで
きる。

【図面の簡単な説明】

【図１】代替え処理禁止表示動作シーケンスチャートで
ある。

【図２】本発明の冗長システム具体例ブロック図（その
１）である。

【図３】本発明の冗長システム具体例ブロック図（その
２）である。

【図４】代替え処理動作シーケンスチャート（その１）
である。

【図５】代替え処理動作シーケンスチャート（その２）
である。

【図６】書き込み動作時の動作概要説明図である。

【図７】本発明の冗長システム具体例ブロック図（その
３）である。

【符号の説明】

２−１ 運用系の主記憶装置 ２−２ 待機系の主記憶装置 １−Ａ，１−Ｂ データ処理装置 Ｓ１〜Ｓ１４ 処理ステップ

フロントページの続き (72)発明者 神原 圭吾 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データ処理装置と、 このデータ処理装置によりアクセスされ、運用系と待機
   系によって多重化された主記憶装置と、 各主記憶装置のデータアクセスにより異常を検出して異
   常検出表示を行う異常検出部と、 データ処理装置によって運用系の主記憶装置に対するデ
   ータの書き込みが行われると、同一のデータを待機系の
   記憶装置に書き込み、運用系の主記憶装置に障害が発生
   してから、データ処理装置が、運用系の主記憶装置に対
   してデータの読み出しを要求したとき、待機系の主記憶
   装置から対応するデータを代替えデータとして読み出す
   よう制御する主記憶アクセス部とを備え、 この主記憶アクセス部は、 待機系の主記憶装置の異常検出表示があるときは、代替
   え処理を行わないことを特徴とする冗長システム。
2. 【請求項２】 運用系と待機系によって多重化されたプ
   ロセッサ及び主記憶装置と、 各主記憶装置のデータアクセスにより異常を検出してそ
   れぞれ異常検出表示を行う異常検出部と、 運用系のプロセッサによって運用系の主記憶装置に対す
   るデータの書き込みが行われると、同一のデータを待機
   系の記憶装置に書き込み、運用系の主記憶装置に障害が
   発生してから、運用系のプロセッサが、運用系の主記憶
   装置に対してデータの読み出しを要求したとき、待機系
   の主記憶装置から対応するデータを代替えデータとして
   読み出すよう制御する主記憶アクセス部とを備え、 この主記憶アクセス部は、 待機系の主記憶装置の異常検出表示があるときは、代替
   え処理を行わないことを特徴とする冗長システム。