JPH10201232A - 多出力型電源装置 - Google Patents
多出力型電源装置Info
- Publication number
- JPH10201232A JPH10201232A JP35807596A JP35807596A JPH10201232A JP H10201232 A JPH10201232 A JP H10201232A JP 35807596 A JP35807596 A JP 35807596A JP 35807596 A JP35807596 A JP 35807596A JP H10201232 A JPH10201232 A JP H10201232A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 電力変換効率の低下を最小限に抑えながら、
サージ電圧によるレギュレータ回路の入力電圧の上昇を
抑制する。 【解決手段】 多出力電源装置の所定の出力チャンネル
（第２出力チャンネルＣＨ２）に、電圧安定化のための
レギュレータ回路ＲＥＧを設ける。レギュレータ回路Ｒ
ＥＧの入力側に接続された平滑用のコンデンサＣ６に対
し、負荷抵抗ＲＤ１とスイッチ回路ＳＷの直列回路から
なるダミー負荷回路ＤＬＣを並列に接続する。サージ電
圧が発生した時、スイッチ回路ＳＷが閉路し、サージ電
圧によって３次巻線Ｎ３から供給される電力を負荷抵抗
ＲＤ１において消費させる。これによりサージ電圧によ
ってレギュレータ回路ＲＥＧの入力電圧、すなわちコン
デンサＣ６の端子間電圧の上昇を抑える。またサージ電
圧の発生期間だけ負荷抵抗ＲＤ１で電力消費を行わせ、
効率の低下を最小限に抑える。
サージ電圧によるレギュレータ回路の入力電圧の上昇を
抑制する。 【解決手段】 多出力電源装置の所定の出力チャンネル
（第２出力チャンネルＣＨ２）に、電圧安定化のための
レギュレータ回路ＲＥＧを設ける。レギュレータ回路Ｒ
ＥＧの入力側に接続された平滑用のコンデンサＣ６に対
し、負荷抵抗ＲＤ１とスイッチ回路ＳＷの直列回路から
なるダミー負荷回路ＤＬＣを並列に接続する。サージ電
圧が発生した時、スイッチ回路ＳＷが閉路し、サージ電
圧によって３次巻線Ｎ３から供給される電力を負荷抵抗
ＲＤ１において消費させる。これによりサージ電圧によ
ってレギュレータ回路ＲＥＧの入力電圧、すなわちコン
デンサＣ６の端子間電圧の上昇を抑える。またサージ電
圧の発生期間だけ負荷抵抗ＲＤ１で電力消費を行わせ、
効率の低下を最小限に抑える。
Description
【０００１】
【発明の属する技術分野】本発明は、多出力型電源装置
の各出力電圧を安定化するのに際し、電力損失の増加を
抑制するための技術に関する。
の各出力電圧を安定化するのに際し、電力損失の増加を
抑制するための技術に関する。
【０００２】
【従来の技術】今日では、電子機器の多機能化と小型化
の要求から、その電子機器に搭載される電源装置には多
出力型の電源装置が使用される。このような多力型電源
装置の従来における一例として、図５に示す回路構成を
有するものが存在した。図５において、先ず入力端子１
ａ、１ｂ間にフィルタ用のコンデンサＣ１が接続され、
さらに入力端子１ａ、１ｂ間にトランスＴの１次巻線Ｎ
１とスイッチングトランジスタＱ１と過電流検出用の抵
抗Ｒ１が直列に接続される。１次巻線Ｎ１の両端子間に
ダイオードＤ１とコンデンサＣ３が直列接続され、コン
デンサＣ３に対して抵抗Ｒ４が並列接続される。このダ
イオードＤ１、コンデンサＣ３及び抵抗Ｒ４はスナバ回
路を形成する。
の要求から、その電子機器に搭載される電源装置には多
出力型の電源装置が使用される。このような多力型電源
装置の従来における一例として、図５に示す回路構成を
有するものが存在した。図５において、先ず入力端子１
ａ、１ｂ間にフィルタ用のコンデンサＣ１が接続され、
さらに入力端子１ａ、１ｂ間にトランスＴの１次巻線Ｎ
１とスイッチングトランジスタＱ１と過電流検出用の抵
抗Ｒ１が直列に接続される。１次巻線Ｎ１の両端子間に
ダイオードＤ１とコンデンサＣ３が直列接続され、コン
デンサＣ３に対して抵抗Ｒ４が並列接続される。このダ
イオードＤ１、コンデンサＣ３及び抵抗Ｒ４はスナバ回
路を形成する。
【０００３】スイッチングトランジスタＱ１のゲートと
入力端子１ａとの間にバイアス用の抵抗Ｒ２が接続さ
れ、スイッチングトランジスタＱ１のゲートと入力端子
１ｂとの間にコンデンサＣ２、抵抗Ｒ３及び帰還巻線Ｎ
４が直列に接続される。このコンデンサＣ２、抵抗Ｒ
３、帰還巻線Ｎ４は電源装置の自励発振部を形成する。
そしてスイッチングトランジスタＱ１のゲートと入力端
子１ｂとの間に制御トランジスタＱ１の主電流路が接続
され、制御トランジスタＱ２のベースがスイッチングト
ランジスタＱ１と抵抗Ｒ１との接続点に接続される。抵
抗Ｒ３と帰還巻線Ｎ４の接続点と、制御トランジスタＱ
２のベースとの間にダイオードＤ２とフォトカプラＰＣ
の受光素子が直列に接続される。この制御トランジスタ
Ｑ２、ダイオードＤ２及びフォトカプラＰＣの受光素子
は電源装置の制御部を形成する。
入力端子１ａとの間にバイアス用の抵抗Ｒ２が接続さ
れ、スイッチングトランジスタＱ１のゲートと入力端子
１ｂとの間にコンデンサＣ２、抵抗Ｒ３及び帰還巻線Ｎ
４が直列に接続される。このコンデンサＣ２、抵抗Ｒ
３、帰還巻線Ｎ４は電源装置の自励発振部を形成する。
そしてスイッチングトランジスタＱ１のゲートと入力端
子１ｂとの間に制御トランジスタＱ１の主電流路が接続
され、制御トランジスタＱ２のベースがスイッチングト
ランジスタＱ１と抵抗Ｒ１との接続点に接続される。抵
抗Ｒ３と帰還巻線Ｎ４の接続点と、制御トランジスタＱ
２のベースとの間にダイオードＤ２とフォトカプラＰＣ
の受光素子が直列に接続される。この制御トランジスタ
Ｑ２、ダイオードＤ２及びフォトカプラＰＣの受光素子
は電源装置の制御部を形成する。
【０００４】トランスＴに設けられた２次巻線Ｎ２の一
端はダイオードＤ３とチョークコイルＬ１との直列回路
を介して出力端子２ａに接続され、２次巻線Ｎ２の他端
は出力端子２ｂに接続される。チョークコイルＬ１の両
端は、それぞれコンデンサＣ４、コンデンサＣ５を介し
て出力端子２ｂに接続される。この２次巻線Ｎ２、ダイ
オードＤ３、チョークコイルＬ１、コンデンサＣ４及び
コンデンサＣ５は電源装置の第１の出力チャンネルＣＨ
１を形成する。またトランスＴの３次巻線Ｎ３の一端は
ダイオードＤ４とレギュレータ回路ＲＥＧを介して出力
端子３ａに接続され、３次巻線Ｎ３の他端は出力端子３
ｂに接続される。ダイオードＤ４とレギュレータ回路Ｒ
ＥＧの接続点と出力端子３ｂとの間にコンデンサＣ６が
接続され、出力端子３ａ、３ｂ間にコンデンサＣ７とダ
ミー抵抗ＲＤ２が並列に接続される。この３次巻線Ｎ
３、ダイオードＤ４、レギュレータ回路ＲＥＧ、コンデ
ンサＣ６、コンデンサＣ７及びダミー抵抗ＲＤ２は電源
装置の第２の出力チャンネルＣＨ２を形成する。
端はダイオードＤ３とチョークコイルＬ１との直列回路
を介して出力端子２ａに接続され、２次巻線Ｎ２の他端
は出力端子２ｂに接続される。チョークコイルＬ１の両
端は、それぞれコンデンサＣ４、コンデンサＣ５を介し
て出力端子２ｂに接続される。この２次巻線Ｎ２、ダイ
オードＤ３、チョークコイルＬ１、コンデンサＣ４及び
コンデンサＣ５は電源装置の第１の出力チャンネルＣＨ
１を形成する。またトランスＴの３次巻線Ｎ３の一端は
ダイオードＤ４とレギュレータ回路ＲＥＧを介して出力
端子３ａに接続され、３次巻線Ｎ３の他端は出力端子３
ｂに接続される。ダイオードＤ４とレギュレータ回路Ｒ
ＥＧの接続点と出力端子３ｂとの間にコンデンサＣ６が
接続され、出力端子３ａ、３ｂ間にコンデンサＣ７とダ
ミー抵抗ＲＤ２が並列に接続される。この３次巻線Ｎ
３、ダイオードＤ４、レギュレータ回路ＲＥＧ、コンデ
ンサＣ６、コンデンサＣ７及びダミー抵抗ＲＤ２は電源
装置の第２の出力チャンネルＣＨ２を形成する。
【０００５】出力端子２ａ、２ｂ間に、抵抗Ｒ５と抵抗
Ｒ６の直列回路と、抵抗Ｒ７と抵抗Ｒ８と三端子レギュ
レータＳＲの直列回路が並列に接続される。抵抗Ｒ５と
Ｒ６の接続点は三端子レギュレータＳＲの制御端子に接
続され、三端子レギュレータＳＲの制御端子と入力端子
との間にコンデンサＣ８が接続される。抵抗Ｒ８に対し
て並列にフォトカプラＰＣの発光素子が接続される。こ
の抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８、三端子レギュレータＳ
Ｒ、コンデンサＣ８及びフォトカプラＰＣの発光素子は
電源装置の出力検出部を形成する。以上のような回路構
成とした電源装置の動作は、概略として以下のようにな
っていた。
Ｒ６の直列回路と、抵抗Ｒ７と抵抗Ｒ８と三端子レギュ
レータＳＲの直列回路が並列に接続される。抵抗Ｒ５と
Ｒ６の接続点は三端子レギュレータＳＲの制御端子に接
続され、三端子レギュレータＳＲの制御端子と入力端子
との間にコンデンサＣ８が接続される。抵抗Ｒ８に対し
て並列にフォトカプラＰＣの発光素子が接続される。こ
の抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８、三端子レギュレータＳ
Ｒ、コンデンサＣ８及びフォトカプラＰＣの発光素子は
電源装置の出力検出部を形成する。以上のような回路構
成とした電源装置の動作は、概略として以下のようにな
っていた。
【０００６】スイッチングトランジスタＱ１はゲート
に、抵抗Ｒ２あるいはコンデンサＣ２、抵抗Ｒ３、帰還
巻線Ｎ４からなる自励発振部からバイアス電圧を受け、
交互にオン、オフを繰り返す自励発振動作を行う。この
スイッチングトランジスタＱ１のオン、オフによって１
次巻線Ｎ１に流れる電流が断続し、トランスＴの各巻線
に電圧が発生する。２次巻線Ｎ２に発生した電圧はダイ
オードＤ３、コンデンサＣ４、チョークコイルＬ１及び
コンデンサＣ５によって整流・平滑され、第１出力チャ
ンネルＣＨ１の直流出力として出力端子２ａ、２ｂより
外部へ供給される。また、３次巻線Ｎ３に発生した電圧
はダイオードＤ４、コンデンサＣ６によって整流・平滑
され、さらにレギュレータ回路ＲＥＧにより電圧値の安
定化が図られた後に、第２出力チャンネルＣＨ２の直流
出力として出力端子３ａ、３ｂより外部へ供給される。
に、抵抗Ｒ２あるいはコンデンサＣ２、抵抗Ｒ３、帰還
巻線Ｎ４からなる自励発振部からバイアス電圧を受け、
交互にオン、オフを繰り返す自励発振動作を行う。この
スイッチングトランジスタＱ１のオン、オフによって１
次巻線Ｎ１に流れる電流が断続し、トランスＴの各巻線
に電圧が発生する。２次巻線Ｎ２に発生した電圧はダイ
オードＤ３、コンデンサＣ４、チョークコイルＬ１及び
コンデンサＣ５によって整流・平滑され、第１出力チャ
ンネルＣＨ１の直流出力として出力端子２ａ、２ｂより
外部へ供給される。また、３次巻線Ｎ３に発生した電圧
はダイオードＤ４、コンデンサＣ６によって整流・平滑
され、さらにレギュレータ回路ＲＥＧにより電圧値の安
定化が図られた後に、第２出力チャンネルＣＨ２の直流
出力として出力端子３ａ、３ｂより外部へ供給される。
【０００７】なお、第１出力チャンネルＣＨ１の出力電
圧ＶO1については、抵抗Ｒ５〜Ｒ８、コンデンサＣ８及
び三端子レギュレータＳＲの回路部分によってその電圧
値が監視されている。この監視の結果、出力電圧ＶO1の
基準値からの偏差は電流信号となって制御トランジスタ
Ｑ２のベースに入力され、その偏差に応じて制御トラン
ジスタＱ２はスイッチングトランジスタＱ１のオンデュ
ーティを変化させる。これにより出力電圧ＶO1の電圧値
は、負荷状態が変化しても基準値と一致した値となるよ
うに制御されており、安定した値を維持する。一方、第
２出力チャンネルＣＨ２の出力電圧ＶO2については、仮
に第１と第２の出力チャンネルＣＨ１、ＣＨ２に接続さ
れる各負荷の状態が大きく変化し、電圧ＶO1を基準とし
た制御動作によって、３次巻線Ｎ３が第２出力チャンネ
ルＣＨ２の負荷が要求する電力よりも過剰な電力を供給
するような状態となっても、レギュレータ回路ＲＥＧの
電圧安定化動作によって、ほぼ安定した値を維持するこ
とになる。
圧ＶO1については、抵抗Ｒ５〜Ｒ８、コンデンサＣ８及
び三端子レギュレータＳＲの回路部分によってその電圧
値が監視されている。この監視の結果、出力電圧ＶO1の
基準値からの偏差は電流信号となって制御トランジスタ
Ｑ２のベースに入力され、その偏差に応じて制御トラン
ジスタＱ２はスイッチングトランジスタＱ１のオンデュ
ーティを変化させる。これにより出力電圧ＶO1の電圧値
は、負荷状態が変化しても基準値と一致した値となるよ
うに制御されており、安定した値を維持する。一方、第
２出力チャンネルＣＨ２の出力電圧ＶO2については、仮
に第１と第２の出力チャンネルＣＨ１、ＣＨ２に接続さ
れる各負荷の状態が大きく変化し、電圧ＶO1を基準とし
た制御動作によって、３次巻線Ｎ３が第２出力チャンネ
ルＣＨ２の負荷が要求する電力よりも過剰な電力を供給
するような状態となっても、レギュレータ回路ＲＥＧの
電圧安定化動作によって、ほぼ安定した値を維持するこ
とになる。
【０００８】ここで、図５に示す回路の第２出力チャン
ネルＣＨ２に接続される負荷を無負荷状態とし、第１出
力チャンネルＣＨ１に接続される負荷を変化させた場合
について考える。先ず、第１出力チャンネルＣＨ１の負
荷が軽負荷の時、３次巻線Ｎ３に発生した電圧をダイオ
ードＤ４にて整流した直後には、およそその電圧波形は
図６に示すような形となる。この時、コンデンサＣ６の
端子間電圧、すなわちレギュレータ回路ＲＥＧの入力電
圧は方形波のピーク値付近の電圧となる。
ネルＣＨ２に接続される負荷を無負荷状態とし、第１出
力チャンネルＣＨ１に接続される負荷を変化させた場合
について考える。先ず、第１出力チャンネルＣＨ１の負
荷が軽負荷の時、３次巻線Ｎ３に発生した電圧をダイオ
ードＤ４にて整流した直後には、およそその電圧波形は
図６に示すような形となる。この時、コンデンサＣ６の
端子間電圧、すなわちレギュレータ回路ＲＥＧの入力電
圧は方形波のピーク値付近の電圧となる。
【０００９】一方、第１出力チャンネルＣＨ１の負荷が
重負荷の時、３次巻線Ｎ３に発生する電圧にはサージ電
圧が現れるようになる。このサージ電圧は負荷が重くな
ったことによって第１出力チャンネルＣＨ１の出力電流
が増加し、１次巻線Ｎ１に流れる電流が大きくなった結
果、この大きな電流がトランスＴのリーケージインダク
タンスに等価的に流れることにより発生する。このた
め、３次巻線Ｎ３に発生した電圧をダイオードＤ４にて
整流した直後の電圧波形は、図７に示すように、電圧の
立ち上がり部分に尖塔状のサージ電圧が重畳された波形
となる。すると第２出力チャンネルＣＨ２に接続される
負荷が無負荷であることから、レギュレータ回路ＲＥＧ
の入力電圧がサージ電圧の大きさに応じて上昇する、と
いう現象が発生する。なお、第１出力チャンネルＣＨ１
の負荷が大きくなるほどサージ電圧のピーク値は高くな
り、これに従ってレギュレータ回路ＲＥＧの入力電圧は
上昇することになる。
重負荷の時、３次巻線Ｎ３に発生する電圧にはサージ電
圧が現れるようになる。このサージ電圧は負荷が重くな
ったことによって第１出力チャンネルＣＨ１の出力電流
が増加し、１次巻線Ｎ１に流れる電流が大きくなった結
果、この大きな電流がトランスＴのリーケージインダク
タンスに等価的に流れることにより発生する。このた
め、３次巻線Ｎ３に発生した電圧をダイオードＤ４にて
整流した直後の電圧波形は、図７に示すように、電圧の
立ち上がり部分に尖塔状のサージ電圧が重畳された波形
となる。すると第２出力チャンネルＣＨ２に接続される
負荷が無負荷であることから、レギュレータ回路ＲＥＧ
の入力電圧がサージ電圧の大きさに応じて上昇する、と
いう現象が発生する。なお、第１出力チャンネルＣＨ１
の負荷が大きくなるほどサージ電圧のピーク値は高くな
り、これに従ってレギュレータ回路ＲＥＧの入力電圧は
上昇することになる。
【００１０】
【発明が解決しようとする課題】先に述べたように、第
２出力チャンネルＣＨ２の負荷が、無負荷かあるいは極
めて軽負荷の状態である場合には、レギュレータ回路Ｒ
ＥＧの入力電圧はサージ電圧に応じて上昇するという現
象が発生する。ところで、一般的なレギュレータ回路Ｒ
ＥＧの最大入力電圧は３０〜４０〔Ｖ〕位であり、場合
によってはレギュレータ回路ＲＥＧの入力電圧がこれを
越えるような事態が発生する恐れがある。そこで、レギ
ュレータ回路ＲＥＧの入力電圧の上昇を抑えるために、
従来では図５に示すようにダミー抵抗ＲＤ２を接続する
必要があった。ここでダミー抵抗ＲＤ２は、レギュレー
タ回路ＲＥＧの出力側で電力を消費し、図８に示すよう
に、コンデンサＣ６の端子間電圧、すなわちレギュレー
タ回路ＲＥＧの入力電圧を低下させる。このため、ダミ
ー抵抗ＲＤ２の抵抗値を適当に選択することによって、
レギュレータ回路ＲＥＧの最大入力電圧以上にコンデン
サＣ６の端子間電圧が上昇しないようにすることが可能
であった。
２出力チャンネルＣＨ２の負荷が、無負荷かあるいは極
めて軽負荷の状態である場合には、レギュレータ回路Ｒ
ＥＧの入力電圧はサージ電圧に応じて上昇するという現
象が発生する。ところで、一般的なレギュレータ回路Ｒ
ＥＧの最大入力電圧は３０〜４０〔Ｖ〕位であり、場合
によってはレギュレータ回路ＲＥＧの入力電圧がこれを
越えるような事態が発生する恐れがある。そこで、レギ
ュレータ回路ＲＥＧの入力電圧の上昇を抑えるために、
従来では図５に示すようにダミー抵抗ＲＤ２を接続する
必要があった。ここでダミー抵抗ＲＤ２は、レギュレー
タ回路ＲＥＧの出力側で電力を消費し、図８に示すよう
に、コンデンサＣ６の端子間電圧、すなわちレギュレー
タ回路ＲＥＧの入力電圧を低下させる。このため、ダミ
ー抵抗ＲＤ２の抵抗値を適当に選択することによって、
レギュレータ回路ＲＥＧの最大入力電圧以上にコンデン
サＣ６の端子間電圧が上昇しないようにすることが可能
であった。
【００１１】しかしその反面、ダミー抵抗ＲＤ２では常
時、電力の消費が行われることになる。ダミー抵抗ＲＤ
２における電力消費は、必然的に電源装置の電力変換効
率を著しく低下させ、同時に発熱量の増加を引き起こす
という問題があった。発熱量の増加は装置形状を大型に
し、さらに発熱に伴う温度上昇は電子部品の劣化を速め
るため、電源装置の信頼性を低下させる不都合を生じさ
せる。従って本発明は、電力変換効率の低下を最小限に
抑えながら、サージ電圧による所定の出力チャンネルの
平滑後の直流電圧の上昇を抑制することを可能とした多
出力型電源装置を提供することを目的とする。
時、電力の消費が行われることになる。ダミー抵抗ＲＤ
２における電力消費は、必然的に電源装置の電力変換効
率を著しく低下させ、同時に発熱量の増加を引き起こす
という問題があった。発熱量の増加は装置形状を大型に
し、さらに発熱に伴う温度上昇は電子部品の劣化を速め
るため、電源装置の信頼性を低下させる不都合を生じさ
せる。従って本発明は、電力変換効率の低下を最小限に
抑えながら、サージ電圧による所定の出力チャンネルの
平滑後の直流電圧の上昇を抑制することを可能とした多
出力型電源装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、スイッチング
素子、制御回路及び、複数の巻線が設けられたインダク
タンス部品を有し、スイッチング素子が動作することに
よってインダクタンス部品の各巻線に発生する電圧から
複数の出力チャンネルに複数の出力を得る多出力型電源
装置において、インダクタンス部品の巻線にサージ電圧
が発生した時に閉路するスイッチ回路と負荷抵抗とを有
するダミー負荷回路を、所定の出力チャンネルに設けた
ことを特徴とする多出力型電源装置である。
素子、制御回路及び、複数の巻線が設けられたインダク
タンス部品を有し、スイッチング素子が動作することに
よってインダクタンス部品の各巻線に発生する電圧から
複数の出力チャンネルに複数の出力を得る多出力型電源
装置において、インダクタンス部品の巻線にサージ電圧
が発生した時に閉路するスイッチ回路と負荷抵抗とを有
するダミー負荷回路を、所定の出力チャンネルに設けた
ことを特徴とする多出力型電源装置である。
【００１３】
【発明の実施の形態】本発明の実施の形態としては、所
定の出力チャンネルの出力側に設けられた平滑用のコン
デンサに対して並列に、負荷抵抗とサージ電圧が発生し
た時に閉路するスイッチ回路との直列回路によるダミー
負荷回路を接続する。ここで、サージ電圧が発生した時
に閉路するスイッチ回路の具体的な構成は、トランスの
巻線の端子間に接続した、逆流阻止用のダイオード、定
電圧ダイオード及び、分圧用の複数の抵抗の直列回路
と、負荷抵抗に対してその主電流路を直列に接続し、そ
の制御端子を分圧用の複数の抵抗の所定の接続点に接続
したトランジスタにより構成する。
定の出力チャンネルの出力側に設けられた平滑用のコン
デンサに対して並列に、負荷抵抗とサージ電圧が発生し
た時に閉路するスイッチ回路との直列回路によるダミー
負荷回路を接続する。ここで、サージ電圧が発生した時
に閉路するスイッチ回路の具体的な構成は、トランスの
巻線の端子間に接続した、逆流阻止用のダイオード、定
電圧ダイオード及び、分圧用の複数の抵抗の直列回路
と、負荷抵抗に対してその主電流路を直列に接続し、そ
の制御端子を分圧用の複数の抵抗の所定の接続点に接続
したトランジスタにより構成する。
【００１４】
【実施例】電力変換効率の低下を最小限に抑えながらも
所定の出力チャンネルの平滑後の直流電圧の上昇を抑制
することを可能とした、本発明による多出力電源装置の
回路を図１に示した。図１に示す電源装置は、第２出力
チャンネルＣＨ２の構成が図５の回路と異なっており、
その他の部分の回路構成は図５と同じとなっている。図
１に示す回路の第２出力チャンネルＣＨ２は以下のよう
な構成となっている。３次巻線Ｎ３の一端をダイオード
Ｄ４とレギュレータ回路ＲＥＧを介して出力端子３ａに
接続し、３次巻線Ｎ３の他端を出力端子３ｂに接続す
る。ダイオードＤ４とレギュレータ回路ＲＥＧの接続点
と出力端子３ｂとの間にコンデンサＣ６を接続し、出力
端子３ａ、３ｂ間にコンデンサＣ７を接続する。そし
て、コンデンサＣ６に対して並列にダミー負荷回路ＤＬ
Ｃを接続する。
所定の出力チャンネルの平滑後の直流電圧の上昇を抑制
することを可能とした、本発明による多出力電源装置の
回路を図１に示した。図１に示す電源装置は、第２出力
チャンネルＣＨ２の構成が図５の回路と異なっており、
その他の部分の回路構成は図５と同じとなっている。図
１に示す回路の第２出力チャンネルＣＨ２は以下のよう
な構成となっている。３次巻線Ｎ３の一端をダイオード
Ｄ４とレギュレータ回路ＲＥＧを介して出力端子３ａに
接続し、３次巻線Ｎ３の他端を出力端子３ｂに接続す
る。ダイオードＤ４とレギュレータ回路ＲＥＧの接続点
と出力端子３ｂとの間にコンデンサＣ６を接続し、出力
端子３ａ、３ｂ間にコンデンサＣ７を接続する。そし
て、コンデンサＣ６に対して並列にダミー負荷回路ＤＬ
Ｃを接続する。
【００１５】図１の回路におけるダミー負荷回路ＤＬＣ
は、負荷抵抗ＲＤ１とスイッチ回路ＳＷとの直列回路よ
り構成されており、ここでスイッチ回路ＳＷは、３次巻
線Ｎ３の一端において３次巻線Ｎ３に発生する電圧を監
視し、サージ電圧が現れた時に閉路する機能を有するも
のとなっている。図２には、このような機能を実現する
スイッチ回路ＳＷの具体的な構成と、第２出力チャンネ
ルＣＨ２の回路部分を示した。図２においてスイッチ回
路ＳＷは、負荷抵抗ＲＤ１にトランジスタＱ３を直列接
続し、３次巻線Ｎ３の端子間に、ダイオードＤ５、定電
圧ダイオードＤＺ、抵抗Ｒ９及び抵抗Ｒ１０の直列回路
を接続し、トランジスタＱ３のベースを抵抗Ｒ９と抵抗
Ｒ１０の接続点に接続した構成となっている。
は、負荷抵抗ＲＤ１とスイッチ回路ＳＷとの直列回路よ
り構成されており、ここでスイッチ回路ＳＷは、３次巻
線Ｎ３の一端において３次巻線Ｎ３に発生する電圧を監
視し、サージ電圧が現れた時に閉路する機能を有するも
のとなっている。図２には、このような機能を実現する
スイッチ回路ＳＷの具体的な構成と、第２出力チャンネ
ルＣＨ２の回路部分を示した。図２においてスイッチ回
路ＳＷは、負荷抵抗ＲＤ１にトランジスタＱ３を直列接
続し、３次巻線Ｎ３の端子間に、ダイオードＤ５、定電
圧ダイオードＤＺ、抵抗Ｒ９及び抵抗Ｒ１０の直列回路
を接続し、トランジスタＱ３のベースを抵抗Ｒ９と抵抗
Ｒ１０の接続点に接続した構成となっている。
【００１６】このように、レギュレータ回路ＲＥＧが存
在する第２出力チャンネルＣＨ２にダミー負荷回路ＤＬ
Ｃを設けた図２の回路においては、レギュレータ回路Ｒ
ＥＧの入力電圧は、その大きさが以下のようにして抑制
される。今、第１の出力チャンネルＣＨ１の負荷が重負
荷となり、３次巻線Ｎ３にサージ電圧を伴った電圧が誘
起されている場合を想定する。図２に示す構成のスイッ
チ回路ＳＷでは、定電圧ダイオードＤＺのツェナーレベ
ル以上の電圧が３次巻線Ｎ３に発生すると、トランジス
タＱ３のベースには順方向のバイアス電圧が供給され
る。そこで図３に示すように、３次巻線Ｎ３にサージ電
圧が現れた時にトランジスタＱ３が導通するように定電
圧ダイオードＤＺのツェナーレベルを適当に設定してお
くと、サージ電圧の発生に伴って３次巻線Ｎ３から供給
される電力は負荷抵抗ＲＤ１に流入するようになる。こ
の時、負荷抵抗ＲＤ１が電力を消費し、コンデンサＣ６
の端子間電圧、すなわちレギュレータ回路ＲＥＧの入力
電圧の上昇を抑制する。
在する第２出力チャンネルＣＨ２にダミー負荷回路ＤＬ
Ｃを設けた図２の回路においては、レギュレータ回路Ｒ
ＥＧの入力電圧は、その大きさが以下のようにして抑制
される。今、第１の出力チャンネルＣＨ１の負荷が重負
荷となり、３次巻線Ｎ３にサージ電圧を伴った電圧が誘
起されている場合を想定する。図２に示す構成のスイッ
チ回路ＳＷでは、定電圧ダイオードＤＺのツェナーレベ
ル以上の電圧が３次巻線Ｎ３に発生すると、トランジス
タＱ３のベースには順方向のバイアス電圧が供給され
る。そこで図３に示すように、３次巻線Ｎ３にサージ電
圧が現れた時にトランジスタＱ３が導通するように定電
圧ダイオードＤＺのツェナーレベルを適当に設定してお
くと、サージ電圧の発生に伴って３次巻線Ｎ３から供給
される電力は負荷抵抗ＲＤ１に流入するようになる。こ
の時、負荷抵抗ＲＤ１が電力を消費し、コンデンサＣ６
の端子間電圧、すなわちレギュレータ回路ＲＥＧの入力
電圧の上昇を抑制する。
【００１７】ちなみに、定電圧ダイオードＤＺのツェナ
ーレベルを越えるサージ電圧が３次巻線Ｎ３に現れるま
では図２に示すダミー負荷回路ＤＬＣは動作しない。こ
のため、第１の出力チャンネルＣＨ１の負荷がさして重
くない時には図１に示す回路は図５の回路からダミー抵
抗ＲＤ２を除いた場合と同じ状態となる。そして第１の
出力チャンネルＣＨ１の負荷が重くなり、定電圧ダイオ
ードＤＺのツェナーレベルを越えるサージ電圧が３次巻
線Ｎ３に現れると、ダミー負荷回路ＤＬＣは動作し、レ
ギュレータ回路ＲＥＧの入力電圧の上昇を抑制する。こ
のため、第１出力チャンネルＣＨ１の負荷を増加させ、
出力電流を大きくしていった時、図１、図２に示す回路
におけるレギュレータ回路ＲＥＧの入力電圧は図４に示
すように推移することになる。
ーレベルを越えるサージ電圧が３次巻線Ｎ３に現れるま
では図２に示すダミー負荷回路ＤＬＣは動作しない。こ
のため、第１の出力チャンネルＣＨ１の負荷がさして重
くない時には図１に示す回路は図５の回路からダミー抵
抗ＲＤ２を除いた場合と同じ状態となる。そして第１の
出力チャンネルＣＨ１の負荷が重くなり、定電圧ダイオ
ードＤＺのツェナーレベルを越えるサージ電圧が３次巻
線Ｎ３に現れると、ダミー負荷回路ＤＬＣは動作し、レ
ギュレータ回路ＲＥＧの入力電圧の上昇を抑制する。こ
のため、第１出力チャンネルＣＨ１の負荷を増加させ、
出力電流を大きくしていった時、図１、図２に示す回路
におけるレギュレータ回路ＲＥＧの入力電圧は図４に示
すように推移することになる。
【００１８】以上の説明から分かるように、図１、図２
に示す回路では、負荷抵抗ＲＤ１に電流が流入するのは
サージ電圧が現れた時だけであり、負荷抵抗ＲＤ１はサ
ージ電圧によって供給される過剰分の電力だけを消費す
る。このため、常時、電力を消費する図５のダミー抵抗
ＲＤ２よりも本発明におけるダミー負荷回路ＤＬＣの方
が電力消費量が少なくて済む。従って、電力消費量が少
ないことから電源装置の全体の電力変換効率の低下が最
小限に抑えられるようになる。なお、負荷抵抗ＲＤ１で
消費される電力の平均は小さいことから、負荷抵抗ＲＤ
１に小型の部品を使用することができ、また電流のオン
オフを行うトランジスタＱ３にも小型の部品を使用する
ことができる。このため、ダミー負荷回路ＤＬＣを設け
ることにより電源装置が大型化することはない。
に示す回路では、負荷抵抗ＲＤ１に電流が流入するのは
サージ電圧が現れた時だけであり、負荷抵抗ＲＤ１はサ
ージ電圧によって供給される過剰分の電力だけを消費す
る。このため、常時、電力を消費する図５のダミー抵抗
ＲＤ２よりも本発明におけるダミー負荷回路ＤＬＣの方
が電力消費量が少なくて済む。従って、電力消費量が少
ないことから電源装置の全体の電力変換効率の低下が最
小限に抑えられるようになる。なお、負荷抵抗ＲＤ１で
消費される電力の平均は小さいことから、負荷抵抗ＲＤ
１に小型の部品を使用することができ、また電流のオン
オフを行うトランジスタＱ３にも小型の部品を使用する
ことができる。このため、ダミー負荷回路ＤＬＣを設け
ることにより電源装置が大型化することはない。
【００１９】なお、以上までには、多出力型電源装置と
して自励フライバック型のコンバータ回路を例示して本
発明の実施例を説明したが、本発明は他励フライバック
型やフォワード型などの他の方式の電源回路に適用する
ことも可能である。当然、出力チャンネルの数も図１の
ような２チャンネルの電源回路に限定されるものではな
く、さらに多くの出力チャンネルを有する電源回路にも
適用可能である。この時、複数のダミー負荷回路を複数
の出力チャンネルに設けても構わない。さらに、レギュ
レータ回路が設けられていない出力チャンネルで、レギ
ュレータ回路を使用するほどの出力電圧の安定度は不要
であるが出力電圧の上昇を抑えておきたい、という場合
にも本発明は有効である。
して自励フライバック型のコンバータ回路を例示して本
発明の実施例を説明したが、本発明は他励フライバック
型やフォワード型などの他の方式の電源回路に適用する
ことも可能である。当然、出力チャンネルの数も図１の
ような２チャンネルの電源回路に限定されるものではな
く、さらに多くの出力チャンネルを有する電源回路にも
適用可能である。この時、複数のダミー負荷回路を複数
の出力チャンネルに設けても構わない。さらに、レギュ
レータ回路が設けられていない出力チャンネルで、レギ
ュレータ回路を使用するほどの出力電圧の安定度は不要
であるが出力電圧の上昇を抑えておきたい、という場合
にも本発明は有効である。
【００２０】
【発明の効果】以上に述べたように本発明は、多出力型
電源装置の所定の出力チャンネルに、サージ電圧が発生
した時に閉路するスイッチ回路と負荷抵抗とを具備する
ダミー負荷回路を設けることを特徴とする。このような
構成とすることにより、負荷抵抗がサージ電圧による過
剰供給分の電力を消費し、レギュレータ回路の入力電圧
の上昇を抑制する。また、負荷抵抗が電力を消費するの
はサージ電圧が発生した時のみであるため、負荷抵抗で
の電力消費は少なくて済む。従って本発明によれば、電
力変換効率の低下を最小限に抑えられ、しかもサージ電
圧によるレギュレータ回路の入力電圧の上昇が抑制され
る多出力型電源装置を提供することができる。
電源装置の所定の出力チャンネルに、サージ電圧が発生
した時に閉路するスイッチ回路と負荷抵抗とを具備する
ダミー負荷回路を設けることを特徴とする。このような
構成とすることにより、負荷抵抗がサージ電圧による過
剰供給分の電力を消費し、レギュレータ回路の入力電圧
の上昇を抑制する。また、負荷抵抗が電力を消費するの
はサージ電圧が発生した時のみであるため、負荷抵抗で
の電力消費は少なくて済む。従って本発明によれば、電
力変換効率の低下を最小限に抑えられ、しかもサージ電
圧によるレギュレータ回路の入力電圧の上昇が抑制され
る多出力型電源装置を提供することができる。
【図１】 本発明による多出力型電源装置の回路図。
【図２】 本発明におけるダミー負荷回路の具体的な構
成と、ダミー負荷回路とレギュレータ回路が設けられた
第２出力チャンネルの構成を示す回路図。
成と、ダミー負荷回路とレギュレータ回路が設けられた
第２出力チャンネルの構成を示す回路図。
【図３】 サージ電圧の現れた整流後の電圧波形とトラ
ンジスタのバイアス状態を示す図。
ンジスタのバイアス状態を示す図。
【図４】 図１に示す回路の、第１出力チャンネルの負
荷状態を変化させた時のレギュレータ回路の入力電圧の
変化を示す図。
荷状態を変化させた時のレギュレータ回路の入力電圧の
変化を示す図。
【図５】 従来存在した多出力型電源装置の回路図。
【図６】 第１出力チャンネルの負荷が軽い時における
第２出力チャンネルの整流後の電圧波形とレギュレータ
回路の入力電圧を説明する図。
第２出力チャンネルの整流後の電圧波形とレギュレータ
回路の入力電圧を説明する図。
【図７】 第１出力チャンネルの負荷が重い時における
第２出力チャンネルの整流後の電圧波形とレギュレータ
回路の入力電圧を説明する図。
第２出力チャンネルの整流後の電圧波形とレギュレータ
回路の入力電圧を説明する図。
【図８】 図５に示す回路の、第１出力チャンネルの負
荷状態を変化させた時のレギュレータ回路の入力電圧の
変化を示す図。
荷状態を変化させた時のレギュレータ回路の入力電圧の
変化を示す図。
【符号の説明】 １ａ、１ｂ 入力端子 ２ａ、２ｂ 第１の出力端子 ３ａ、３ｂ 第２の出力端子 Ｑ１ スイッチングトランジスタ Ｑ２ 制御トンジスタ Ｔ トランス ＣＨ１ 第１の出力チャンネル ＣＨ２ 第２の出力チャンネル ＲＥＧ レギュレータ回路 ＤＬＣ ダミー負荷回路 ＲＤ１ 負荷抵抗 ＲＤ２ ダミー抵抗 ＳＷ スイッチ回路 ＰＣ フォトカプラ ＳＲ 三端子レギュレータ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年３月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】スイッチングトランジスタＱ１のゲートと
入力端子１ａとの間にバイアス用の抵抗Ｒ２が接続さ
れ、スイッチングトランジスタＱ１のゲートと入力端子
１ｂとの間にコンデンサＣ２、抵抗Ｒ３及び帰還巻線Ｎ
４が直列に接続される。このコンデンサＣ２、抵抗Ｒ
３、帰還巻線Ｎ４は電源装置の自励発振部を形成する。
そしてスイッチングトランジスタＱ１のゲートと入力端
子１ｂとの間に制御トランジスタＱ２の主電流路が接続
され、制御トランジスタＱ２のベースがスイッチングト
ランジスタＱ１と抵抗Ｒ１との接続点に接続される。抵
抗Ｒ３と帰還巻線Ｎ４の接続点と、制御トランジスタＱ
２のベースとの間にダイオードＤ２とフォトカプラＰＣ
の受光素子が直列に接続される。この制御トランジスタ
Ｑ２、ダイオードＤ２及びフォトカプラＰＣの受光素子
は電源装置の制御部を形成する。
入力端子１ａとの間にバイアス用の抵抗Ｒ２が接続さ
れ、スイッチングトランジスタＱ１のゲートと入力端子
１ｂとの間にコンデンサＣ２、抵抗Ｒ３及び帰還巻線Ｎ
４が直列に接続される。このコンデンサＣ２、抵抗Ｒ
３、帰還巻線Ｎ４は電源装置の自励発振部を形成する。
そしてスイッチングトランジスタＱ１のゲートと入力端
子１ｂとの間に制御トランジスタＱ２の主電流路が接続
され、制御トランジスタＱ２のベースがスイッチングト
ランジスタＱ１と抵抗Ｒ１との接続点に接続される。抵
抗Ｒ３と帰還巻線Ｎ４の接続点と、制御トランジスタＱ
２のベースとの間にダイオードＤ２とフォトカプラＰＣ
の受光素子が直列に接続される。この制御トランジスタ
Ｑ２、ダイオードＤ２及びフォトカプラＰＣの受光素子
は電源装置の制御部を形成する。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
Claims (2)
- 【請求項１】 スイッチング素子、制御回路及び、複数
の巻線が設けられたインダクタンス部品を有し、該スイ
ッチング素子が動作することによって該インダクタンス
部品の各巻線に発生する電圧から複数の出力チャンネル
に複数の出力を得る多出力型電源装置において、 該インダクタンス部品の巻線にサージ電圧が発生した時
に閉路するスイッチ回路と負荷抵抗とを有するダミー負
荷回路を、所定の出力チャンネルに設けたことを特徴と
する多出力型電源装置。 - 【請求項２】 前記ダミー負荷回路が、前記インダクタ
ンス部品の巻線の端子間に接続したダイオード、定電圧
ダイオード及び複数の分圧抵抗からなる直列回路と、所
定の出力チャンネルの平滑容量にその一端を接続した負
荷抵抗と、該負荷抵抗の他端にその主電流路を直列接続
し、複数の分圧抵抗の所定の分圧点に制御端子を接続し
た半導体スイッチとによって構成されることを特徴とす
る、請求項１に記載した多出力型電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35807596A JP3167283B2 (ja) | 1996-12-28 | 1996-12-28 | 多出力型電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35807596A JP3167283B2 (ja) | 1996-12-28 | 1996-12-28 | 多出力型電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10201232A true JPH10201232A (ja) | 1998-07-31 |
| JP3167283B2 JP3167283B2 (ja) | 2001-05-21 |
Family
ID=18457412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35807596A Expired - Fee Related JP3167283B2 (ja) | 1996-12-28 | 1996-12-28 | 多出力型電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3167283B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012127926A1 (ja) * | 2011-03-22 | 2012-09-27 | ダイキン工業株式会社 | 電源回路 |
| JP2015156773A (ja) * | 2014-02-21 | 2015-08-27 | リンナイ株式会社 | スイッチング電源装置 |
| WO2019159902A1 (ja) * | 2018-02-14 | 2019-08-22 | 日本電産株式会社 | 電力変換回路、ｄｃ－ｄｃコンバータ、及びａｃ－ｄｃコンバータ |
-
1996
- 1996-12-28 JP JP35807596A patent/JP3167283B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012127926A1 (ja) * | 2011-03-22 | 2012-09-27 | ダイキン工業株式会社 | 電源回路 |
| JP2012200081A (ja) * | 2011-03-22 | 2012-10-18 | Daikin Ind Ltd | 電源回路 |
| EP2690769A4 (en) * | 2011-03-22 | 2015-07-15 | Daikin Ind Ltd | POWER CIRCUIT |
| JP2015156773A (ja) * | 2014-02-21 | 2015-08-27 | リンナイ株式会社 | スイッチング電源装置 |
| WO2019159902A1 (ja) * | 2018-02-14 | 2019-08-22 | 日本電産株式会社 | 電力変換回路、ｄｃ－ｄｃコンバータ、及びａｃ－ｄｃコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3167283B2 (ja) | 2001-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000076972A (ko) | 다중 전압 출력을 갖는 전원 장치를 구비하는 다중 모드모니터 | |
| JP3358588B2 (ja) | スイッチング電源回路 | |
| US20090097291A1 (en) | Universal power supply for a laptop | |
| US6233165B1 (en) | Power converter having a low voltage regulator powered from a high voltage source | |
| US6208530B1 (en) | Switching power supply device having main switching element period control circuit | |
| US7433210B2 (en) | Switched-mode power supply comprising an adjustable oscillator | |
| US6532159B2 (en) | Switching power supply unit | |
| US5345374A (en) | Power source for supplying DC voltage by converting AC voltage from AC source | |
| US8093877B2 (en) | Transient voltage compensation apparatus and power supply using the same | |
| US4931918A (en) | Ringing choke converter | |
| JP3230475B2 (ja) | 制御電力供給回路 | |
| EP0259889A2 (en) | Switching regulator type power supply circuit | |
| JP3167283B2 (ja) | 多出力型電源装置 | |
| JPH11235037A (ja) | 自励発振型スイッチング電源装置 | |
| JPH1014217A (ja) | スイッチング電源回路 | |
| JPS60197162A (ja) | スイツチング電源 | |
| JPH0340757A (ja) | スイッチング電源装置 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| KR200156513Y1 (ko) | 모니터의 스위칭 전원 보호 회로 | |
| KR940001193Y1 (ko) | 정전압기의 발열 감쇄회로 | |
| KR20050035376A (ko) | 스위칭 모드 전원공급장치에서의 전원안정화 회로 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JPH11341805A (ja) | 安定化電源回路 | |
| JP2000245144A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080309 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |