JPH10200112A - 半導体回路 - Google Patents

半導体回路

Info

Publication number
JPH10200112A
JPH10200112A JP8358953A JP35895396A JPH10200112A JP H10200112 A JPH10200112 A JP H10200112A JP 8358953 A JP8358953 A JP 8358953A JP 35895396 A JP35895396 A JP 35895396A JP H10200112 A JPH10200112 A JP H10200112A
Authority
JP
Japan
Prior art keywords
region
thin film
active layer
film transistor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8358953A
Other languages
English (en)
Other versions
JP3645387B2 (ja
Inventor
Hisashi Otani
久 大谷
Jun Koyama
潤 小山
Yasushi Ogata
靖 尾形
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP35895396A priority Critical patent/JP3645387B2/ja
Priority to US08/998,969 priority patent/US6124602A/en
Publication of JPH10200112A publication Critical patent/JPH10200112A/ja
Application granted granted Critical
Publication of JP3645387B2 publication Critical patent/JP3645387B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 基板に平行な方向に結晶成長した珪素膜を用
いて半導体回路を構成する場合に、回路を構成する素子
の特性の違いを是正する技術を提供する。 【解決手段】 結晶成長の開始領域の位置と各活性層の
位置との距離が等しくなるように設定する。こうするこ
とで、結晶成長距離の違いによる特性の違いを是正する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体装置を用いた回路に関する。
【０００２】
【従来技術】ガラス基板や石英基板の上に薄膜珪素膜を
形成し、その珪素膜を用いる半導体装置が知られてい
る。近年、この珪素膜を熱或いはレーザーにより結晶化
することにより、結晶性を持たせ高速動作を可能にさせ
る技術が開発されている。
【０００３】熱により結晶化する多結晶珪素半導体装置
は、８００℃や９００℃以上というような比較的高温の
加熱処理を利用する。そのため、基板として、上記高温
に耐えうる石英基板を用いている。
【０００４】レーザーを用いて結晶化を行う技術は、基
板に対して、熱的ダメージがほとんど生じないためガラ
ス基板を用いることが出来る。
【０００５】
【発明が解決しようとする課題】現状においてＴＦＴ
は、アクティブマトリクス型の液晶表示装置のアクティ
ブマトリクス回路と周辺駆動回路とを同一基板上に集積
化するために利用されている。即ちアクティブマトリク
ス回路と周辺駆動回路とを同一の基板上にＴＦＴを用い
て形成することが行われている。
【０００６】また、周辺駆動回路（シフトレジスタ回路
やバッファー回路で構成される）以外に発振回路やＤ／
ＡコンバータやＡ／Ｄコンバータ、更に各種画像処理を
行うデジタル回路を、更に同一基板上に集積化すること
が考えられている。
【０００７】このような各種回路を構成する場合、差動
回路のようにペアとなる薄膜トランジスタの特性が厳密
に一致する必要のある回路構成が必要とされる。
【０００８】また、上述した回路の基本となるＣＭＯＳ
回路（Ｐチャネル型の薄膜トランジスタとＮチャネル型
の薄膜トランジスタを相補型に構成した回路）では、Ｐ
チャネル型の薄膜トランジスタとＮチャネル型の薄膜ト
ランジスタとの特性が極力一致していることが好まし
い。
【０００９】しかし、同一の構造と寸法でもってＰチャ
ネル型の薄膜トランジスタとＮチャネル型の薄膜トラン
ジスタとを作製した場合、Ｎチャネル型の薄膜トランジ
スタに方が３０％〜５０％程度移動度が大きなものとな
ってしまう。
【００１０】従った、動作周波数を高くしてＣＭＯＳ回
路を動作させた場合、Ｐチャネル型の薄膜トランジスタ
とＮチャネル型の薄膜トランジスタにおいて、その動作
のバランスが崩れてしまう事態が生じる。
【００１１】本明細書で開示する発明は、上記のような
回路によって必要とされる薄膜トランジスタの特性差を
是正するような技術を提供することを課題とする。
【００１２】
【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁表面を有する基板上に形成された結晶性
珪素膜を活性層とした複数の半導体装置を有する半導体
回路であって、前記活性層を構成する結晶性珪素膜は、
所定の領域から基板に平行な方向に結晶成長した結晶構
造を有し、各半導体装置を構成する活性層と前記所定の
領域との距離が同一または概略同一であることを特徴。
【００１３】他の発明の構成は、Ｐチャネル型の薄膜ト
ランジスタとＮチャネル型の薄膜トランジスタとを相補
型に組み合わせた半導体回路であって、各薄膜トランジ
スタを構成する活性層は、絶縁表面を有する基板上に形
成された結晶性珪素膜を用いて構成されており、前記活
性層を構成する結晶性珪素膜は、所定の領域から基板に
平行な方向に結晶成長した結晶構造を有し、Ｐチャネル
型の薄膜トランジスタを構成する活性層と前記所定の領
域との距離をＬ1 とし、Ｎチャネル型の薄膜トランジス
タを構成する活性層と前記所定の領域との距離をＬ2 と
した場合、Ｌ1 とＬ2 とは異なることを特徴とする。
【００１４】上記構成において、Ｐチャネル型の薄膜ト
ランジスタの特性とＮチャネル型の薄膜トランジスタの
特性を合わせるのであれば、Ｌ1 ＜Ｌ2 とする。
【００１５】他の発明の構成は、Ｐチャネル型の薄膜ト
ランジスタとＮチャネル型の薄膜トランジスタとを相補
型に組み合わせた半導体回路であって、各薄膜トランジ
スタを構成する活性層は、絶縁表面を有する基板上に形
成された結晶性珪素膜を用いて構成されており、前記活
性層を構成する結晶性珪素膜は、所定の領域から基板に
平行な方向に結晶成長した結晶構造を有し、Ｐチャネル
型の薄膜トランジスタを構成する活性層と前記所定の領
域との距離をＬ1 とし、Ｎチャネル型の薄膜トランジス
タを構成する活性層と前記所定の領域との距離をＬ2 と
した場合、Ｌ1 とＬ2 とを異ならせることにより、両薄
膜トランジスタの特性差を是正していることを特徴とす
る。
【００１６】他の発明の構成は、同一の特性を要求され
る少なくとも２つの薄膜トランジスタを有した半導体回
路であって、各薄膜トランジスタを構成する活性層は、
絶縁表面を有する基板上に形成された結晶性珪素膜を用
いて構成されており、前記活性層を構成する結晶性珪素
膜は、所定の領域から基板に平行な方向に結晶成長した
結晶構造を有し、各薄膜トランジスタにおいて、活性層
と前記所定の領域との距離を同じにすることにより各薄
膜トランジスタの特性の違いを是正していることを特徴
とする。
【００１７】上記構成において、活性層と所定の領域と
の距離は、各半導体装置または薄膜トランジスタにおい
て、所定の領域の端部から活性層内に形成されるチャネ
ル形成領域の中心までの距離が±１０％以内、より好ま
しくは±５％以内である。
【００１８】本明細書で開示する発明で用いる薄膜トラ
ンジスタ（ＴＦＴ）は、結晶化を助長する元素によっ
て、基板と平行に結晶が横成長した半導体を用いる。そ
して、ＴＦＴの動作時において、半導体層中のソース領
域から、チャネル領域を経て、ドレイン領域へと流れる
電流の流れが、結晶の成長方向に沿って形成されたＴＦ
Ｔを用いる。
【００１９】このようなＴＦＴを用いることにより、上
記のような高速動作を処理することを要求される回路を
構成することが可能となる。
【００２０】本明細書中で結晶化を助長する金属元素と
は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複種類の
ものを指す。
【００２１】図１に結晶化を助長する金属元素による結
晶化の模式的な上面図を示す。図１において、１は金属
元素添加領域である。このように帯状に金属元素を添加
することにより、結晶化の成長方向を矢印で示すように
揃えることができる。
【００２２】しかし、このように金属元素添加領域１か
ら結晶成長した半導体を用いて、複数のＴＦＴを得よう
とする場合、添加領域１から近い領域（イ）では、結晶
粒は密に成長し、添加領域から遠い領域（ロ）では、結
晶の成長限界点に近いため、その結晶粒は疎となってい
る。
【００２３】そのため、近い領域（イ）に形成される半
導体層ｂ、ｃと、遠い領域（ロ）で形成される半導体層
ａ、ｄとでは、得られるＴＦＴの特性が異なる。一般的
には、金属元素に近い領域（イ）に形成される半導体層
ｂ、ｃの方が、遠い領域（ロ）で形成される半導体層
ａ、ｄよりも良い特性を得ることが出来る。
【００２４】しかし、金属元素に近すぎる領域では、逆
に金属元素が高濃度存在するため、特性が悪くなること
も考えられる。また、金属元素の添加濃度を変えたり、
結晶化の時間、温度等の条件を変えることにより、その
成長限界点は変化する。
【００２５】ここでいう、成長限界点とは、図１のよう
に成長領域に障害が存在しない時の金属元素による結晶
化の終点を指す。尚、成長限界点は、他の成長領域より
も金属元素が高濃度に存在する。そのため、一般的には
パターニング時に一緒に除去するよう設計する。
【００２６】図１において、半導体ａ、ｄと半導体ｂ、
ｃとでは最も近くに存在する金属元素添加領域１までの
離間が異なる。このようにして形成された半導体ａ、
ｂ、ｃ、ｄを一つの回路に用いるには、その特性の違い
を考慮して設計する必要がある。
【００２７】半導体ａとｂ、ｃとｄを組み合わせて用い
るには、その特性の差を問題としない回路、例えばイン
バータ回路等に用いることが考えられる。
【００２８】また、その特性の違いを利用して、優れた
特性を得られる半導体ｂ、ｃに移動度の小さいＰ型不純
物を添加し、特性の劣っている半導体ａ、ｄに移動度の
大きいＮ型不純物を添加する。
【００２９】そして、半導体ａとｂ、ｃとｄを組み合わ
せてＣＭＯＳ回路を形成する。こうすることで、ＣＭＯ
Ｓ回路を構成するＰチャネル型の薄膜トランジスタとＮ
チャネルチャネル型の薄膜トランジスタとの特性の違い
を是正することができる。
【００３０】ただし、ＣＭＯＳ回路の設計において、そ
の金属元素の濃度、添加領域又結晶化の温度等の諸条件
によって、半導体ａ、ｄと半導体ｂ、ｃの特性の違いは
大きく異なることを考慮して条件決めをする必要があ
る。
【００３１】また、半導体ａ、ｂ、ｃ、ｄに均一なＴＦ
Ｔ特性を要求する場合は、図２に示すように、金属元素
を添加する領域を１、１’、１”のように添加する。こ
こで、添加領域１’は、添加領域１’と半導体ａとの離
間が、半導体ｂ、ｃと添加領域１との離間と等しくなる
ように配置する。同様に、添加領域１’は、添加領域
１’と半導体ｄとの離間が、半導体ｂ、ｃと添加領域１
との離間と等しくなるよう配置する。
【００３２】つまり、図２において半導体ａとその最も
近くに存在する金属元素添加領域１’との離間、半導体
ｂ及びｃとその最も近くに存在する金属元素添加領域１
との離間及び半導体ｄとその最も近くに存在する金属元
素添加領域１”との離間とを等しくする。
【００３３】このように配置することによって、図中矢
印で示すように結晶は成長し、半導体ａ、ｂ、ｃ、ｄ
は、等しいＴＦＴ特性を有することになる。
【００３４】このような配置は、対となる薄膜トランジ
スタの特性を一致させる必要がある差動増幅回路等に利
用すると効果がある。
【００３５】ここで、注意するべき要素として、図中
（ハ）で示される領域は、添加領域１からの結晶成長
と、添加領域１’からの結晶成長とがぶつかり形成され
る粒界である。この粒界（ハ）は、結晶の成長方向が乱
れているため、また、金属元素の濃度も比較的高濃度に
なっているため、ＴＦＴの半導体として用いることは極
力避けるべきである。なお図中では省略しているが、半
導体ｃとｄの間にも粒界は形成されている。
【００３６】このようにして形成された半導体ａ、ｂ、
ｃ、ｄを用いて回路を作製すると、全ての半導体の特性
が揃った回路を構成することができる。つまり、同一の
入力波形に対して、同一の出力波形を出力することが可
能となる。
【００３７】
【発明の実施の形態】本発明の望ましい実施の形態とし
て、図３にそのマスクパターンを示す。ここで、アクテ
ィブマトリクス型の表示装置のソースドライバー回路の
一部を構成する（ニ）で示されるインバータ回路と、
（ホ）で示されるアナログスイッチ回路とを同時に形成
する。その等価回路図を図４に示す。
【００３８】図３、４に示すようにインバータ回路
（ニ）は、Ｐ型半導体ｅとＮ型半導体ｇ、Ｐ型半導体ｆ
とＮ型半導体ｈで構成される二つの組み合わせが形成さ
れている。また、アナログスイッチ回路も同様に、Ｎ型
半導体ｉとＰ型半導体ｋ、Ｎ型半導体ｊとＰ型半導体ｌ
の二つの組み合わせが構成されている。
【００３９】そして、インバータ回路（ニ）のｅとｇで
構成される回路とアナログスイッチ回路（ホ）のｉとｋ
で構成される回路は連結している。
【００４０】同様に、インバータ回路（ニ）のｆとｈで
構成される回路とアナログスイッチ回路（ホ）のｊとｌ
で構成される回路は連結している。
【００４１】図３で、１、１’は金属元素の添加領域を
示している。半導体ｅ、ｆ、ｇ、ｈは、添加領域１か
ら、添加領域１に対して垂直の方向に結晶成長した結晶
構造を有している。
【００４２】そのため、図１にも示したように、結晶性
半導体ｅとｆ又ｇとｈの特性は異なり、半導体ｆ、ｈの
方が半導体ｅ、ｇよりも優れた特性を有している。
【００４３】しかし、ｅとｇで形成されるインバータ回
路と、ｆとｈで形成されるインバータ回路とには、ＴＦ
Ｔ特性の相互均一性を殊更必要とするものではないの
で、添加領域は１だけで十分である。
【００４４】しかし、アナログスイッチ回路（ホ）で
は、結晶性半導体ｉとｊ、ｋとｌのＴＦＴ特性に均一性
を要求される。そのため、半導体ｉ、ｋに近接して、金
属元素添加領域１’を形成する。このように添加領域
１’を形成することにより、半導体ｉ、ｋとｊ、ｌの結
晶化に寄与する二つの金属元素添加領域１、１’までの
距離を等しくする。つまり、半導体ｉとｊ、ｋとｌのＴ
ＦＴ特性を等しくすることができる。
【００４５】金属元素添加領域と半導体との距離は、金
属元素添加領域と最終的にチャネル形成領域となる領域
の中心との距離を基準とする。そして、そろった特性が
要求される複数の半導体装置においては、各半導体装置
におけるこの距離が±１０％以内、より好ましくは±５
％以内となるようにすることが望ましい。もちろん、要
求される特性の許容誤差が大きければ、この限りではな
い。
【００４６】次に、図４で示す回路は、２０、２０’か
ら入ってくる入力信号を、インバータ回路（二）で反転
させる。そして、その信号を２３、２３’を通じて珪素
膜ｋ、ｌのゲイトに入力する。また、配線２０、２０’
から入ってくる入力信号を、配線２２、２２’を通じ珪
素膜ｉ、ｊのゲイトに入力する。
【００４７】こうして、入力信号が高電位の時、アナロ
グスイッチ回路（ホ）はオン状態になり、ビデオ信号線
３２の信号を配線２５、３５、３６を通じて配線３７か
らソース線へと出力する。また、ビデオ信号線３３の信
号を配線２５’、３５’、３６’を通じて配線３７’が
らソース線へと出力する。以下に、実施例としてこの回
路の作製工程を説明する。
【００４８】なお、金属元素の添加領域は、回路の完成
状態においては、存在していない。しかしながらこの領
域は下記のような理由によりその位置を判別することが
できる。
【００４９】即ち、金属元素を添加した領域の半導体
は、アロイ化しており、エッチングの際に他の領域に比
較して速いレートでエッチングされる。このため、下地
の基板表面が一部削られた状態とる。従って、この下地
が一部エッチングされた状態の領域（凹状になってい
る）が金属元素を導入した領域であると判別することが
できる。
【００５０】
【実施例】
〔実施例１〕本実施例は、図３に示す構成の作製工程の
一つを示す。図５、６に、図３の直線の断面の作製工
程図を示す。また、図７、８に、図３の直線の断面の
作製工程図を示す。
【００５１】まず、図５Ａ及び図７Ａの２で示す石英基
板上に、下地膜３として酸化珪素膜を３０００Å厚さに
成膜する。なお、石英基板の表面の平滑性が良く、また
洗浄を十分にするのであれば、この下地膜３は特に必要
ない。
【００５２】なお、基板としては石英基板を利用するこ
とが現状においては好ましい選択となるが、加熱処理温
度に耐える基板であれば、石英に限定されるものではな
い。
【００５３】次に結晶性珪素膜の出発膜となる非晶質珪
素膜１１を減圧熱ＣＶＤ法でもって、５００Åの厚さに
成膜する。
【００５４】次に図示しない酸化珪素膜を１５００Åの
厚さに成膜し、それをパターニングすることにより、５
で示されるマスクを形成する。このマスクは図５Ａで
は、１で示される、図７Ａでは、１、１’で示される金
属元素添加領域に開口が形成されている。この開口が形
成されている領域においては、非晶質珪素膜１１が露呈
する。
【００５５】金属元素添加領域１、１’は、図面の奥行
及び手前方向に長手方向を有する細長い長方形を有して
いる。この金属元素添加領域１、１’の幅は２０μｍ以
上とするのが適当である。またその長手方向の長さは必
要とする長さでもって形成すればよい。
【００５６】また、図７Ａに示す金属元素添加領域１、
１’の離間は、その間にＴＦＴを作製することとそのマ
ージンを考慮して設計する。一般的には、結晶の成長距
離はは５０〜２００μｍであるので、その離間は、８０
〜３００μｍの範囲で選択される。本実施例では、その
離間は１００μｍとする。
【００５７】そして、重量換算で１０ｐｐｍのニッケル
元素を含んだ酢酸ニッケル溶液を塗布する。そして図示
しないスピナーを用いてスピンドライを行い余分な溶液
を除去する。ニッケル元素の導入量は、上記溶液中にお
けるニッケル元素の含有濃度で制御することができる。
【００５８】こうして、ニッケル元素が図５Ａ及び図７
Ａの点線６で示されるような状態で存在した状態が得ら
れる。この状態では、ニッケル元素が金属元素添加領域
１、１’において、非晶質珪素膜の一部に選択的に接し
て保持された状態が得られる。
【００５９】なお、ニッケル元素の導入をイオン注入法
を用いて行ってもよい。この場合、ニッケル元素の溶液
を塗布する場合に比較して、ニッケル元素の導入位置を
より精度よく制御することができる。したがって、ニッ
ケル元素の導入領域の幅が数μｍあるいはそれ以下の極
めて狭い場合や、導入領域の形状が複雑な場合に特に有
効である。
【００６０】次に水素を３％含有した極力酸素を含まな
い窒素雰囲気中（また窒素雰囲気中）において、５００
℃〜６３０℃、例えば６００℃、８時間の加熱処理を行
う。すると、図５Ｂ及び図７Ｂの矢印で示すように、基
板２と平行な方向への結晶成長が進行する。
【００６１】この結晶成長は、ニッケル元素が導入され
た金属元素添加領域１、１’の領域から周囲に向かって
進行する。この基板に平行な方向への結晶成長を横成長
またはラテラル成長と称する。
【００６２】この結晶成長により得られる横成長した結
晶性珪素膜の表面は、従来の低温ポリシリコンや高温ポ
リシリコンに比較して非常に平滑性の良いものが得られ
る。これは、結晶粒界の延在する方向が概略そろってい
ることに起因すると考えられる。
【００６３】一般の多結晶珪素やポリシリコンと呼ばれ
る珪素膜は、その表面の凹凸は±１００Å以上ある。し
かし、本実施例で示すような横成長をさせた場合は、そ
の表面の凹凸は±３０Å以下であることが観察されてい
る。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化
させるものであり、極力小さいものであることが好まし
い。
【００６４】上記の結晶化のために加熱処理条件におい
ては、この横成長を１００μｍ以上にわたって行わすこ
とができる。こうして横成長した領域を有する珪素膜１
２、１２’を得る。
【００６５】この結晶成長のための加熱処理は、４５０
℃〜１１００℃（上限は基板の耐熱性で規制される）で
行うことができる。ある程度の横成長距離を確保するの
であれば、加熱処理の温度を６００℃以上とすることが
好ましい。しかし、それ以上に温度を上げることによる
結晶成長距離や結晶性の向上はそれ程大きくない。（従
って、経済性や工程の簡略化を考慮した場合、６００℃
〜６５０℃程度の加熱処理で十分である）
【００６６】そしてニッケル元素を選択的に導入するた
めの酸化珪素膜でなるマスク５を除去する。
【００６７】この状態においては、ニッケル元素が膜中
に偏在している。特に、金属元素添加領域１、１’とそ
の近辺及び結晶成長の先端部分においては、ニッケル元
素が比較的高濃度に存在している。
【００６８】従って、活性層の形成においては、それら
の領域を避けることが重要となる。即ち、活性層中に上
記ニッケル元素が偏在した領域が存在しないようにする
ことが重要である。そのため、活性層と金属元素添加領
域とは、少なくとも１０μｍ以上離れている必要があ
る。
【００６９】また、図７Ｂの結晶性硅素膜１２’におい
ては、結晶のぶつかりによって形成される粒界が、その
中心付近に形成されているため、後に半導体ｉ、ｊをパ
ターニングする際に、その間に少なくとも１０μｍ以上
のマージンを必要とする。
【００７０】結晶化の後にさらに、レーザー光の照射を
行なってもよい。即ち、レーザー光の照射により、さら
に結晶化を助長させてもよい。このレーザー光の照射
は、膜中に存在するニッケル元素の固まりを分散させ、
後にニッケル元素を除去し易くする効果を有している。
なお、この段階でレーザー光の照射を行っても、さらに
横成長が進行することはない。
【００７１】レーザー光としては、紫外領域の波長を有
するエキシマレーザーを利用することができる。例え
ば、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ）を利用するこ
とができる。
【００７２】次にハロゲン元素を含有した酸素雰囲気、
例えばＨＣｌを３体積％含んだ酸素雰囲気中において、
９５０℃の加熱処理を行い、熱酸化膜７を２００Åの厚
さに成膜する。（図５Ｃ、図７Ｃ）
【００７３】上記の工程においては、熱酸化膜の形成に
従い、膜中の不安定な結合状態を有する珪素元素が熱酸
化膜の形成に利用される。そして、膜中の欠陥が減少
し、より高い結晶性を得ることができる。
【００７４】また同時に熱酸化膜７の形成および塩素の
作用により膜中よりニッケル元素のゲッタリングが行わ
れる。この工程で、珪素膜１２、１２’中にも若干の塩
素が添加される。
【００７５】当然、熱酸化膜中には、比較的高濃度にニ
ッケル元素が取り込まれることになる。そして相対的に
珪素膜１２、１２’中のニッケル元素は減少する。こう
して図５Ｃ、図７Ｃに示す状態を得る。
【００７６】熱酸化膜７を形成したら、この熱酸化膜７
を除去する。こうして、ニッケル元素の含有濃度を減少
させた結晶性珪素膜１２、１２’を得る。
【００７７】図５Ｃで得られた結晶性珪素膜１２は、図
１に示すように一方向に結晶構造が延在した（この方向
は結晶成長方向に一致する）構造を有している。即ち、
細長い円柱状の結晶体が複数の一方向に延在した結晶粒
界を介して、複数平行に並んでいるような構造を有して
いる。そして、金属元素添加領域に近い領域では結晶が
密に、遠い領域では比較的疎に形成されている。
【００７８】また、図７Ｃで得られた結晶性珪素膜１
２’は、図２に示すように二つの結晶成長がぶつかるこ
とにより、大部分において、結晶が密な領域を均一に有
する構造を得ている。即ち、金属元素添加領域１、１’
の極近辺と、結晶成長がぶつかることにより形成される
粒界とを除く領域で結晶の均一性を有している。
【００７９】次にパターニングを行うことにより、横成
長領域でなるパターンを形成する。図５Ｄの島状の領域
１３が後に半導体ｅ及びｆの活性層となる。また、図７
Ｄの島状の領域１１３が後に半導体ｉの、１１３’が半
導体ｊの活性層となる。
【００８０】ここでは、ソース領域とドレイン領域とを
結ぶ方向と結晶成長方向とが一致または概略一致するよ
うにパターンの位置取りを行う。こうすることで、キャ
リアの移動する方向と結晶格子が連続して延在する方向
とを合わせることができ、結果として高い特性のＴＦＴ
を得ることができる。
【００８１】そして、１３、１１３、１１３’でなるパ
ターンを形成後に熱酸化膜８、１０８、１０８’を３０
０Åの厚さに成膜する。この熱酸化膜は、ＨＣｌを０．
１〜１０体積％、例えば３体積％含有した酸素雰囲気中
において、９５０℃の加熱処理を行うことによって得
る。
【００８２】この工程においても熱酸化膜７を成膜する
場合と同様の効果を得ることができる。なお、この熱酸
化膜８、１０８、１０８’は、ＴＦＴのゲイト絶縁膜の
一部となる。
【００８３】この後、熱酸化膜８、１０８、１０８’と
共にゲイト絶縁膜を構成する酸化珪素膜９、１０９、１
０９’を１０００Åの厚さにプラズマＣＶＤ法により成
膜する。（図６Ｅ、図８Ｅ）
【００８４】ここでは、熱酸化膜８、１０８、１０８’
を先に形成したが、パターン１３、１１３、１１３’を
形成後、プラズマＣＶＤ法で酸化珪素膜を形成してか
ら、加熱処理を行い熱酸化膜を酸化珪素膜と珪素膜の間
に形成する方法も選択できる。この方法を選択すると、
ゲイト絶縁膜と珪素膜との界面における界面準位を下げ
ることができる。
【００８５】最終的に珪素膜中に残留するニッケルの濃
度は、現状では１×１０14原子個／cm3 〜５×１０18原
子個／cm3 程度となるが、低いほど好ましい。熱酸化膜
のゲッタリング条件を詰めれば、この濃度の上限は５×
１０17原子個／cm3 程度まで低減できる。この濃度の計
測は、ＳＩＭＳ（２次イオン分析方法）を利用して計測
できる。
【００８６】次にゲイト電極を形成するためのアルミニ
ウム膜をスパッタ法で４０００Åの厚さに成膜する。こ
のアルミニウム膜中には、スカンジウムを0.2 重量％含
有させる。
【００８７】アルミニウム膜中にスカンジウムを含有さ
せるのは、後の工程において、ヒロックやウィスカーが
発生することを抑制するためである。ヒロックやウィス
カーというのは、加熱の際のアルミニウムの異常成長に
起因する針状あるいは刺状の突起部のことである。
【００８８】ゲイト電極を形成するための材料として、
アルミウニム以外にタンタル（Ｔａ）、多量にリン
（Ｐ）がドープされた多結晶シリコン、タングステンの
シリサイド（ＷＳｉ）、またはリンドープされた多結晶
シリコンとタングステンのシリサイドの積層また混成し
た構造としてもよい。
【００８９】アルミニウム膜を成膜したら、図示しない
緻密な陽極酸化膜を形成する。この陽極酸化膜は、３％
の酒石酸を含んだエチレングルコール溶液を電解溶液と
し、アルミニウム膜を陽極、白金を陰極として行う。こ
の工程においては、アルミニウム膜上に緻密な膜質を有
する陽極酸化膜を１００Åの厚さに成膜する。
【００９０】この図示しない陽極酸化膜は、後に形成さ
れるレジストマスクとの密着性を向上させる役割を有し
ている。
【００９１】この陽極酸化膜の膜厚は、陽極酸化時の印
加電圧によって制御することができる。
【００９２】次にレジストマスク１０を形成する。そし
てこのレジストマスクを利用して、図６Ｆ及び図８Ｆに
示すように、アルミニウム膜を２１、２１’、２２、２
２’、２３、２３’で示されるパターンにパターニング
する。
【００９３】ここで再度の陽極酸化を行う。ここでは、
３％のシュウ酸水溶液を電解溶液として用いる。この電
解溶液中において、アルミニウムのパターン２１、２
１’、２２、２２’、２３、２３’を陽極とした陽極酸
化を行うことにより、１８で示される多孔質状の陽極酸
化膜が形成される。
【００９４】この工程においては、上部に密着性の高い
レジストマスク１０が存在する関係で、アルミニウムパ
ターンの側面に選択的に陽極酸化膜１８が形成される。
【００９５】この陽極酸化膜は、その膜厚を数μｍまで
成長させることができる。ここでは、その膜厚を６００
０Åとする。なお、その成長距離は、陽極酸化時間によ
って制御することができる。
【００９６】そしてレジストマスク１０を除去する。次
に再度の緻密な陽極酸化膜の形成を行う。即ち、前述し
た３％の酒石酸を含んだエチレングルコール溶液を電解
溶液とした陽極酸化を再び行う。
【００９７】この工程においては、多孔質状の陽極酸化
膜１８中に電解溶液が進入する関係から、１９で示され
るように緻密な膜質を有する陽極酸化膜が形成される。
【００９８】この緻密な陽極酸化膜１９の膜厚は１００
０Åとする。この膜厚の制御は印加電圧によって行う。
（図６Ｇ、図８Ｇ）
【００９９】ここで、露呈した酸化珪素膜９、１０９、
１０９’をエッチングする。また同時に熱酸化膜８、１
０８、１０８’をエッチングする。このエッチングはド
ライエッチングを利用する。そして酢酸と硝酸とリン酸
とを混合した混酸を用いて多孔質状の陽極酸化膜１８を
除去する。
【０１００】次に、不純物イオンの注入を行う。ここで
は、図８の半導体ｉ、ｊからＮチャネル型の薄膜トラン
ジスタを、図６の半導体ｅ、ｆからＰチャネル型の薄膜
トランジスタを作製する。
【０１０１】そのため、まず、図示しないレジストマス
クを図６の半導体ｅ、ｆ上に形成し、Ｐ（リン）イオン
の添加を防止する。この状態で、全面にＰイオンの注入
をプラズマドーピング法でもって行う。
【０１０２】この工程において、半導体ｉ、ｊには、ヘ
ビードープがされる１１４、１１４’、１１５、１１
５’の領域とライトドープがされる１１７、１１７’の
領域が形成される。これは、残存した酸化珪素膜１０９
が半透過なマスクとして機能し、注入されたイオンの一
部がそこで遮蔽されるからである。
【０１０３】次に、半導体ｅ、ｆ上に形成されたレジス
トマスクを除去する。そして、半導体ｉ、ｊの上にレジ
ストマスクを形成する。そして、Ｐチャネル型の薄膜ト
ランジスタを作製するためにＢ（ボロン）イオンの注入
をプラズマドーピング法でもって行う。
【０１０４】ここで、半導体ｉ、ｊの上にはレジストマ
スクが形成されているため、Ｂイオンの注入を防ぐこと
ができる。
【０１０５】この工程においては、ヘビードープがされ
る１４、１５、１５’の領域とライトドープがされる１
７、１７’の領域が形成される。これは、残存した酸化
珪素膜９が半透過なマスクとして機能し、注入されたイ
オンの一部がそこで遮蔽されるからである。
【０１０６】そしてレーザー光（またはランプを用いた
強光）の照射を行うことにより、不純物イオンが注入さ
れた領域の活性化を行う。
【０１０７】こうして、半導体ｅにチャネル形成領域１
６とＰ型のドレイン領域１５、低濃度不純物領域１７及
び半導体ｆと共通のソース領域１４が自己整合的に形成
される。また、半導体ｆには、チャネル形成領域１６’
とＰ型のドレイン領域１５’、低濃度不純物領域１７’
及び半導体ｅと共通のソース領域１４’が自己整合的に
形成される。（図６Ｈ）
【０１０８】同様に、半導体ｉにチャネル形成領域１１
６とＮ型のソース領域１１４、ドレイン領域１１５、低
濃度不純物領域１１７が自己整合的に形成される。ま
た、半導体ｊには、チャネル形成領域１１６’とＮ型の
ソース領域１１４’、ドレイン領域１１５’、低濃度不
純物領域１１７’が自己整合的に形成される。（図８
Ｈ）
【０１０９】なお、緻密な陽極酸化膜１９の膜厚を２０
００Å以上というように厚くした場合、その膜厚でもっ
てチャネル形成領域１６、１６’、１１６、１１６’の
外側にオフセットゲイト領域を形成することができる。
【０１１０】本実施例においてもオフセットゲイト領域
は形成されているが、その寸法が小さいのでその存在に
よる寄与が小さく、また図面が煩雑になるので図中には
記載していない。
【０１１１】なお、緻密な膜質を有する陽極酸化膜を２
０００Å以上というように厚く形成するのには、２００
Ｖ以上の印加電圧が必要とされるので、再現性や安全性
に関して、注意が必要である。
【０１１２】次に層間絶縁膜２７として酸化珪素膜、ま
たは窒化珪素膜、またはその積層膜を形成する。層間絶
縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂材
料でなる層を用いてもよい。
【０１１３】そしてコンタクトホールの形成を行い、半
導体ｅのドレイン電極３４と半導体ｆと共通のソース電
極３０と半導体ｆのドレイン電極３４’の形成を行う。
こうして図６Ｉに示す薄膜トランジスタが完成する。
【０１１４】同様に、図８Ｉにおいては、半導体ｉのド
レイン電極３５とソース電極３６及び、半導体ｊのドレ
イン電極３５’とソース電極３６’の形成を行う。
【０１１５】本実施例に示すＴＦＴは、その特性として
従来には得られなかった極めて高いものを得ることがで
きる。
【０１１６】例えば、ＮＴＦＴ（Ｎチャネル型のＴＦ
Ｔ）で、移動度が２００〜３００(cm2/Vs)、Ｓ値が７５
〜９０(mV/dec)(VD ＝１Ｖ）という高性能なものが得ら
れる。ＰＴＦＴ（Ｐチャネル型のＴＦＴ）で１２０〜１
８０(cm2/Vs)、Ｓ値が７５〜１００(mV/dec)(VD ＝１
Ｖ）という高性能なものを得ることができる。なおこの
場合のチャネル長（活性層上のゲイト電極幅）Ｌは０．
６μｍである。
【０１１７】そしてこれらのＴＦＴは、駆動信号の電圧
が３．３〜５Ｖにおいて、リングオシレータレベルで１
ＧＨｚ、シフトレジスタレベルで１００ＭＨｚの動作を
行わすことができる。
【０１１８】また、上述したような特異な結晶構造を有
する結晶性珪素膜を利用した薄膜トランジスタは、その
結晶構造に起因して短チャネル効果が現れにくいという
特徴がある。また基板として絶縁体を利用するので基板
の容量の問題がなく、高速動作に適するという特徴もあ
る。
【０１１９】従来の単結晶シリコンウエハーを利用した
ＭＯＳ型トランジスタにおいては、スケーリング則とい
うものがあった。これは、所定に法則に従ってトランジ
スタに寸法を小さくすれば、これまた所定の法則に従っ
てトランジスタの性能が高くなるというものである。
【０１２０】しかし、近年の微細化大きく進行した状態
においては、このスケーリング則に従って、トランジス
タの性能を高めることが困難になってきている。
【０１２１】その一つに短チャネル効果を抑制するため
にチャネル長を短くすればするほど、チャネルの横に不
純物のドーピングをしたりする細かな工夫が必要にな
り、作製工程上の困難性が増大するという点を挙げるこ
とができる。
【０１２２】しかし、上述した特異な結晶構造を有した
結晶性珪素膜を用いた場合には、必要とする特性を上記
のスケーリング則に従わない寸法で得ることができる。
【０１２３】これは、以下のような事項が要因であると
考えられる。 （１）チャネルにおいてキャリアの移動する方向に柱状
の結晶体の延在方向を合わせることにより、短チャネル
効果が抑制される。 （２）基板に絶縁体を利用することで、容量の問題が大
きく抑制される。 （３）ゲイト電極にアルミニウムを利用できるので、高
速動作に有利である。
【０１２４】（１）については、以下にように考えるこ
とができる。即ち、一つ一つに柱状の結晶構造体は、不
活性な結晶粒界により仕切られているが、この結晶粒界
部分では、エネルギーにレベルが高いので、キャリアは
結晶体の延在方向にその移動が寄生される。また同様な
考え方により、ソース及びドレイン領域からのチャネル
内部への空乏層の広がりも抑制される。このことが、短
チャネル効果の抑制になっていると考えられる。
【０１２５】上述したスケーリング則に従わない具体的
な例としては、以下のような例を挙げることができる。
【０１２６】例えば、従来にスケーリング則に従えば、
ゲイト絶縁膜の厚さが１００Åでなければならないとこ
ろ、本明細書で開示するような結晶性珪素膜を用いた場
合、ゲイト絶縁膜の厚さを３００Åとして、同じ特性を
得ることができる。その結果耐静電気特性を高くでき
る。
【０１２７】これは、上述した（１）〜（３）に示すよ
うな要因であると理解される。
【０１２８】また、ゲイト絶縁膜の膜厚のみではなく、
チャネル長に関しても従来のスケーリング則よりも緩い
条件（１ランク下の条件）でもって、所定の特性を得る
ことができる。
【０１２９】これは、高速動作が可能な半導体回路を大
面積にわたって低コストで作製する場合に有用なことで
ある。
【０１３０】なお、本実施例で示したＴＦＴにおいて、
チャネル長Ｌ＝０．３５μｍとすると、駆動できる最高
周波数（カットオフ周波数）は、上記のチャネル長Ｌ＝
０．６μｍのものより約４倍、Ｌ＝２μｍのものより、
約５０倍の高速駆動が期待できる。
【０１３１】尚、本実施例は、本発明の一例に過ぎず、
この作製方法に限定されるものではない。また、図３、
４に示す回路も本発明の一例に過ぎず、本明細書で開示
した内容に従うならば特定の回路に限定されるものでは
ない。
【０１３２】〔実施例２〕本実施例は、金属元素による
結晶成長にレーザー光の照射を組み合わせた場合の例を
示す。
【０１３３】本実施例に示す作製工程においては、図５
（Ｂ）に示す加熱処理の条件を６００℃、８時間とし
て、その後に得られた結晶性珪素膜に対してレーザー光
の照射を行う。
【０１３４】そして、その後の高温での加熱処理による
熱酸化膜の形成は行わない。この場合、最高プロセス温
度を６００℃とすることができるので、基板としてガラ
ス基板を利用することができる。
【０１３５】〔実施例３〕本実施例は、図１に示すよう
な位置取りで活性層ａ〜ｄを形成する場合において、ａ
をＮチャネル型の薄膜トランジスタの活性層とし、ｂを
Ｐチャネル型の薄膜トランジスタの活性層とする。そし
て、２つの薄膜トランジスタを相補型に構成する。
【０１３６】こうすることで、Ｎチャネル型の薄膜トラ
ンジスタに移動度を抑える構成とし、Ｐチャネル型の薄
膜トランジスタに移動度を高くする構成とすることがで
き、結果として、２つの薄膜トランジスタ間の特性差を
抑制することができる。
【０１３７】〔実施例４〕本実施例は、実施例１〜３で
示した構成を逆スタガ型の薄膜トランジスタで構成す
る。実施例１で示したプレナー型の薄膜トランジスタに
変えて、逆スタガ型の薄膜トランジスタとしても、同様
の効果を得ることができる。
【０１３８】なお、逆スタガ型の薄膜トランジスタのゲ
イト電極として、ゲイト電極に耐熱性の高い材料、例え
ばリンが多量にドープされた多結晶シリコンを利用する
ことは、高性能な薄膜トランジスタを得るために有効で
ある。
【０１３９】
【発明の効果】以上のように、本明細書に記載の半導体
を用いることによって、従来の薄膜トランジスタでは成
しえなかった高性能の回路を作製することが可能にな
る。
【０１４０】また、金属元素を添加した領域からの距離
の違いによって、結晶性が異なることを利用することに
より、異なった導電性を有する薄膜トランジスタの特性
を均一化することが可能となる。
【０１４１】本明細書で開示した発明は、透過型、反射
型のアクティブマトリクス型の液晶表示装置の、アクテ
ィブマトリクス回路と同一基板に形成される周辺回路を
構成するのみでなく、他にＥＬ（エレクトロルミネセン
ス）素子を用いた表示装置、その他薄膜トランジスタを
用いた種々の回路にて利用することが可能である。
【図面の簡単な説明】
【図１】 金属元素による結晶化の成長を示す上面図。
【図２】 金属元素による結晶化の成長を示す上面図。
【図３】 本発明の構成の一つを示すマスクパターン。
【図４】 図３の等価回路図。
【図５】 図３の断面の作製工程図。
【図６】 図３の断面の作製工程図。
【図７】 図３の断面の作製工程図。
【図８】 図３の断面の作製工程図。
【符号の説明】
１、１’、１” 金属元素添加領域 ２ 基板 ３ 下地膜 ５ マスク酸化珪素膜 ６ ニッケル ７ 熱酸化珪素膜 ８、９ ゲイト絶縁膜 １０ レジストマスク １１ 珪素膜 １２、１２’ 結晶性珪素膜 １３ 島状珪素膜 １４ ソース領域 １５、１５’ ドレイン領域 １６、１６’ チャネル領域 １７、１７’ 低濃度不純物領域 １８ 多孔質状の陽極酸化膜 １９ 緻密な膜質を有する陽極酸
化膜 ２０ ゲイト配線 ２１、２１’ ゲイト配線 ２２、２２’ ゲイト配線 ２３、２３’ ゲイト配線 ２５、２５’ ゲイト配線 ２７ 層間絶縁膜 ３０ ソース配線 ３１ ソース配線 ３２ ビデオ信号線 ３３ ビデオ信号線 ３４、３４’ 配線 ３５、３５’ 配線 ３６、３６’ 配線 ３７、３７’ 配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に形成された結晶
    性珪素膜を活性層とした複数の半導体装置を有する半導
    体回路であって、 前記活性層を構成する結晶性珪素膜は、所定の領域から
    基板に平行な方向に結晶成長した結晶構造を有し、 各半導体装置を構成する活性層と前記所定の領域との距
    離が同一または概略同一であることを特徴とする半導体
    回路。
  2. 【請求項２】請求項１において、活性層と所定の領域と
    の距離は、各半導体装置において、所定の領域の端部か
    ら活性層内に形成されるチャネル形成領域の中心までの
    距離が±１０％以内であることを特徴とする半導体回
    路。
  3. 【請求項３】Ｐチャネル型の薄膜トランジスタとＮチャ
    ネル型の薄膜トランジスタとを相補型に組み合わせた半
    導体回路であって、 各薄膜トランジスタを構成する活性層は、絶縁表面を有
    する基板上に形成された結晶性珪素膜を用いて構成され
    ており、 前記活性層を構成する結晶性珪素膜は、所定の領域から
    基板に平行な方向に結晶成長した結晶構造を有し、 Ｐチャネル型の薄膜トランジスタを構成する活性層と前
    記所定の領域との距離をＬ1 とし、 Ｎチャネル型の薄膜トランジスタを構成する活性層と前
    記所定の領域との距離をＬ2 とした場合、 Ｌ1 とＬ2 とは異なることを特徴とする半導体回路。
  4. 【請求項４】請求項３において、Ｌ1 ＜Ｌ2 であること
    を特徴とする半導体回路。
  5. 【請求項５】Ｐチャネル型の薄膜トランジスタとＮチャ
    ネル型の薄膜トランジスタとを相補型に組み合わせた半
    導体回路であって、 各薄膜トランジスタを構成する活性層は、絶縁表面を有
    する基板上に形成された結晶性珪素膜を用いて構成され
    ており、 前記活性層を構成する結晶性珪素膜は、所定の領域から
    基板に平行な方向に結晶成長した結晶構造を有し、 Ｐチャネル型の薄膜トランジスタを構成する活性層と前
    記所定の領域との距離をＬ1 とし、 Ｎチャネル型の薄膜トランジスタを構成する活性層と前
    記所定の領域との距離をＬ2 とした場合、 Ｌ1 とＬ2 とを異ならせることにより、両薄膜トランジ
    スタの特性差を是正していることを特徴とする半導体回
    路。
  6. 【請求項６】同一の特性を要求される少なくとも２つの
    薄膜トランジスタを有した半導体回路であって、 各薄膜トランジスタを構成する活性層は、絶縁表面を有
    する基板上に形成された結晶性珪素膜を用いて構成され
    ており、 前記活性層を構成する結晶性珪素膜は、所定の領域から
    基板に平行な方向に結晶成長した結晶構造を有し、 各薄膜トランジスタにおいて、活性層と前記所定の領域
    との距離を同一または概略同一にすることにより各薄膜
    トランジスタの特性の違いを是正していることを特徴と
    する半導体回路。
  7. 【請求項７】請求項６において、活性層と所定の領域と
    の距離は、各薄膜トランジスタにおいて、所定の領域の
    端部から活性層内に形成されるチャネル形成領域の中心
    までの距離が±１０％以内であることを特徴とする半導
    体回路。
JP35895396A 1996-12-30 1996-12-30 半導体回路 Expired - Fee Related JP3645387B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35895396A JP3645387B2 (ja) 1996-12-30 1996-12-30 半導体回路
US08/998,969 US6124602A (en) 1996-12-30 1997-12-29 Semiconductor circuit having a crystal growth in an active layer where a specific distance is established between a selected portion and where the growth starts to the active layer of the circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35895396A JP3645387B2 (ja) 1996-12-30 1996-12-30 半導体回路

Publications (2)

Publication Number Publication Date
JPH10200112A true JPH10200112A (ja) 1998-07-31
JP3645387B2 JP3645387B2 (ja) 2005-05-11

Family

ID=18461971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35895396A Expired - Fee Related JP3645387B2 (ja) 1996-12-30 1996-12-30 半導体回路

Country Status (2)

Country Link
US (1) US6124602A (ja)
JP (1) JP3645387B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006741A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体回路及びその作製方法
US7704812B2 (en) 2002-03-26 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US20120104402A1 (en) * 2010-11-03 2012-05-03 Pei-Hua Chen Architecture of analog buffer circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3277082B2 (ja) * 1994-11-22 2002-04-22 シャープ株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006741A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体回路及びその作製方法
US7704812B2 (en) 2002-03-26 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same

Also Published As

Publication number Publication date
JP3645387B2 (ja) 2005-05-11
US6124602A (en) 2000-09-26

Similar Documents

Publication Publication Date Title
US5962897A (en) Semiconductor device and method for forming the same
JP3124480B2 (ja) 半導体装置の作製方法
US7026193B1 (en) Method of manufacturing a semiconductor device having TFTs with uniform characteristics
JPH0519830B2 (ja)
US7344930B2 (en) Semiconductor device and manufacturing method thereof
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH09312403A (ja) 半導体装置およびその作製方法
JP4112150B2 (ja) オペアンプ回路および差動増幅回路の作製方法
KR100472159B1 (ko) 반도체장치의제작방법
JPH10256554A (ja) 薄膜トランジスタ及びその製造方法
JP3645387B2 (ja) 半導体回路
JP3238581B2 (ja) 半導体回路
JP4055831B2 (ja) 半導体装置の作製方法
JP3238072B2 (ja) 薄膜トランジスタ
JP3734582B2 (ja) アナログスイッチ回路の作製方法
JPH07106582A (ja) 薄膜トランジスタの製造方法
JP3265297B2 (ja) 半導体装置の作製方法
JPS6380570A (ja) 薄膜トランジスタの製造方法
JPH0831765A (ja) 薄膜トランジスタの製造方法
JPH09171964A (ja) 半導体装置およびその作製方法
JP2006135348A (ja) 半導体装置およびその作製方法
JP2001044444A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees