JPH10199861A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH10199861A
JPH10199861A JP492597A JP492597A JPH10199861A JP H10199861 A JPH10199861 A JP H10199861A JP 492597 A JP492597 A JP 492597A JP 492597 A JP492597 A JP 492597A JP H10199861 A JPH10199861 A JP H10199861A
Authority
JP
Japan
Prior art keywords
film
etching
wiring
antireflection film
adhesion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP492597A
Other languages
English (en)
Inventor
Tetsuji Nagayama
哲治 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP492597A priority Critical patent/JPH10199861A/ja
Publication of JPH10199861A publication Critical patent/JPH10199861A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 W配線のパターニングに反射防止膜を利用し
た場合でも、後工程で良好な上層配線コンタクトを形成
する。 【解決手段】 Ti系の密着層5、Wからなる配線膜
6、SiON系の反射防止膜が順次積層された多層膜を
パターニングする場合、F系エッチング種を用いた配線
膜6のジャストエッチングが終了した時点でレジスト・
パターンを除去し、密着層5と新たに露出した形成途中
の配線パターンの表面の反射防止膜とをCl系エッチン
グ種を用いて同時に除去する。完成された配線パターン
11の表面には反射防止膜が存在しないので、該パター
ンを被覆する層間絶縁膜に微細なビアホールを開口する
際にもホール底に絶縁性の反射防止膜のエッチング残り
が発生せず、上記配線パターン11に対して良好な上層
配線コンタクトを形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主として半導体装
置の製造に適用される配線形成方法に関し、特に下層配
線膜のパターニングに反射防止膜を利用した場合にも、
後工程におけるこの下層配線膜への上層配線コンタクト
を良好に形成する方法に関する。
【0002】
【従来の技術】今日、半導体集積回路の配線材料の主流
をなす材料は、Al,Al−Si合金,Al−Cu合
金,Al−Si−Cu合金といったAl系材料である。
しかし、これらの材料からなるAl配線の信頼性は、最
小加工寸法が0.5μmを下回る頃から著しく低下する
傾向にある。この信頼性低下に最も密接に関係する現象
は、エレクトロマイグレーション(EM)およびストレ
スマイグレーション(SM)である。
【0003】EMは、金属組織内に電流が流れる際に、
金属単結晶格子内の金属イオンが電子との衝突により電
流の向きとは逆方向に移動する現象である。一方、SM
は、層間絶縁膜に被覆された配線膜が、電流を流さなく
とも温度サイクルを通過しただけで断線する現象であ
る。こちらは、配線膜とこれを被覆する層間絶縁膜との
間の熱膨張係数の違いに起因して熱処理後の配線膜や成
膜中の層間絶縁膜に発生する応力が原因である。EM,
SMのいずれにおいても、最終的には原子の空孔を粒界
に集合させてボイドを形成する形で応力が緩和され、こ
のボイドの発生状態により断線等の致命的な不良の原因
となる。
【0004】EM耐性やSM耐性を向上させるために、
Al系配線膜についてはこれまでCu,Pb,Sc等の
添加元素を用いた粒界強化、さらに粒界そのものの数を
減少させるための結晶の大粒径化等の種々の対策が講じ
られてきた。しかし、これらはの対策による信頼性向上
にも限界があり、許容電流密度が1MA/cm2 以上と
なる1GDRAMの世代では、Al系配線膜に代わる配
線材料が必要とみられている。
【0005】このような代替配線材料の候補のひとつ
に、タングステン(W)がある。Wの比抵抗は5.5μ
Ωcmであって、Alの比抵抗(2.6μΩcm)の2
倍以上ある。しかし、Wの融点は3410℃と全元素中
で最も高く、そのマイグレーションの活性化エネルギー
は融点との相関関係を外挿して約4eVと高いことが知
られている。つまり、EM耐性の高い金属である。ただ
し、従来検討されているW膜の利用法は、接続孔の内部
を埋め込むプラグとしての利用法が主である。この方法
では、接続孔が開口された層間絶縁膜の全面にW膜をC
VD成膜(ブランケット・タングステンCVD法;以
下、Blk−W法と称する。)した後、このW膜をエッ
チバックして基体を平坦化することにより、Wプラグを
接続孔の内部にのみ残す。Blk−W法におけるW膜の
ステップ・カバレージは、極めて良好である。従来のA
l系配線膜が一般にスパッタリング法により成膜され、
ステップ・カバレージも接続孔のアスペクト比が2を越
える程度で既に保証されにくくなっていることを考える
と、この点でもW膜は有利である。なお、Wプラグに接
続される上層配線パターンとしては、従来どおりAl系
配線膜が使用されるケースがほとんどである。これは、
配線抵抗を低く抑えるためである。
【0006】これに対し、Blk−W法で成膜されたW
膜そのものを層間絶縁膜上でパターニングし、プラグと
上層配線パターンとを一体化させる技術も検討されてい
る。これは、半導体集積回路の微細化がさらに進む世代
では、WプラグとAl上層配線パターンとの合わせズレ
に対するマージンの確保が、設計寸法を縮小する上で障
害となる可能性が高いからである。上記一体化による配
線抵抗の上昇については、配線長の短縮等の設計的手法
で対処することになる。
【0007】ただし、W膜はその結晶成長機構に本質的
に由来する、粗い表面モホロジーを有している。しか
も、配線抵抗を下げるために膜をある程度厚く形成しよ
うとすると、その粗さはますます増大する。このため、
W膜をパターニングするためにまず該W膜の上でフォト
リソグラフィを行おうとすると、露光光の表面反射によ
りハレーションが生じ、レジスト・パターンの線幅の変
動やコントラストの低下に起因する形状劣化が生じやす
いという問題がある。そこで、W膜の上に反射防止膜を
積層してハレーションを防止することが考えられてい
る。
【0008】反射防止膜には、大別して有機系と無機系
のものとがある。有機系反射防止膜は、露光光の波長域
に吸収帯を持つ色素を高分子膜中に分散させたものであ
る。一方、無機系反射防止膜としては、従来よりアモル
ファス・シリコン、ポリシリコン、SiOx 、TiN、
TiON等の材料からなる膜が用いられている。また本
願出願人は、新しい無機系反射防止膜として、SiON
(酸化窒化シリコン)を近年提案している。SiON膜
は、その光学定数n,k(ただし、n,kは複素屈折率
の実数部と虚数部係数とをそれぞれ表す。)の大きさが
エキシマ・レーザ波長域での使用に適し、しかもその値
を成膜時のガス組成の制御を通じて広範囲に調節するこ
とができるため、設計の自由度が高い。
【0009】
【発明が解決しようとする課題】ところで、半導体集積
回路の高集積化の進展に伴い、デバイス・チップ上では
配線部の占有面積が増大する傾向にある。これによるチ
ップ面積の大幅な拡大を抑止するために、多層配線が今
や必須の手法となっている。かかる状況下では、上述の
ようにしてパターニングされたW配線に対しても、さら
に上層側の配線をコンタクトさせる必要が生ずる。しか
し、W膜の表面に反射防止膜が積層されている場合に
は、次のような問題が生ずる。
【0010】まず、反射防止膜が有機系材料からなる場
合は、W膜のエッチング・マスクとして有機膜パター
ン、すなわちレジスト・パターンが使用できないという
問題がある。これは、反射防止膜被とマスクとの間のエ
ッチング選択比を十分に大きく確保することができない
からであり、W膜のエッチングが始まる頃には早くもマ
スクが後退し、エッチング寸法変換差が発生してしま
う。したがって、有機系材料からなる反射防止膜を使用
する場合には、SiOx膜等の無機材料からなるエッチ
ング・マスクを用いることが必要となる。しかし、無機
マスクの形成にはレジスト・パターニングとこれを介し
た無機材料膜のエッチングとが必要となるので、工数が
増加してしまう。また、使用後の無機マスクの剥離も一
般に困難であり、剥離せずに残して絶縁膜の一部として
利用しようとすると、基体の表面段差が増大する原因と
なる。
【0011】そこで、反射防止膜の材料としては、無機
系の材料が概して好都合であると考えられる。しかし、
この反射防止膜が表面モホロジーの粗い配線膜上に積層
されている場合には、この配線膜にさらに上層配線をコ
ンタクトさせようとする場合にコンタクト不良が発生し
やすくなることが明らかとなってきた。反射防止膜とし
てSiON膜を用いた場合の問題点について、図11な
いし図14を参照しながら説明する。
【0012】図11に、Ti膜とTiN膜との積層膜か
らなる密着層25、W膜からなる配線膜26、およびS
iON膜からなる反射防止膜27がこの順に積層された
多層膜28の上で、レジスト・パターニングを行った状
態を示す。ここまでの工程を簡単に述べると、まず、予
め拡散層22が形成されたSi基板1の全面をたとえば
SiOx膜からなる層間絶縁膜23で被覆し、この層間
絶縁膜23をパターニングして拡散層22に臨むコンタ
クトホール24を開口する。次に、基体の全面をコンフ
ォーマルな密着層25で被覆する。この密着層25は、
Tiターゲットに対するスパッタリングと反応性スパッ
タリングとを連続的に行うことにより、Ti膜とTiN
膜とを順次積層させたものである。
【0013】次に、Blk−W法により基体の全面にW
膜を堆積させて、配線膜26を形成する。このBlk−
W法では、たとえばWF6 をSiCl2 2 (ジクロロ
シラン)還元を行ってW膜を析出させる。この配線膜2
6で上記コンタクトホール24が埋め込まれると共に基
体の表面もほぼ平坦化されるが、この膜の表面モホロジ
ーは粗い。次に、たとえばSiH4 /N2 Oガス系を用
いたプラズマCVDを行い、配線膜26の表面にSiO
N膜からなる反射防止膜27を堆積させる。この反射防
止膜27のSiON系材料の元素組成比は、おおよそS
i:O:N=2:1:1である。さらに、通常のフォト
リソグラフィと現像工程とを経て、上記コンタクトホー
ル24をカバーする領域にレジスト・パターン29(P
R)を形成する。このフォトリソグラフィの過程では、
反射防止膜27が配線膜26からの露光光の乱反射によ
るハレーションを抑制するため、レジスト・パターン2
9は設計寸法どおりに形成される。
【0014】次に、上記レジスト・パターン29をマス
クとするドライエッチングを行って上記多層膜28を一
括的にパターニングし、図12に示されるような配線パ
ターン30を形成する。ここで、反射防止膜27と配線
膜26のドライエッチングにはF系ガスを用い、密着層
25のエッチングにはClガスを用いる。図中、パター
ニング後の各材料層には、元の符号に添字pを付けて表
す。ここで、上記反射防止膜27はその元素組成の50
%前後をSiが占めており、そのエッチング特性はSi
とSiOx (酸化シリコン)との中間的である。したが
って、該反射防止膜27のエッチング中における対レジ
スト選択比は十分に大きく、形成される配線膜パターン
30のパターンの寸法や断面形状にも何ら問題は生じな
い。
【0015】次に、レジスト・パターン29を剥離剤処
理またはアッシングにより除去し、図13に示されるよ
うに、基体の全面をSiOx膜からなる層間絶縁膜31
で被覆する。さらに、図示されないレジスト・パターン
を介してこの層間絶縁膜31をドライエッチングするこ
とにより、上記配線パターン30に臨むビアホール32
を開口する。このビアホール・エッチングの際には、大
幅なオーバーエッチングを行うことが必要である。これ
は、上記反射防止膜27がSiOxよりもSiリッチで
はあるものの、絶縁膜であることには変わりがなく、良
好なコンタクトを達成するためにはその完全除去が欠か
せないからである。しかし、開口径の小さい微細なビア
ホール32の底面では、マイクロローディング効果によ
りエッチングがある程度以上には進行しなくなることが
ある。図13には、ビアホール32の底面に反射防止膜
29pのエッチング残り27rが発生した状態を示して
いる。この状態のままで、図14に示されるように、た
とえばW膜からなるプラグ33を上記ビアホール32に
埋め込んでも、コンタクト不良が発生してしまう。
【0016】このように、従来の配線形成方法では、微
小な接続孔底面における反射防止膜のエッチング残りに
よるコンタクト不良を防止することが困難であった。そ
こで本発明は、EM耐性やSM耐性に優れる配線膜のパ
ターニングに反射防止膜を利用した場合にも、後工程に
おいてこの反射防止膜の影響を受けることなく、上記配
線膜に対して良好なコンタクトを達成することが可能な
配線形成方法を提供することを目的とする。
【0017】
【課題を解決するための手段】本発明の配線形成方法
は、主として第1のエッチング種でエッチングされる反
射防止膜と密着層、および主として第2のエッチング種
でエッチングされる配線膜、という各膜のエッチング特
性の違いを巧みに利用して上述の目的を達成するもので
あり、反射防止膜のエッチングおよび配線膜の少なくと
もジャストエッチングを終了した段階で有機膜マスクを
除去し、このマスク除去により新たに露出した反射防止
膜と密着層のもともと露出している部分とを同時に除去
することにより、配線パターンを形成する。このように
して形成された配線パターンに対して上層配線コンタク
トを形成するには、該配線パターンを層間絶縁膜で被覆
した後、この膜に該配線パターンに臨む接続孔を開口
し、この接続孔に上層配線を埋め込めば良い。
【0018】前記配線膜のジャストエッチング終了時に
まだ配線膜が残存している場合には、第2のエッチング
種を用いてオーバーエッチングを行い、残余部を除去す
る。また、有機膜パターンの除去を酸素系化学種を用い
て除去した場合には、密着層の表面に酸化膜が生成する
可能性が高いので、該密着層の除去を開始する前にこの
酸化膜を除去することが好適である。さらに、上記一連
のエッチングを、同じプラズマ・チャンバ内の単極式静
電チャックを備えた基板ステージ上に基板を載置した状
態で連続的に行う場合には、反射防止膜と密着層の同時
除去を行うためのエッチングの最終段階を該単極式静電
チャックの残留電荷を除去するためのプラズマ放電を兼
ねて行うことができる。
【0019】
【発明の実施の形態】本発明は、配線パターンに加工さ
れる多層膜の表面にフォトリソグラフィの精度を向上さ
せる目的で設けられた反射防止膜を、該配線パターンが
層間絶縁膜で被覆される前に除去することにより、該配
線パターンに上層配線をコンタクトさせるための接続孔
を開口する際に、反射防止膜のエッチングを不要とする
ものである。しかも、配線膜の下層側には密着層が併用
されていることに着目し、この反射防止膜の除去を主エ
ッチング種の共通性を利用して密着層と同時に行うこと
により、除去の徹底化と効率化とを図るものでもある。
なお、上記密着層とは、配線膜とその下地の層間絶縁膜
との間に介在されることにより、該配線膜と層間絶縁膜
との間の界面における内部応力差を緩和し、配線膜の剥
離やパーティクル・レベルの悪化を防止する層である。
【0020】このように、予め配線パターン表面の反射
防止膜が除去されていれば、従来のように接続孔の底面
において過剰なオーバーエッチングを行う必要もなけれ
ば、マイクロローディング効果による反射防止膜の除去
不足に直面することもない。したがって、配線パターン
に対する上層配線コンタクトを、常に高い信頼性をもっ
て行うことが可能となる。
【0021】本発明では、配線パターンの表面から反射
防止膜を除去するために、配線パターンの形成途中で有
機膜を除去する。この除去のタイミングは、理想的には
配線膜のエッチングがちょうどすべて終了し、下地の密
着層が露出した時点である。しかし、実際には基板面内
のエッチング速度や被エッチング材料膜の膜厚の不均一
性により、基板上のあらゆる場所で同時に密着層が露出
することはまずあり得ない。そこで、本発明では基板の
一部で密着層が露出し始めた時点をジャストエッチング
の終了時と定義し、少なくともこの時点で有機膜マスク
を除去するものとする。
【0022】ただし、基板上の一部に残存する配線膜
が、下地の密着層用の第1のエッチング種では容易に除
去できない場合は、有機マスクを除去した後も配線膜用
の第2のエッチング種を用いてオーバーエッチングを続
行し、配線膜の残余部を除去するようにしても良い。こ
のとき、構成材料によっては反射防止膜の一部も同時に
除去されることがあるが、一向に問題はない。
【0023】また、上記配線膜のジャストエッチング終
了時に露出していた密着層については、有機マスクの除
去を酸素系化学種を用いて行うと、表面酸化を受ける可
能性が高い。たとえば、密着層の表層部にTiN膜が用
いられており、有機マスクの除去をO2 プラズマ・アッ
シングにより行った場合には、TiN膜の露出面は容易
に酸化されてTiOxに変化し、その後のエッチングを
妨げる原因となる。このような場合には、密着層の表面
に生成した酸化膜を除去してから、該密着層のエッチン
グを行う。かかる酸化膜の除去方法としては、酸化膜の
みを選択的に溶解可能な薬液を用いたウェット処理(ラ
イトエッチング)、あるいはプラズマのイオン・スパッ
タ作用を利用したドライ処理(ブレイクスルー)があ
り、いずれを行っても良い。
【0024】ところで、近年用いられているプラズマ・
エッチング装置には、基板とこれを保持するステージと
の間の密着性を高めて両者間の熱伝導性を改善したり基
板の平坦性を向上させる目的で、静電チャックが備えら
れているものが多い。静電ラチャックには幾つかのタイ
プがあるが、近年では導体基板または半導体基板に対し
て使用できる単極式静電チャックが主流である。これ
は、絶縁性のステージ内に埋設された単一の内部電極に
所定の極性の直流電圧を印加することにより、基板との
間に静電吸着力を発生させるタイプの静電チャックであ
る。対向アースは、プラズマを経由してプラズマ・チャ
ンバの壁面を通じてとられる。
【0025】単極式静電チャックの場合、プラズマ処理
終了後に直流電圧の印加を停止してもステージに電荷が
残留するので、基板はステージに吸着されたままであ
る。そこで、ステージから基板を分離する際には、通常
はプラズマ処理の結果に実質的に影響を与えないガスを
プラズマ・チャンバ内に導入して再度プラズマを生成さ
せ、このプラズマを通じて残留電荷をリークさせてい
る。しかし、残留電荷の除去に必要なプラズマ放電時間
はおおよそ10〜60秒、典型的には30秒前後でであ
るから、この段階で基板の処理を行うことが可能なガス
を用いてプラズマを生成させれば、残留電荷を除去しな
がら短時間のエッチングを行うことができる。本発明で
はこの点に着目し、有機膜マスク除去後の密着層と反射
防止膜の除去の最終段階を、単極式静電チャックの残留
電荷を除去するためのプラズマ放電を兼ねて行う。この
最終段階とは、たとえばオーバーエッチングである。特
に、本発明に含まれるすべてのエッチングを、同一のプ
ラズマ・チャンバ内で連続的に行う場合には、プロセス
の大幅な省エネルギー化と高スループット化が可能とな
る。
【0026】本発明における反射防止膜と密着層の主エ
ッチング種(第1のエッチング種)は塩素(Cl)系エ
ッチング種とすることができ、配線膜の主エッチング種
(第2のエッチング種)はフッ素(F)系エッチング種
とすることができる。本発明では、配線膜としてAl系
材料膜よりもEM耐性の高い材料膜を想定している。か
かる材料膜の代表例は、W,Mo,Pt等の高融点金属
である。このうち、F系エッチング種でエッチングされ
るものとしては、Wが代表的である。
【0027】また、上記密着層のうち、Cl系エッチン
グ種でエッチングされるものとしては、Ti系材料膜を
用いるものが典型的である。Tiのフッ化物は一般に融
点が高く蒸気圧が低いことから、F系エッチング種では
ほとんどエッチングされない。Ti系の密着層として良
く用いられる構成は、Ti/TiN積層膜、Ti/Ti
ON積層膜、Ti/TiW積層膜等の積層系である。下
地側のTi膜は、ポリシリコン電極や拡散層のような半
導体下層配線に対するオーミック・コンタクトを達成す
る上で必要であり、上層側のTi化合物膜はTi膜だけ
では十分に得られないバリヤ性を強化する上で必要であ
る。なお、上記密着層は通常、バリヤメタルとしての機
能も兼ねる。たとえば、配線膜がW膜であって、この膜
がWF6 を原料ガスとするCVDで成膜される場合に
は、上記密着層がWF6 による基体の浸食や、また成膜
時の基板加熱に起因する下層配線膜とW膜との反応を防
止する役割を果たす。
【0028】本発明の反射防止膜としては、SiON系
材料膜を用いることが好適である。この膜は、SiH4
/O2 /N2 混合ガス、あるいはSiH4 /N2 O混合
ガスを用いたプラズマCVDにより成膜され、ガス流量
比を制御することにより光学定数を調節することができ
る。ここで調節される光学定数とは、複素振幅屈折率R
(=n+ki)の実数部nと虚数部係数kである。ただ
し、実数部nは成膜条件が変化してもそれほど大きくは
変化しないことが経験的に知られており、実用上調節の
対象となるのは光学定数は虚数部係数kである。上記光
学定数(n,k)および膜厚dの好ましい変化範囲は下
地材料の種類によって異なるが、本発明で用いられる配
線膜、特にW膜の上ではおおよそn=1.8〜3.0、
k=0.5〜0.9、d=15〜35nmである。
【0029】なお、反射防止膜は本発明では主としてC
l系エッチング種でエッチングされる材料膜となってい
るが、SiON膜は実際にはF系エッチング種でもエッ
チングされる。このことは、配線膜のオーバーエッチン
グを行う際に好都合である。本発明では上記オーバーエ
ッチングがF系エッチング種を用いて行われ、しかもこ
の時には有機膜マスクが除去されているので反射防止膜
も同時にエッチング雰囲気に曝される。このとき、反射
防止膜がSiON膜であれば、その表面に難エッチング
性の被膜が形成される虞れもなく、後工程における除去
に支障を来すことがないからである。
【0030】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0031】実施例1 ここでは、Ti系の密着層、Wからなる配線膜、SiO
N系の反射防止膜を順次積層した多層膜をパターニング
して配線パターンを形成し、この配線パターンにさらに
Wプラグをコンタクトさせるプロセスについて、図1な
いし図7を参照しながら説明する。
【0032】図1は、上記多層膜上でレジスト・パター
ニングを行った状態を示す。ここまでの工程を述べる。
まず、予め拡散層2が形成されたSi基板1の全面をた
とえばSiOx膜からなる層間絶縁膜3で被覆した。こ
の層間絶縁膜3は、たとえばO3 −TEOS常圧CVD
により、約1100nmの膜厚に成膜されたものであ
る。次に、この層間絶縁膜3をパターニングし、開口径
0.3μmのコンタクトホール4を拡散層2に臨んで開
口した。次に、基体の全面をコンフォーマルな密着層5
で被覆した。この密着層5は、コリメータを装着したス
パッタリング装置を用い、Tiターゲットに対するスパ
ッタリングと反応性スパッタリングとを連続的に行うこ
とにより、厚さ約30nmのTi膜と厚さ約70nmの
TiN膜とを順次積層させたものである。
【0033】次に、Blk−W法により基体の全面にW
膜を約400nmの厚さに堆積させて、配線膜6を形成
した。このBlk−W法では、たとえばWF6 のSiC
22 (ジクロロシラン)還元を行ってW膜を析出さ
せた。この配線膜6で上記コンタクトホール4が埋め込
まれると共に基体の表面もほぼ平坦化されるが、この膜
の表面モホロジーは粗い。次に、たとえばSiH4 /N
2 Oガス系を用いたプラズマCVDを行い、配線膜6の
表面にSiON膜からなる反射防止膜7を約30nmの
厚さに堆積させた。この反射防止膜7のSiON系材料
の元素組成比は、おおよそSi:O:N=2:1:1で
ある。以上の密着層5、配線膜6および反射防止膜7の
三者で多層膜8が構成される。
【0034】次に、たとえばポジ型化学増幅系レジスト
材料(和光純薬社製:商品名WKR−PT1)とKrF
エキシマ・レーザ・ステッパを用いてフォトリソグラフ
ィを行い、上記コンタクトホール4をカバーする領域に
線幅約0.4μmのレジスト・パターン9(PR)を形
成した。このフォトリソグラフィの過程では、反射防止
膜7が配線膜6表面における露光光の乱反射の影響を除
去したので、レジスト・パターン9にはハレーションに
起因する線幅の変動や形状劣化は生じていなかった。図
1には、ここまでの工程を終了した状態を示した。
【0035】次に、上記レジスト・パターン9をマスク
とするドライエッチングを行い、まず図2に示されるよ
うに、反射防止膜7を選択的に除去した。なお、図中で
パターニング後の各材料層には、元の符号に添字pを付
けて表す。このときのエッチング条件は、たとえば以下
のエッチング条件1〜4のいずれかとした。これら各エ
ッチングにも共通する点は、いずれも高密度プラズマ装
置を用いていることである。高密度プラズマ装置とは、
ここではプラズマ生成と基板バイアスとの独立制御機
構、および磁場によるプラズマの輸送や閉込め効果を併
用することにより、1011〜1013/cm3 程度のイオ
ン密度を達成できる装置を指すものとする。もちろん、
本発明で行われるエッチングは、従来型の平行平板型R
IE(反応性イオン・エッチング装置)を用いても行う
ことができるが、上記高密度プラズマ装置を用いればよ
り低圧下でも高密度のプラズマを生成させることがで
き、エッチングの精度や速度は格段に向上する。
【0036】 (エッチング条件1) エッチング装置 有磁場マイクロ波プラズマ・エッチング装置 Cl2 流量 50 SCCM 圧力 1.0 Pa マイクロ波パワー(2.45 GHz) 900 W RFバイアス・パワー(800 kHz) 100 W 基板温度 20 ℃ オーバーエッチング 0 % 上記有磁場マイクロ波プラズマ・エッチング装置では、
磁場中で回転する電子にマイクロ波のエネルギーを共鳴
的に吸収させることにより、電子とガス分子との衝突確
率を増大させ、1011/cm3 のオーダーのプラズマ密
度を得ることができる。
【0037】 (エッチング条件2) エッチング装置 トライオード型プラズマ・エッチング装置 Cl2 流量 50 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 800 W RFバイアス・パワー (450 kHz) 70 W 基板温度 70 ℃ オーバーエッチング 0 % 上記トライオード型プラズマ・エッチング装置とは、プ
ラズマ・チャンバの天井部を構成する上部電極と該チャ
ンバの側壁面の一部を構成する円環状の側壁電極との間
にRF電界を印加してグロー放電プラズマを発生させ、
上部電極と対向するウェハ・ステージをRFバイアス印
加用の電極とする装置である。チャンバの外周部と上部
電極の背面に配される永久磁石でマルチカスプ磁場を生
成させ、磁場閉じ込め効果によりプラズマを高密度化す
る機構を備えることから、磁場閉込め型リアクタ(MC
R)とも称され、1012/cm3 のオーダーのプラズマ
密度を得ることができる。
【0038】 (エッチング条件3) エッチング装置 誘導結合プラズマ(ICP)エッチング装置 Cl2 流量 50 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 400 W RFバイアス・パワー(13.56 MHz) 120 W 基板温度 30 ℃ オーバーエッチング 0 % 上記ICPエッチング装置とは、プラズマ・チャンバの
側壁面の一部を構成する石英シリンダの周囲に巻回され
た非共鳴マルチターン・アンテナに高周波パワーを供給
し、このアンテナの内側に形成される磁界にしたがって
電子を回転させることで、電子とガス分子との衝突確率
を増大させる装置である。得られるプラズマ密度は、1
12/cm3 のオーダーである。
【0039】 (エッチング条件4) エッチング装置 ヘリコン波プラズマ・エッチング装置 Cl2 流量 50 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 1000 W RFバイアス・パワー (400 kHz) 80 W 基板温度 20 ℃ オーバーエッチング 0 % 上記ヘリコン波プラズマ・エッチング装置では、円筒状
のプラズマ・チャンバに磁場を印加すると共に、このチ
ャンバに巻回されるループ・アンテナに高周波を印加し
て該チャンバ内にヘリコン波を生成させ、このヘリコン
波からランダウ減衰を通じて電子にエネルギーを輸送し
てこれを加速する。この加速電子をガス分子に衝突させ
ることにより、1013/cm3 のオーダーのプラズマ密
度を得ることができる。
【0040】次に、エッチング条件を変更し、図3に示
されるように、配線膜6を選択的に除去した。このエッ
チングは、下地の密着層5が露出した時点で終了した。
なお、このときの条件は、エッチング条件5〜8のいず
れかとした。 (エッチング条件5) エッチング装置 有磁場マイクロ波プラズマ・エッチング装置 SF6 流量 50 SCCM Cl2 流量 20 SCCM 圧力 1.0 Pa マイクロ波パワー (2.45 GHz) 900 W RFバイアス・パワー (800 kHz) 100 W 基板温度 20 ℃ オーバーエッチング 20 % なお、上記のガス系にCl2 が添加されているのは、蒸
気圧の低い反応生成物WClxをパターン側壁面に堆積
させ、その側壁保護効果により異方性加工を達成するた
めである。
【0041】 (エッチング条件6) エッチング装置 トライオード型プラズマ・エッチング装置 SF6 流量 50 SCCM Cl2 流量 20 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 800 W RFバイアス・パワー (450 kHz) 50 W 基板温度 70 ℃ オーバーエッチング 20 %
【0042】 (エッチング条件7) エッチング装置 ICPエッチング装置 SF6 流量 50 SCCM Cl2 流量 20 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 400 W RFバイアス・パワー (13.56 MHz) 80 W 基板温度 30 ℃ オーバーエッチング 20 %
【0043】 (エッチング条件8) エッチング装置 ヘリコン波プラズマ・エッチング装置 SF6 流量 50 SCCM Cl2 流量 20 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 1000 W RFバイアス・パワー (400 kHz) 50 W 基板温度 20 ℃ オーバーエッチング 20 %
【0044】次に、通常のO2 プラズマ・アッシングを
行い、図4に示されるように、レジスト・パターン9を
除去した。このとき、反射防止膜7pの露出面にはほと
んど変化は生じなかったが、密着層5の露出面には酸化
膜10(TiOx)が生成した。
【0045】次に、密着層5の露出部、および新たに露
出した反射防止膜7pを同時に除去するためのエッチン
グを行った。ただし、この工程では硬い酸化膜10をま
ず除去する必要があるので、まずRFバイアス・パワー
をやや高めた条件でブレイクスルーを行って図5に示さ
れるように酸化膜10を除去した後、図6に示されるよ
うにメイン・エッチングを行った。ブレイクスルーの所
要時間は、メイン・エッチングの10%程度とした。こ
のときの条件は、下記のエッチング条件9〜12のいず
れかとした。いずれの場合にも、配線膜6p上の反射防
止膜7pは、エッチング残りを生ずることなく除去さ
れ、配線パターン11が形成された。
【0046】 (エッチング条件9) エッチング装置 有磁場マイクロ波プラズマ・エッチング装置 Cl2 流量 50 SCCM Ar流量 20 SCCM 圧力 2.0 Pa マイクロ波パワー (2.45 GHz) 900 W RFバイアス・パワー (800 kHz) 100 W(ブレイクスルー) 50 W(メイン・エッチング) 基板温度 20 ℃ オーバーエッチング 20 % なお、上記のガス系にCl2 が添加されているのは、こ
のエッチング段階が反射防止膜7のオーバーエッチング
を兼ねているからである。
【0047】 (エッチング条件10) エッチング装置 トライオード型プラズマ・エッチング装置 SF6 流量 50 SCCM Cl2 流量 20 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 800 W RFバイアス・パワー (450 kHz) 70 W(ブレイクスルー) 50 W(メイン・エッチング) 基板温度 70 ℃ オーバーエッチング 20 %
【0048】 (エッチング条件11) エッチング装置 ICPエッチング装置 SF6 流量 50 SCCM Cl2 流量 20 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 400 W RFバイアス・パワー (13.56 MHz) 100 W(ブレイクスルー) 60 W(メイン・エッチング) 基板温度 30 ℃ オーバーエッチング 20 %
【0049】 (エッチング条件12) エッチング装置 ヘリコン波プラズマ・エッチング装置 SF6 流量 50 SCCM Cl2 流量 20 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 1000 W(ブレイクスルー) RFバイアス・パワー (400 kHz) 50 W(メイン・エッチング) 基板温度 20 ℃ オーバーエッチング 20 %
【0050】以上、反射防止膜7の選択除去、配線膜6
の選択除去、反射防止膜7pと密着層5の同時除去の3
種類のエッチング・プロセスについて、それぞれエッチ
ング条件1〜4、エッチング条件5〜8、およびエッチ
ング9〜12を例示した。これら3種類のエッチングを
順次行うにあたり、同一チャンバ内に基板を置いたまま
供給ガスの種類および/または流量変更のみで対応しよ
うとする場合には、当然同じ種類のエッチング装置を用
いるエッチング条件を選択する必要がある。しかし、ク
ラスタ・ツールを利用して異なるプラズマ・チャンバ間
で基板を自由に搬送できる場合には、上記のエッチング
条件を任意に組み合わせても良い。
【0051】次に、図7に示されるように、基体の全面
をSiOx膜からなる層間絶縁膜12で被覆した。この
層間絶縁膜12は、たとえばO3 −TEOS常圧CVD
で約800nmの厚さに成膜されたものである。次に、
KrFエキシマ・レーザ・リソグラフィによるレジスト
・パターニングおよびドライエッチングを経て上記層間
絶縁膜12にビアホール13を開口した。このときのエ
ッチングでは、層間絶縁膜12のみが被エッチング物と
なるため、ビアホール13の底面に前掲の図13に示し
たようなエッチング残りが発生することはなかった。続
いて、Blk−W法によるW膜の全面成膜、およびその
エッチバックまたはCMP(化学機械研磨)を経て、上
記ビアホール13の内部をWプラグ14で平坦に埋め込
んだ。Wプラグ14と配線パターン11のコンタクトは
良好であった。
【0052】実施例2 ここでは、レジスト・パターン9を除去した後、配線膜
6のオーバーエッチングを行うプロセスについて、図8
ないし図10を参照しながら説明する。配線膜6のエッ
チングは、基板面上のあらゆる地点において密着層5が
一様に露出した時点で終了することが理想である。しか
し、実際には図8に示されるように、膜厚やプラズマ密
度の面内不均一性に起因して、エッチング終了時にも密
着層5の上にまだ配線膜6の残余部6rが残る領域が存
在することが多い。つまり、この領域ではエッチングが
終点手前で終了した状態が発生する。
【0053】そこで、まず図9に示されるように、O2
プラズマ・アッシングを行ってレジスト・パターン9を
除去した後、オーバーエッチングで残余部6rを除去し
た。このときのオーバーエッチング条件としては、前述
のエッチング条件5〜8のいずれかをそのまま採用する
ことができるが、異方性が確保できるようであればCl
2 は添加しなくても良い。また、下地選択性を考慮して
RFバイアス・パワーを若干低下させることも有効であ
る。なお、レジスト・アッシングに伴って残余部6rの
表面に酸化膜(WOx)が生成した場合には、RFバイ
アス・パワーを若干増大させてブレイクスルーを行うこ
とも有効である。このオーバーエッチングを終了した状
態を、図10に示す。残余部6rがすべて除去されると
共に、反射防止膜7pの一部も除去された。この反射防
止膜7pの除去は、オーバーエッチングにSF6 のみを
用いた場合にも、あるいはこれにCl2 を添加した場合
にも生ずる。
【0054】以後は、実施例1で述べたように、密着層
5と反射防止膜7pを同時に除去して配線パターン11
を形成し、層間絶縁膜12による全面被覆、ビアホール
13の開口、Wプラグ14の形成を経て上層配線コンタ
クトを完成させた。
【0055】実施例3 ここでは、密着層5と反射防止膜7pの同時除去をジャ
ストエッチングと最終段階であるオーバーエッチングと
に分け、後者を単極式静電チャックの残留電荷除去を兼
ねて行うプロセスについて説明する。本実施例では、配
線パターン11の形成に必要なすべてのエッチングを単
一のICPエッチング装置を用いて行い、反射防止膜7
の選択除去には前述のエッチング条件3、配線膜6の選
択除去には前述のエッチング条件7を採用した。ただ
し、反射防止膜7pと密着層5の同時除去には、前述の
エッチング条件11ではなく、以下のエッチング条件1
3,14を採用した。
【0056】 (エッチング条件13−ジャストエッチング) エッチング装置 ICPエッチング装置 Cl2 流量 50 SCCM Ar流量 20 SCCM 圧力 1.0 Pa ソース・パワー (13.56 MHz) 400 W RFバイアス・パワー (13.56 MHz) 100 W(ブレイクスルー) 60 W(メイン・エッチング) 基板温度 30 ℃
【0057】 (エッチング条件14−残留電荷除去を兼ねたオーバーエッチング) エッチング装置 ICPエッチング装置 Cl2 流量 50 SCCM Ar流量 100 SCCM 圧力 2.0 Pa ソース・パワー (13.56 MHz) 400 W RFバイアス・パワー (13.56 MHz) 60 W 基板温度 30 ℃ 放電時間 20 秒
【0058】上記オーバーエッチングでは、反射防止膜
7pがエッチング残りを生ずることなく除去され、また
除去が完了した時点で単極式静電チャックの残留電荷も
ちょうど消滅し、基板をステージから容易に分離してプ
ラズマ・チャンバ外へ搬出することができた。本実施例
では、エッチング条件3→エッチング条件7→エッチン
グ条件11→残留電荷除去の流れで行われるプロセスに
比べ、スループットが約10〜20%向上した。
【0059】なお、残留電荷除去用のプラズマ放電を行
う際には、単極式静電チャックの内部電極に対して基板
の静電吸着時とは逆極性の直流電圧を印加することによ
り、電荷の消滅を早めることができる。また、上述のよ
うな逆極性の電圧印加により、基板面へのパーティクル
の吸着、あるいは逆極性の電荷の誘起に起因する基板の
再吸着が懸念される場合には、内部電極への電圧印加を
停止した状態でRFバイアスのみを印加し続けながらプ
ラズマ放電を行っても良い。この場合には、イオン・シ
ースからの実効的なイオン入射が残留電荷の正負に応じ
て自動的に調整され、残留電荷の除去時間を短縮するこ
とができる。
【0060】以上、本発明を3例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、基板の構造、デザイン・ルール、各材料
膜の成膜方法、エッチング条件等の細部については適宜
変更、選択、組合せが可能である。
【0061】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、EM耐性やSM耐性に優れる配線パターン
の形成に不可欠とされる反射防止膜を用いた場合にも、
後工程において該反射防止膜を余すところなく除去し、
得られた配線パターンに対し、微小な接続孔を通じて良
好な上層配線コンタクトを形成することができる。した
がって本発明は、かかる配線形成技術の改良を通じ、微
細なデザイン・ルールにもとづいて製造される半導体装
置の性能、信頼性、微細化、高歩留り化に大きく貢献す
るものである。
【図面の簡単な説明】
【図1】本発明を適用した配線形成のプロセス例におい
て、コンタクトホールを被覆する多層膜の上でレジスト
・パターニングを行った状態を示す模式的断面図であ
る。
【図2】図1のレジスト・パターンをマスクとするドラ
イエッチングにより、反射防止膜の選択除去を行った状
態を示す模式的断面図である。
【図3】図2のレジスト・パターンをマスクとするドラ
イエッチングにより、配線膜の選択除去を行った状態を
示す模式的断面図である。
【図4】図3のレジスト・パターンをアッシングにより
除去した状態を示す模式的断面図である。
【図5】アッシングに伴って生成した図4の密着層表面
の酸化膜をブレイクスルーにより除去した状態を示す模
式的断面図である。
【図6】図5の反射防止膜と密着層の露出部とをドライ
エッチングにより同時に除去し、配線パターンを完成し
た状態を示す模式的断面図である。
【図7】図6の基体の全面を層間絶縁膜で被覆し、配線
パターンに臨むビアホールを開口し、これをプラグで埋
め込んで上層配線コンタクトを形成した状態を示す模式
的断面図である。
【図8】ドライエッチングによる配線膜の選択除去を終
点手前で停止した状態を示す模式的断面図である。
【図9】図8のレジスト・パターンをアッシングした状
態を示す模式的断面図である。
【図10】図9の配線膜の残余部をドライエッチングに
より除去すると共に、反射防止膜も一部除去した状態を
示す模式的断面図である。
【図11】従来の配線形成のプロセス例において、コン
タクトホールを被覆する多層膜の上でレジスト・パター
ニングを行った状態を示す模式的断面図である。
【図12】図11のレジスト・パターンをマスクとする
ドライエッチングにより、多層膜を一括的にパターニン
グして配線パターンを形成した状態を示す模式的断面図
である。
【図13】図12の基体の全面を層間絶縁膜で被覆し、
配線パターンに臨むビアホールを開口した状態を示す模
式的断面図である。
【図14】図13の配線パターンとビアホールに埋め込
まれたプラグとがコンタクト不良を起こした状態を示す
模式的断面図である。
【符号の説明】
1…Si基板 2…拡散層 3,12…層間絶縁膜(S
iOx) 4…コンタクトホール 5,5p…密着層
(Ti/TiN) 6,6p…配線膜(W) 7,7p
…反射防止膜(SiON) 8…多層膜 9…レジスト
・パターン(PR)10…酸化膜(TiOx) 11…
配線パターン 13…ビアホール 14…プラグ(W)

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板上に主として第1のエッチング種で
    エッチングされる密着層と、主として第2のエッチング
    種でエッチングされる配線膜と、主として第1のエッチ
    ング種でエッチングされる反射防止膜とがこの順に積層
    されてなる多層膜を有機膜マスクを介してエッチングす
    ることにより配線パターンを形成する配線形成方法であ
    って、 前記有機膜マスクの開口内に表出する前記反射防止膜を
    前記第1のエッチング種を用いて選択的に除去する第1
    工程と、 同じ開口内に表出する前記配線膜を前記第2のエッチン
    グ種を用いて少なくとジャストエッチング状態となるま
    で選択的に除去する第2工程と、 前記有機膜マスクを除去する第3工程と、 前記密着層の露出部と形成途中の配線パターンの表面に
    残存する前記反射防止膜とを前記第1のエッチング種を
    用いて同時に除去する第4工程とを有することを特徴と
    する配線形成方法。
  2. 【請求項2】 前記第4工程を終了後、前記配線パター
    ンを層間絶縁膜で被覆し、この層間絶縁膜に該配線パタ
    ーンに臨む接続孔を開口し、該接続孔を介して上層配線
    コンタクトを形成することを特徴とする請求項1記載の
    配線形成方法。
  3. 【請求項3】 前記第3工程と前記第4工程との間で、
    前記第2のエッチング種を用いて前記配線膜のオーバー
    エッチングを行うことを特徴とする請求項1記載の配線
    形成方法。
  4. 【請求項4】 前記第3工程では有機膜パターンを酸素
    系化学種を用いて除去し、この除去に起因して前記密着
    層の表面に生成した酸化膜を、該第3工程と前記第4工
    程との間で除去することを特徴とする請求項1記載の配
    線形成方法。
  5. 【請求項5】 前記第1工程から前記第4工程における
    エッチングはすべて、同一のプラズマ・チャンバ内で単
    極式静電チャックを備えたステージ上に前記基板を載置
    した状態で連続的に行い、前記第4工程におけるエッチ
    ングの最終段階は該単極式静電チャックの残留電荷を除
    去するためのプラズマ放電を兼ねて行うことを特徴とす
    る請求項1記載の配線形成方法。
  6. 【請求項6】 前記第1のエッチング種が塩素系エッチ
    ング種、前記第2のエッチング種がフッ素系エッチング
    種であることを特徴とする請求項1記載の配線形成方
    法。
  7. 【請求項7】 前記配線膜がW系材料膜よりなることを
    特徴とする請求項6記載の配線形成方法。
  8. 【請求項8】 前記密着層がTi系材料膜よりなること
    を特徴とする請求項6記載の配線形成方法。
  9. 【請求項9】 前記反射防止膜がSiON系材料膜より
    なることを特徴とする請求項6記載の配線形成方法。
JP492597A 1997-01-14 1997-01-14 配線形成方法 Pending JPH10199861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP492597A JPH10199861A (ja) 1997-01-14 1997-01-14 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP492597A JPH10199861A (ja) 1997-01-14 1997-01-14 配線形成方法

Publications (1)

Publication Number Publication Date
JPH10199861A true JPH10199861A (ja) 1998-07-31

Family

ID=11597187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP492597A Pending JPH10199861A (ja) 1997-01-14 1997-01-14 配線形成方法

Country Status (1)

Country Link
JP (1) JPH10199861A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014121799A (ja) * 2012-12-20 2014-07-03 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、圧電素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014121799A (ja) * 2012-12-20 2014-07-03 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、圧電素子及びその製造方法

Similar Documents

Publication Publication Date Title
TWI458014B (zh) 用以控制多層遮罩之圖案臨界尺寸與完整性的蝕刻製程
KR100491199B1 (ko) 반도체 웨이퍼 에칭에 의한 집적 회로
US6165881A (en) Method of forming salicide poly gate with thin gate oxide and ultra narrow gate width
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
JPH0950986A (ja) 接続孔の形成方法
US5792672A (en) Photoresist strip method
US6074946A (en) Integrated processing for an etch module using a hard mask technique
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
US11742241B2 (en) ALD (atomic layer deposition) liner for via profile control and related applications
US6037250A (en) Process for forming multilevel interconnection structure
JP4108228B2 (ja) 半導体装置の製造方法
JP3319083B2 (ja) プラズマ処理方法
JP2007266291A (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
JPH10199861A (ja) 配線形成方法
JP3208608B2 (ja) 配線形成方法
JP2882284B2 (ja) 導電層形成法
JP3592642B2 (ja) 半導体装置の製造方法
JP3353443B2 (ja) 積層配線のドライエッチング方法
JP2867890B2 (ja) 導電層形成法
US7615164B2 (en) Plasma etching methods and contact opening forming methods
KR100528071B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
JPH1174252A (ja) 半導体装置および製造方法