JPH1018056A - リードフレーム用板とその製造方法 - Google Patents

リードフレーム用板とその製造方法

Info

Publication number
JPH1018056A
JPH1018056A JP8172643A JP17264396A JPH1018056A JP H1018056 A JPH1018056 A JP H1018056A JP 8172643 A JP8172643 A JP 8172643A JP 17264396 A JP17264396 A JP 17264396A JP H1018056 A JPH1018056 A JP H1018056A
Authority
JP
Japan
Prior art keywords
thin layer
lead frame
plate
nial
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8172643A
Other languages
English (en)
Inventor
Hiroshi Yamada
廣志 山田
Shinji Yamaguchi
真二 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Steel Co Ltd
Original Assignee
Daido Steel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Steel Co Ltd filed Critical Daido Steel Co Ltd
Priority to JP8172643A priority Critical patent/JPH1018056A/ja
Publication of JPH1018056A publication Critical patent/JPH1018056A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Laminated Bodies (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ICチップを表面に実装し、且つ配線基板上
に接続されるIC素子に内蔵されるリードフレーム用板
に関し、外装メッキにPdを用い、該Pd薄層とFe−
Ni系合金からなる基板間で局部電池の形成を防ぎ、耐
食性に優れ、低コストのリードフレーム用板とその製造
方法を提供する。 【解決手段】 30〜50wt%のNiを含むFe−Ni
系合金からなる基板2の両面に、NiAl及び/又はN
3Alの薄層4を被覆したリードフレーム用板1。上
記NiAl及び/又はNi3Alの薄層16の表面にPd
の薄層18を被覆したリードフレーム用板10。更に、
30〜50wt%Niを含むFe−Ni系合金からなる基
板12の両面に、Al薄層13とNi薄層15とPd薄
層18を被覆し、この多層板19を400〜800℃に
加熱し、AlとNiを相互に拡散させNiAl及び/又
はNi3Alの薄層16を得る工程を有するリードフレ
ーム用板10の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路(IC)チ
ップを表面に実装し、且つプリント配線基板上等に接続
されるIC素子に内蔵されるリードフレーム用の板と、
その製造方法に関する。
【0002】
【従来の技術とその問題点】これまで、リードフレーム
用の板は図4(A)のように例えば42wt%のNiを含む
Fe−Ni系合金製の厚さ約0.2mmの薄板50が用い
られている。係る薄板50を打抜き加工し、同図(B)の
ようにアイランド52、インナーリード54、及びアウ
ターリード56を形成する。打抜き後のリードフレーム
58のアイランド52付近の表面には、Agの内装メッ
キが施される。次に、上記アイランド52の上面中央に
は、同図(C)のようにICチップ60がダイボンディン
グされる。次いで、このICチップ60と上記インナー
リード54等の間に、同図(D)のようにワイヤ62がボ
ンディングされる。更に、同図(E)のように上記アイラ
ンド52やワイヤ62のボンディング部を包囲するよう
に樹脂のモールディング64が施される。また、周囲の
上記アウターリード56の表面には、同図(F)のように
ハンダ66が外装メッキされる。そして、係る外装メッ
キされたアウターリード56を同図(G)のように、折り
曲げ加工し、所謂IC素子70を得る。上記外装メッキ
のハンダ66は、該IC素子70を図示しない配線基板
上等に接続する際に接点となる。
【0003】ところで、環境保護の観点から、Pbの使
用が規制され始めており、リードフレームにおいてもP
bを含む上記ハンダ66による外装メッキが敬遠されつ
つある。そこで、前記打抜き後のリードフレーム58の
表面全体にPdをメッキし、アウターリード56にメッ
キされた上記Pdメッキ層によって、配線基板上等に接
続する際の接点とすることも行われている。しかし、P
dのメッキ層はリードフレームの基板たる前記Fe−N
i系合金との間に、電位差が大きいため、局部電池を形
成する。この結果、局部電池の作用によって、リードフ
レームの耐食性が低下し腐食するという問題が生じる。
そこで、係る局部電池の形成を防ぐため、Pdのメッキ
層の下地としてPdとの電位差の小さいAu、Ptを予
め被覆することが考えられる。しかし、これらAu、P
tはコストが高いため、実用性に乏しいという別の問題
点を有する。
【0004】
【発明が解決すべき課題】本発明は、前記従来の技術の
問題点を解決し、外装メッキに前記ハンダに替えてPd
を用い、このPdのメッキ等が容易に施せ、且つ、Pd
の薄層と基板との間において前述した局部電池の形成を
防ぎ、耐食性に優れ、しかも低コストで提供可能とする
リードフレーム用板とその製造方法を提案することを目
的とする。
【0005】
【課題を解決するための手段】本発明は、前記課題を解
決するため、発明者らの研究の結果、Pdメッキ層の下
地に耐食性に優れ、安価なNi−Al系の金属間化合物
の薄層を被覆することに、着目してなされたものであ
る。即ち、本発明のリードフレーム用板は、30〜50
wt%のNiを含むFe−Ni系合金の基板の両面に、N
iAl及び/又はNi3Alの薄層を被覆したことを特徴
とする。係るNiAlやNi3Alは、化学的に安定で
耐食性に優れる。また、本発明のリードフレーム用板
は、上記NiAl及び/又はNi3Alの薄層の表面に、
更にPdの薄層を被覆したことをも特徴とする。上記の
NiAlやNi3Alは、Pdとの間で局部電池を生じ
ず、且つ強固に密着する。上記NiAl及び/又はNi3
Alの薄層の厚さは、2〜10μmとされる。2μm未
満では耐食性が低下するおそれがあり、10μmを越え
ると耐食性は飽和し、且つ製造上の時間が長くなるた
め、上記の範囲とした。上記Pdの薄層の厚さは、0.
1〜0.3μmとされる。0.1μm未満では製造上被
覆することが困難で、接点としての安定性にも欠け、ま
た、0.3μmを越えると接点の効果は飽和し、コスト
アップに繋がるため上記の範囲とした。
【0006】また、上記リードフレーム用板を得るため
の製造方法は、30〜50wt%のNiを含むFe−Ni
系合金の基板の両面にAl薄層を被覆する工程と、この
Al薄層の表面にNi薄層を被覆する工程と、これらA
l及びNi薄層を被覆した積層板を400〜800℃に
加熱しAlとNiを相互に拡散させてNiAl及び/又
はNi3Alの薄層を得る工程を有することを特徴とす
る。 拡散処理する際に上記温度範囲としたのは、40
0℃未満では拡散が不十分になることがあり、800℃
を越えるとAlが溶融化するおそれがあるためである。
更に、上記Ni薄層の表面にPdの薄層を被覆する工程
と、この工程の前又は後に、少なくともAl及びNi薄
層を被覆した積層板を400〜800℃に加熱しAlと
Niを相互に拡散させてNiAl及び/又はNi3Alの
薄層を得る製造方法をも特徴とする。前記Ni及びAl
薄層の被覆は、圧延圧接、メッキ、溶射、又は、蒸着の
何れかの方法によって行われる。また、Pd薄層の被覆
は、メッキによるのが好ましい。しかし、蒸着等によっ
て行うこともできる。
【0007】
【発明の実施の形態】以下の本発明の実施に好適な形態
を図面と共に説明する。図1(A)は、前記請求項1に記
載したリードフレーム用板1の部分断面図を示す。中央
の基板2は、厚さ0.15mmの42wt%のNiを含むFe−
Ni系合金からなる。因みにこの合金の組成は、Ni;
42wt%、C;0.03wt%以下、Si;0.5wt%以下、P;
0.01wt%以下、S;0.01wt%以下、残部Feである。こ
の基板2の上下両面には、NiAl及び/又はNi3Al
の金属間化合物からなる厚さ5μmの薄層4が被覆され
ている。通常この薄層4内は、NiAl及びNi3Al
の双方を含み、内側に近い程NiAlの濃度が高く、逆
に表面に近い程Ni3Alの濃度が高くなる所謂傾斜濃
度を有している。 この傾斜濃度を得ることは後述する
製造方法によって可能となる。係る金属間化合物の薄層
4は、化学的に安定な性質を有するので、内部の基板2
を保護すると共に、Pdのような電位的に貴な金属と接
触しても局部電池を形成せず耐食性も高められる。
【0008】図1(B)は、前記請求項2に記載したリー
ドフレーム用板10の部分断面図を示す。中央の基板1
2は、前記と同様の42wt%のNiを含むFe−Ni系
合金からなる。この基板12の上下両面には、前記と同
様のNiAl及び/又はNi3Alの金属間化合物からな
る薄層16が被覆されている。更に、この金属間化合物
の薄層16の表面と、上記基板12の端面には、Pdの
厚さ0.3μmの薄層18が後述するメッキ等により被覆さ
れている。係るPdの薄層18は、リードフレームのア
イランドやインナーリードにおいては、ICチップを実
装するための内装メッキ部分となる。また、アウターリ
ードにおいては、配線基板と接続するための外装メッキ
部分となる。更に、Pdの薄層18は、内側の上記金属
間化合物からなる薄層16に密着し、且つ、その間にお
いて局部電池を形成せず、安定している。
【0009】次に前記リードフレーム用板10につい
て、本発明の製造方法を説明する。図2は、その製造工
程の概略を示し、同図(A)は厚さ0.2mmの42wt%のN
iを含むFe−Ni系合金からなる基板12で、その上
下両面に厚さ0.01mmのAlの薄板(箔)13を積層し、圧
延して圧着した。このAlの薄板13を圧着した基板1
2を、冷間圧延(圧化率27.3%×1パス)し、歪み取り焼
鈍(400℃×1分)を行って、同図(B)に示す厚さ0.16mmの
積層板14を得た。上記Al薄板13の材質は純Al系
(AA1090)である。上記積層板14の上下両面に厚さ0.06
mmのNiの薄板15を同様に圧延圧着し、冷間圧延(圧
化率46.4%×1パス)して、歪み取り焼鈍(400℃×2分)
を行い、同図(C)に示す厚さ0.15mmの積層板17を得
た。上記Ni薄板15の材質も純Ni系(99.9wt%以上)
である。
【0010】次に、この積層板17をPdメッキ浴中に
て電気メッキし、同図(D)に示すように表面に厚さ0.
3μmの均一なPdの薄層18を有する多層板19を得
た。上記メッキに際して、表面側のNi薄板15は、P
dの下地として作用する。そして、上記多層板19をA
r(アルコ゛ン)雰囲気中において、600℃に加熱し、10分間保
持した。係る熱処理は、互いに隣接する前記Alの薄板
13とNiの薄板15との間において、Al原子はNi
薄板15中へ、また、Ni原子はAl薄板13中へそれ
ぞれ進入して拡散する。そして、相手の元素と結合し
て、NiAl及び/又はNi3Alの金属間化合物とな
る。これらの金属間化合物からなる薄層16を中間層に
設けたのが、図2(E)に示すリードフレーム用板10で
ある。
【0011】尚、NiAl及び/又はNi3Alの薄層1
6中においては、先にAl薄板13が位置していた内側
に近い程、Alの分布密度が高いためNiAlを生じ易
いのでその濃度が高く、先にNi薄板15が位置してい
た表面に近い程、Niの分布密度が高いためNi3Al
の濃度が高くなっている。 係る2種類の金属間化合物
の割合は、Al薄板13とNi薄板15の板厚比によっ
て、ある程度制御することができる。前記方法によれ
ば、通常上記2種類の金属間化合物を傾斜濃度を持って
併有することが多い。しかし、本発明においては、片方
の金属間化合物のみでも、耐食性やPdとの密着性等の
点で支障はない。少なくともPdの薄層18のすぐ内側
に、厚さ2μm以上の前記金属間化合物の薄層が存在し
ていれば、本発明の効果を得ることができる。尚、前記
Pdの薄層18のメッキは、前記積層板17の段階で先
に拡散熱処理し、NiAl及び/又はNi3Alの薄層1
6を予め設けた後に行っても良い。
【0012】図3は、本発明のリードフレーム用板を用
いたIC素子を得る製造工程順を示し、同図(A)は、前
記リードフレーム用板1を、同図(B)はその表面にPd
の薄層18をメッキした前記リードフレーム用板10を
示す。このPd薄層18は、従来の内・外装メッキに相
当するため、予めメッキ済みとなる。次に、このリード
フレーム用板10を打抜き加工し、同図(C)のように中
央のアイランド22、その周囲のインナーリード24、
外側のアウターリード26、及び外周の繋ぎ部28から
なるリードフレーム20とする。上記アイランド22の
上面中央には、同図(D)のようにICチップ30がダイ
ボンディングされる。このICチップ30とインナーリ
ード24との間に、上記Pd薄層18を内装メッキとし
て利用し、同図(E)のように、ワイヤ32がボンディン
グされる。
【0013】次いで、同図(F)のように、上記アイラン
ド22やワイヤ32のボンディング部を包むように、樹
脂によるモールディング34が施され、ICチップ30
やワイヤ32が保護される。最後に、上記アウターリー
ド26を外周に沿って折り曲げ、且つ、前記外周の繋ぎ
部28を切断除去すると、同図(G)のようなIC,LS
I素子40を得る。上記アウターリード26を拡大する
と、同図(H)のように、その表面にPdの薄層18を有
するので、上記IC素子40を配線基板の上に接続する
際、当該部分のPd薄層18は従来の外装メッキとして
の役割を果たす。勿論、上記アウターリード26の表面
に外装メッキを従来同様に個別に施して、配線基板上に
接続することもできる。
【0014】次に、前記製造方法によって得られたリー
ドフレーム用板10(実施例)と、比較例の板を耐食性等
について特性試験を行った。比較例は、リードフレーム
用板10に用いたものと同じ基板12(厚さは0.15mm)の
両面に、直に同じ厚さのPdをメッキしたPdの薄層1
8を有する板である。両方の板の寸法も共通である。先
ず、JIS Z2371に基づく塩水噴霧試験を行った。この試
験は、実施例と比較例の各板に5%塩水をシャワー状に
間欠的に噴霧して、24時間後までに発生した錆の面積
率を測定した。その結果を表1に示す。また、メッキの
容易さを比較するため、濡れ力を測定した。この試験
は、溶融(約230℃)したハンダ浴に上方から上記各板
を、 それらの下端を同じ長さだけ液面内に入れ、所定
時間経過した後に引き上げる際に、溶けたハンダ浴と各
板の表面が互いに引き合う力が平衡した状態における濡
れ力を測定した。その結果も表1に示す。
【0015】
【表1】
【0016】表1によれば、錆の面積率は、実施例では
3%であったのに対し、比較例では24%と8倍も認め
られた。この結果から、比較例では表面のPd薄層18
と基板12との間に局部電池が形成され、噴霧された塩
水によって錆が著しく進行したものと考えられる。一
方、実施例ではPdの薄層18と基板12の間に前記N
iAl等の金属間化合物の薄層16を介在させているた
め、上記局部電池が形成されず、且つ金属間化合物も安
定しているので錆を抑制したものと考えられる。また、
表1によれば、濡れ力は双方とも2.6mNと同じであ
った。この結果から、実施例はメッキの容易さの点で
は、比較例と同様の容易さを有することが理解される。
因みに、メッキの容易さの指標として、濡れ力は1.5
mN以上必要とされている。以上の試験結果から、実施
例の板は、耐食性に優れると共に、メッキの容易性も併
有するので、リードフレーム用板として使用した場合、
格段に優れた作用を発揮することが容易に理解される。
【0017】本発明は、以上の各形態に限定されるもの
ではない。基板の材質について、前記の42wt%Ni−
Fe合金は、ICチップのSi基板と熱膨張率が同様な
点で優れているが、最も低膨張の36wt%Ni−Fe合
金(インバ)や、40〜50wt%Ni−Fe合金(PBパ
ーマロイ)、低廉な32wt%Ni−Fe合金、又はこれ
らにCu,Cr,Mo,W,Nb等を1〜4wt%程度添
加したFe−Ni系合金を用いることもできる。また、
AlやNiの薄板も前記金属間化合物を生成可能であれ
ば、前記形態の純Al系等に限らず、Al又はNiをベ
ースとする各種の合金を使用できる。更に、Pdの薄層
もPdをベースとする合金、特に白金族元素を添加した
ものを用いたり、Pdの被覆方法も溶融メッキ、化学気
相メッキ、又は溶射を用いることもできる。また、Al
とNiの薄層の被覆は、基板の両面に各々1層ずつに限
らず、2層ずつを被覆しても良く、或いは、Alの両側
にNiを積層したものを両面に被覆することもできる。
【0018】
【発明の効果】以上のように請求項1の発明によれば、
基板の両面にNiAl等の金属間化合物の薄層を被覆し
たので、その表面にPdの薄層をメッキ等にて被覆して
も局部電池を形成せず、耐食性に優れると共に、請求項
5の製造方法と相まって安価にリードフレーム用板を提
供することができる。また、請求項2の発明によれば、
上記NiAl等の金属間化合物の薄層の表面に更にPd
の薄層を被覆したので、上記の耐食性と共に、このPd
薄層が内・外装メッキを兼ねることもでき、請求項6の
製造方法と相まって安価にリードフレーム用板を提供す
ることができる。
【0019】請求項5の製造方法の発明によれば、簡単
な工程により基板の両面にNiAl等の金属間化合物の
薄層を被覆したリードフレーム用板を量産でき、安価に
提供することが可能になる。更に、請求項6の製造方法
の発明では、上記に加え、Niの薄層がPdメッキの下
地層をも兼ねることができ、Pdの薄層を強固に被覆し
たリードフレーム用板を提供することができる。
【図面の簡単な説明】
【図1】(A)は本発明のリードフレーム用板の一つの形
態の断面図、(B)は別の形態の断面図である。
【図2】(A)乃至(E)は、本発明のリードフレーム用板
の製造工程を示す概略断面図である。
【図3】(A)乃至(G)は、本発明のリードフレーム用板
を用いたIC素子の製造工程を示す概略図である。
(H)は(G)中の一点鎖線内の拡大断面図である。
【図4】(A)乃至(G)は、従来のリードフレーム用板を
用いたIC素子の製造工程を示す概略図である。
【符号の説明】
1,10……………………リードフレーム用板 2,12……………………基板 4,16……………………NiAl及び/又はNi3
lの薄層 18…………………………Pdの薄層 13…………………………Al薄層 15…………………………Ni薄層
【表1】

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 30〜50wt%のNiを含むFe−Ni
    系合金の基板の両面に、NiAl及び/又はNi3Alの
    薄層を被覆したことを特徴とするリードフレーム用板。
  2. 【請求項2】 30〜50wt%のNiを含むFe−Ni
    系合金の基板の両面に、NiAl及び/又はNi3Alの
    薄層を被覆すると共に、これらの表面にPdの薄層を被
    覆したことを特徴とするリードフレーム用板。
  3. 【請求項3】 前記NiAl及び/又はNi3Alの薄層
    の厚さが、2〜10μmである請求項1又は2に記載の
    リードフレーム用板。
  4. 【請求項4】 前記Pdの薄層の厚さが、0.1〜0.
    3μmである請求項2又は3に記載のリードフレーム用
    板。
  5. 【請求項5】 30〜50wt%のNiを含むFe−Ni
    系合金の基板の両面にAl薄層を被覆する工程と、この
    Al薄層の表面にNi薄層を被覆する工程と、これらA
    l及びNi薄層を被覆した積層板を400〜800℃に
    加熱しAlとNiを相互に拡散させてNiAl及び/又
    はNi3Alの薄層を得る工程を有することを特徴とす
    るリードフレーム用板の製造方法。
  6. 【請求項6】 30〜50wt%のNiを含むFe−Ni
    系合金の基板の両面にAl薄層を被覆する工程と、この
    Al薄層の表面にNi薄層を被覆する工程と、このNi
    薄層の表面にPdの薄層を被覆する工程と、このPdの
    薄層を被覆する工程の前又は後に、少なくともAl及び
    Ni薄層を被覆した積層板を400〜800℃に加熱し
    AlとNiを相互に拡散させてNiAl及び/又はNi3
    Alの薄層を得る工程を有することを特徴とするリード
    フレーム用板の製造方法。
JP8172643A 1996-07-02 1996-07-02 リードフレーム用板とその製造方法 Withdrawn JPH1018056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8172643A JPH1018056A (ja) 1996-07-02 1996-07-02 リードフレーム用板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8172643A JPH1018056A (ja) 1996-07-02 1996-07-02 リードフレーム用板とその製造方法

Publications (1)

Publication Number Publication Date
JPH1018056A true JPH1018056A (ja) 1998-01-20

Family

ID=15945693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8172643A Withdrawn JPH1018056A (ja) 1996-07-02 1996-07-02 リードフレーム用板とその製造方法

Country Status (1)

Country Link
JP (1) JPH1018056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380650C (zh) * 2000-02-18 2008-04-09 株式会社日立制作所 半导体集成电路器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380650C (zh) * 2000-02-18 2008-04-09 株式会社日立制作所 半导体集成电路器件及其制造方法

Similar Documents

Publication Publication Date Title
JP4489193B2 (ja) 多層メッキリードフレーム
JPH09266280A (ja) 半導体素子実装用リードフレーム
JPS60257160A (ja) 半導体装置
JP2576830B2 (ja) リードフレーム
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
US4767049A (en) Special surfaces for wire bonding
JP3462308B2 (ja) 熱伝導複合材料の製造方法
WO1998034278A1 (fr) Materiau pour cadre de montage
JPH1018056A (ja) リードフレーム用板とその製造方法
JP3026485B2 (ja) リードフレーム材とその製法
JPH05109947A (ja) 熱伝導材料とその製造方法
JPH03227621A (ja) 熱伝導複合材料
JP2602161B2 (ja) 高放熱性集積回路パッケージ
JP3066952B2 (ja) リードフレーム材
JP3037485B2 (ja) 熱伝導材料とその製造方法
JPH01169955A (ja) 半導体装置
JPS60206053A (ja) リ−ドフレ−ム
JP3850090B2 (ja) 電子部品用複合材料
JP3148488B2 (ja) セラミックパッケージ用リードフレーム材料
JPS5917880B2 (ja) 電気装置用基板
JPH0512858B2 (ja)
JPH0290661A (ja) 半導体装置用リードフレームおよび半導体装置
JP2000232196A (ja) リードフレーム
JPH04152661A (ja) Ic用リードフレーム
JPH0575008A (ja) 熱伝導材料とその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902