JPH10164397A - フリッカ除去装置 - Google Patents

Abstract

(57)【要約】 【課題】 動画像および静止画像に適応して、映像信号
中に含まれるフリッカ成分を除去する。 【解決手段】 入力された画像の垂直低域成分と垂直高
域成分（フリッカ成分）を分離する。上記分離された垂
直高域成分より視覚上フリッカの目立たない解像度成分
を分離し、加算回路を用いて垂直低域成分に上記解像度
成分を加算する。その際、入力された画像で動き検出を
行いその結果に応じて解像度成分のフィードバック量を
制御する。そして、加算回路から出力される画像より１
フィールド単位のインターレース画像を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲーム機やパーソ
ナルコンピュータ（以下、パソコンと記す。）等より出
力される映像信号に含まれるフリッカ成分の除去を行い
テレビジョン（以下、テレビ、あるいはＴＶと記す。）
等の表示装置に表示する際のフリッカ除去装置に関する
ものである。

【０００２】

【従来の技術】パソコンの出力（表示画像）を従来の家
庭用テレビ画面上に表示する場合、パソコンの表示が順
次走査（以下、ノンインターレース走査と記す。）であ
るのに対して、テレビの表示はインターレース走査であ
る。そのためノンインターレース走査で送られてきた画
像データ（以下、ノンインターレース画像と記す。）を
インターレース走査の画像（以下、インターレース画像
と記す。）に変換する必要があるが、テレビ画面上にフ
リッカが発生して非常に見苦しい画像になる。以下、パ
ソコンおよびテレビの画面表示方法、フリッカの発生要
因、および従来のフリッカ除去装置について説明する。

【０００３】まず始め、パソコンの画面表示方法（画面
表示モード）について簡単に説明する。パソコンの画面
表示モードに関しては複数のモードが存在する。その中
で、よく用いられているＶＧＡ規格について簡単に説明
する。ＶＧＡ規格では、１ラインの有効画素数を６４０
画素とし、１フレームの有効走査線数を４８０ラインと
規定している。また、ディスプレイ上には上記画像をノ
ンインターレースで表示する。なお、フレーム周波数に
関しては明確な規定がない。（およそ６０Ｈｚのフレー
ム周波数で出力される場合が多い。）次に、テレビの画
面表示方法（画面表示モード）について説明する。ＩＴ
Ｕ−Ｒ勧告ＢＴ．６０１（システム５２５）によるとテ
レビ画面の水平方向の有効画素数は７２０画素（１３．
５ＭＨｚサンプリング時）、１フレームの有効走査線数
は４８６ラインとなっている。また、テレビはフィール
ド周波数が５９．９４Ｈｚのインターレース画像として
ディスプレイ上に表示される。従って、パソコンより出
力されるＶＧＡ出力を単純にインターレース画像に変換
しテレビ画面に表示するとフリッカが発生し非常に見苦
しい画像になる。

【０００４】次に、図１４〜図１６を用いてノンインタ
ーレース画像をインターレース画像に変換する際に発生
するフリッカの発生プロセスについて簡単に説明する。
図１４はノンインターレース画像の空間周波数の特性を
示す図であり、走査線数５２５ライン、フレーム周波数
６０Ｈｚの場合を示している。図において、横軸は時間
軸方向の空間周波数を示し、縦軸は垂直方向の空間周波
数を示している。ノンインターレース画像の場合は時間
軸方向には６０Ｈｚの間隔で、また垂直方向には５２５
ラインの間隔で上記ノンインターレース画像の空間周波
数上の特性（以下、周波数スペクトラムと記す。）が繰
り返し現れる。（図１４参照）

【０００５】図１５はインターレース画像の空間周波数
特性を示す図であり、詳しくは、図１４に示す周波数ス
ペクトラム有するノンインターレース画像をインターレ
ース画像に変換した際の空間周波数上の特性（周波数ス
ペクトラム）を示している。（フィールド周波数６０Ｈ
ｚ、走査線数５２５本のインターレース画像）なお、図
中、横軸は時間軸方向の空間周波数を示し、縦軸は垂直
方向の空間周波数を示す。ノンインターレース画像をイ
ンターレース画像に変換した際に発生するフリッカは、
垂直方向の高域成分が時間軸方向からみた場合垂直方向
の低域成分に折り返してくるため発生する。図中斜線を
施した部分が時間軸方向からみた際の、垂直方向の高域
成分折り返し部分（フリッカ成分）に相当する。

【０００６】図１６はインターレース画像の２次元周波
数特性を示す図である。図中、横軸は水平方向の空間周
波数を示し、縦軸は垂直方向の空間周波数を示す。な
お、図中斜線を施した部分が、２次元周波数上での上記
垂直方向の折り返し成分（フリッカ成分）となる。従っ
て、垂直方向の高域成分を抑圧することによりフリッカ
を除去することができる。

【０００７】図１７は従来のフリッカ除去装置のブロッ
ク構成図である。なお、この従来例ではＶＧＡ規格に基
づく信号をＮＴＳＣ標準画像に変換する場合について説
明する。図において、１ａ〜１ｃはＶＧＡ信号（ＶＧＡ
規格に基づくＲ、Ｇ、Ｂ信号）の入力端子、２はＶＧＡ
信号の同期信号の入力端子、４ａ〜４ｃは入力されたア
ナログ映像信号をディジタル映像信号に変換するアナロ
グ／ディジタル変換回路（以下、Ａ／Ｄ変換回路、ある
いはＡ／Ｄと記す。）、５は入力端子２より入力される
ＶＧＡ信号の同期信号より垂直同期信号、および水平同
期信号を検出する第１の同期検出回路、６は第１の同期
検出回路５より出力される同期信号を基準にしてクロッ
クを発生する第１のＰＬＬ回路、２００ａ〜２００ｃは
入力されたディジタル映像信号の垂直方向の低域成分を
抽出する第１の垂直低域通過フィルタ（以下、第１のＶ
ＬＰＦと記す。）、８ａ〜８ｃは第１のＶＬＰＦ２００
ａ〜２００ｃより出力されるディジタル映像信号を記憶
するフレームメモリである。

【０００８】２０１は上記第１のＶＬＰＦ２００ａ〜２
００ｃ中のラインメモリ５２、５３、および上記フレー
ムメモリ８ａ〜８ｃへのディジタル映像信号の書き込
み、および読み出し制御信号を発生する第１のメモリ制
御回路、１３ａ〜１３ｃはフレームメモリ８ａ〜８ｃよ
り出力されるディジタル映像信号をアナログ映像信号に
変換するディジタル／アナログ変換回路（以下、Ｄ／Ａ
変換回路、あるいはＤ／Ａと記す。）、３は入力された
Ｒ、Ｇ、Ｂ信号を輝度信号（以下、Ｙ信号と記す。）、
および２つの色差信号（以下、Ｒ−Ｙ信号、およびＢ−
Ｙ信号と記す。）に変換するマトリクス回路である。

【０００９】１４はマトリクス回路３より出力されるＹ
信号に垂直同期信号、および水平同期信号を付加する同
期付加回路、１５はマトリクス回路３より出力される２
つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を変調
色信号（以下、Ｃ信号と記す。）に変換するクロマエン
コーダ回路、１６はＴＶ側の同期信号の入力端子、１７
は入力端子１６より入力されるＴＶ信号の同期信号より
垂直同期信号、および水平同期信号を検出する第２の同
期検出回路、１８は第２の同期検出回路１７より出力さ
れる同期信号を基準にしてクロックを発生する第２のＰ
ＬＬ回路、１９ａおよび１９ｂはＹ信号およびＣ信号の
出力端子である。

【００１０】図１８は例えば特開平７−９５４９０号公
報に示された従来の第１のＶＬＰＦ２００のブロック構
成図である。図において、５１はディジタル映像信号の
入力端子、５４は第１のメモリ制御回路２０１より出力
されるメモリ制御信号の入力端子、５８はディジタル映
像信号の出力端子、５２、５３は入力されたディジタル
映像信号を１ライン遅延するラインメモリ、５５ａ、５
５ｃは入力されたディジタル映像信号に０．２５を乗算
する乗算回路、５５ｂは入力されたディジタル映像信号
に０．５を乗算する乗算回路、５６は加算回路である。
図１９は図１８に示す第１のＶＬＰＦ２００の周波数特
性を示す図である。図において、横軸は垂直方向の空間
周波数を、縦軸には振幅特性を示す。

【００１１】以下、図１７〜図１９を用いて従来のフリ
ッカ除去装置の動作を説明する。なお、本従来例ではＶ
ＧＡ規格に基づき入力されたノンインターレース画像を
インターレース画像に変換し出力する場合について説明
する。入力端子１ａ〜１ｃを介して入力されたＲ、Ｇ、
およびＢ信号はＡ／Ｄ変換回路４ａ〜４ｃでディジタル
映像信号に変換される。一方、入力端子２を介して入力
されたＶＧＡ信号の同期信号は第１の同期検出回路５で
垂直同期信号、および水平同期信号が分離される。第１
の同期検出回路５で分離された水平同期信号は第１のＰ
ＬＬ回路６に入力される。第１のＰＬＬ回路６では上記
入力された水平同期信号を基準にしてＶＧＡ側の基準ク
ロックを発生する。第１のＰＬＬ回路６で発生した上記
クロックはＡ／Ｄ変換回路４ａ〜４ｃ、および第１のメ
モリ制御回路２０１へ入力される。なお、第１の同期検
出回路５で検出された垂直同期信号、および水平同期信
号は第１のメモリ制御回路２０１へも入力される。

【００１２】第１のメモリ制御回路２０１では第１の同
期検出回路５より出力されるＶＧＡ信号の水平同期信号
を用いて第１のＶＬＰＦ２００中のラインメモリ５２、
５３へのディジタル映像信号の書き込みおよび読み出し
制御信号を発生する。例えば、上記ラインメモリ５２、
５３にＦＩＦＯ（ファーストインファーストアウト）メ
モリを使用した場合は、第１のメモリ制御回路２０１か
らは書き込みおよび読み出し時のラインアドレスリセッ
ト信号、書き込みおよび読み出し可能信号（ＥＮＡＢＬ
信号）、ならびに書き込みおよび読み出しクロック信号
が出力される。また、第１のメモリ制御回路２０１では
第１の同期検出回路５より出力される垂直同期信号、お
よび水平同期信号を用いてフレームメモリ８ａ〜８ｃへ
のディジタル映像信号の書き込み制御信号も発生する。
なお、フレームメモリ８ａ〜８ｃの具体的な制御方式に
関しては後述する。また、本従来例では第１のＶＬＰＦ
２００中のラインメモリ５２、５３に上記ＦＩＦＯメモ
リを用いるものとする。

【００１３】Ａ／Ｄ変換回路４ａ〜４ｃでディジタル映
像信号に変換されたＲ、Ｇ、およびＢ信号は第１のＶＬ
ＰＦ２００ａ〜２００ｃへ入力される。以下、図１８を
用いて第１のＶＬＰＦ２００の動作を説明する。入力端
子５１を介して入力されたディジタル映像信号は乗算回
路５５ａ、およびラインメモリ５２に入力される。ライ
ンメモリ５２では入力されたディジタル映像信号を１ラ
イン遅延し出力する。ラインメモリ５２より出力された
ディジタル映像信号は乗算回路５５ｂ、およびラインメ
モリ５３に入力される。ラインメモリ５３では、ライン
メモリ５２と同様に入力されたディジタル映像信号を１
ライン遅延して出力する。ラインメモリ５３の出力は乗
算回路５５ｃに入力される。

【００１４】乗算回路５５ａ、５５ｃに入力されたディ
ジタル映像信号は０．２５が乗算され出力される。（具
体的には、データが２ビットシフトされ出力される。）
また、乗算回路５５ｂへ入力されたディジタル映像信号
は０．５が乗算され出力される。（具体的には、データ
が１ビットシフトされ出力される。）乗算回路５５ａ〜
５５ｃの出力は加算回路５６で加算され、垂直方向の高
域成分が除去され出力端子５８を介してフレームメモリ
８へ出力される。なお、図１９に上記第１のＶＬＰＦ２
００の周波数特性を示した。また、ラインメモリ５２、
５３は、入力端子５１を介して第１のメモリ制御回路２
０１より出力される上記データ書き込み制御信号、およ
びデータ読み出し制御信号に基づき上記ディジタル映像
信号のメモリ内への書き込み、および読み出し制御を行
う。

【００１５】第１のＶＬＰＦ２００ａ〜２００ｃで垂直
高域成分が除去されたディジタル映像信号はフレームメ
モリ８ａ〜８ｃへ入力される。以下、フレームメモリ８
への上記ディジタル映像信号の書き込み動作について説
明する。第１のメモリ制御回路２０１では６０Ｈｚのフ
レーム周波数で入力されるノンインターレースのディジ
タル映像信号をフィールド周波数６０Ｈｚのインターレ
ースのディジタル映像信号に変換するための制御信号を
フレームメモリ８へ出力する。具体的には、フレームメ
モリ８への書き込み時にフレーム構造で入力されるディ
ジタル映像信号をフィールド構造に変換し書き込む。

【００１６】以下、第１のメモリ制御回路２０１より出
力されるフレームメモリ８へのデータ書き込み制御信号
の発生方法について説明する。まず始め、第１の同期検
出回路５より垂直同期信号が入力されると第１のメモリ
制御回路２０１では次にフレームメモリ８に書き込むデ
ィジタル映像信号のフィールドを設定する。そして、前
記フィールド設定結果が第１フィールドの場合は奇数ラ
インのみをフレームメモリ８へ書き込むための制御信号
を発生し、第２フィールドの場合は偶数ラインのみをフ
レームメモリ８へ書き込むための制御信号を発生する。
なお、上記制御は第１の同期検出回路５より出力される
水平同期信号を用いて上記偶数／奇数ラインを判別し行
う。なお、その際、本従来例ではフレームメモリ８へは
ＶＧＡ信号の有効映像信号部分のみが書き込まれるよう
に制御する。

【００１７】フレームメモリ８ａ〜８ｃに入力されたノ
ンインターレースのディジタル映像信号は第１のメモリ
制御回路２０１より出力される上記書き込み制御信号に
基づきフィールド構造のディジタル映像信号（インター
レース構造のディジタル映像信号）に変換されフレーム
メモリ８ａ〜８ｃ内へ記憶される。なお、本従来例では
フレームメモリ８は第１フィールド用、および第２フィ
ールド用の２枚のフィールドメモリで構成されているも
のとする。よって、上記ノンインターレース構造のディ
ジタル映像信号をフレームメモリ８へ書き込む際は１フ
ィールドごとに使用する上記フィールドメモリを切替え
る。その際に、フィールドメモリの切替え制御信号も上
記フィールド判別結果に基づき上記第１のメモリ制御回
路２０１より出力される。

【００１８】一方、入力端子１６を介して入力されたＴ
Ｖ側の同期信号は第２の同期検出回路１７で垂直同期信
号、および水平同期信号が検出される。その際、フィー
ルドの判別も上記第２の同期検出回路１７で行われる。
第２のＰＬＬ回路１８では、第２の同期検出回路１８で
検出された水平同期信号を基準にしてテレビ側の基準ク
ロックを発生する。第２のＰＬＬ回路１８で発生した上
記クロックはＤ／Ａ変換回路１３ａ〜１３ｃ、および第
１のメモリ制御回路２０１へ入力される。なお、第２の
同期検出回路１７で検出された垂直同期信号、水平同期
信号、およびフィールド判別結果は第１のメモリ制御回
路２０１へも入力される。

【００１９】第１のメモリ制御回路２０１では、テレビ
側の上記垂直同期信号、水平同期信号、およびフィール
ド判別結果をもとに上記フレームメモリ８内に記憶され
たインターレース画像を読み出すための読み出し制御信
号（上記フィールドメモリの切り換え信号、データの読
み出しアドレス、読み出し制御信号など）を発生する。
フレームメモリ８ａ〜８ｃでは第１のメモリ制御回路２
０１より出力される上記読み出し制御信号に基づきイン
ターレース構造のディジタル映像信号を出力する。

【００２０】フレームメモリ８ａ〜８ｃより読み出され
たインターレース構造のディジタル映像信号はＤ／Ａ変
換回路１３ａ〜１３ｃに入力される。Ｄ／Ａ変換回路１
３ａ〜１３ｃでは入力されたインターレース構造のディ
ジタル映像信号をインターレース構造のアナログ映像信
号に変換する。Ｄ／Ａ変換回路１３ａ〜１３ｃより出力
されるＲ、Ｇ、およびＢ信号は、マトリクス回路３でＹ
信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−
Ｙ信号）に変換される。マトリクス回路３より出力され
るＹ信号は同期付加回路１４で垂直同期信号、および水
平同期信号が付加された後に出力端子１９ａを介して出
力される。なお、同期付加回路１４は第２の同期検出回
路１７より出力される垂直同期信号、水平同期信号、お
よびフィールド判別結果に基づき同期信号を発生しＹ信
号に付加する。

【００２１】また、２つの色差信号（Ｒ−Ｙ信号、およ
びＢ−Ｙ信号）はクロマエンコーダ回路１５で変調色信
号（Ｃ信号）に変換され出力端子１９ｂを介して出力さ
れる。なお、クロマエンコードの際（２つの色差信号を
変調色信号に変換する際）には第２の同期検出回路１４
より出力される垂直同期信号、水平同期信号、およびフ
ィールド判別結果に基づき２つの色差信号に変調を施
す。変調の施された変調色信号（Ｃ信号）は出力端子１
９ｂを介して出力される。

【００２２】

【発明が解決しようとする課題】従来のフリッカ除去装
置は以上のように構成されており、フリッカの目立ちに
くい動画に対しても静止画同様に垂直方向の帯域を制限
しているため、動画像の解像度低下を招く。また２つの
インターレース画像からノンインターレース画像を構成
してこれに対して従来のフリッカ除去を行った場合、動
画像においては垂直方向の信号帯域を制限する際に時間
軸方向の帯域も制限されため、時間軸方向のぼけが目立
ってしまうという問題点がある。

【００２３】本発明は上記のような問題点を解決するた
めになされたもので、静止画像と動画像に応じてフリッ
カの抑制度を制御することで、動画像においてぼけやぶ
れの少ない最適なフリッカ抑圧のできるフリッカ除去装
置を得ることを目的とする。

【００２４】

【課題を解決するための手段】本発明に係るフリッカ除
去装置においては、入力された映像信号より動き検出を
行う動き検出手段と、入力された映像信号の垂直高域成
分と垂直低域成分とを分離する第１の周波数分離手段
と、前記第１の周波数分離手段より出力される垂直高域
成分中のフリッカ成分を抑圧する抑圧度の異なる第１お
よび第２のフリッカ抑圧手段と、前記第１のフリッカ抑
圧手段と第２のフリッカ抑圧手段の出力を切替える切替
え手段と、前記第１の周波数分離手段より出力される垂
直低域成分と前記切替え手段の出力を加算する加算手段
を有し、前記動き検出手段で動きが検出された際は、フ
リッカ抑圧度の小さい第２のフリッカ抑圧手段の出力を
選択するよう前記切替え手段を制御するように構成する
ものである。

【００２５】また、入力映像信号より動き検出を行う動
き検出手段と、入力映像信号の垂直高域成分と垂直低域
成分を分離する第１の周波数分離手段と、前記第１の周
波数分離手段より出力される垂直高域成分中のフリッカ
成分を抑圧する複数の振幅制限特性をもった第１の振幅
制限手段と、前記第１の周波数分離手段より出力される
垂直低域成分と前記第１の振幅制限手段の出力を加算す
る加算手段を有し、前記動き検出手段で動きが検出され
た際は、フリッカ抑圧度の小さい振幅制限を行い、動き
が検出されない場合はフリッカ抑圧度の大きい振幅制限
を行うよう前記第１の振幅制限手段を制御するように構
成するものである。

【００２６】また、入力映像信号より動き検出を行う動
き検出手段と、入力映像信号の垂直高域成分と垂直低域
成分を分離する制限帯域の異なる第２と第３の周波数分
離手段と、前記第２の周波数分離手段から出力される垂
直高域成分と前記第３の周波数分離手段から出力される
垂直高域成分を切替える第１の切替え手段と、前記第２
の周波数分離手段から出力される垂直低域成分と前記第
３の周波数分離手段から出力される垂直低域成分を切替
える第２の切替え手段と、前記第１の切替え手段より出
力される垂直高域成分中のフリッカ成分を抑圧する複数
の振幅制限特性をもつ第１の振幅制限手段と、前記第２
の切替え手段より出力される垂直低域成分と前記第１の
振幅制限手段の出力を加算する加算手段を備え、前記動
き検出手段で動きが検出された場合は、垂直高域成分の
抽出度の小さい第３の周波数分離手段からの出力を選択
するよう前記第１および第２の切替え手段を制御し、さ
らにフリッカ抑圧度の小さい振幅制限を行うことと、動
きが検出されない場合は垂直高域成分の抽出度の大きい
第２の周波数分離手段からの出力を選択するよう前記第
１および第２の切替え手段を制御し、さらにフリッカ抑
圧度の大きい振幅制限を行うよう第１の振幅制限手段を
制御するように構成するものである。

【００２７】また、入力された映像信号を１フレーム分
記憶するための記憶手段と、入力された映像信号のフレ
ーム差分をとるフレーム差分手段を有し、前記フレーム
差分手段の出力を所定値と比較し該フレーム差分値の絶
対値が前記所定値以上の場合に前記動き成分を検出する
よう前記動き検出手段を構成するものである。

【００２８】また、上記第２または第３の周波数分離手
段としてローパスフィルタを用いて、ローパスフィルタ
のタップ係数を切替えることで異なった帯域をもつ垂直
低域成分を出力するように構成するものである。

【００２９】また、１フィールド単位で入力されるイン
ターレース画像のフリッカ成分を除去するフリッカ除去
装置において、入力されたインターレースの画像をノン
インターレス画像に構成して記憶するための記憶手段
と、入力されたインターレース画像のフレーム差分をと
るフレーム差分手段と、動き検出を行う動き検出手段
と、入力されたインターレース画像より垂直方向の低域
成分と高域成分を分離する第４の周波数分離手段と、前
記第４の周波数分離手段より出力される垂直方向の高域
成分の振幅を制限する第２の振幅制限手段と、上記第４
の周波数分離手段より出力される垂直方向の低域成分と
前記第２の振幅制限手段の出力を加算する加算手段を有
し、入力された映像信号と前記記憶手段に記憶された映
像信号の差分を前記フレーム差分手段により算出し、前
記フレーム差分手段の出力を所定値と比較することで動
き成分を検出し、前記動き検出手段で動きが検出されな
い場合には前記記憶手段に記憶された前フィールドの映
像信号を用いて前記第４の周波数分離手段により周波数
分離を行い、動きが検出された場合はフリッカ除去を行
わないように制御するように構成するものである。

【００３０】

【発明の実施の形態】本発明の実施の形態であるフリッ
カ除去装置においては、フリッカ成分を除去する際、ま
ず第１の周波数分離手段により、入力された映像信号の
垂直高域成分と垂直低域成分を分離する。一方、入力さ
れた映像信号から動き検出手段により動きを検出する。
上記動き検出情報に基づき、上記動き検出手段で動きが
検出されない場合には第１のフリッカ抑圧手段の出力
を、動きが検出された場合は第２のフリッカ抑圧手段の
出力を上記切替え手段により切替える。そして、第１の
周波数分離手段で分離された上記垂直低域成分と上記切
替え手段の出力を加算する。加算されフリッカ成分の除
去された映像信号をインターレース画像として出力す
る。

【００３１】また、フリッカ成分を除去する際、まず第
１の周波数分離手段により、入力された映像信号の垂直
高域成分と垂直低域成分を分離する。一方、入力された
映像信号から動き検出手段により動きを検出する。上記
動き検出情報に基づき、第１の振幅制限手段で上記垂直
高域成分に施す振幅制限特性を切替える。その際、前記
動き検出手段で動きが検出された際は、フリッカ抑圧度
の小さい振幅制限を、動きが検出されない場合はフリッ
カ抑圧度の大きい振幅制限を行うように制御する。そし
て、第１の周波数分離手段で分離された上記垂直低域成
分と上記第１の振幅制限手段の出力を加算する。加算さ
れフリッカ成分の除去された映像信号をインターレース
画像として出力する。

【００３２】また、フリッカ成分を除去する際、まず制
限帯域の異なる第２と第３の周波数分離手段により、入
力された映像信号の垂直高域成分と垂直低域成分を分離
する。一方、入力された映像信号から動き検出手段によ
り動きを検出する。上記動き検出情報に基づき、第１の
切替え手段により第２の周波数分離手段から出力される
垂直高域成分と第３の周波数分離手段から出力される垂
直高域成分を切替える。また、上記動き検出情報に基づ
き、第２の切替え手段により前記第２の周波数分離手段
から出力される垂直低域成分と前記第３の周波数分離手
段から出力される垂直低域成分を切替える。その際、前
記動き検出手段で動きが検出された場合は、垂直高域成
分の抽出度の小さい第３の周波数分離手段の出力を選択
し、動きが検出されない場合は垂直高域成分の抽出度の
大きい第２の周波数分離手段の出力を選択するよう上記
第１および第２の切替え手段を制御する。また、上記動
き検出情報に基づき、第１の振幅制限手段で上記第１の
切替え手段の出力に施す振幅制限特性を切替える。その
際、前記動き検出手段で動きが検出された際は、フリッ
カ抑圧度の小さい振幅制限を、動きが検出されない場合
はフリッカ抑圧度の大きい振幅制限を行うように制御す
る。そして、上記第１の振幅制限手段から出力される垂
直高域成分と上記第２の切替え手段から出力される垂直
低域成分を加算する。加算されフリッカ成分の除去され
た映像信号をインターレース画像として出力する。

【００３３】また、上記入力された映像信号の動き成分
を検出する際、記憶手段により上記入力映像信号を１フ
レーム分記憶し、フレーム差分手段によりフレーム差分
をとる。そして、前記フレーム差分値をあらかじめ決め
た所定値と比較する。上記動き検出手段では、上記フレ
ーム差分値が所定値以上の場合に上記動き成分が検出さ
れたと判断する。

【００３４】また、上記第２および第３の周波数分離手
段の出力を切替える第１および第２の切替え手段におい
て、上記第２および第３の周波数分離手段をディジタル
フィルタで構成し、タップ係数を切替えることで異なっ
た帯域をもつ垂直低域成分を出力するように構成する。

【００３５】また、１フィールド単位で入力されるイン
ターレース画像のフリッカ成分を除去する際、まず記憶
手段によりインターレースの画像をノンインターレース
の画像に構成して記憶する。一方、入力された映像信号
から動き検出手段により動きを検出する。入力されたフ
ィールド映像信号と上記記憶手段から読み出された１フ
ィールド前のフィールド映像信号とを用いて、上記第４
の周波数分離手段により垂直高域成分と垂直低域成分を
分離し、第２の振幅制限手段により前記垂直高域成分の
振幅制限を行う。上記動き検出手段により動きが検出さ
れない場合は、上記第２の振幅制限手段により垂直高域
成分の振幅を制限し、上記動き検出手段で動きが検出さ
れた場合には、上記垂直高域成分の振幅は無変換で出力
する。そして、第４の周波数分離手段で分離された上記
垂直低域成分と上記第２の振幅制限手段の出力を加算す
る。加算されフリッカ成分の除去された映像信号をイン
ターレース画像として出力する。

【００３６】以下、本発明をその実施の形態を示す図面
に基づいて具体的に説明する。 実施の形態１．図１は本発明の実施の形態１であるフリ
ッカ除去装置のブロック構成図である。なお、本実施の
形態１でも、従来例と同様にＶＧＡ規格に基づく信号を
ＮＴＳＣ標準画像に変換する場合について説明する。図
において、１ａ〜１ｃはＶＧＡ信号（ＶＧＡ規格に基づ
くＲ、Ｇ、およびＢ信号）の入力端子、２はＶＧＡ信号
の同期信号の入力端子、３はＲＧＢ信号を輝度信号（Ｙ
信号）、色差信号（Ｒ−Ｙ信号、Ｂ−Ｙ信号）に変換す
るマトリクス回路、４ａ〜４ｃはマトリクス回路３で輝
度信号、および２つの色差信号に変換されたアナログ映
像信号をディジタル映像信号に変換するＡ／Ｄ変換回
路、５は入力端子２より入力されるＶＧＡ信号の同期信
号より垂直同期信号、および水平同期信号を検出する第
１の同期検出回路、６は第１の同期検出回路５より出力
される同期信号を基準にしてクロックを発生する第１の
ＰＬＬ回路、７はＡ／Ｄ変換３より出力される輝度信号
（Ｙ信号）を記憶するフレームメモリ、８ｂ、８ｃはＡ
／Ｄ変換回路４ｂ、４ｃより出力される２つの色差信号
（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を記憶するフレーム
メモリ、９はフレームメモリ７、８ｂ、８ｃ、１２への
ディジタル映像信号書き込み、および読み出し制御信号
を出力する第２のメモリ制御回路である。

【００３７】１０は減算回路、１１は入力されたＹ信号
中のフリッカ成分を除去する第１のフリッカ除去回路、
１２は第１のフリッカ除去回路１１から出力されるＹ信
号を記憶するフレームメモリ、１３ａはフレームメモリ
１２から出力されるディジタル映像信号をアナログ映像
信号に変換するＤ／Ａ変換回路、１３ｂ、１３ｃはフレ
ームメモリ８ｂ、８ｃから出力されるディジタル映像信
号をアナログ映像信号に変換するＤ／Ａ変換回路、１４
はＤ／Ａ変換回路１３ａから出力されるＹ信号に垂直同
期信号および水平同期信号を付加する同期付加回路、１
５はＤ／Ａ変換回路１３ｂと１３ｃから出力される２つ
の色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を変調色
信号（Ｃ信号）に変換するクロマエンコーダ回路であ
る。

【００３８】１６はＴＶ側の同期信号の入力端子、１７
は入力端子１６より入力されるＴＶ側の同期信号より垂
直同期信号、水平同期信号等を検出する第２の同期検出
回路、１８は第２の同期検出回路１７より出力されるＴ
Ｖ側の同期信号を基準にしてクロックを発生する第２の
ＰＬＬ回路、１９ａおよび１９ｂはＹ信号、およびＣ信
号の出力端子、３０ａ、３０ｂはマトリクス回路３より
出力されるＲ−Ｙ信号、およびＢ−Ｙ信号の水平方向の
信号帯域を制限する帯域制限フィルタ（以下、ＬＰＦと
記す。）である。

【００３９】図２は図１における第１のフリッカ除去回
路１１のブロック構成図である。図において、２０はデ
ィジタル映像信号（Ｙ信号）の垂直低域成分を抽出する
第１の垂直帯域分離フィルタ、２１はＡ／Ｄ変換回路４
ａから出力されたＹ信号の入力端子、２２は第２のメモ
リ制御回路９より出力されるメモリ制御信号の入力端
子、２３は減算回路１０の出力信号の入力端子、２４は
入力されたフレーム差分結果より動きを検出する動き検
出回路、２５はリミッタ、２６は加算回路、２７はＹ信
号の出力端子である。

【００４０】図３は図２における第１の垂直帯域分離フ
ィルタのブロック構成である。図において、５１はＹ信
号の入力端子、５２、５３は入力されたＹ信号を１ライ
ン遅延するラインメモリ、５４はラインメモリ５２、５
３へのディジタル映像信号の書き込み制御信号、および
読み出し制御信号の入力端子、５５ａ〜５５ｃは乗算回
路、５６は５５ａ〜５５ｃの乗算回路の出力を加算する
加算回路、５７は減算回路、５８は垂直低域成分の出力
端子、５９は垂直高域成分の出力端子である。

【００４１】以下、図１〜図３を用いて本実施の形態１
のフリッカ除去装置の動作を説明する。なお、本実施例
の形態１においても、従来例と同様にＶＧＡ規格に基づ
き入力されたノンインターレース画像をインターレース
画像に変換し出力する場合について説明する。入力端子
１ａ〜１ｃを介して入力されたＲ、Ｇ、Ｂ信号は、マト
リクス回路３でＹ信号、および２つの色差信号（Ｒ−Ｙ
信号、およびＢ−Ｙ信号）に変換される。マトリクス回
路３より出力される２つの色差信号（Ｒ−Ｙ信号、およ
びＢ−Ｙ信号）は、ＬＰＦ３０ａ、３０ｂで水平方向の
帯域が半分に制限される。なお、色差信号は輝度信号
（Ｙ信号）に比べ視覚的に目立たないので信号帯域を半
分に制限しても画質はほとんど劣化しない。マトリクス
回路３より出力されるＹ信号、およびＬＰＦ３０ａ、３
０ｂより出力されるＲ−Ｙ、およびＢ−Ｙ信号はＡ／Ｄ
変換回路４ａ〜４ｃでディジタル映像信号（ディジタル
信号）に変換される。その際、上記２つの色差信号の信
号帯域は上述のようにＬＰＦ３０ａ、３０ｂでＹ信号の
半分に制限されるので、Ａ／Ｄ変換時のサンプリングク
ロックをＹ信号のサンプリングクロックの半分に設定し
てディジタル映像信号に変換するものとする。

【００４２】一方、入力端子２を介して入力されたＶＧ
Ａ信号の同期信号は第１の同期検出回路５で垂直同期信
号、および水平同期信号が検出される。第１の同期検出
回路５で検出された水平同期信号は第１のＰＬＬ回路６
に入力される。第１のＰＬＬ回路６では上記入力された
水平同期信号を基準にしてＶＧＡ側の基準クロックを発
生する。第１のＰＬＬ回路６で発生した上記クロックは
Ａ／Ｄ変換回路４ａ〜４ｃ、第２のメモリ制御回路９へ
入力される。その際、上述のように２つの色差信号を処
理する際に用いられるクロックはＹ信号を処理する際に
用いられるクロックの半分の周波数に分周され出力され
る。また、第１の同期検出回路５で検出された垂直同期
信号、および水平同期信号は第２のメモリ制御回路９へ
も入力される。

【００４３】第２のメモリ制御回路９では第１の同期検
出回路５より出力されるＶＧＡ信号の水平同期信号を用
いて第１のフリッカ除去回路１１中のラインメモリ５
２、およびラインメモリ５３へのディジタル映像信号の
書き込み制御信号、および読み出し制御信号を発生す
る。例えば、上記ラインメモリ５２、およびラインメモ
リ５３を従来例と同様にＦＩＦＯメモリを用いて構成し
た場合は、第２のメモリ制御回路９からは書き込みおよ
び読み出し時のラインアドレスリセット信号、書き込み
および読み出し可能信号（ＥＮＡＢＬ信号）、ならびに
書き込みおよび読み出しクロック信号が出力される。ま
た、第２のメモリ制御回路９では第１の同期検出回路５
より出力される垂直同期信号、および水平同期信号を用
いてフレームメモリ７、８ｂ、８ｃ、１２へのディジタ
ル映像信号の書き込み制御信号も発生する。なお、フレ
ームメモリ８ｂ、８ｃ、１２の具体的な制御方式に関し
ては後述する。

【００４４】Ａ／Ｄ変換回路４ａでディジタル映像信号
に変換されたＹ信号は第１のフリッカ除去回路１１、減
算回路１０、およびフレームメモリ７へ入力される。フ
レームメモリ７では入力されたＹ信号を１フレーム遅延
して出力する。減算回路１０では、フレームメモリ７か
ら出力されたＹ信号とＡ／Ｄ変換回路４ａの出力との差
分をとり、その結果を第１のフリッカ除去回路に入力す
る。なお、フレームメモリ７の制御は第２のメモリ制御
回路９より出力される上記データ書き込み、および読み
出し制御信号と上記ＶＧＡ側基準クロックを用いて行う
ものとする。

【００４５】以下、図２を用いて第１のフリッカ除去回
路１１の動作を説明する。入力端子２１を介して入力さ
れたＹ信号は第１の垂直帯域分離フィルタ２０に入力さ
れる。図３を用いて垂直帯域フィルタ２０の動作を説明
する。入力端子５１を介して入力されたＹ信号は乗算回
路５５ａおよびラインメモリ５２へ入力される。ライン
メモリ５２では入力されたＹ信号を１ライン遅延し出力
する。ラインメモリ５２より出力されたＹ信号は乗算回
路５５ｂ、およびラインメモリ５３へ入力される。ライ
ンメモリ５３では、ラインメモリ５２と同様に入力され
たＹ信号を１ライン遅延して出力する。ラインメモリ５
３の出力は乗算回路５５ｃに入力される。なお、ライン
メモリ５２、５３の制御は入力端子５４を介して第２の
メモリ制御回路９より出力される上記データ書き込み、
および読み出し制御信号を用いて行うものとする。

【００４６】乗算回路５５ａ、５５ｃに入力されたＹ信
号は０．２５が乗算され出力される。また、乗算回路５
５ｂに入力されたＹ信号は０．５が乗算され出力され
る。乗算回路５５ａ〜５５ｃの出力は加算回路５６で加
算され、垂直高域成分が除去され出力端子５８を介して
第１の垂直帯域分離フィルタ２０より出力される（図
中、ＶＬと記す）。一方、ラインメモリ５２に入力され
たＹ信号は１ライン遅延され出力される。なお、ライン
メモリ５２の制御は入力端子５４を介して第２のメモリ
制御回路９より出力される上記データ書き込み、および
読み出し制御信号を用いて行うものとする。減算回路５
７ではラインメモリ５２より出力される１ライン遅延さ
れたＹ信号より加算回路５６から出力されるＹ信号の垂
直低域成分を減算することによりＹ信号の垂直高域成分
を分離する（図中、ＶＨと記す）。なお、ラインメモリ
５２では入力されたＹ信号と加算回路５６より出力され
る垂直低域成分との位相（群遅延）をあわせるためにＹ
信号を１ライン遅延する。減算回路５７の結果は出力端
子５９より出力される。

【００４７】入力端子２３から減算回路１０の減算結果
が入力され、Ｙ信号の動きを検出する。以下、簡単に本
実施例１に示す動き検出回路２４の動作について説明す
る。動き検出回路２４ではまず始めに、入力されたＹ信
号のフレーム差分値をあらかじめ定められた値と比較す
ることにより動きの検出を行う。具体的には、上記入力
されたＹ信号のフレーム差分値をＹＤとしたとき、例え
ば、ＹＤ＞ａ、またはＹＤ＜−ａの場合動きを検出した
と判断する。（ａは正の実数）

【００４８】第１の垂直帯域分離フィルタ２０から出力
された上記垂直高域成分は、リミッタ２５に入力され振
幅制限を行い出力される。図４および図５は本発明の実
施の形態１におけるリミッタ２５の入出力特性を示す図
である。図４および図５に示すように、リミッタ２５で
は動き検出回路２４より出力される動き検出情報をもと
にリミッタ形状（特性）を切替える。動きが検出されな
かった場合には、本実施例１では図５に示すような特性
をもつリミッタでＹ信号の垂直高域成分の振幅値を制限
して出力する。リミッタ２５の出力は加算回路２４に入
力される。加算回路２４ではリミッタ２５の出力と第１
の垂直帯域分離フィルタ２０から出力される垂直低域成
分を加算する。垂直高域成分の小振幅成分に関してはフ
リッカが発生しても視覚上あまり気にならないのに対し
て、大振幅成分に関しては視覚上非常に気になる。そこ
で、本実施の形態１では、Ｙ信号の垂直高域成分のうち
大振幅のものについて振幅を抑えるようなリミッタをか
けている。その際、入力されるＹ信号の動き成分に応じ
てリミッタ２５の形状（特性）を切替えることにより動
画、静止画に適応した抑圧を行う。

【００４９】動き検出回路２４により動きが検出された
場合、図４に示すようなリミッタで振幅制限を行う。動
画像の場合にはフリッカは視覚的に目立ちにくく、無理
にフリッカ抑圧を行うと画像がぼけたりぶれが強調され
るなど逆効果である。そこで動きが検出された場合には
垂直高域成分の振幅制限でリニア特性を保たせる。一方
動きが検出されない静止画の場合は、図５に示すような
リミッタで振幅制限を行い、振幅の制限を強くして視覚
的に目立つ垂直高域の大振幅成分をカットしてフリッカ
の抑圧を図る。

【００５０】第１のフリッカ除去回路１１でフリッカ成
分を除去されたＹ信号、およびＡ／Ｄ変換回路４ｂ、４
ｃより出力される２つの色差信号（Ｒ−Ｙ信号、および
Ｂ−Ｙ信号）はフレームメモリ８ｂ、８ｃ、１２へ入力
される。以下、フレームメモリ８ｂ、８ｃ、１２への上
記ディジタル映像信号の書き込み動作について説明す
る。第２のメモリ制御回路９では６０Ｈｚのフレーム周
波数で入力されるノンインターレースのディジタル映像
信号をフィールド周波数６０Ｈｚのインターレースのデ
ィジタル映像信号に変換するための制御信号をフレーム
メモリ８ｂ、８ｃ、１２へ出力する。具体的には、フレ
ームメモリ８ｂ、８ｃ、１２への書き込み時にフレーム
構造で入力されるディジタル映像信号をフィールド構造
に変換し書き込む。

【００５１】以下、第２のメモリ制御回路９より出力さ
れるフレームメモリ８ｂ、８ｃ、１２へのデータ書き込
み制御信号の発生方法について説明する。まず始め、第
１の同期検出回路５より垂直同期信号が入力されると第
２のメモリ制御回路９では次にフレームメモリ８ｂ、８
ｃ、１２に書き込むフィールドを設定する。そして、上
記フィールド設定結果が第１フィールドの場合は奇数ラ
インをフレームメモリ８ｂ、８ｃ、１２へ書き込むため
の制御信号を発生し、第２フィールドの場合は偶数ライ
ンをフレームメモリ８ｂ、８ｃ、１２へ書き込むための
制御信号を発生する。なお、上記制御は第１の同期検出
回路５より出力される水平同期信号を用いて上記偶数／
奇数ラインを判別し上記制御信号発生する。その際、本
実施の形態１では従来例の場合と同様にフレームメモリ
８ｂ、８ｃ、１２へはＶＧＡ信号の有効映像信号部分の
みが書き込まれるように制御する。

【００５２】フレームメモリ８ｂ、８ｃ、１２に入力さ
れたノンインターレースのディジタル映像信号は第２の
メモリ制御回路９より出力される上記書き込み制御信号
に基づきフィールド構造のディジタル映像信号（インタ
ーレース構造のディジタル映像信号）に変換されフレー
ムメモリ８ｂ、８ｃ、１２内へ記憶される。なお、本実
施の形態１では従来例と同様にフレームメモリ８ｂ、８
ｃ、１２は第１フィールド用、および第２フィールド用
の２枚のフィールドメモリで構成されているものとす
る。よって、上記第２のメモリ制御回路９では、インタ
ーレース構造に変換されたディジタル映像信号をフレー
ムメモリ８ｂ、８ｃ、１２へ書き込むために上記２つの
フィールドメモリの切替え制御信号を上記フィールド判
別結果に基づき発生する。具体的には奇数ラインのデー
タを第１フィールド用のフィールドメモリに書き込み、
偶数ラインのデータを第２フィールドのフィールドメモ
リに書き込む。また、第２のメモリ制御回路９ではフレ
ームメモリ８ｂ、８ｃ、１２へのデータの書き込み制御
信号（データの書き込みアドレス、フィールドメモリの
切替え信号、書き込み制御信号など）を第１の同期検出
回路５で検出された垂直同期信号、および水平同期信号
をもとに発生する。

【００５３】一方、入力端子１６を介して入力されたＴ
Ｖ側の同期信号は第２の同期検出回路１７で垂直同期信
号、および水平同期信号が検出される。その際、フィー
ルドの判別も上記第２の同期検出回路９で行われる。第
２のＰＬＬ回路１８では、第２の同期検出回路９で検出
された水平同期信号を基準にしてテレビ側の基準クロッ
クを発生する。その際、色差信号のサンプリングクロッ
クの周波数はＹ信号のサンプリングクロックの周波数の
半分に分周される。第２のＰＬＬ回路１８で発生した上
記クロックはＤ／Ａ変換回路１３ａ〜１３ｃ、および第
２のメモリ制御回路９へ入力される。なお、第２の同期
検出回路１７で検出された垂直同期信号、水平同期信
号、およびフィールド判別結果は第２のメモリ制御回路
９へも入力される。

【００５４】第２のメモリ制御回路９では、上記垂直同
期信号、水平同期信号、およびフィールド判別結果をも
とに上記フレームメモリ８ｂ、８ｃ、１２内に記憶され
たインターレース画像を読み出すための読み出し制御信
号（上記フィールドメモリの切替え信号、データの読み
出しアドレス、読み出し制御信号など）を発生する。フ
レームメモリ８ｂ、８ｃ、１２では第２のメモリ制御回
路９より出力される上記読み出し制御信号に基づきイン
ターレース構造のディジタル映像信号を出力する。

【００５５】フレームメモリ８ｂ、８ｃ、１２より読み
出されたインターレース構造のディジタル映像信号はＤ
／Ａ変換回路１３ａ〜１３ｃに入力される。Ｄ／Ａ変換
回路１３ａ〜１３ｃでは入力されたインターレース構造
のディジタル映像信号をインターレース構造のアナログ
映像信号に変換する。Ｄ／Ａ変換回路１３ａより出力さ
れるＹ信号は同期付加回路１４で垂直同期信号、および
水平同期信号が付加された後に出力端子１９ａを介して
出力される。なお、同期付加回路１４は第２の同期検出
回路１７より出力される垂直同期信号、水平同期信号、
およびフィールド判別結果に基づき同期信号を発生しＹ
信号に付加する。

【００５６】また、Ｄ／Ａ変換回路１３ｂ、１３ｃより
出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ
信号）はクロマエンコーダ回路１５で変調色信号（Ｃ信
号）に変換され出力端子１９ｂを介して出力される。な
お、クロマエンコードの際（２つの色差信号を変調色信
号に変換する際）には第２の同期検出回路１７より出力
される垂直同期信号、水平同期信号、およびフィールド
判別結果に基づき２つの色差信号に変調を施す。

【００５７】本実施の形態１のフリッカ除去装置は、以
上のようにフリッカ成分を含む垂直高域成分について動
き検出情報をもとにリミッタ形状（特性）を切替えたリ
ミッタで抑圧してフィードバックするように構成されて
いるため、静止画、動画に適応して視覚上気になるフリ
ッカを抑えられる。よって、静止画で表などに発生する
フリッカを低減できるとともに、動画像の解像度の低下
を回避することもできる効果がある。

【００５８】また、本実施の形態１に示す第１のフリッ
カ除去回路１１は従来の垂直方向のローパスフィルタに
簡単な回路を追加するだけで実現することができ回路規
模を極端に増加することなしに良好な出力画像を得るこ
とができる効果がある。

【００５９】実施の形態２．次に、本発明の実施の形態
２を説明する。実施の形態２におけるフリッカ除去装置
は図１に示す第１のフリッカ除去回路１１の構成、およ
び動作のみが実施の形態１と異なる。よって、第１のフ
リッカ除去回路１１の詳細な構成、および動作のみ説明
し、実施の形態１と同一部分の説明は省略する。

【００６０】図６は本発明の実施の形態２における第１
のフリッカ除去回路１１のブロック構成図である。な
お、図中、実施の形態１と同一記号を記したものは構
成、および動作が同一であるので詳細な説明は省略す
る。図において、７０は第２の垂直帯域分離フィルタで
ある。また、図７は本発明の実施の形態２における第２
の垂直帯域分離フィルタ７０のブロック構成図である。
図６同様、実施の形態１と同一記号を記したものは構
成、および動作が同一であるので詳細な説明は省略す
る。図において、８０ａ〜８０ｃは乗算係数を切替える
セレクタ、８１は動き検出回路２４の出力結果を入力す
る入力端子である。

【００６１】以下、実施の形態２の第１のフリッカ除去
回路１１の動作を図１、図６、図７を用いて説明する。
Ａ／Ｄ変換回路４ａでディジタル映像信号に変換された
Ｙ信号は第１のフリッカ除去回路１１へ入力される。入
力端子２１を介して入力されたＹ信号は第２の垂直帯域
分離フィルタ７０に入力される。一方減算回路１０から
フレーム差分値が入力端子２３から入力され、動き検出
回路２４で動きを検出した後、その結果を第２の垂直帯
域分離フィルタ７０に入力する。図７を用いて第２の垂
直帯域分離フィルタ７０の動作を説明する。動き検出回
路２４からの動き検出情報は、８０ａ〜８０ｃのセレク
タに入力される。ここで、動きが検出された場合、乗算
回路５５ａでは入力端子５１から入力されたＹ信号に乗
算係数０．１２５を乗算し、乗算回路５５ｂではライン
メモリ５２から出力されたＹ信号に乗算係数０．７５を
乗算し、乗算回路５５ｃではラインメモリ５３から出力
されたＹ信号に乗算係数０．１２５を乗算するようにセ
レクタを制御する。一方、動きが検出されない場合は、
乗算回路５５ａでは入力端子５１から入力されたＹ信号
に乗算係数０．２５を乗算し、乗算回路５５ｂではライ
ンメモリ５２から出力されたＹ信号に乗算係数０．５を
乗算し、乗算回路５５ｃではラインメモリ５３から出力
されたＹ信号に乗算係数０．２５を乗算するようにセレ
クタを制御する。乗算回路５５ａ〜５５ｃの出力は加算
回路５６ですべて加算され、出力端子５８より垂直低域
成分として出力される。また、ラインメモリ５２から出
力されるＹ信号より加算回路５６から出力された垂直低
域成分を減算回路５７で減算することで垂直高域成分を
得て、出力端子５９から出力する。リミッタ２５では、
第２の垂直帯域分離フィルタから出力された垂直高域成
分に振幅制御をかける。リミッタ２５の動作については
実施の形態１と同様であるので説明を省く。加算回路２
６では、第２の垂直帯域分離フィルタから出力された垂
直低域成分とリミッタ２５からの出力を加算して出力す
る。第１のフリッカ除去回路１１でフリッカ成分を除去
されたＹ信号、およびＡ／Ｄ変換回路４ａ〜４ｃより出
力される２つの色差信号（Ｒ−Ｙ、およびＢ−Ｙ信号）
はフレームメモリ８ｂ、８ｃ、１２ｃでノンインターレ
ース構造からインターレース構造に変換され出力され
る。

【００６２】本実施の形態２に示すフリッカ除去回路１
１は従来の垂直方向のローパスフィルタにリミッタ２５
とセレクタなどを追加するだけで実現することができ、
回路規模を極端に増加すること無しに良好な出力画像を
得ることができる。

【００６３】実施の形態３．実施の形態３におけるフリ
ッカ除去装置は図１に示す第１のフリッカ除去回路１１
の構成、および動作のみが実施の形態１と異なる。よっ
て、第１のフリッカ除去回路１１の詳細な構成、および
動作のみ説明し、実施の形態１と同一部分の説明は省略
する。

【００６４】図８は本発明の実施の形態３における第１
のフリッカ除去回路１１のブロック構成図である。な
お、図中、実施の形態１の同一記号を記したものは構
成、および動作が同一であるので詳細な説明は省略す
る。図において、９０は第３の垂直帯域分離フィルタで
ある。また、図９は本発明の実施の形態３における第３
の垂直帯域分離フィルタ９０のブロック構成図である。
図８と同様に実施の形態１と同一記号を記したものは構
成、および動作が同一であるので詳細な説明は省略す
る。図において、９１ａ〜９１ｃは乗算係数を記憶する
ＲＯＭ、９２は減算回路１０から出力されるフレーム差
分値を入力する入力端子である。

【００６５】以下、実施の形態３の第１のフリッカ除去
回路１１の動作を図１、図８、図９を用いて説明する。
Ａ／Ｄ変換回路４ａでディジタル映像信号に変換された
Ｙ信号は第１のフリッカ除去回路１１へ入力される。入
力端子２１を介して入力されたＹ信号は第３の垂直帯域
分離フィルタ９０に入力される。一方加算回路１０から
フレーム差分値が入力端子２３から入力され、動き検出
回路２４で動きを検出する。図９を用いて第３の垂直帯
域分離フィルタ９０の動作を説明する。入力端子９２を
介してフレーム差分値がＲＯＭ９１ａ〜９１ｃに入力さ
れる。これにより乗算係数がＲＯＭ９１ａ〜９１ｃから
読み出される。入力端子５１を介して入力されたＹ信号
とＲＯＭ９１ａから読み出された乗算係数を乗算回路５
５ａで乗算し、ラインメモリ５２から出力されたＹ信号
とＲＯＭ９１ｂから読み出された乗算係数を乗算回路５
５ｂで乗算し、ラインメモリ５３から出力されたＹ信号
とＲＯＭ９１ｃから読み出された乗算係数を乗算回路５
５ｃで乗算する。乗算回路５５ａ〜５５ｃの出力は加算
回路５６ですべて加算され、出力端子５８より垂直低域
成分として出力される。また、ラインメモリ５２から出
力されるＹ信号より加算回路５６から出力された垂直低
域成分を減算回路５７で減算することで垂直高域成分を
得て、出力端子５９から出力する。リミッタ２５では、
第２の垂直帯域分離フィルタから出力された垂直高域成
分に振幅制御をかける。リミッタ２５の動作については
実施の形態１と同様であるので説明を省く。加算回路２
６では、第３の垂直帯域分離フィルタから出力された垂
直低域成分とリミッタ２５からの出力を加算して出力す
る。第１のフリッカ除去回路１１でフリッカ成分を除去
されたＹ信号、およびＡ／Ｄ変換回路４ｂ、４ｃより出
力される２つの色差信号（Ｒ−Ｙ、およびＢ−Ｙ信号）
はフレームメモリ８ｂ、８ｃ、１２でノンインターレー
ス構造からインターレース構造に変換され出力される。

【００６６】本実施の形態３に示すフリッカ除去回路１
１は従来の垂直方向のローパスフィルタにリミッタ２５
とＲＯＭなどを追加するだけで実現することができ、回
路規模を極端に増加すること無しに良好な出力画像を得
ることができる。なお、本実施の形態３では、乗算係数
をＲＯＭ９１を用いて発生したがこれに限るものではな
く、ロジック回路等を組み合わせて構成しても同様の効
果が得られることは言うまでもない。

【００６７】実施の形態４．図１０は本発明の実施の形
態４であるフリッカ除去装置のブロック構成図である。
本実施の形態においては、従来例とは異なり、フリッカ
成分を有するインターレース画像（以下入力画像信号と
記す）が入力されこれよりフリッカ成分を除去した後に
再びＮＴＳＣ標準画像として出力する場合について説明
する。図において、１ａ〜１ｃは入力画像信号（Ｒ、
Ｇ、およびＢ信号）の入力端子、２は入力画像信号の同
期信号の入力端子、３はマトリクス回路、４ａ〜４ｃは
マトリクス回路３で輝度信号（Ｙ信号）、および２つの
色差信号に変換されたアナログ映像信号をディジタル映
像信号に変換するＡ／Ｄ変換回路、５は入力端子２より
入力される入力画像信号より垂直同期信号、および水平
同期信号を検出する第１の同期検出回路、６は第１の同
期検出回路５より出力される同期信号を基準にしてクロ
ックを発生する第１のＰＬＬ回路、７はＡ／Ｄ変換４よ
り出力される輝度信号（Ｙ信号）を記憶するフレームメ
モリ、１０２ａ、１０２ｂはマトリクス回路３より出力
されるＲ−Ｙ信号、およびＢ−Ｙ信号を記憶して、フリ
ッカ除去を行ったＹ信号との出力タイミング合わせるた
めのラインメモリである。

【００６８】１０は減算回路、１３ａは第１のフリッカ
除去回路から出力されるディジタル映像信号をアナログ
映像信号に変換するＤ／Ａ変換回路、１３ｂ、１３ｃは
ラインメモリ１０２ａ、１０２ｂから出力されるディジ
タル映像信号をアナログ映像信号に変換するＤ／Ａ変換
回路、１４はＤ／Ａ変換回路１３ａから出力されるＹ信
号に垂直同期信号および水平同期信号を付加する同期付
加回路、１５はＤ／Ａ変換回路１３ｂと１３ｃから出力
される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信
号）を変調色信号（Ｃ信号）に変換するクロマエンコー
ダ回路である。

【００６９】１９ａおよび１９ｂはＹ信号、およびＣ信
号の出力端子、３０ａ、３０ｂはマトリクス回路３より
出力されるＲ−Ｙ信号、およびＢ−Ｙ信号の水平方向の
信号帯域を制限する帯域制限フィルタ（以下、ＬＰＦと
記す。）、１００はフレームメモリ７、ラインメモリ１
０２ａ、１０２ｂおよび第２のフリッカ除去回路中のラ
インメモリ５３へのディジタル映像信号書き込み、およ
び読み出し制御信号を出力する第３のメモリ制御回路、
１０１は入力されたＹ信号中のフリッカ成分を除去する
第２のフリッカ除去回路である。

【００７０】図１１は図１０における第２のフリッカ除
去回路１０１のブロック構成図である。図において、２
１はＡ／Ｄ変換回路４ａから出力されたＹ信号の入力端
子、２２は第３のメモリ制御回路１００より出力される
メモリ制御信号の入力端子、２３は減算回路１０の出力
信号の入力端子、２４は入力されたフレーム差分結果よ
り動きを検出する動き検出回路、２５はリミッタ、２６
は加算回路、２７はＹ信号の出力端子、１１０はディジ
タル映像信号（Ｙ信号）の垂直低域成分を抽出する第４
の垂直帯域分離フィルタ、１１１はフレームメモリ７か
らのＹ信号を入力する入力端子である。

【００７１】図１２は図１１における第４の垂直帯域分
離フィルタのブロック構成である。図において、５１は
Ｙ信号の入力端子、５３は入力されたＹ信号を１ライン
遅延するラインメモリ、５４はラインメモリ５３へのデ
ィジタル映像信号の書き込み制御信号、および読み出し
制御信号の入力端子、５５ａ〜５５ｃは乗算回路、５６
は５５ａ〜５５ｃの乗算回路の出力を加算する加算回
路、５７は減算回路、５８は垂直低域成分の出力端子、
５９は垂直高域成分の出力端子、１２０はフレームメモ
リから出力されるＹ信号の入力端子である。

【００７２】以下、図１０〜図１２を用いて本実施の形
態４のフリッカ除去装置の動作を説明する。なお、本実
施の形態４においては、従来例と異なり、インターレー
ス画像をフリッカ除去して再びインターレース画像とし
て出力する場合について説明する。入力端子１ａ〜１ｃ
を介して入力されたＲ、Ｇ、Ｂ信号は、マトリクス回路
３でＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およ
びＢ−Ｙ信号）に変換される。マトリクス回路３より出
力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信
号）は、ＬＰＦ３０ａ、３０ｂで水平方向の帯域が半分
に制限される。なお、色差信号は輝度信号（Ｙ信号）に
比べ視覚的に目立たないので信号帯域を半分に制限して
も画質はほとんど劣化しない。マトリクス回路３より出
力されるＹ信号、およびＬＰＦ３０ａ、３０ｂより出力
されるＲ−Ｙ、およびＢ−Ｙ信号はＡ／Ｄ変換回路４ａ
〜４ｃでディジタル映像信号（ディジタル信号）に変換
される。その際、上記２つの色差信号の信号帯域は上述
のようにＬＰＦ３０ａ、３０ｂでＹ信号の半分に制限さ
れるので、Ａ／Ｄ変換時のサンプリングクロックをＹ信
号のサンプリングクロックの半分に設定してディジタル
映像信号に変換するものとする。

【００７３】一方、入力端子２を介して入力された同期
信号は第１の同期検出回路５で垂直同期信号、および水
平同期信号および入力信号のフィールドが検出される。
第１の同期検出回路５で検出された水平同期信号は第１
のＰＬＬ回路６に入力される。第１のＰＬＬ回路６では
上記入力された水平同期信号を基準にして基準クロック
を発生する。第１のＰＬＬ回路６で発生した上記クロッ
クはＡ／Ｄ変換回路４ａ〜４ｃ、第２のメモリ制御回路
９およびＤ／Ａ変換回路１３ａ〜１３ｃへ入力される。
その際、上述のように２つの色差信号を処理する際に用
いられるクロックはＹ信号を処理する際に用いられるク
ロックの半分の周波数に分周され出力される。また、第
１の同期検出回路５で検出された垂直同期信号、水平同
期信号およびフィールド判別結果は第３のメモリ制御回
路１００へも入力される。

【００７４】第３のメモリ制御回路１００では第１の同
期検出回路５より出力される水平同期信号を用いて、第
２のフリッカ除去回路１０１中のラインメモリ５３への
ディジタル映像信号の書き込み制御信号、および読み出
し制御信号を発生する。また、第３のメモリ制御回路１
００では第１の同期検出回路５より出力される垂直同期
信号、水平同期信号およびフィールド判別結果を用いて
フレームメモリ７、ラインメモリ１０２ａ、１０２ｂへ
のディジタル映像信号の書き込み制御信号も発生する。

【００７５】Ａ／Ｄ変換回路４ａでディジタル映像信号
に変換されたＹ信号は第２のフリッカ除去回路１０１、
減算回路１０、およびフレームメモリ７へ入力される。
以下、フレームメモリ７への上記ディジタル映像信号の
書き込み動作について説明する。第３のメモリ制御回路
１００では６０Ｈｚのフィールド周波数で入力されるイ
ンターレースのディジタル映像信号からフレーム画像を
生成するための制御信号および動き検出を行うための制
御信号をフレームメモリ７へ出力する。

【００７６】以下、第３のメモリ制御回路１００より出
力されるフレームメモリ７へのデータ書き込み制御信号
の発生方法について説明する。まず始め、第１の同期検
出回路５より出力されるフィールド判別結果および垂直
同期信号が入力されると第３のメモリ制御回路１００で
は次にフレームメモリ７に書き込むフィールドを設定す
る。なお、本実施の形態４ではフレームメモリ７は第１
フィールド用、および第２フィールド用の２枚のフィー
ルドメモリで構成されているものとする。上記フィール
ド判別結果が第１フィールドの場合はフレームメモリ７
の第１フィールド用メモリへ書き込むための制御信号を
発生し、第２フィールドの場合はフレームメモリ７の第
２フィールド用メモリへ書き込むための制御信号を発生
する。その際、本実施の形態４ではフレームメモリ７へ
は入力映像信号の有効映像信号成分のみが書き込まれる
ように制御する。

【００７７】フレームメモリ７に入力されたインターレ
ースのディジタル映像信号は第３のメモリ制御回路１０
０より出力される上記書き込み制御信号に基づきフレー
ムメモリ７内へ記憶される。よって、上記第３のメモリ
制御回路１００では、ディジタル映像信号をフレームメ
モリ７へ書き込むために上記２つのフィールドメモリの
切替え制御信号を上記フィールド判別結果に基づき発生
する。また、第３のメモリ制御回路１００ではフレーム
メモリ７へのデータの書き込み制御信号（データの書き
込みアドレス、フィールドメモリの切替え信号、書き込
み制御信号など）を第１の同期検出回路５で検出された
垂直同期信号、水平同期信号およびフィールド判別結果
をもとに発生する。

【００７８】減算回路１０では、フレームメモリ７から
出力される１フレーム遅延されたＹ信号とＡ／Ｄ変換回
路４ａの出力との差分をとり、その結果を第１のフリッ
カ除去回路に入力する。その際、第３のメモリ制御回路
１００では、上記垂直同期信号、水平同期信号、および
フィールド判別結果をもとに上記フレームメモリ７内に
記憶されたインターレース画像を読み出すための読み出
し制御信号（上記フィールドメモリの切替え信号、デー
タの読み出しアドレス、読み出し制御信号など）を発生
する。すなわち、第３のメモリ制御回路１００では上記
フィールド判別結果をもとに、Ａ／Ｄ変換回路４ａから
第１フィールドの映像信号が入力された場合、まずはじ
め第２フィールドのデータを読み出し、第２のフリッカ
除去回路１０１へ出力する。同時にフレームメモリ７に
より１フレーム遅延されたデータを減算回路１０へ出力
する。また、Ａ／Ｄ変換回路４ａから第２フィールドの
映像信号が入力された場合、フレームメモリ７から第１
フィールドのデータを読み出し、第２のフリッカ除去回
路１０１へ出力する。同時にフレームメモリ７により１
フレーム遅延されたデータを減算回路１０へ出力する。

【００７９】以下、図１１を用いて第２のフリッカ除去
回路１０１の動作を説明する。入力端子２１を介して入
力されたＹ信号と入力端子１１１を介して入力されたＹ
信号は第４の垂直帯域分離フィルタ１１０に入力され
る。図１２を用いて第４の垂直帯域フィルタ１１０の動
作を説明する。入力端子５１を介してＡ／Ｄ変換回路４
より出力されたＹ信号は乗算回路５５ｂおよび減算回路
５７へ入力される。また、入力端子１２０を介してフレ
ームメモリ７から入力された１フィールド遅延のＹ信号
は乗算回路５５ａおよびラインメモリ５３へ入力され
る。ラインメモリ５３では、入力された１フィールド遅
延されたＹ信号を１ライン遅延して出力する。ラインメ
モリ５３より出力された１フィールド遅延されたＹ信号
は乗算回路５５ｃへ入力される。なお、ラインメモリ５
３の制御は入力端子５４を介して第３のメモリ制御回路
１００より出力される上記データ書き込み、および読み
出し制御信号を用いて行うものとする。本実施の形態４
では、入力されたＹ信号と上記Ｙ信号に隣接する１フィ
ールド前のＹ信号を用いることによりインターレース画
像をノンインターレース画像に変換し垂直方向の高域成
分を抽出し、入力信号よりフリッカ成分を除去する。上
記フレームメモリ７では、上記動き検出回路による動き
成分の検出の際に用いるフレームメモリとして機能して
いるだけでなく、フリッカ成分の除去のためのフィール
ドメモリとして機能しており、これにより回路のメモリ
使用量を削減することができ、消費電力も小さく抑える
ことができる。

【００８０】乗算回路５５ａ、５５ｃに入力されたＹ信
号は０．２５が乗算され出力される。また、乗算回路５
５ｂに入力されたＹ信号は０．５が乗算され出力され
る。乗算回路５５ａ〜５５ｃの出力は加算回路５６で加
算され、垂直高域成分が除去され出力端子５８を介して
第４の垂直帯域分離フィルタ１１０より出力される。減
算回路５７では入力端子５１を介して入力されるＹ信号
より加算回路５６から出力されるＹ信号の垂直低域成分
を減算することによりＹ信号の垂直高域成分を分離す
る。減算回路５７の結果は出力端子５９より出力され
る。

【００８１】本実施の形態４では第１フィールドの映像
信号に対してフリッカ除去する際に１フィールド前の第
２フィールドの映像信号を用いて行っている。これはま
ず第１に、動きがない静止画の場合には、フリッカ除去
に用いるペアの第２フィールドの映像信号が１フィール
ド前の第２フィールドと同じであることによる。また第
２に、動きがある場合にはインターレースで入力された
動画に対してフレーム画像を構成してフリッカ除去を行
うと、高速に移動している部位で発生するぶれ（時間軸
方向のぼけ）が視覚的に目立つようになる。そのために
動きがある場合にはフリッカ除去を行わないようにして
いるので上記のような処理を行っている。

【００８２】本実施の形態４では動きが検出された場合
のリミッタ２５の特性を完全なリニア特性として、フリ
ッカ除去を行わないことと等価としている。以下に、リ
ミッタ２５の動作の説明を行う。入力端子２３から減算
回路１０の減算結果が入力され、Ｙ信号の動きを検出す
る。検出方法は上記実施の形態１と同様であるため説明
を省略する。第４の垂直帯域分離フィルタ１１０から出
力された上記垂直高域成分は、リミッタ２５に入力され
振幅制限を行い出力される。図１３に動きが検出された
場合のリミッタ２５の入出力特性の１実施例を示す。動
きが検出されなかった場合には、本実施の形態１同様図
５に示すような特性をもつリミッタでＹ信号の垂直高域
成分の振幅値を制限して出力する。リミッタ２５では動
き検出回路２４より出力される動き検出情報をもとに図
５もしくは図１３のリミッタ形状（特性）を切替える。
リミッタ２５の出力は加算回路２６に入力される。加算
回路２６ではリミッタ２５の出力と第４の垂直帯域分離
フィルタ１１０から出力される垂直低域成分を加算す
る。動画像の場合にはフリッカは視覚的に目立ちにく
く、無理にフリッカ抑圧を行うと画像がぼけたりぶれが
強調されるなど逆効果であることは既に述べた。そこで
動き検出回路２４で動きが検出された場合は、図１３に
示すようなリミッタで振幅制限を行う。このリミッタで
は入力した信号はそのまま何も変換されずに出力される
ものである。従って第４の垂直帯域分離フィルタ１１０
で１度帯域分離されたＹ信号も再び加算回路２６で加算
されるのでフリッカ除去を行わないことと同等である。

【００８３】Ａ／Ｄ変換回路４ｂ、４ｃより出力される
２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）はラ
インメモリ１０２ａ、１０２ｂへ入力される。第３のメ
モリ制御回路１００では６０Ｈｚのフィールド周波数で
入力されるインターレースのディジタル映像信号をライ
ンメモリ１０２ａ、１０２ｂへ書き込む。このとき書き
込むのは有効映像信号成分のみである。また、第２のフ
リッカ除去回路１０１から出力されるＹ信号のタイミン
グに対してラインメモリ１０２ａ、１０２ｂの読み出し
タイミングを合わせるように第３のメモリ制御回路１０
０から読み出し制御信号を送出する。第２のフリッカ除
去回路１０１から出力されたＹ信号はＤ／Ａ変換回路１
３ａに入力され、ラインメモリ１０２ａ、１０２ｂから
出力された２つの色差信号（Ｒ−Ｙ、およびＢ−Ｙ信
号）はＤ／Ａ変換回路１３ｂ、１３ｃに入力される。Ｄ
／Ａ変換回路１３ａでアナログ映像信号に変換されたＹ
信号は同期付加回路１４により同期信号が付加されて出
力端子１９ａから出力される。また、Ｄ／Ａ変換回路１
３ｂ、１３ｃでアナログ映像信号に変換された色差信号
はクロマエンコーダ回路１５を介して変調色信号（Ｃ信
号）に変換され出力端子１９ｂを介して出力される。な
お、クロマエンコードの際（２つの色差信号を変調色信
号に変換する際）には第１の同期検出回路５より出力さ
れる垂直同期信号、水平同期信号、およびフィールド判
別結果に基づき２つの色差信号に変調を施す。

【００８４】本実施の形態４のフリッカ除去装置は、イ
ンターレースの映像信号に対してフリッカ成分を含む垂
直高域成分について動き情報を検出し、これをもとに動
きがある動画の場合はフリッカ除去をせず、動きがない
静止画の場合はリミッタで抑圧してフィードバックする
ように構成している。そのため、同じ回路系で静止画に
対してのみ視覚上気になるフリッカを抑えられる。よっ
て、静止画で表などに発生するフリッカを低減できると
ともに、動画像においてぶれ（時間軸方向のぼけ）を目
立たせることや解像度が低下することを回避できる効果
がある。

【００８５】また、本実施の形態４に示す第２のフリッ
カ除去回路１０１は従来のローパスフィルタに簡単な回
路を追加するだけで実現することができ回路規模を極端
に増加することなしに良好な出力画像を得ることができ
る効果がある。

【００８６】また、実施の形態１〜実施の形態４では、
動き検出を行ってその結果をもとに動画像と静止画像に
応じてフリッカ成分の抑圧度を制御したがこれに限るも
のではなく、動画像に対しては抑圧度が小さく静止画像
に対しては抑圧度が大きくなるようにフリッカ除去の特
性を切替えるように構成すれば同様の効果を得られる。

【００８７】また、実施の形態１〜実施の形態４では
Ｒ、Ｇ、およびＢ信号をマトリクス回路３でＹ信号、お
よび２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）
に変換した後にＹ信号のみに対してフリッカ抑圧度をが
これに限るものではなく、Ｒ、Ｇ、およびＢ信号に含ま
れるフリッカ成分を上記フリッカ除去回路３１または１
０１で除去して出力してもよい。また、Ｒ−Ｙ信号、お
よびＢ−Ｙ信号よりフリッカ成分を上記フリッカ除去回
路３１または１０１で除去してもよい。また、色差信号
中のフリッカ成分を除去する際は輝度信号中のフリッカ
成分を除去する場合とフリッカ除去回路３１または１０
１の特性、あるいは構成を変えてもよい。また、各色差
信号で上記フリッカ除去回路３１または１０１の特性、
あるいは構成を変えてもよいことはいうまでもない。

【００８８】また、実施の形態１〜実施の形態４ではマ
トリクス回路３で輝度信号（Ｙ信号）と２つの色差信号
（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換したがこれに
限るものではなく、例えば、輝度信号（Ｙ信号）と２つ
の色信号（Ｕ、およびＶ信号）、あるいは輝度信号（Ｙ
信号）、および他の色信号に変換してた後にＹ信号から
フリッカ成分を除去し、インターレース画像に変換して
も同様の効果を奏することはいうまでもない。また、２
つの色差信号を変調色信号に変換した後にフリッカ除去
を行ってもよい。

【００８９】また、実施の形態１〜実施の形態４では垂
直方向の低域通過フィルタをそれぞれ図３、図７、図
９、図１２に示すように構成したがフィルタの構成（タ
ップ数、フィルタも形状、および種類（ＦＩＲフィル
タ、ＩＩＲフィルタなど））、および周波数特性などは
これに限るものではない。また、実施の形態１〜実施の
形態４では、垂直方向の高域通過フィルタを入力信号よ
り垂直低域通過フィルタの出力を減算することにより構
成したがこれに限るものではない。例えば、垂直高域通
過フィルタ、および垂直低域通過フィルタを別々に構成
する、あるいは、垂直高域通過フィルタを用いて垂直高
域成分を分離した後、入力信号より上記垂直高域成分を
減算することにより垂直低域通過フィルタを構成しても
よい。

【００９０】また、実施の形態１〜実施の形態４では動
き検出の方法として、１フレーム前の映像信号とフレー
ム差分をとり、所定の値と比較することで動きの判定を
行っているがこれに限るものではなく、例えば１フィー
ルド前の隣接する周辺との差分をとった時の平均値を所
定の値と比較することで動きの判定をでもよい。また、
計算機の中に内蔵されるような場合はＣＰＵから動画像
／静止画像の情報を受け取り、この情報をもとにフリッ
カの除去特性を切替えてもよい。

【００９１】また、実施の形態１〜実施の形態４ではフ
リッカ除去回路として垂直低域通過フィルタを用いて垂
直高域成分を抽出し、この垂直高域成分の振幅値を制限
するような回路の構成としたがこれに限るものではな
い。

【００９２】また、実施の形態１〜実施の形態３ではノ
ンインターレース画像の１例としてパソコンのＶＧＡ信
号を用いてフリッカ除去装置の動作を説明したがこれに
限るものではなく、ノンインターレースで入力される画
像（例えば、現在欧州で規格審議が進んでいるＤＶＢ、
米国で規格化が進んでいるＡＴＶ、あるいは日本で規格
化が進んでいるＩＳＤＢのようなディジタル放送で送ら
れてくるノンインターレース画像、あるいはパソコンの
他の表示モード時の画像など。）をインターレース画像
に変換する場合なら上記フリッカ除去装置を用いてフリ
ッカ成分を除去して出力すれば同様の効果を奏する。

【００９３】また、実施の形態１〜実施の形態３では動
き検出を行い、動きが検出された場合にはフリッカ除去
の抑圧度を小さくし、動きが検出された場合にはフリッ
カ抑圧度を大きくするような制御を行ったが、動きが検
出されない場合のみフリッカ除去を行い、動きが検出さ
れた場合にフリッカの抑圧を行わないというような制御
をしても同様の効果を奏する。

【００９４】

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に示すような効果を奏する。

【００９５】入力された映像信号のフリッカ成分を除去
する際、まず第１の周波数分離手段により入力された映
像信号の垂直高域成分と垂直低域成分を分離する。ま
た、入力された映像信号から動き検出手段により動きを
検出する。上記映像信号の垂直高域成分中に含まれるフ
リッカ成分を抑圧するフリッカの抑圧度の異なる第１の
フリッカ抑圧手段と第２のフリッカ抑圧手段の出力を、
前記動き成分検出情報に基づき、切替え手段で切替え
る。このとき上記切替え手段では、動きが検出されない
静止画が存在する映像信号に対しては、フリッカ抑圧度
の大きい上記第１のフリッカ抑圧手段の出力を、動き成
分が検出される動画像が存在する映像信号に対しては、
フリッカ抑圧度の小さい上記第２のフリッカ抑圧手段の
出力を選択するように制御する。これにより動画像と静
止画像に対し最適なフリッカ抑圧が行え、動画像に関し
て極端な解像度の低下を回避することができる。

【００９６】入力された映像信号のフリッカ成分を除去
する際、まず第１の周波数分離手段により入力された映
像信号の垂直高域成分と垂直低域成分を分離する。ま
た、入力された映像信号から動き検出手段により動きを
検出する。前記動き成分検出情報に基づき、第１の振幅
制限手段で上記垂直高域成分に施す振幅制限特性を切替
える。このとき上記第１の振幅制限手段では、動きが検
出されない静止画が存在する映像信号に対しては、上記
垂直高域成分に対し振幅制限を大きくし、動き成分が検
出される動画像が存在する映像信号に対しては、上記垂
直高域成分に対して振幅制限を小さくするように制御す
る。これによりフリッカが視覚的に目立ちにくい動画像
に対し、極端に解像度を低下させることを回避できる。
さらに、上記第１の振幅制限手段においてフリッカの発
生に寄与する成分の振幅を制限し、振幅制限された垂直
高域成分を上記垂直低域成分に加算しているので、単純
な垂直低域通過フィルタによるフリッカ除去と比べて垂
直方向の解像度を向上することができる。

【００９７】加えて、従来のフリッカ除去装置に簡単な
回路を追加するだけで実現でき、回路規模を極端に増加
することなしに静止画、動画に適応したフリッカの抑圧
を行うことができる。

【００９８】また、入力された映像信号のフリッカ成分
を除去する際、まず入力された映像信号は、垂直高域成
分の抽出度の大きい第２の周波数分離手段および垂直高
域成分の抽出度の小さい第３の周波数分離手段により、
垂直高域成分と垂直低域成分とに帯域分離される。ま
た、入力された映像信号から動き検出手段により動きを
検出する。このとき前記動き検出手段で動きが検出され
た場合は、第２の周波数分離手段から垂直高域成分を出
力するように第１の切替え手段を切替え、第２の周波数
分離手段から垂直低域成分を出力するように第２の切替
え手段を切替えるよう制御する。また、前記動き検出手
段で動きが検出された場合は、第３の周波数分離手段か
ら垂直高域成分を出力するように第１の切替え手段を切
替え、第３の周波数分離手段から垂直低域成分を出力す
るように第２の切替え手段を切替えるよう制御する。そ
して第１の振幅制御手段では、前記動き成分検出情報に
基づき、第１の切替え手段から出力される垂直高域成分
に施す振幅制限特性を切替える。すなわち第１の振幅制
御手段では、動きが検出されない静止画が存在する映像
信号に対しては、上記垂直高域成分に対し振幅制限を大
きくし、動き成分が検出される動画像が存在する映像信
号に対しては、上記垂直高域成分に対して振幅制限を小
さくするように制御する。このように動き成分の有無に
より、上記第２および第３の周波数分離手段から出力さ
れる垂直高域成分を上記第１および第２の切替え手段で
切替え、上記振幅制御手段を介した後に上記垂直低域成
分と加算して出力するので、本発明の請求項１記載のフ
リッカ除去装置に比べてより適応したフリッカ抑圧を行
うことができる。

【００９９】また、前記入力された映像信号から動き検
出手段により動きを検出する際、入力された映像信号を
１フレーム分記憶するための記憶手段と、入力された映
像信号のフレーム差分をとるフレーム差分手段を有し、
前記フレーム差分手段の出力を所定値と比較する。前記
動き検出手段では前記フレーム差分値の絶対値が前記所
定値以上の場合に前記動き成分が検出されたと判断する
ので、非常に簡単な回路構成で前記動き成分を確実に検
出することができる。

【０１００】また、前記入力された映像信号で前記第
２、第３の周波数分離手段により帯域分離する際、ロー
パスフィルタを用いて、ローパスフィルタのタップ係数
を切替えることで異なった帯域をもつ垂直低域成分を出
力するので、簡単な回路構成で前記垂直低域成分および
垂直高域成分を抽出でき、動画像と静止画像でフリッカ
除去の際の垂直方向の高域成分の抑圧度を制御すること
ができる。

【０１０１】また、１フィールド単位で入力されるイン
ターレース画像のフリッカ成分を除去する際、まず入力
された映像信号と前記記憶手段に記憶された映像信号の
差分を前記フレーム差分手段により算出する。次に、前
記フレーム差分手段の出力を所定値と比較することで動
き成分を検出し、前記動き検出手段で動きが検出されな
い場合には前記記憶手段に記憶された前フィールドの映
像信号を用いて前記第４の周波数分離手段により周波数
分離を行う。このとき動きが検出された場合はフリッカ
除去を行わないように制御するとともに、前記加算手段
の出力から１フィールド単位のインターレース画像を生
成しているため、同じ回路系でフリッカの目立つ静止画
像に対してのみフリッカ除去を行うことができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１であるフリッカ除去装
置のブロック構成図である。

【図２】 図１における第１のフリッカ除去回路のブロ
ック構成図である。

【図３】 図２における第１の垂直帯域分離フィルタで
ある。

【図４】 本発明の実施の形態１におけるリミッタの入
出力特性を示す図である。

【図５】 本発明の実施の形態１におけるリミッタの入
出力特性を示す図である。

【図６】 本発明の実施の形態２における第１のフリッ
カ除去回路のブロック構成図である。

【図７】 図６における第２の垂直帯域分離フィルタで
ある。

【図８】 本発明の実施の形態３における第１のフリッ
カ除去回路のブロック構成図である。

【図９】 図８における第３の垂直帯域分離フィルタで
ある。

【図１０】 本発明の実施の形態４であるフリッカ除去
装置のブロック構成図である。

【図１１】 図１０における第２のフリッカ除去回路の
ブロック構成図である。

【図１２】 図１１における第４の垂直帯域分離フィル
タの構成図である。

【図１３】 本発明の実施の形態４におけるリミッタの
入出力特性を示す図である。

【図１４】 ノンインターレース画像の空間周波数特性
を示す図である。

【図１５】 インターレース画像の空間周波数特性を示
す図である。

【図１６】 インターレース画像の２次元周波数特性を
示す図である。

【図１７】 従来のフリッカ除去装置のブロック構成図
である。

【図１８】 従来のフリッカ除去装置における第１のＶ
ＬＰＦのブロック構成図である。

【図１９】 図１８に示す第１のＶＬＰＦの周波数特性
を示す図である。

【符号の説明】

３ マトリクス回路、４ Ａ／Ｄ変換回路、５ 第１の
同期検出回路、６ 第１のＰＬＬ回路、７ フレームメ
モリ、８ フレームメモリ、 ９ 第２のメモリ制御回
路、１０ 減算回路、１１ 第１のフリッカ除去回路、
１２ フレームメモリ、１３ Ｄ／Ａ変換回路、１４
同期付加回路、１５ クロマエンコーダ回路、 １７
第２の同期検出回路、 １８ 第２のＰＬＬ回路、２０
第１の垂直帯域分離フィルタ、２４ 動き検出回路、
２５ リミッタ、２６ 加算回路、３０ ＬＰＦ、５２
ラインメモリ、５３ ラインメモリ、５５ 乗算回
路、５６ 加算回路、５７ 減算回路 ７０ 第２の垂
直帯域分離フィルタ、８０セレクタ、９０ 第３の垂直
帯域フィルタ、９１ ＲＯＭ、 １００ 第３のメモリ
制御回路、１０１ 第２のフリッカ除去回路、１０２
ラインメモリ、１１０ 第４の垂直帯域分離フィルタ、
２００ 第１のＶＬＰＦ、２０１ 第１のメモリ制御回
路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力される映像信号に含まれるフリッカ
   成分を除去するフリッカ除去装置において、入力映像信
   号より動き検出を行う動き検出手段と、入力映像信号の
   垂直高域成分と垂直低域成分を分離する第１の周波数分
   離手段と、前記第１の周波数分離手段より出力される垂
   直高域成分中のフリッカ成分を抑圧する抑圧度の異なる
   第１および第２のフリッカ抑圧手段と、前記第１のフリ
   ッカ抑圧手段と第２のフリッカ抑圧手段の出力を切替え
   る切替え手段と、前記第１の周波数分離手段より出力さ
   れる垂直低域成分と前記切替え手段の出力を加算する加
   算手段を備え、前記動き検出手段で動きが検出された際
   は、フリッカ抑圧度の小さい第２のフリッカ抑圧手段の
   出力を選択するよう前記切替え手段を制御するように構
   成したことを特徴とするフリッカ除去装置。
2. 【請求項２】 入力される映像信号に含まれるフリッカ
   成分を除去するフリッカ除去装置において、入力映像信
   号より動き検出を行う動き検出手段と、入力映像信号の
   垂直高域成分と垂直低域成分を分離する第１の周波数分
   離手段と、前記第１の周波数分離手段より出力される垂
   直高域成分中のフリッカ成分を抑圧する複数の振幅制限
   特性をもった第１の振幅制限手段と、前記第１の周波数
   分離手段より出力される垂直低域成分と前記第１の振幅
   制限手段の出力を加算する加算手段を備え、前記動き検
   出手段で動きが検出された際は、フリッカ抑圧度の小さ
   い振幅制限を行い、動きが検出されない場合はフリッカ
   抑圧度の大きい振幅制限を行うよう前記第１の振幅制限
   手段を制御するように構成したことを特徴とするフリッ
   カ除去装置。
3. 【請求項３】 入力される映像信号に含まれるフリッカ
   成分を除去するフリッカ除去装置において、入力映像信
   号より動き検出を行う動き検出手段と、入力映像信号の
   垂直高域成分と垂直低域成分を分離する制限帯域の異な
   る第２と第３の周波数分離手段と、前記第２の周波数分
   離手段から出力される垂直高域成分と前記第３の周波数
   分離手段から出力される垂直高域成分を切替える第１の
   切替え手段と、前記第２の周波数分離手段から出力され
   る垂直低域成分と前記第３の周波数分離手段から出力さ
   れる垂直低域成分を切替える第２の切替え手段と、前記
   第１の切替え手段から出力される垂直高域成分中のフリ
   ッカ成分を抑圧する複数の振幅制限特性をもつ第１の振
   幅制限手段と、前記第２または第３の周波数分離手段よ
   り出力される垂直低域成分と前記第１の振幅制限手段の
   出力を加算する加算手段を備え、前記動き検出手段で動
   きが検出された場合は、垂直高域成分の抽出度の小さい
   第３の周波数分離手段を選択するよう前記第１および第
   ２の切替え手段を制御し、さらにフリッカ抑圧度の小さ
   い振幅制限を行うとともに、動きが検出されない場合は
   垂直高域成分の抽出度の大きい第２の周波数分離手段を
   選択するよう前記第１および第２の切替え手段を制御
   し、さらにフリッカ抑圧度の大きい振幅制限を行うよう
   第１の振幅制限手段を制御するように構成したことを特
   徴とするフリッカ除去装置。
4. 【請求項４】 入力された映像信号を１フレーム分記憶
   するための記憶手段と、入力された映像信号のフレーム
   差分をとるフレーム差分手段を有し、前記フレーム差分
   手段の出力を所定値と比較し該フレーム差分値の絶対値
   が前記所定値以上の場合に前記動き成分を検出するよう
   前記動き検出手段を構成することを特徴とする請求項１
   または２または３記載のフリッカ除去装置。
5. 【請求項５】 上記第２および第３の周波数分離手段を
   ディジタルフィルタで構成し、タップ係数を切替えるこ
   とで異なった帯域をもつ垂直低域成分を出力するように
   構成したことを特徴とする請求項３記載のフリッカ除去
   装置。
6. 【請求項６】 １フィールド単位で入力されるインター
   レース画像のフリッカ成分を除去するフリッカ除去装置
   において、入力されたインターレースの画像をノンイン
   ターレス画像に構成して記憶するための記憶手段と、入
   力されたインターレース画像のフレーム差分をとるフレ
   ーム差分手段と、動き検出を行う動き検出手段と、入力
   されたインターレース画像より垂直方向の低域成分と高
   域成分を分離する第４の周波数分離手段と、前記第４の
   周波数分離手段より出力される垂直方向の高域成分の振
   幅を制限する第２の振幅制限手段と、上記第４の周波数
   分離手段より出力される垂直方向の低域成分と前記第２
   の振幅制限手段の出力を加算する加算手段を有し、入力
   された映像信号と前記記憶手段に記憶された映像信号の
   差分を前記フレーム差分手段により算出し、前記フレー
   ム差分手段の出力を所定値と比較することで動き成分を
   検出し、前記動き検出手段で動きが検出されない場合に
   は入力されたフィールド映像信号と１フィールド前のフ
   ィールド映像信号とを用いて前記第４の周波数分離手段
   により周波数分離を行い、動きが検出された場合にはフ
   リッカ除去を行わないように制御するように構成したこ
   とを特徴とするフリッカ除去装置。