JPH10153639A - チップ破壊検知装置および方法 - Google Patents
チップ破壊検知装置および方法Info
- Publication number
- JPH10153639A JPH10153639A JP8310521A JP31052196A JPH10153639A JP H10153639 A JPH10153639 A JP H10153639A JP 8310521 A JP8310521 A JP 8310521A JP 31052196 A JP31052196 A JP 31052196A JP H10153639 A JPH10153639 A JP H10153639A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- chip
- integrated circuit
- destruction
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】チップ自体の破壊による異常発生状態を検知す
ることができるチップ破壊検知装置の提供。 【解決手段】チップ３に配設された信号線３１と、信号
線３１にチェック信号を送り込むチェック信号出力回路
１１と、信号線３１を経由したチェック信号の帰還状況
によりチップ３の破壊の有無を検知する破壊検知回路１
２と、を備える。
ることができるチップ破壊検知装置の提供。 【解決手段】チップ３に配設された信号線３１と、信号
線３１にチェック信号を送り込むチェック信号出力回路
１１と、信号線３１を経由したチェック信号の帰還状況
によりチップ３の破壊の有無を検知する破壊検知回路１
２と、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路チップの
異常状態、特にチップ破壊による異常発生状態を検知す
るチップ破壊検知装置および方法に関する。
異常状態、特にチップ破壊による異常発生状態を検知す
るチップ破壊検知装置および方法に関する。
【０００２】
【従来の技術】従来、このような集積回路チップの異常
状態を検知する装置としては、例えば、図７のブロック
図に示すようなアンチスキッド制御装置におけるソレノ
イドバルブ駆動用集積回路（以後、ＩＰＤと略称する場
合がある）の異常検知装置が知られている。この従来の
ＩＰＤは、検出機能として、過熱検出機能、オープン検
出機能、過電流検出機能を、また、その保護機能とし
て、過電流時のデューティモード、過電圧時出力シャッ
トダウン機能とを備えたものであった。
状態を検知する装置としては、例えば、図７のブロック
図に示すようなアンチスキッド制御装置におけるソレノ
イドバルブ駆動用集積回路（以後、ＩＰＤと略称する場
合がある）の異常検知装置が知られている。この従来の
ＩＰＤは、検出機能として、過熱検出機能、オープン検
出機能、過電流検出機能を、また、その保護機能とし
て、過電流時のデューティモード、過電圧時出力シャッ
トダウン機能とを備えたものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ような従来のＩＰＤにおける異常検知装置にあっては、
以下に述べるような問題点があった。即ち、従来例のＩ
ＰＤにおける異常検知装置では、ＩＰＤの回路自体に過
電流が流れる場合や温度が異常に上昇した場合はこれを
検知することができるが、ＩＰＤチップ自体が破壊され
た場合については検知することができない。
ような従来のＩＰＤにおける異常検知装置にあっては、
以下に述べるような問題点があった。即ち、従来例のＩ
ＰＤにおける異常検知装置では、ＩＰＤの回路自体に過
電流が流れる場合や温度が異常に上昇した場合はこれを
検知することができるが、ＩＰＤチップ自体が破壊され
た場合については検知することができない。
【０００４】本発明は、上述のような従来の問題点に着
目してなされたもので、集積回路チップ自体の破壊によ
る異常発生状態を検知することができるチップ破壊検知
装置を提供することを目的とするものである。
目してなされたもので、集積回路チップ自体の破壊によ
る異常発生状態を検知することができるチップ破壊検知
装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】上述のような目的を達成
するために、本発明請求項１記載のチップ破壊検知装置
では、集積回路チップに配設された信号線と、該信号線
にチェック信号を送り込むチェック信号出力回路と、前
記信号線を経由したチェック信号の帰還状況により前記
集積回路チップの破壊の有無を検知する破壊検知回路
と、を備えている手段とした。
するために、本発明請求項１記載のチップ破壊検知装置
では、集積回路チップに配設された信号線と、該信号線
にチェック信号を送り込むチェック信号出力回路と、前
記信号線を経由したチェック信号の帰還状況により前記
集積回路チップの破壊の有無を検知する破壊検知回路
と、を備えている手段とした。
【０００６】また、請求項２記載のチップ破壊検知方法
では、集積回路チップに配設された信号線にチェック信
号を送り込み、前記信号線を経由したチェック信号の帰
還状況により前記集積回路チップの破壊の有無を検知す
る方法とした。また、請求項３では、請求項１記載のチ
ップ破壊検知装置または請求項２に記載のチップ破壊検
知方法において、前記チェック信号が反転パルス信号で
あり、帰還信号が固定レベル信号である場合にチップの
破壊を検知するようにした。また、請求項４では、請求
項１記載のチップ破壊検知装置または請求項２に記載の
チップ破壊検知方法において、前記チェック信号の帰還
状況を検出するための帰還信号取り出し位置を前記信号
線の途中にも所定箇所設けた。
では、集積回路チップに配設された信号線にチェック信
号を送り込み、前記信号線を経由したチェック信号の帰
還状況により前記集積回路チップの破壊の有無を検知す
る方法とした。また、請求項３では、請求項１記載のチ
ップ破壊検知装置または請求項２に記載のチップ破壊検
知方法において、前記チェック信号が反転パルス信号で
あり、帰還信号が固定レベル信号である場合にチップの
破壊を検知するようにした。また、請求項４では、請求
項１記載のチップ破壊検知装置または請求項２に記載の
チップ破壊検知方法において、前記チェック信号の帰還
状況を検出するための帰還信号取り出し位置を前記信号
線の途中にも所定箇所設けた。
【０００７】
【作用】本発明請求項１記載のチップ破壊検知装置また
は請求項２記載のチップ破壊検知方法は、上述のよう
に、集積回路チップに配設された信号線にチェック信号
を送り込むと共に、前記信号線を経由したチェック信号
の帰還状況を監視することにより、前記集積回路チップ
自体の破壊による異常状態の発生を検知することができ
るようになる。また、請求項３記載のチップ破壊検知装
置またはチップ破壊検知方法は、上述のように、チェッ
ク信号として反転パルス信号を用いたことで、マイコン
による帰還信号の読み込み判定が可能となる。また、請
求項４記載のチップ破壊検知装置またはチップ破壊検知
方法は、上述のように、帰還信号取り出し位置を前記信
号線の途中にも所定箇所設けたことで、チップの破壊箇
所を特定することができるようになる。
は請求項２記載のチップ破壊検知方法は、上述のよう
に、集積回路チップに配設された信号線にチェック信号
を送り込むと共に、前記信号線を経由したチェック信号
の帰還状況を監視することにより、前記集積回路チップ
自体の破壊による異常状態の発生を検知することができ
るようになる。また、請求項３記載のチップ破壊検知装
置またはチップ破壊検知方法は、上述のように、チェッ
ク信号として反転パルス信号を用いたことで、マイコン
による帰還信号の読み込み判定が可能となる。また、請
求項４記載のチップ破壊検知装置またはチップ破壊検知
方法は、上述のように、帰還信号取り出し位置を前記信
号線の途中にも所定箇所設けたことで、チップの破壊箇
所を特定することができるようになる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
により詳述する。 （発明の実施の形態１）まず、図１は、本発明のチップ
破壊検知装置をアンチスキッド制御装置（ＡＢＳ）にお
けるソレノイドバルブ駆動用集積回路の破壊検知装置に
適用した発明の実施の形態１を示すブロック図であり、
図においてＣＰＵはマイクロコンピュータ、ＩＰＤはア
ンチスキッド制御装置におけるソレノイドバルブ駆動用
集積回路、１はアンチスキッド制御バルブ駆動用ソレノ
イド、２は車載のバッテリである。
により詳述する。 （発明の実施の形態１）まず、図１は、本発明のチップ
破壊検知装置をアンチスキッド制御装置（ＡＢＳ）にお
けるソレノイドバルブ駆動用集積回路の破壊検知装置に
適用した発明の実施の形態１を示すブロック図であり、
図においてＣＰＵはマイクロコンピュータ、ＩＰＤはア
ンチスキッド制御装置におけるソレノイドバルブ駆動用
集積回路、１はアンチスキッド制御バルブ駆動用ソレノ
イド、２は車載のバッテリである。
【０００９】前記マイクロコンピュータＣＰＵ内には、
アンチスキッド制御装置ＡＢＳが備えられていて、該ア
ンチスキッド制御装置ＡＢＳから、ソレノイドバルブ駆
動用集積回路ＩＰＤに対しＣＰＵ制御信号（図３参照）
が出力され、ソレノイドバルブ駆動用集積回路ＩＰＤで
はこのＣＰＵ制御信号入力に基づきアンチスキッド制御
バルブ駆動用ソレノイド１の駆動が行なわれる。
アンチスキッド制御装置ＡＢＳが備えられていて、該ア
ンチスキッド制御装置ＡＢＳから、ソレノイドバルブ駆
動用集積回路ＩＰＤに対しＣＰＵ制御信号（図３参照）
が出力され、ソレノイドバルブ駆動用集積回路ＩＰＤで
はこのＣＰＵ制御信号入力に基づきアンチスキッド制御
バルブ駆動用ソレノイド１の駆動が行なわれる。
【００１０】図２は、ソレノイドバルブ駆動用集積回路
ＩＰＤのチップ３を示す平面図であり、この図に示すよ
うに、各出力ＭＯＳが配置されたチップ３の空きスペー
ス部分に可能な限り縦横に信号線３１が配設されてい
て、該信号線３１の始端部と終端部にはチェック信号入
力端子３２とチェック信号出力端子３３とが設けられ、
また、信号線３１の途中数箇所にはアンプ機能を有する
チェック回路３４が介装されている。
ＩＰＤのチップ３を示す平面図であり、この図に示すよ
うに、各出力ＭＯＳが配置されたチップ３の空きスペー
ス部分に可能な限り縦横に信号線３１が配設されてい
て、該信号線３１の始端部と終端部にはチェック信号入
力端子３２とチェック信号出力端子３３とが設けられ、
また、信号線３１の途中数箇所にはアンプ機能を有する
チェック回路３４が介装されている。
【００１１】図１に戻り、前記マイクロコンピュータＣ
ＰＵ内には、チェック信号出力回路１１が備えられてい
て、該チェック信号出力回路１１で発生した１mm secの
反転パルス信号ＩＰINがソレノイドバルブ駆動用集積回
路ＩＰＤのチェック信号入力端子３２に入力され、該チ
ェック信号出力端子３２から信号線３１を経由した帰還
信号ＩＰOUT がマイクロコンピュータＣＰＵ内の破壊検
知回路１２に入力されるようになっている。
ＰＵ内には、チェック信号出力回路１１が備えられてい
て、該チェック信号出力回路１１で発生した１mm secの
反転パルス信号ＩＰINがソレノイドバルブ駆動用集積回
路ＩＰＤのチェック信号入力端子３２に入力され、該チ
ェック信号出力端子３２から信号線３１を経由した帰還
信号ＩＰOUT がマイクロコンピュータＣＰＵ内の破壊検
知回路１２に入力されるようになっている。
【００１２】次に本発明の実施の形態１の作用を、図１
〜３に基づいて説明する。 (イ) 正常時（集積回路ＩＰＤチップ３の非破壊時） 集積回路ＩＰＤのチップ３に破壊が生じていない正常時
においてはソレノイドバルブ駆動用集積回路ＩＰＤのチ
ェック信号入力端子３２に入力された１mm secの反転パ
ルス信号ＩＰINは、該チェック信号出力端子３２から信
号線３１を経由した後、帰還信号ＩＰOUT （１mm secの
反転パルス信号ＩＰINの逆相）としてそのままマイクロ
コンピュータＣＰＵ内の破壊検知回路１２に入力される
ことになる。
〜３に基づいて説明する。 (イ) 正常時（集積回路ＩＰＤチップ３の非破壊時） 集積回路ＩＰＤのチップ３に破壊が生じていない正常時
においてはソレノイドバルブ駆動用集積回路ＩＰＤのチ
ェック信号入力端子３２に入力された１mm secの反転パ
ルス信号ＩＰINは、該チェック信号出力端子３２から信
号線３１を経由した後、帰還信号ＩＰOUT （１mm secの
反転パルス信号ＩＰINの逆相）としてそのままマイクロ
コンピュータＣＰＵ内の破壊検知回路１２に入力される
ことになる。
【００１３】従って、帰還信号ＩＰOUT が反転パルス信
号であれば、集積回路ＩＰＤのチップ３に破壊が生じて
いない正常状態であることを確認することができる。
号であれば、集積回路ＩＰＤのチップ３に破壊が生じて
いない正常状態であることを確認することができる。
【００１４】(ロ) 異常時（チップ３の破壊時） 集積回路ＩＰＤのチップ３に破壊が生じると、帰還信号
ＩＰOUT がハイＨまたはローＬの固定レベル信号として
マイクロコンピュータＣＰＵ内の破壊検知回路１２に入
力されることになる。従って、帰還信号ＩＰOUT が反転
パルス信号以外であれば、集積回路ＩＰＤのチップ３に
破壊が生じた異常状態であることを検知することができ
る。
ＩＰOUT がハイＨまたはローＬの固定レベル信号として
マイクロコンピュータＣＰＵ内の破壊検知回路１２に入
力されることになる。従って、帰還信号ＩＰOUT が反転
パルス信号以外であれば、集積回路ＩＰＤのチップ３に
破壊が生じた異常状態であることを検知することができ
る。
【００１５】そこで、このような異常状態が検知された
時は、ソレノイドバルブ駆動用集積回路ＩＰＤに対する
ＣＰＵ制御信号（図３参照）の出力を停止しまたは事前
に制御実行を中止する処理が行なわれる。
時は、ソレノイドバルブ駆動用集積回路ＩＰＤに対する
ＣＰＵ制御信号（図３参照）の出力を停止しまたは事前
に制御実行を中止する処理が行なわれる。
【００１６】以上説明してきたように、この発明の実施
の形態１のチップ破壊検知装置にあっては、集積回路Ｉ
ＰＤのチップ３自体の破壊による異常発生状態を検知す
ることができるため、信頼性が向上すると共に、ソレノ
イドバルブ駆動用集積回路ＩＰＤのチップ３単位で故障
部品が特定されるため、メンテナンス性の向上とコスト
の低減が図れるようになるという効果が得られる。
の形態１のチップ破壊検知装置にあっては、集積回路Ｉ
ＰＤのチップ３自体の破壊による異常発生状態を検知す
ることができるため、信頼性が向上すると共に、ソレノ
イドバルブ駆動用集積回路ＩＰＤのチップ３単位で故障
部品が特定されるため、メンテナンス性の向上とコスト
の低減が図れるようになるという効果が得られる。
【００１７】次に、本発明の他の実施の形態について説
明する。なお、この他の実施の形態の説明にあたって
は、前記発明の実施の形態１と同様の構成部分には同一
の符号を付けてその説明を省略し、相違点についてのみ
説明する。
明する。なお、この他の実施の形態の説明にあたって
は、前記発明の実施の形態１と同様の構成部分には同一
の符号を付けてその説明を省略し、相違点についてのみ
説明する。
【００１８】（発明の実施の形態２）この発明の実施の
形態２のチップ破壊検知装置は、図４のブロック図に示
すように、コントロールユニットＣＵを備え、該コント
ロールユニットＣＵ内には、マイクロコンピュータＣＰ
Ｕと、ランダムアクセスメモリＲＡＭと、リードオンリ
ーメモリＲＯＭと、入出力回路Ｉ／Ｏと、ＩＰＤ異常監
視回路４とを有している。
形態２のチップ破壊検知装置は、図４のブロック図に示
すように、コントロールユニットＣＵを備え、該コント
ロールユニットＣＵ内には、マイクロコンピュータＣＰ
Ｕと、ランダムアクセスメモリＲＡＭと、リードオンリ
ーメモリＲＯＭと、入出力回路Ｉ／Ｏと、ＩＰＤ異常監
視回路４とを有している。
【００１９】アンチスキッド制御装置ＡＢＳにおけるソ
レノイドバルブ駆動用集積回路ＩＰＤのチップ３には信
号線３１が縦横に配設されていて、そのチェック信号入
力端子３２にマイクロコンピュータＣＰＵからチェック
信号である１mm secの反転パルス信号ＩＰINが入力され
ると共に、信号線３１の途中２箇所と終端部には、それ
ぞれ任意の間隔をおいてチェック信号出力端子３３を構
成するチェック端子Ａ，Ｂ，Ｃが設けられ、各チェック
端子Ａ，Ｂ，Ｃ位置における各モニタ信号ａ，ｂ，ｃが
帰還信号ＩＰOUT としてコントロールユニットＣＵ内に
設けられたＩＰＤ異常監視回路４に入力されるようにな
っている。なお、図５にその詳細を示すように、各チェ
ック端子Ａ，Ｂ，Ｃ相互間およびチェック端子Ｃとチェ
ック入力端子３２相互間の信号線３１には、否定素子
（ＮＯＴ素子）５がそれぞれ介装されている。
レノイドバルブ駆動用集積回路ＩＰＤのチップ３には信
号線３１が縦横に配設されていて、そのチェック信号入
力端子３２にマイクロコンピュータＣＰＵからチェック
信号である１mm secの反転パルス信号ＩＰINが入力され
ると共に、信号線３１の途中２箇所と終端部には、それ
ぞれ任意の間隔をおいてチェック信号出力端子３３を構
成するチェック端子Ａ，Ｂ，Ｃが設けられ、各チェック
端子Ａ，Ｂ，Ｃ位置における各モニタ信号ａ，ｂ，ｃが
帰還信号ＩＰOUT としてコントロールユニットＣＵ内に
設けられたＩＰＤ異常監視回路４に入力されるようにな
っている。なお、図５にその詳細を示すように、各チェ
ック端子Ａ，Ｂ，Ｃ相互間およびチェック端子Ｃとチェ
ック入力端子３２相互間の信号線３１には、否定素子
（ＮＯＴ素子）５がそれぞれ介装されている。
【００２０】アンチスキッド制御バルブ駆動用ソレノイ
ド１に対する電源回路の途中には、該電源の断・続を行
なうリレー６が介装されていて、該リレー６の励磁コイ
ル６ａに対する電源の断・続を行なう論理積素子（ＡＮ
Ｄ素子）７および電力変換回路８が設けられている。こ
の論理積素子（ＡＮＤ素子）７には、予め決められたプ
ログラムに従ったパルス状信号がコントロールユニット
ＣＵから常時入力されると共に、前記ＩＰＤ異常監視回
路４からの異常監視信号が入力されている。従って、Ｉ
ＰＤ異常監視回路４からの異常監視信号が出力されてい
る場合は、論理積素子（ＡＮＤ素子）７に対してＯＮ信
号（１）が出力され、このＯＮ信号（１）が電力変換回
路８で電力に変換されて励磁コイル６ａに供給され、こ
れにより、リレー６が励磁されてアンチスキッド制御バ
ルブ駆動用ソレノイド１に対し電力が供給された状態と
なっている。
ド１に対する電源回路の途中には、該電源の断・続を行
なうリレー６が介装されていて、該リレー６の励磁コイ
ル６ａに対する電源の断・続を行なう論理積素子（ＡＮ
Ｄ素子）７および電力変換回路８が設けられている。こ
の論理積素子（ＡＮＤ素子）７には、予め決められたプ
ログラムに従ったパルス状信号がコントロールユニット
ＣＵから常時入力されると共に、前記ＩＰＤ異常監視回
路４からの異常監視信号が入力されている。従って、Ｉ
ＰＤ異常監視回路４からの異常監視信号が出力されてい
る場合は、論理積素子（ＡＮＤ素子）７に対してＯＮ信
号（１）が出力され、このＯＮ信号（１）が電力変換回
路８で電力に変換されて励磁コイル６ａに供給され、こ
れにより、リレー６が励磁されてアンチスキッド制御バ
ルブ駆動用ソレノイド１に対し電力が供給された状態と
なっている。
【００２１】一方、前記ＩＰＤ異常監視回路４は、各モ
ニタ信号Ａ，Ｂ，Ｃに異常が発生した場合に論理積素子
（ＡＮＤ素子）７に対する異常監視信号の出力を停止す
ることにより、論理積素子（ＡＮＤ素子）７からの出力
がＯＦＦ信号（０）に切り換わり、励磁コイル６ａに対
する電力変換回路８からの電力の供給が停止されるた
め、アンチスキッド制御バルブ駆動用ソレノイド１に対
する電源供給が停止されて、アンチスキッド制御を停止
したフェールセーフ状態とするものである。
ニタ信号Ａ，Ｂ，Ｃに異常が発生した場合に論理積素子
（ＡＮＤ素子）７に対する異常監視信号の出力を停止す
ることにより、論理積素子（ＡＮＤ素子）７からの出力
がＯＦＦ信号（０）に切り換わり、励磁コイル６ａに対
する電力変換回路８からの電力の供給が停止されるた
め、アンチスキッド制御バルブ駆動用ソレノイド１に対
する電源供給が停止されて、アンチスキッド制御を停止
したフェールセーフ状態とするものである。
【００２２】次に、異常監視制御作動を、図６のフロー
チャートに基づいて説明する。
チャートに基づいて説明する。
【００２３】まず、ステップ１０１では、Ａ点における
モニタ信号ａがハイＨ状態であるか否かを判定し、ＹＥ
Ｓであればステップ１０２に進んでモニタ信号ａハイカ
ウンタをインクリメントし、続くステップ１０３におい
てモニタ信号ａローカウンタをリセットした後、ステッ
プ１０４に進む。
モニタ信号ａがハイＨ状態であるか否かを判定し、ＹＥ
Ｓであればステップ１０２に進んでモニタ信号ａハイカ
ウンタをインクリメントし、続くステップ１０３におい
てモニタ信号ａローカウンタをリセットした後、ステッ
プ１０４に進む。
【００２４】このステップ１０４では、モニタ信号ａハ
イカウンタが所定値以上であるか否かを判定し、ＹＥＳ
（モニタ信号ａがハイＨ状態に固定）であればステップ
１０８に進んでモニタ信号ａが異常であるとの判定結果
をランダムアクセスメモリＲＡＭにメモリした後、ステ
ップ１０９に進む。また、ＮＯ（モニタ信号ａが反転し
ている状態）であればそのままステップ１０９に進む。
イカウンタが所定値以上であるか否かを判定し、ＹＥＳ
（モニタ信号ａがハイＨ状態に固定）であればステップ
１０８に進んでモニタ信号ａが異常であるとの判定結果
をランダムアクセスメモリＲＡＭにメモリした後、ステ
ップ１０９に進む。また、ＮＯ（モニタ信号ａが反転し
ている状態）であればそのままステップ１０９に進む。
【００２５】一方、前記ステップ１０１でＮＯ（Ａ点に
おけるモニタ信号ａがローＬ状態である時）ステップ１
０５に進んでモニタ信号ａローカウンタをインクリメン
トし、続くステップ１０６においてモニタ信号ａハイカ
ウンタをリセットした後、ステップ１０７に進む。
おけるモニタ信号ａがローＬ状態である時）ステップ１
０５に進んでモニタ信号ａローカウンタをインクリメン
トし、続くステップ１０６においてモニタ信号ａハイカ
ウンタをリセットした後、ステップ１０７に進む。
【００２６】このステップ１０７では、モニタ信号ａロ
ーカウンタが所定値以上であるか否かを判定し、ＹＥＳ
（モニタ信号ａがローＬ状態に固定）であればステップ
１０８に進んでモニタ信号ａが異常であるとの判定結果
をランダムアクセスメモリＲＡＭにメモリした後、ステ
ップ１０９に進む。また、ＮＯ（モニタ信号ａが反転し
ている状態）であればそのままステップ１０９に進む。
ーカウンタが所定値以上であるか否かを判定し、ＹＥＳ
（モニタ信号ａがローＬ状態に固定）であればステップ
１０８に進んでモニタ信号ａが異常であるとの判定結果
をランダムアクセスメモリＲＡＭにメモリした後、ステ
ップ１０９に進む。また、ＮＯ（モニタ信号ａが反転し
ている状態）であればそのままステップ１０９に進む。
【００２７】このステップ１０９では、前記ステップ１
０１〜ステップ１０８と同様の手順により、モニタ信号
ｂを監視し、また、同様に続くステップ１１０では、モ
ニタ信号ｃを監視する。
０１〜ステップ１０８と同様の手順により、モニタ信号
ｂを監視し、また、同様に続くステップ１１０では、モ
ニタ信号ｃを監視する。
【００２８】最後にステップ１１１では、ランダムアク
セスメモリＲＡＭのメモリ内容から、モニタ信号ａ，
ｂ，ｃが異常であるか否かを判定し、ＹＥＳであればス
テップ１１２に進んで、ＩＰＤ異常監視出力を停止した
後、これで一回のフローを終了し、また、ＮＯであれば
そのまま一回のフローを終了する。以上のフローを、１
０ms毎に繰り返すものである。
セスメモリＲＡＭのメモリ内容から、モニタ信号ａ，
ｂ，ｃが異常であるか否かを判定し、ＹＥＳであればス
テップ１１２に進んで、ＩＰＤ異常監視出力を停止した
後、これで一回のフローを終了し、また、ＮＯであれば
そのまま一回のフローを終了する。以上のフローを、１
０ms毎に繰り返すものである。
【００２９】そして、前記モニタ信号ａ，ｂ，ｃのうち
のいずれの信号が異常であるかによって、チップ３の破
壊箇所を特定することができることになる。
のいずれの信号が異常であるかによって、チップ３の破
壊箇所を特定することができることになる。
【００３０】以上説明してきたように、この発明の実施
の形態２のチップ破壊検知装置にあっては、前記発明の
実施の形態１と同様の効果が得られる他に、チップ３の
破壊箇所を特定することができるようになるという追加
の効果が得られる。
の形態２のチップ破壊検知装置にあっては、前記発明の
実施の形態１と同様の効果が得られる他に、チップ３の
破壊箇所を特定することができるようになるという追加
の効果が得られる。
【００３１】以上、本発明の実施の形態を図面により詳
述してきたが、具体的な構成はこれらの発明の実施の形
態に限られるものではなく、本発明の要旨を逸脱しない
範囲における設計変更等があっても本発明に含まれる。
述してきたが、具体的な構成はこれらの発明の実施の形
態に限られるものではなく、本発明の要旨を逸脱しない
範囲における設計変更等があっても本発明に含まれる。
【００３２】例えば、発明の実施の形態では、チェック
信号に反転パルス信号を用いたが、固定信号であっても
よい。なお、この場合は、帰還信号の有無でチップ自体
の破壊による異常状態の発生を検知する。
信号に反転パルス信号を用いたが、固定信号であっても
よい。なお、この場合は、帰還信号の有無でチップ自体
の破壊による異常状態の発生を検知する。
【００３３】また、発明の実施の形態では、信号線をチ
ップの表面側に配設させたが、裏面であってもよく、ま
た、チップが積層されている場合は積層間に配設させて
もよい。
ップの表面側に配設させたが、裏面であってもよく、ま
た、チップが積層されている場合は積層間に配設させて
もよい。
【００３４】また、発明の実施の形態２では、モニタ信
号ａ，ｂ，ｃを直列に監視する例を示したが、並列に監
視するようしてもよいし、さらには、それぞれ独立した
ルーチンとしてもよい。
号ａ，ｂ，ｃを直列に監視する例を示したが、並列に監
視するようしてもよいし、さらには、それぞれ独立した
ルーチンとしてもよい。
【００３５】
【発明の効果】以上説明したように、本発明請求項１記
載のチップ破壊検知装置または請求項２記載のチップ破
壊検知方法にあっては、上述のように、チップに配設さ
れた信号線にチェック信号を送り込むと共に、前記信号
線を経由したチェック信号の帰還状況を監視することに
より、前記チップ自体の破壊による異常状態の発生を検
知することができるようになるという効果が得られる。
載のチップ破壊検知装置または請求項２記載のチップ破
壊検知方法にあっては、上述のように、チップに配設さ
れた信号線にチェック信号を送り込むと共に、前記信号
線を経由したチェック信号の帰還状況を監視することに
より、前記チップ自体の破壊による異常状態の発生を検
知することができるようになるという効果が得られる。
【００３６】また、請求項３では、請求項１記載のチッ
プ破壊検知装置または請求項２に記載のチップ破壊検知
方法において、前記チェック信号が反転パルス信号であ
り、帰還信号が固定レベル信号である場合にチップの破
壊を検知するようにしたことで、マイコンによる帰還信
号の読み込み判定が可能となる。また、請求項４では、
請求項１記載のチップ破壊検知装置または請求項２に記
載のチップ破壊検知方法において、前記チェック信号の
帰還状況を検出するための帰還信号取り出し位置を前記
信号線の途中にも所定箇所設けたことで、チップの破壊
箇所を特定することができるようになるという効果が得
られる。
プ破壊検知装置または請求項２に記載のチップ破壊検知
方法において、前記チェック信号が反転パルス信号であ
り、帰還信号が固定レベル信号である場合にチップの破
壊を検知するようにしたことで、マイコンによる帰還信
号の読み込み判定が可能となる。また、請求項４では、
請求項１記載のチップ破壊検知装置または請求項２に記
載のチップ破壊検知方法において、前記チェック信号の
帰還状況を検出するための帰還信号取り出し位置を前記
信号線の途中にも所定箇所設けたことで、チップの破壊
箇所を特定することができるようになるという効果が得
られる。
【図１】本発明のチップ破壊検知装置をアンチスキッド
制御装置（ＡＢＳ）におけるソレノイドバルブ駆動用集
積回路の破壊検知装置に適用した発明の実施形態１を示
す構成説明図である。
制御装置（ＡＢＳ）におけるソレノイドバルブ駆動用集
積回路の破壊検知装置に適用した発明の実施形態１を示
す構成説明図である。
【図２】発明の実施の形態１のチップ破壊検知装置にお
けるソレノイドバルブ駆動用集積回路のチップを示す平
面図である。
けるソレノイドバルブ駆動用集積回路のチップを示す平
面図である。
【図３】発明の実施の形態１のチップ破壊検知装置にお
ける各信号の動作を説明するためのタイムチャートであ
る。
ける各信号の動作を説明するためのタイムチャートであ
る。
【図４】本発明の実施の形態２のチップ破壊検知装置を
示す構成説明図である。
示す構成説明図である。
【図５】本発明の実施の形態２のチップ破壊検知装置に
おけるチップに配置された信号線およびチェック端子の
配置状態を示す説明図である。
おけるチップに配置された信号線およびチェック端子の
配置状態を示す説明図である。
【図６】本発明の実施の形態２のチップ破壊検知装置の
チップ破壊検知作動の内容を示すフローチャートであ
る。
チップ破壊検知作動の内容を示すフローチャートであ
る。
【図７】従来例の集積回路チップの異常状態を検知する
装置を示すブロック図である。
装置を示すブロック図である。
３ 集積回路チップ １１ チェック信号出力回路 １２ 破壊検知回路 ３１ 信号線 Ａ チェック信号出力端子（帰還信号取り出し位置） Ｂ チェック端子（帰還信号取り出し位置） Ｃ チェック端子（帰還信号取り出し位置）
Claims (4)
- 【請求項１】集積回路チップに配設された信号線と、該
信号線にチェック信号を送り込むチェック信号出力回路
と、前記信号線を経由したチェック信号の帰還状況によ
り前記集積回路チップの破壊の有無を検知する破壊検知
回路と、を備えていることを特徴とするチップ破壊検知
装置。 - 【請求項２】集積回路チップに配設された信号線にチェ
ック信号を送り込み、前記信号線を経由したチェック信
号の帰還状況により前記集積回路チップの破壊の有無を
検知することを特徴とするチップ破壊検知方法。 - 【請求項３】前記チェック信号が反転パルス信号であ
り、帰還信号が固定レベル信号である場合にチップの破
壊を検知することを特徴とする請求項１記載のチップ破
壊検知装置または請求項２に記載のチップ破壊検知方
法。 - 【請求項４】前記チェック信号の帰還状況を検出するた
めの帰還信号取り出し位置を前記信号線の途中にも所定
箇所設けたことを特徴とする請求項１記載のチップ破壊
検知装置または請求項２に記載のチップ破壊検知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31052196A JP3411455B2 (ja) | 1996-11-21 | 1996-11-21 | チップ破壊検知装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31052196A JP3411455B2 (ja) | 1996-11-21 | 1996-11-21 | チップ破壊検知装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10153639A true JPH10153639A (ja) | 1998-06-09 |
| JP3411455B2 JP3411455B2 (ja) | 2003-06-03 |
Family
ID=18006239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31052196A Expired - Lifetime JP3411455B2 (ja) | 1996-11-21 | 1996-11-21 | チップ破壊検知装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3411455B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014134400A (ja) * | 2013-01-08 | 2014-07-24 | Aisin Seiki Co Ltd | 車両搭載電動機器の状態検出装置 |
-
1996
- 1996-11-21 JP JP31052196A patent/JP3411455B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014134400A (ja) * | 2013-01-08 | 2014-07-24 | Aisin Seiki Co Ltd | 車両搭載電動機器の状態検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3411455B2 (ja) | 2003-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09258821A (ja) | マイコン故障監視装置 | |
| JPH04271229A (ja) | 温度異常検出方式 | |
| JPH08255016A (ja) | 負荷の機能を監視する方法及び装置 | |
| JP3094918B2 (ja) | レーザ装置 | |
| US6003140A (en) | Method and device for monitoring an electronic computing unit | |
| JP2004213454A (ja) | 負荷の故障診断方法および装置 | |
| JPH10153639A (ja) | チップ破壊検知装置および方法 | |
| JP6267232B2 (ja) | 負荷駆動回路 | |
| JP2000194403A (ja) | 車両用負荷診断装置 | |
| JP3651273B2 (ja) | セルフシャットオフ機能の診断装置 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH06313784A (ja) | 電力回路のエラーチェック方法 | |
| JPH0646522A (ja) | 遮断器用操作制御回路の常時監視装置 | |
| US6687104B2 (en) | Algorithm for detecting faults on electrical control lines | |
| JPH08123705A (ja) | 電気系とケーブル系の障害識別方法及び識別回路 | |
| KR0166771B1 (ko) | 피엘씨의 출력 유닛 고장진단회로 및 방법 | |
| JPH08202589A (ja) | 情報処理装置及び故障診断方法 | |
| JPS6247092Y2 (ja) | ||
| JP6713897B2 (ja) | 機器監視装置及び機器監視方法 | |
| JP3224910B2 (ja) | 昇降機電源異常検出装置 | |
| JPH04172515A (ja) | データ読み取り装置 | |
| JPH0496691A (ja) | パルスモータの駆動制御装置 | |
| JPH01199213A (ja) | シーケンサーの出力系故障診断方法 | |
| KR100264554B1 (ko) | 전자 제어 유닛의 메모리 구동 전원의 이상 상태 감지 장치 및 그 방법 | |
| JPH05322713A (ja) | 駆動回路の異常検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150320 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |